JP3447820B2

JP3447820B2 - バスコントローラ

Info

Publication number: JP3447820B2
Application number: JP26422394A
Authority: JP
Inventors: 規明河原; 聡一新井; 哲仁渡辺; 元治鈴木; 孝憲武井
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1994-10-27
Filing date: 1994-10-27
Publication date: 2003-09-16
Anticipated expiration: 2018-09-16
Also published as: JPH08123749A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】システムバスを介して複数のボー
ドが接続される情報処理装置において、システムバスを
利用したデータ転送を制御するバスコントローラに関す
る。

【０００２】

【従来の技術】今日の情報処理装置は、ＣＰＵ（Centra
l Processing Unit ）ボード等の複数のボードがシステ
ムバスにより接続されたシステム構成を採ることが多
い。システムバスを用いて構成された情報処理装置にお
いては、システムの構成をボード単位で変更することが
でき、それぞれ機能の異なる複数のボードを組み合わせ
て、柔軟にシステムを構築したり、拡張したりすること
が可能である。特に、複数のＣＰＵボードをシステムバ
スで接続すれば、並列処理が可能なマルチプロセッサシ
ステムが実現できる。

【０００３】図１９は、一般的な情報処理装置のブロッ
ク図である。図１９の情報処理装置はシステムバス４を
介して接続されたＣＰＵボード１、メモリボード２、Ｉ
Ｏ（Input/Output）ボード３などの複数のボードで構成
される。

【０００４】図２０は、一般的なＣＰＵボードの内部構
成を示すブロック図である。ＣＰＵボード１はＣＰＵ１
１、プログラムメモリ１２、データメモリ１３、バスコ
ントローラ１４、およびそれらを結合する内部バス１５
から構成される。ＣＰＵ１１は、プログラムメモリ１２
から命令を読み出し、命令に従ってデータを読み出した
り、読み出したデータに対して演算を行ったり、演算の
結果を格納したりする。このときＣＰＵ１１は、データ
をＣＰＵボード１内のデータメモリ１３から読み出した
り、バスコントローラ１４を介してシステムバス４から
読み込んだりする。また、データをデータメモリ１３に
格納したり、バスコントローラ１４を介してシステムバ
ス４に送出したりする。

【０００５】マルチプロセッサシステムにおいては、あ
るＣＰＵボード１がシステムバス４との間でデータの入
出力を行っている間は、システムバス４がＣＰＵボード
１に占有されるため、この間他のＣＰＵボードはシステ
ムバス４を使用することができない。そこで、バスコン
トローラ１４がデータの入出力を効率よく制御すること
が重要になる。

【０００６】図２１は、マルチプロセッサシステムにお
けるバスコントローラの一例を示すブロック図である。
図２１のバスコントローラ１４−１はＣＰＵ制御部１
６、メモリ制御部１７、物理プロトコル制御部１８から
構成されている。

【０００７】データの転送を要求するＣＰＵボード１で
は、ＣＰＵ制御部１６がＣＰＵ１１からのバス転送要求
を受けてこれを物理プロトコル制御部１８に伝える。物
理プロトコル制御部１８は、ＣＰＵ１１のバス転送要求
をシステムバス４に固有の転送プロトコルに変換して送
出し、データ転送を行う。転送が終了すると物理プロト
コル制御部１８は転送の完了をＣＰＵ制御部１６へ伝
え、ＣＰＵ制御部１６は一連のデータ転送を終了する。

【０００８】一方、転送に応答するＣＰＵボード１のバ
スコントローラ１４−１は、システムバス４上に送出さ
れた信号の送信先アドレスを、自己アドレスレジスタ５
に格納された自己のボードのアドレスと比較する。それ
らが一致すると、物理プロトコル制御部１８がメモリ制
御部１７を起動し、データメモリ１３への転送を行う。
その後、メモリ制御部１７は転送の完了を物理プロトコ
ル制御部１８へ伝え、物理プロトコル制御部１８がシス
テムバス４へ転送完了を伝える。

【０００９】図２２は、転送を要求するＣＰＵボードが
転送に応答するＣＰＵボードへデータの書き込み転送を
行う場合のタイミングチャートである。ＣＰＵ１１がシ
ステムバス４へのデータの送出、つまりバス書き込みを
行う場合、内部バス１５を介して、ＣＰＵ転送信号、Ｃ
ＰＵ書き込みアドレス、ＣＰＵ書き込みデータをバスコ
ントローラ１４−１に与える。バスコントローラ１４−
１は、システムバス４上の他の転送信号と衝突しないよ
うにバス調停信号による調停を行った後、バス転送信号
とアドレス／データ信号をシステムバス４上に送出す
る。

【００１０】システムバス４上の転送信号をモニタして
いる他のボードのうち、アドレス／データ信号中のアド
レスで指定されたＣＰＵボードが応答ボードとなり、そ
のバスコントローラ１４−１が、内部バス１５を介し
て、データメモリ１３にメモリ選択信号、メモリ書き込
み信号、メモリ書き込みアドレス、メモリ書き込みデー
タを与える。データメモリ１３の指定された書き込みア
ドレスにデータが書き込まれると、データメモリ１３は
メモリ転送終了信号をバスコントローラ１４−１に対し
て出力する。これを受けてバスコントローラ１４−１
は、バス転送終了信号をシステムバス４上に送出する。

【００１１】システムバス４上の信号をモニタしている
要求ボードのバスコントローラ１４−１は、送出された
バス転送終了信号を確認すると、要求ボード内のＣＰＵ
１１にＣＰＵ転送終了信号を出力する。このようにし
て、メモリ転送終了信号がデータと逆の経路で転送を要
求したＣＰＵボードまで伝えられ、データ転送が終了す
る。

【００１２】このような物理プロトコルを使ったバス転
送では、図２２のＣＰＵ転送信号が示すように、要求ボ
ードのＣＰＵ１１は、バスの使用を要求してからＣＰＵ
終了信号が伝えられるまで待ち状態になっており、ＣＰ
Ｕの使用効率が悪くなる。また、システムバス４は、バ
ス転送信号が示すように、アドレス／データ信号を出力
してから、メモリへの書き込みが終わりバス転送終了信
号が出力されるまで占有されており、システムバス４の
使用効率も悪くなる。

【００１３】こうした欠点は、複数のＣＰＵボードを有
するマルチプロセッサシステムでは特に重大な欠陥とな
り、システムバスがボトルネックとなって性能向上が図
れないことが多い。このような欠点を改良するための方
法としては、メッセージパッシングによる転送方式が知
られている。

【００１４】図２３は、メッセージパッシング方式によ
るバスコントローラのブロック図である。図２３のバス
コントローラ１４−２では、図２１に示したバスコント
ローラ１４−１に送信バッファ２０と受信バッファ２１
が追加された構成となっている。

【００１５】図２４は、メッセージパッシング方式によ
るバス転送のタイミングチャートである。転送を要求す
るボードのＣＰＵ１１は、内部バス１５とＣＰＵ制御部
１６を介して、送信バッファ２０に相手ボードを指定す
るボードＩＤとデータを書き込み、バスコントローラ１
４−２にＣＰＵメッセージ転送開始信号を送る。ＣＰＵ
１１からのメッセージ転送開始指令を受けて、バスコン
トローラ１４−２は送信バッファ２０からメッセージを
取り出し、物理プロトコルに従って相手ボードに転送す
る。すなわち、バス調停信号を出力した後、バス転送信
号とアドレス／データ転送信号をシステムバス４上に送
出する。

【００１６】システムバス４上の転送信号をモニタして
いるボードのうち、ボードＩＤが一致するＣＰＵボード
が応答ボードとなり、そのバスコントローラ１４−２が
ボード選択信号と受信バッファ書き込み信号を生成し
て、受信したメッセージを応答ボード内の受信バッファ
２１に格納する。そして、バス転送終了信号をシステム
バス４上に送出する。その後、応答ボードのＣＰＵ１１
は、内部バス１５とメモリ制御部１７を介して受信バッ
ファ２１内のメッセージを読み出す。

【００１７】メッセージパッシング方式によれば、要求
するボードのＣＰＵ１１は、送信バッファ２０にボード
ＩＤとデータを書き込んで転送開始を指示するだけでよ
く、転送終了信号を待つ必要がない。また、受信バッフ
ァ２１に転送データが書き込まれた時点でバス転送終了
信号が送出されるので、システムバス４の占有時間が短
くて済む。したがって、ＣＰＵとシステムバスの使用効
率がともに良くなるという利点がある。

【００１８】しかし、図２３に示すバスコントローラで
は、メッセージサイズがバスコントローラに内蔵した送
信バッファおよび受信バッファのサイズによって制限さ
れ、任意サイズのデータを転送することができない。任
意サイズのデータを転送するためには、ＤＭＡ（Direct
Memory Access）機構が用いられる。

【００１９】図２５は、ＤＭＡ機構を有するＣＰＵボー
ドのブロック図である。図２５のＣＰＵボード１では、
データメモリ１３内に任意サイズのデータを格納するメ
ッセージバッファ２２が設けられ、データメモリ１３に
直接アクセスするためにＤＭＡ制御部２３が備えられて
いる。ＤＭＡ制御部２３はアドレスレジスタ２４とデー
タ長レジスタ２５を有し、ＣＰＵによる命令実行という
形式を採らなくてもデータメモリ１３にアクセスするこ
とができるようになっている。

【００２０】図２６（ａ）および（ｂ）は、図２５のＣ
ＰＵボードによる任意サイズのメッセージ転送のタイミ
ングチャートである。図２６（ａ）は、メッセージ書き
込みのタイミングチャートである。要求ボードは応答ボ
ードに書き込みバッファの確保を依頼する書き込み要求
メッセージを送信する。書き込み要求メッセージは、応
答ボードのボードＩＤと自己のボードＩＤを含む。応答
ボードは書き込みバッファを確保した後、要求ボードの
ボードＩＤを含む書き込み許可メッセージを返送し、そ
の後、要求ボードは応答ボードのボードＩＤを含むデー
タメッセージを送信する。次にこの動作を詳しく説明す
る。

【００２１】要求ボードのＣＰＵ１１は、送信バッファ
２０に書き込み要求メッセージを格納し、転送する書き
込みデータのアドレスとデータ長を、ＤＭＡ制御部２３
のアドレスレジスタ２４とデータ長レジスタ２５にそれ
ぞれ設定する。そして、バスコントローラ１４−３にメ
ッセージ転送開始を指令する。

【００２２】要求ボードのバスコントローラ１４−３
は、ＣＰＵ１１からの指令を受けて、書き込み要求メッ
セージを送信する。バスコントローラ１４−３は、応答
ボードからの書き込み許可メッセージを受信したら、書
き込みデータをＤＭＡにより送信バッファ２０に取り出
して、データメッセージとして送信する。これを繰り返
して全てのデータを送信する。

【００２３】応答ボードのＣＰＵ１１は、受信バッファ
２１に受信した書き込み要求メッセージを取り出し、デ
ータメモリ１３内に書き込みバッファを確保する。書き
込みバッファが確保できたら、そのアドレスをＤＭＡ制
御部２３のアドレスレジスタ２４に設定し、書き込み要
求メッセージに含まれていた要求ボードのボードＩＤを
付加した書き込み許可メッセージを送信バッファ２０に
格納して、バスコントローラ１４−３にメッセージ転送
開始を指令する。

【００２４】応答ボードのバスコントローラ１４−３
は、書き込み許可メッセージを送信した後、受信したデ
ータメッセージを受信バッファ２１に受け、ＤＭＡによ
りデータメモリ１３内の書き込みバッファに格納する。

【００２５】また、図２６（ｂ）は、メッセージ読み出
しのタイミングチャートである。要求ボードは応答ボー
ドに、応答ボードのボードＩＤと自己のボードＩＤを含
む読み出し要求メッセージを送信する。応答ボードは要
求ボードのボードＩＤを含む送信データを生成し、デー
タメッセージとして返送する。次にこの動作を詳しく説
明する。

【００２６】要求ボードのＣＰＵ１１は、データメモリ
１３内に読み出しバッファを確保してＤＭＡ制御部２３
のアドレスレジスタ２４に設定し、送信バッファ２０に
読み出し要求メッセージを格納して、バスコントローラ
１４−３にメッセージ転送開始を指令する。

【００２７】要求ボードのバスコントローラ１４−３
は、ＣＰＵ１１からの指示を受けて読み出し要求メッセ
ージを送信する。そして、応答ボードから受信するデー
タメッセージを受信バッファ２１に受け、ＤＭＡにより
読み出しバッファに格納する。

【００２８】応答ボードのＣＰＵ１１は、読み出し要求
メッセージを受信すると、読み出しデータを作成し、そ
のアドレスとデータ長をＤＭＡ制御部２３のアドレスレ
ジスタ２４とデータ長レジスタ２５に設定し、バスコン
トローラ１４−３にメッセージ転送開始を指令する。

【００２９】応答ボードのバスコントローラ１４−３
は、読み出しデータをＤＭＡにより送信バッファ２０に
取り出し、要求ボードに送信する。以上のように、メッ
セージパッシング方式では、複数のデータを１つのメッ
セージにまとめて転送するので、システムバスの占有時
間を短縮する効果がある。このメッセージのサイズは任
意に設定することができる。またシステムバス上のデー
タ転送は、バスコントローラの中の送信バッファと受信
バッファの間で行うので高速な転送が可能である。さら
に、システムバス上の転送はバスコントローラが実行す
るので、ＣＰＵはメッセージをメッセージバッファに格
納して転送を起動したら他の処理に移ることができ、Ｃ
ＰＵの使用効率が向上する。

【００３０】

【発明が解決しようとする課題】しかしながら従来のメ
ッセージパッシング方式では、データの書き込みに応答
するＣＰＵボードが書き込み要求メッセージを受信して
から、そのＣＰＵがバッファを確保し、書き込み許可を
与えるので、その間の転送遅延が大きいという問題があ
る。応答ボードのＣＰＵがバッファを常時準備できる場
合は、書き込みバッファを確保するために要する時間が
無駄な待ち時間となる。

【００３１】また、データの読み出しに応答する場合
は、応答ボードのＣＰＵが読み出しデータをメッセージ
バッファにセットしてから転送するので、その間の転送
遅延が大きい。したがって、応答ボードのＣＰＵが常時
送信データを準備できる場合は、読み出しデータの準備
に要する時間が無駄になる。

【００３２】さらに、送信する書き込み要求メッセー
ジ、読み出し要求メッセージ、および書き込み許可メッ
セージの生成や、受信した書き込み要求メッセージと読
み出し要求メッセージの解析などのプロトコル制御をＣ
ＰＵが行うので、転送に時間がかかる。

【００３３】本発明は、メッセージバッファが常時準備
できている場合に、プロトコル制御に関するＣＰＵの関
与をなくし、簡単で高速なメッセージ転送を行うバスコ
ントローラを提供することを目的とする。

【００３４】

【課題を解決するための手段】図１は本発明の原理図で
ある。本発明は、図示されないメモリに格納されたデー
タを処理し、システムバス４０を介してメッセージパッ
シングによるバス転送を行う情報処理装置におけるバス
コントローラ３１であり、メッセージ転送のプロトコル
制御を実行する。

【００３５】図１のバスコントローラ３１は、物理プロ
トコル制御手段３２、送信バッファ３３、受信バッファ
３４、ＤＭＡ制御手段３５、メッセージ制御手段３６、
転送先識別子格納手段３７、ベクタレジスタ手段３８、
およびグループ識別子格納手段３９を備える。

【００３６】物理プロトコル制御手段３２は、システム
バス４０上に送出する送信メッセージとシステムバス４
０から受信する受信メッセージのプロトコル制御を行
う。送信バッファ３３と受信バッファ３４は物理プロト
コル制御手段３２に接続され、送信バッファ３３は上記
送信メッセージを格納し、受信バッファ３４は上記受信
メッセージを格納する。

【００３７】ＤＭＡ制御手段３５は、上記メモリからＤ
ＭＡ方式によりデータを取り出して送信バッファ３３に
転送し、受信バッファ３４から転送されるデータをＤＭ
Ａ方式により上記メモリに格納する。

【００３８】メッセージ制御手段３６は、メッセージの
転送先の識別子を含む上記送信メッセージを送信バッフ
ァ３３上に生成し、受信バッファ３４に格納された上記
受信メッセージを解析して、ＤＭＡ制御手段３５を制御
する。

【００３９】転送先識別子格納手段３７は、上記転送先
の識別子を格納する。上記転送先の識別子は、例えば、
転送先である応答ボードの識別子である。メッセージ制
御手段３６は、図示されないＣＰＵからのメッセージ転
送要求により、転送先識別子格納手段３７から上記転送
先の識別子を取り出して、上記送信メッセージを生成す
る。

【００４０】グループ識別子格納手段３９は、複数の応
答ボードのグループを指定するグループ識別子を格納す
る。ベクタレジスタ手段３８は、上記ＣＰＵにより設定
された複数のバッファコマンドのうちの最初のバッファ
コマンドの格納アドレス、または複数のボードコマンド
のうちの最初のボードコマンドの格納アドレス、または
グループアドレステーブルの格納アドレスを保持する。

【００４１】上記複数のバッファコマンドは、例えば、
上記メモリ内の複数のバッファに対応するコマンドであ
り、上記複数のボードコマンドは、例えば、複数の応答
ボードに対応するコマンドである。また、上記グループ
アドレステーブルは、各グループの最初のボードコマン
ドのアドレスを格納する。

【００４２】メッセージ制御手段３６は、ベクタレジス
タ手段３８を用いて上記複数のバッファコマンドまたは
ボードコマンドを順に取り出し、取り出したバッファコ
マンドまたはボードコマンドの内容に従って、ＤＭＡ制
御手段３５にアドレスとデータ長を設定する。

【００４３】メッセージ転送に係るバッファが１つの場
合は、他のボードから書き込み要求メッセージまたは読
み出し要求メッセージを受信する前に、上記ＣＰＵがそ
のバッファのアドレスとデータ長をあらかじめＤＭＡ制
御手段３５に設定しておく。

【００４４】図１の物理プロトコル制御手段３２および
ＤＭＡ制御手段３５は、図２、３、５、８、１０の物理
プロトコル制御部５３およびＤＭＡ制御部５８にそれぞ
れ相当する。このＤＭＡ制御手段３５は、バスコントロ
ーラ３１の外部に設けてもよい。

【００４５】また、メッセージ制御手段３６は、図２、
３、５、８、１０のメッセージ制御部６１−１、６１−
２、６１−３、６１−４、６１−５に相当し、転送先識
別子格納手段３７は、図２、３のボードＩＤレジスタ６
２に相当する。

【００４６】また、ベクタレジスタ手段３８は図３、
５、８、１０のベクタレジスタ６３−１、６３−２、６
３−３に相当し、グループ識別子格納手段３９は、図１
０のグループ番号レジスタ６４に相当する。

【００４７】

【作用】送信バッファ３３に格納された上記送信メッセ
ージは、物理プロトコル制御手段３２を介してシステム
バス４０上に送出され、システムバス４０から受信する
上記受信メッセージは、物理プロトコル制御手段３２を
介して受信バッファ３４に格納される。

【００４８】メッセージ制御手段３６は、上記ＣＰＵか
らの要求に応じて転送先識別子格納手段３７から上記転
送先の識別子を取り出し、ＤＭＡ制御手段３５が取り出
した転送すべきデータに付加して、上記送信メッセージ
を送信バッファ３３上に生成する。また、受信バッファ
３４に格納された上記受信メッセージを解析して、ＤＭ
Ａ制御手段３５を制御し、ＤＭＡ制御手段３５は上記受
信メッセージに含まれるデータを上記メモリに格納す
る。

【００４９】したがって、ＣＰＵが送信メッセージを生
成したり、受信メッセージを解析したりする必要がなく
なり、ＣＰＵの処理が簡略化される。また、ＤＭＡ制御
手段３５はメッセージ制御手段３６、転送先識別子格納
手段３７、ベクタレジスタ手段３８、およびグループ識
別子格納手段３９によりハードウェア的に制御される。
したがって、ＣＰＵによりソフトウェア的に制御される
場合よりアドレス等の設定に要する時間が短縮される。

【００５０】特に、メッセージ転送に係るバッファが１
つの場合は、そのバッファのアドレス等があらかじめＤ
ＭＡ制御手段３５に設定されているので、書き込み要求
メッセージまたは読み出し要求メッセージを受信したと
きに、直ちにメッセージ転送を行うことができる。した
がって、メッセージバッファや送信データが常時準備で
きている場合に、メッセージ転送が高速化される。

【００５１】また、メッセージ制御手段３６は、ベクタ
レジスタ手段３８を用いて取り出した上記複数のバッフ
ァコマンドまたはボードコマンドの内容に従って、ＤＭ
Ａ制御手段３５を制御する。

【００５２】したがって、一回のメッセージ転送におい
て、複数のバッファコマンドに対応する複数のバッファ
を用いることが可能になり、複数のボードコマンドに対
応する複数の応答ボードにメッセージを送信することが
可能になる。さらに、グループアドレステーブルが設定
されている場合には、特定の応答ボードのグループを指
定してメッセージ転送を行うことができる。

【００５３】また、本発明のバスコントローラ３１を用
いればメッセージ転送に係るＣＰＵの負荷が軽減され、
ＣＰＵの利用効率が向上する。

【００５４】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて説明する。図２は、本発明の第１の実施例のバス
コントローラを備えるＣＰＵボードの構成図である。図
２のＣＰＵボード４１は、内部バス４３により接続され
るＣＰＵ４２、メッセージバッファ４６を有するデータ
メモリ４５−１、およびバスコントローラ５１−１を備
える。ＣＰＵボード４１は、システムバス４４により不
図示の他のＣＰＵボード、メモリボード、ＩＯボード等
と接続され、マルチプロセッサシステムを構成する。

【００５５】バスコントローラ５１−１は、ＣＰＵ制御
部５２、物理プロトコル制御部５３、メモリ制御部５
７、送信バッファ５５、受信バッファ５６、メッセージ
制御部６１−１、およびＤＭＡ制御部５８を備える。

【００５６】物理プロトコル制御部５３は、ＣＰＵボー
ド４１のボード識別子（ボードＩＤ）を格納する自己ボ
ードＩＤレジスタ５４を有し、ＤＭＡ制御部５８は、デ
ータメモリ４５−１のアドレスを格納するアドレスレジ
スタ５９とデータメモリ４５−１に格納するデータのデ
ータ長を格納するデータ長レジスタ６０を有する。アド
レスレジスタ５９とデータ長レジスタ６０は、データメ
モリ４５−１に対する書き込み用とデータメモリ４５−
１からの読み出し用の２組が備えられている。また、メ
ッセージ制御部６１−１は、送信先のボードのボードＩ
Ｄを格納するボードＩＤレジスタ６２を有する。

【００５７】ＣＰＵボード４１がデータの転送を要求す
る場合は、ＣＰＵ制御部５２がＣＰＵ４２からのメッセ
ージ転送要求を受けると、メッセージ制御部６１−１は
要求メッセージを送信バッファ５５上に生成する。物理
プロトコル制御部５３は、メッセージ制御部６１−１が
生成した要求メッセージを、システムバス４４に固有の
転送プロトコルに変換して送出し、転送先のボードとの
間でデータ転送を行う。転送が終了すると、物理プロト
コル制御部５３は転送の完了をＣＰＵ制御部５２へ伝え
る。

【００５８】また、ＣＰＵボード４１がデータの転送に
応答する場合は、バスコントローラ５１−１が、システ
ムバス４４上に送出された信号の送信先のボードＩＤを
自己ボードＩＤレジスタ５４に格納されたボードＩＤと
比較する。それらが一致すると、物理プロトコル制御部
５３が受信したデータを受信バッファ５６に格納し、メ
モリ制御部５７は受信バッファ５６に格納されたデータ
をデータメモリ４５−１へ転送する。

【００５９】次に、メッセージ転送を書き込みメッセー
ジ転送と読み出しメッセージ転送とに分けて、それぞれ
の場合について説明する。書き込みメッセージ転送の場
合は、書き込み要求ボードのＣＰＵ４２は、書き込みデ
ータが格納されているデータメモリ４５−１のアドレス
とそのデータ長を、それぞれＤＭＡ制御部５８のアドレ
スレジスタ５９とデータ長レジスタ６０に格納する。ま
た、転送先である応答ボードのボードＩＤをボードＩＤ
レジスタ６２に格納し、バスコントローラ５１−１にメ
ッセージ書き込み要求を与える。

【００６０】要求ボードのバスコントローラ５１−１の
メッセージ制御部６１−１は、ボードＩＤレジスタ６２
内のボードＩＤと自己ボードＩＤレジスタ５４内の自己
ボードＩＤを付加した書き込み要求メッセージを送信バ
ッファ５５に生成する。物理プロトコル制御部５３は、
送信バッファ５５の書き込み要求メッセージをシステム
バス４４を介して応答ボードへ送信する。そして、応答
ボードから書き込み許可メッセージを受信するとメッセ
ージ制御部６１−１がこれを解析し、ＤＭＡ制御部５８
が書き込みデータをデータメモリ４５−１から取り出し
て、データメッセージを送信バッファ５５に生成し、応
答ボードへ送信する。

【００６１】応答ボードのＣＰＵ４２は、書き込みデー
タを格納するメッセージバッファ（書き込みバッファ）
４６のアドレスをあらかじめＤＭＡ制御部５８のアドレ
スレジスタ５９に格納しておく。バスコントローラ５１
−１のメッセージ制御部６１−１は、要求ボードからの
書き込み要求メッセージを受信するとこれを解析し、要
求ボードのボードＩＤを取り出して書き込み許可メッセ
ージを送信バッファ５５に生成し、要求ボードへ送信す
る。以後、要求ボードから受信バッファ５６に受信する
データメッセージを、ＤＭＡ制御部５８が書き込みバッ
ファ４６へ格納する。

【００６２】読み出しメッセージ転送の場合は、読み出
し要求ボードのＣＰＵ４２は、応答ボードから読み出さ
れる読み出しデータを格納するメッセージバッファ（読
み出しバッファ）４６のアドレスをＤＭＡ制御部５８の
アドレスレジスタ５９に格納する。また、応答ボードの
ボードＩＤをボードＩＤレジスタ６２に格納し、バスコ
ントローラ５１−１にメッセージ読み出し要求を与え
る。

【００６３】要求ボードのバスコントローラ５１−１の
メッセージ制御部６１−１は、ボードＩＤと自己ボード
ＩＤを付加した読み出し要求メッセージを送信バッファ
５５に生成し、応答ボードへ送信する。以後、応答ボー
ドから受信するデータメッセージを、ＤＭＡ制御部５８
が読み出しバッファ４６へ格納する。

【００６４】応答ボードのＣＰＵ４２は、読み出しデー
タが格納されているデータメモリ４５−１のアドレスと
そのデータ長を、あらかじめＤＭＡ制御部５８のアドレ
スレジスタ５９とデータ長レジスタ６０に格納してお
く。バスコントローラ５１−１が要求ボードからの読み
出し要求メッセージを受信すると、メッセージ制御部６
１−１がこれを解析し、ＤＭＡ制御部５８が読み出しデ
ータをデータメモリ４５−１から取り出して、データメ
ッセージを送信バッファ５５に生成し、要求ボードへ送
信する。

【００６５】このように、本発明においては要求ボード
からの書き込み要求メッセージまたは読み出し要求メッ
セージを受信する前に、応答ボードのＣＰＵがあらかじ
め書き込みバッファのアドレスまたは読み出しデータの
格納アドレスをＤＭＡ制御部に格納しておく。したがっ
て、要求ボードからの要求メッセージを受信した後にこ
れらのアドレスをＤＭＡ制御部に格納する処理が不要と
なり、応答ボード側で書き込み許可メッセージやデータ
メッセージの送信までに要する時間が短縮される。

【００６６】また、書き込み要求メッセージ、書き込み
許可メッセージ、読み出し要求メッセージの生成、およ
び受信したこれらのメッセージの解析等のプロトコル制
御をバスコントローラが行うので、ＣＰＵの負担が軽減
され、データ転送がさらに高速化される。

【００６７】図３は、本発明の第２の実施例のバスコン
トローラを備えるＣＰＵボードの構成図である。図３に
おいて、図２と同じ符号の構成要素は図２の対応する構
成要素と同様の機能を持つ。

【００６８】図３のバスコントローラ５１−２のメッセ
ージ制御部６１−２は、ボードＩＤレジスタ６２とベク
タレジスタ６３−１を有し、図２のメッセージ制御部６
１−１と同様に、メッセージの生成、解析等のプロトコ
ル制御を行う。ベクタレジスタ６３−１は、データメモ
リ４５−２に格納されたバッファコマンド０のアドレス
を格納するポインタレジスタである。データメモリ４５
−２には、バッファコマンド０をはじめとする複数のバ
ッファコマンド、バッファアドレス、およびデータ長が
格納されている。

【００６９】例えば、バッファコマンド０に続いて、バ
ッファアドレス０、データ長０、バッファコマンド１、
バッファアドレス１、データ長１、バッファコマンド２
が順に格納され、バッファアドレス０、バッファアドレ
ス１は、それぞれメッセージバッファ０、メッセージバ
ッファ１のアドレスを格納する。

【００７０】図３の第２の実施例では、データメモリ４
５−２に複数のメッセージバッファのアドレスを格納し
ておくことにより、複数データの転送が可能になる。図
４は、第２の実施例においてデータメモリ４５−２に格
納されるバッファコマンドの一例を示している。バッフ
ァコマンドは、０〜３１の３２ビットのうち、例えば０
と１の２ビットを使用して表される。これらの２ビット
が００ならば終了コマンドを表し、０１ならば無効コマ
ンドを表し、１０ならば転送コマンドを表す。この場
合、２〜３１のビットは使用されない。

【００７１】書き込みメッセージ転送の場合は、要求ボ
ードのＣＰＵ４２は送信する複数の書き込みデータに対
応した複数のバッファコマンドとバッファアドレスとデ
ータ長の組をデータメモリ４５−２に格納する。また、
ベクタレジスタ６３−１にその先頭のバッファコマンド
のアドレスを格納し、バスコントローラ５１−２にメッ
セージ書き込み要求を与える。

【００７２】バスコントローラ５１−２のメッセージ制
御部６１−２は書き込み要求メッセージを応答ボードへ
送信し、書き込み許可メッセージを受信すると、ベクタ
レジスタ６３−１が指すバッファコマンドを取り出す。
取り出したバッファコマンドが転送コマンドなら、続い
て格納された書き込みデータのアドレスとデータ長を取
り出して、ＤＭＡ制御部５８のアドレスレジスタ５９と
データ長レジスタ６０に格納する。ＤＭＡ制御部５８
は、アドレスレジスタ５９が指すメッセージバッファか
ら書き込みデータを取り出して、応答ボードへ送信す
る。転送が終了したら、バスコントローラ５１−２は次
のバッファコマンドを取り出し、転送コマンドなら同様
の動作を繰り返し、終了コマンドなら停止する。

【００７３】応答ボードのＣＰＵ４２は、複数の書き込
みバッファに対応した複数のバッファコマンドとバッフ
ァアドレスとデータ長の組をあらかじめデータメモリ４
５−２に格納し、ベクタレジスタ６３−１にその先頭の
バッファコマンドのアドレスを格納しておく。

【００７４】バスコントローラ５１−２のメッセージ制
御部６１−２は、書き込み要求メッセージを受信する
と、書き込み許可メッセージを送信し、ベクタレジスタ
６３−１が指すバッファコマンドを取り出す。取り出し
たバッファコマンドが転送コマンドなら、続いて格納さ
れた書き込みバッファのアドレスとデータ長を取り出し
て、ＤＭＡ制御部５８のアドレスレジスタ５９とデータ
長レジスタ６０に格納する。そして、要求ボードから受
信したデータメッセージをＤＭＡ制御部５８が書き込み
バッファへ格納する。転送が終了したら、バスコントロ
ーラ５１−２は次のバッファコマンドを取り出し、転送
コマンドなら同様の動作を繰り返し、終了コマンドなら
停止する。

【００７５】取り出したバッファコマンドが無効コマン
ドである場合は、そのコマンドおよび続いて格納された
バッファアドレスとデータ長を無視して、次のコマンド
の取り出しを行う。あらかじめ用意された複数の書き込
みバッファのうち、メッセージが格納されたバッファの
バッファコマンドを、ＣＰＵ４２がそのメッセージを処
理し終えるまで無効コマンドにしておけば、処理中の書
き込みバッファに誤って上書きされることがない。この
間、バスコントローラ５１−２が次のデータメッセージ
を次の書き込みバッファに格納して、ＣＰＵ４２による
バッファ内のデータ処理とバスコントローラ５１−２に
よるメッセージ転送を並列に行うことができる。

【００７６】読み出しメッセージ転送の場合は、要求ボ
ードのＣＰＵ４２は複数の読み出しバッファに対応した
複数のバッファコマンドとバッファアドレスとデータ長
の組をメモリに格納し、ベクタレジスタ６３−１にその
先頭のバッファコマンドのアドレスを格納し、バスコン
トローラ５１−２にメッセージ読み出し要求を与える。

【００７７】バスコントローラ５１−２のメッセージ制
御部６１−２は、読み出し要求メッセージを応答ボード
へ送信し、ベクタレジスタ６３−１が指すバッファコマ
ンドを取り出す。取り出したバッファコマンドが転送コ
マンドなら、続いて格納された読み出しバッファのアド
レスとデータ長を取り出して、ＤＭＡ制御部５８のアド
レスレジスタ５９とデータ長レジスタ６０に格納する。
そして、応答ボードから受信するデータメッセージをＤ
ＭＡ制御部５８が読み出しバッファに格納する。転送が
終了したら、バスコントローラ５１−２は次のバッファ
コマンドを取り出し、転送コマンドなら同様の動作を繰
り返し、終了コマンドなら停止する。取り出したバッフ
ァコマンドが無効コマンドのときは、そのコマンドを無
視し次のコマンドの取り出しを行う。

【００７８】応答ボードのＣＰＵ４２は、複数の読み出
しデータに対応する複数のバッファコマンドとバッファ
アドレスとデータ長の組をあらかじめデータメモリ４５
−２に格納し、ベクタレジスタ６３−１にその先頭のバ
ッファコマンドのアドレスを格納しておく。

【００７９】バスコントローラ５１−２のメッセージ制
御部６１−２は、読み出し要求メッセージを受信する
と、ベクタレジスタ６３−１が指すバッファコマンドを
取り出す。取り出したバッファコマンドが転送コマンド
なら、続いて格納された読み出しデータのアドレスとデ
ータ長を取り出して、ＤＭＡ制御部５８のアドレスレジ
スタ５９とデータ長レジスタ６０に格納する。ＤＭＡ制
御部５８は、読み出しデータをデータメモリ４５−２か
ら取り出して送信する。転送が終了したら、バスコント
ローラ５１−２は次のバッファコマンドを取り出し、転
送コマンドなら同様の動作を繰り返し、終了コマンドな
ら停止する。

【００８０】図５は、本発明の第３の実施例のバスコン
トローラを備えるＣＰＵボードの構成図である。図５に
おいて、図２と同じ符号の構成要素は図２の対応する構
成要素と同様の機能を持つ。

【００８１】図５のバスコントローラ５１−３のメッセ
ージ制御部６１−３は、ベクタレジスタ６３−２を有
し、図２のメッセージ制御部６１−１と同様に、メッセ
ージの生成、解析等のプロトコル制御を行う。ベクタレ
ジスタ６３−２は、データメモリ４５−３に格納された
ボードコマンド０のアドレスを格納する。

【００８２】データメモリ４５−３には、図３と同様の
複数のバッファコマンド、バッファアドレス、およびデ
ータ長の組に加えて、ボードコマンド０をはじめとする
複数のボードコマンド、ボードＩＤ、バッファコマンド
アドレスが格納されている。バッファコマンドアドレス
は、複数のバッファコマンド、バッファアドレス、およ
びデータ長の組の先頭のバッファコマンドのアドレスで
ある。

【００８３】例えば、ボードコマンド０に続いて、ボー
ドＩＤ０、バッファコマンドアドレス０、ボードコマン
ド１、ボードＩＤ１、バッファコマンドアドレス１、ボ
ードコマンド２が順に格納され、バッファコマンドアド
レス０はバッファコマンド０のアドレスを格納する。バ
ッファコマンド０に続いて、バッファアドレス０、デー
タ長０、バッファコマンド１、バッファアドレス１、デ
ータ長１、バッファコマンド２が順に格納され、バッフ
ァアドレス０、バッファアドレス１は、それぞれメッセ
ージバッファ０、メッセージバッファ１のアドレスを格
納する。

【００８４】図５の第３の実施例では、データメモリ４
５−３に複数のボードに対応する複数組のメッセージバ
ッファのアドレスを格納しておくことにより、複数ボー
ドへのメッセージ転送が可能になる。

【００８５】図６は、第３の実施例においてデータメモ
リ４５−３に格納されるボードコマンドの一例を示して
いる。ボードコマンドは、図４のバッファコマンドと同
様に、０〜３１の３２ビットのうち、例えば０と１の２
ビットを使用して表される。これらの２ビットが００な
らば終了コマンドを表し、０１ならば無効コマンドを表
し、１０ならば転送コマンドを表す。この場合、２〜３
１のビットは使用されない。

【００８６】書き込みメッセージ転送の場合は、要求ボ
ードのＣＰＵ４２は、複数の応答ボードに対応した複数
のボードコマンドとボードＩＤとバッファコマンドアド
レスの組をデータメモリ４５−３に格納する。また、ベ
クタレジスタ６３−２にその先頭のボードコマンドのア
ドレスを格納し、バスコントローラ５１−３にメッセー
ジ書き込み要求を与える。

【００８７】バスコントローラ５１−３のメッセージ制
御部６１−３は、ベクタレジスタ６３−２が指すボード
コマンドを取り出す。取り出したボードコマンドが転送
コマンドなら、続いて格納されたボードＩＤとバッファ
コマンドアドレスを取り出し、取り出したボードＩＤを
用いて書き込み要求メッセージを生成して、対応する応
答ボードへ送信する。

【００８８】また、バッファコマンドアドレスが指すバ
ッファコマンドを取り出し、第２の実施例と同様に、バ
ッファコマンドの記述に従って応答ボードへデータメッ
セージを送信する。取り出したバッファコマンドが終了
コマンドなら、次のボードコマンドを取り出し、そのボ
ードコマンドが転送コマンドなら次の応答ボードのボー
ドＩＤを取り出して、同様の動作を繰り返す。取り出し
たボードコマンドが終了コマンドなら停止する。

【００８９】取り出したボードコマンドが無効コマンド
である場合は、そのコマンドおよび続いて格納されたボ
ードＩＤとバッファコマンドアドレスを無視して、次の
ボードコマンドの取り出しを行う。メッセージ転送の応
答ボードが故障した場合や取り外された場合に対応する
ボードコマンドを無効コマンドにしておけば、そのボー
ドへのメッセージ転送をスキップさせることができる。

【００９０】読み出しメッセージ転送の場合は、要求ボ
ードのＣＰＵ４２は、複数の応答ボードに対応した複数
のボードコマンドとボードＩＤとバッファコマンドアド
レスの組をデータメモリ４５−３に格納する。また、ベ
クタレジスタ６３−２にその先頭のボードコマンドのア
ドレスを格納し、バスコントローラ５１−３にメッセー
ジ読み出し要求を与える。

【００９１】バスコントローラ５１−３のメッセージ制
御部６１−３は、ベクタレジスタ６３−２が指すボード
コマンドを取り出す。取り出したボードコマンドが転送
コマンドなら、続いて格納されたボードＩＤとバッファ
コマンドアドレスを取り出し、取り出したボードＩＤを
用いて読み出し要求メッセージを生成して、対応する応
答ボードへ送信する。

【００９２】また、バッファコマンドアドレスが指すバ
ッファコマンドを取り出し、第２の実施例と同様に、バ
ッファコマンドの記述に従って応答ボードから受信する
データメッセージを格納する。取り出したバッファコマ
ンドが終了コマンドなら、次のボードコマンドを取り出
し、そのボードコマンドが転送コマンドなら次の応答ボ
ードのボードＩＤを取り出して、同様の動作を繰り返
す。取り出したボードコマンドが無効コマンドなら、そ
のコマンドを無視して次のボードコマンドを取り出し、
終了コマンドなら停止する。

【００９３】図５の第３の実施例では、複数のボードへ
の書き込みメッセージ転送と読み出しメッセージ転送を
任意に行うこともできる。図７は、第３の実施例におい
て、書き込みメッセージ転送と読み出しメッセージ転送
の区別を指定するボードコマンドの一例を示している。
図７のボードコマンドは、図６のボードコマンドと同様
に、例えば０と１の２ビットを使用して表される。これ
らの２ビットが００ならば終了コマンドを表し、０１な
らば無効コマンドを表し、１０ならば書き込みコマンド
を表し、１１ならば読み出しコマンドを表す。

【００９４】要求ボードのＣＰＵ４２が、書き込みと読
み出しを区別せずに、メッセージ転送要求をバスコント
ローラ５１−３に与えると、バスコントローラ５１−３
はベクタレジスタ６３−２が指すボードコマンドを取り
出す。取り出したボードコマンドが書き込みコマンドな
ら前述の書き込みメッセージ転送を行い、読み出しコマ
ンドなら前述の読み出しメッセージ転送を行う。取り出
したボードコマンドが無効コマンドなら、そのコマンド
を無視して次のボードコマンドを取り出し、終了コマン
ドなら停止する。

【００９５】「応答ボードのバスコントローラ５１−３
は、書き込み要求メッセージを受信したら前述の書き込
みメッセージ転送を行い、読み出しメッセージを受信し
たら前述の読み出しメッセージ転送を行う。」図８は、本発明の第４の実施例のバスコントローラを備
えるＣＰＵボードの構成図である。図８において、図２
と同じ符号の構成要素は図２の対応する構成要素と同様
の機能を持つ。

【００９６】図８のバスコントローラ５１−４のメッセ
ージ制御部６１−４は、ベクタレジスタ６３−２を有
し、図２のメッセージ制御部６１−１と同様に、メッセ
ージの生成、解析等のプロトコル制御を行う。ベクタレ
ジスタ６３−２は、図５のベクタレジスタと同様に、デ
ータメモリ４５−４に格納されたボードコマンド０のア
ドレスを格納する。

【００９７】データメモリ４５−４には、図５と同様
に、複数のボードコマンド、ボードＩＤ、バッファコマ
ンドアドレスの組と、各バッファコマンドアドレスに対
応する複数のバッファコマンド、バッファアドレス、デ
ータ長の組が格納されている。図８のボードコマンドに
はロックフラグが付加されており、ロックフラグは、対
応するボードコマンドのグループに属するメッセージバ
ッファへのデータの転送が可能か否かを表す。

【００９８】図８の第４の実施例では、ボードコマンド
にロックフラグを付加することにより、ボードコマンド
をアクセスした際に、そのグループのメッセージバッフ
ァへのデータ転送が可能か否かをチェックすることがで
きる。

【００９９】図９は、第４の実施例においてデータメモ
リ４５−４に格納されるボードコマンドの一例を示して
いる。図９のボードコマンドは、０〜３１の３２ビット
のうち、例えば０、１、２の３ビットを使用して表され
る。最初の２ビットは、図７のボードコマンドと同様
に、００ならば終了コマンドを表し、０１ならば無効コ
マンドを表し、１０ならば書き込みコマンドを表し、１
１ならば読み出しコマンドを表す。また、次の１ビット
はロックフラグで、０ならば転送可能状態を表し、１な
らば転送ビジー状態を表す。この場合、３〜３１のビッ
トは使用されない。

【０１００】応答ボードのバスコントローラ５１−４の
メッセージ制御部６１−４は、要求ボードから書き込み
要求メッセージを受信して、ボードコマンドを読み出す
とき、ロックフラグが転送可能状態を表していることを
チェックして転送ビジー状態にセットする。その後、第
３の実施例と同様にして、要求ボードから転送されるデ
ータメッセージをメッセージバッファに格納する。ロッ
クフラグがはじめから転送ビジー状態にセットされてい
たときは、そのボードコマンドを無効にし、受信したデ
ータメッセージをメッセージバッファに書き込まない。
このとき、受信したデータメッセージは破棄される。

【０１０１】ＣＰＵ４２は、メッセージバッファに書き
込まれたメッセージを処理した後、ロックフラグをリセ
ットして転送可能状態にし、バスコントローラ５１−４
による次のメッセージ書き込みを許可する。これによ
り、応答ボードのＣＰＵ４２がメッセージバッファのメ
ッセージを処理するのに時間がかかる場合でも、次のメ
ッセージでそのバッファが更新されることがない。

【０１０２】一方、要求ボードのバスコントローラ５１
−４のメッセージ制御部６１−４は、応答ボードへ読み
出し要求メッセージを送信して、ボードコマンドを読み
出すとき、同様にボードコマンドのロックフラグをチェ
ックし、転送可能状態ならば転送ビジー状態にセットす
る。その後、第３の実施例と同様にして、応答ボードか
ら転送されるデータメッセージをメッセージバッファに
格納する。ロックフラグが転送ビジー状態にセットされ
ているときは、データメッセージをメッセージバッファ
に書き込まずに破棄する。

【０１０３】このように、メッセージバッファのデータ
がＣＰＵ４２により処理中であるか否かをボードコマン
ドのレベルでチェックできるので、バスコントローラ５
１−４によるメッセージ転送がより高速になる。第４の
実施例においてロックフラグが転送ビジー状態のとき
は、データメッセージを破棄する旨のメッセージを送信
元のボードに送る構成とすることもできる。

【０１０４】図１０は、本発明の第５の実施例のバスコ
ントローラを備えるＣＰＵボードの構成図である。図１
０において、図２と同じ符号の構成要素は図２の対応す
る構成要素と同様の機能を持つ。

【０１０５】図１０のバスコントローラ５１−５のメッ
セージ制御部６１−５は、ベクタレジスタ６３−３とグ
ループ番号レジスタ６４を有し、図２のメッセージ制御
部６１−１と同様に、メッセージの生成、解析等のプロ
トコル制御を行う。ベクタレジスタ６３−３は、データ
メモリ４５−５に格納されたグループアドレステーブル
４７の先頭アドレスを格納し、グループ番号レジスタ６
４は、グループアドレステーブル４７をアクセスすると
きのオフセットとして、グループ番号を格納する。

【０１０６】データメモリ４５−５には、複数のグルー
プアドレスを有するグループアドレステーブル４７と、
各グループアドレスに対応する複数グループのボードコ
マンドが格納されている。各グループの複数のボードコ
マンドは、図５と同様に、それぞれボードＩＤおよびバ
ッファコマンドアドレスと組にして格納され、各バッフ
ァコマンドアドレスに対応して複数のバッファコマン
ド、バッファアドレス、データ長の組が格納されてい
る。

【０１０７】図１０では、一例としてグループアドレス
テーブル４７内にグループアドレス０、グループアドレ
ス１、グループアドレス２が格納され、グループアドレ
ス０に対応するグループのボードコマンド等が示されて
いる。

【０１０８】図１０の第５の実施例では、ＣＰＵ４２が
あらかじめ複数のボードのボードコマンド等をグループ
化してデータメモリ４５−５に準備しておくことによ
り、グループ番号を指定するだけで自動的に特定グルー
プのボードと使用するメッセージバッファがバスコント
ローラに伝えられる。これにより、応答ボードのグルー
プを指定してメッセージ転送を行うメッセージグループ
転送が可能になり、ＣＰＵ４２の処理も簡単になる。

【０１０９】図１１は、第５の実施例におけるベクタレ
ジスタ６３−３およびデータメモリ４５−５に格納され
るデータの構造の一例とそれらの関係を示している。ベ
クタレジスタ６３−３は、例えば０〜３１の３２ビット
で表されるグループアドレステーブル４７の先頭アドレ
スを格納し、グループアドレステーブル４７は、例えば
３２ビットで表される複数のボードコマンドのアドレス
を、グループアドレスとして格納する。

【０１１０】メッセージ制御部６１−５は、ベクタレジ
スタ６３−３に格納されているアドレスを先頭アドレ
ス、グループ番号レジスタ６４に格納されているグルー
プ番号の値をオフセットとして、グループアドレステー
ブル４７にアクセスする。例えば、グループ番号が０の
ときはボードコマンド０−０のアドレスを取り出し、グ
ループ番号がｎのときはボードコマンドｎ−０のアドレ
スを取り出し、グループ番号がｍのときはボードコマン
ドｍ−０のアドレスを取り出す。

【０１１１】ボードコマンドｎ−０のアドレスにより指
されるボードコマンドｎ−０に続いて、ボードＩＤｎ−
０、バッファコマンドｎ−０−０のアドレス、ボードコ
マンドｎ−１、ボードＩＤｎ−１、バッファコマンドｎ
−１−０のアドレス等が格納される。また、ボードコマ
ンドｍ−０のアドレスにより指されるボードコマンドｍ
−０に続いて、ボードＩＤｍ−０、バッファコマンドｍ
−０−０のアドレス、ボードコマンドｍ−１、ボードＩ
Ｄｍ−１、バッファコマンドｍ−１−０のアドレス等が
格納される。他のグループについても同様の格納構造が
用意される。これらのボードコマンド、ボードＩＤ、バ
ッファコマンドのアドレスは、例えば３２ビットで表さ
れる。

【０１１２】バッファコマンドｎ−０−０のアドレスに
より指されるバッファコマンドｎ−０−０に続いて、バ
ッファｎ−０−０のアドレス、バッファｎ−０−０のデ
ータ長、バッファコマンドｎ−０−１、バッファｎ−０
−１のアドレス、バッファｎ−０−１のデータ長等が格
納される。また、バッファコマンドｎ−１−０のアドレ
スにより指されるバッファコマンドｎ−１−０に続い
て、バッファｎ−１−０のアドレス、バッファｎ−１−
０のデータ長、バッファコマンドｎ−１−１、バッファ
ｎ−１−１のアドレス、バッファｎ−１−１のデータ長
等が格納される。他のバッファコマンド等の格納構造に
ついても同様である。これらのバッファコマンド、バッ
ファのアドレス、バッファのデータ長も、例えば３２ビ
ットで表される。

【０１１３】バッファｎ−０−０のアドレスはメッセー
ジバッファｎ−０−０を指し、バッファｎ−０−１のア
ドレスはメッセージバッファｎ−０−１を指す。他のバ
ッファのアドレスについても同様である。これらのメッ
セージバッファは、例えば３２ビットの大きさを持つ。

【０１１４】図１２から図１４までは、第５の実施例に
おける要求ボードのバスコントローラ５１−５の動作を
示すフローチャートであり、図１５から図１７までは、
応答ボードのバスコントローラ５１−５の動作を示すフ
ローチャートである。また図１８は、第５の実施例にお
けるメッセージグループ転送の転送メッセージのタイミ
ングチャートである。

【０１１５】要求ボードのＣＰＵ４２は、メッセージ制
御部６１−５のベクタレジスタ６３−３にグループアド
レステーブル４７の先頭アドレスを格納しておく。そし
て、メッセージ転送を要求するときは、グループ番号レ
ジスタ６４に応答ボードのグループを指定するグループ
番号を格納し、バスコントローラ５１−５にメッセージ
転送要求を与える。

【０１１６】図１２において、バスコントローラ５１−
５が動作を開始すると、ＣＰＵ４２からのメッセージ転
送要求があるかどうかを常にチェックする（ステップＳ
１）。メッセージ転送要求があれば、メッセージ制御部
６１−５は、ベクタレジスタ６３−３に格納されたアド
レスとグループ番号レジスタ６４に格納されたグループ
番号の値を加算し、グループアドレステーブル４７のエ
ントリアドレスとする（ステップＳ２）。

【０１１７】次にメッセージ制御部６１−５は、このエ
ントリアドレスから指定グループの先頭のボードコマン
ドのアドレスを読み出してアドレスＡとして保持し（ス
テップＳ３）、このアドレスＡからボードコマンドを読
み出してアドレスＡをインクリメントする（ステップＳ
４）。

【０１１８】そして、読み出したボードコマンドを解析
し（ステップＳ５）、終了コマンドであれば動作を停止
する。無効コマンドであれば、アドレスＡを２回インク
リメントして、続いて格納されているボードＩＤとバッ
ファコマンドのアドレスをスキップし（ステップＳ８、
Ｓ９）、ステップＳ４以降の動作を繰り返す。

【０１１９】読み出したボードコマンドが書き込みコマ
ンドまたは読み出しコマンドの場合は、アドレスＡから
ボードＩＤを読み出した後にアドレスＡをインクリメン
トする（ステップＳ６）。そして、読み出したボードＩ
Ｄを応答ボードのＩＤとして、自己ボードＩＤレジスタ
５４の自己ボードＩＤとグループ番号レジスタ６４のグ
ループ番号とを用いて、書き込み要求メッセージまたは
読み出し要求メッセージを送信バッファ５５に生成し、
応答ボードに送信する（ステップＳ７）。

【０１２０】このときシステムバス４４上に送出される
書き込み要求メッセージは、例えば図１８の（ａ）に示
すように、ボードＩＤ、自己ボードＩＤ、グループ番
号、および書き込み要求から成る。また、読み出し要求
メッセージは、例えば図１８の（ｂ）に示すように、ボ
ードＩＤ、自己ボードＩＤ、グループ番号、および読み
出し要求から成る。

【０１２１】次に図１３において、メッセージ制御部６
１−５は、アドレスＡからバッファコマンドのアドレス
を読み出してアドレスＢとして保持し、アドレスＡをイ
ンクリメントする（ステップＳ１０）。そして、アドレ
スＢからバッファコマンドを読み出してアドレスＢをイ
ンクリメントする（ステップＳ１１）。

【０１２２】そして、読み出したバッファコマンドを解
析し（ステップＳ１２）、終了コマンドであれば、図１
２のステップＳ４以降の動作を繰り返し、次のボードコ
マンドについて処理する。無効コマンドであれば、アド
レスＢを２回インクリメントして、続いて格納されてい
るバッファアドレスとデータ長をスキップし（ステップ
Ｓ１５、Ｓ１６）、ステップＳ１１以降の動作を繰り返
す。

【０１２３】読み出したバッファコマンドが転送コマン
ドの場合は、アドレスＢからバッファアドレスを読み出
してＤＭＡ制御部５８のアドレスレジスタ５９に格納
し、アドレスＢをインクリメントする（ステップＳ１
３）。続いて、インクリメントされたアドレスＢからデ
ータ長を読み出してＤＭＡ制御部５８のデータ長レジス
タ６０に格納し、アドレスＢをインクリメントする（ス
テップＳ１４）。

【０１２４】ステップＳ１３およびステップＳ１４にお
いて、ボードコマンドが書き込みコマンドの場合は、デ
ータメモリ４５−５からの読み出し用のアドレスレジス
タ５９およびデータ長レジスタ６０を用い、ボードコマ
ンドが読み出しコマンドの場合は、データメモリ４５−
５への書き込み用のアドレスレジスタ５９およびデータ
長レジスタ６０を用いる。

【０１２５】次に、図１４において、ボードコマンドが
書き込みコマンドであるか読み出しコマンドであるかに
応じて、それぞれ異なる動作を行う（ステップＳ１
７）。書き込みコマンドの場合は、応答ボードからの書
き込み許可メッセージを待つ（ステップＳ１８）。書き
込み許可メッセージを受信すると、ＤＭＡ制御部５８
は、アドレスレジスタ５９に格納されたアドレスのメッ
セージバッファからデータを読み出し、送信バッファ５
５にデータメッセージを生成して応答ボードに送信する
（ステップＳ１９）。

【０１２６】図１８の（ａ）に示すように、書き込み要
求メッセージを受けて応答ボードからシステムバス４４
上に送出される書き込み許可メッセージは、要求ボード
のボードＩＤと書き込み許可から成る。また、書き込み
許可メッセージを受けて要求ボードからシステムバス４
４上に送出されるデータメッセージは、応答ボードのボ
ードＩＤとデータから成る。

【０１２７】次に、データ長レジスタ６０に格納された
データ長までのデータの送信が完了したかどうかをチェ
ックし（ステップＳ２０）、完了していなければ、ステ
ップＳ１９以降の動作を繰り返す。データ長までのデー
タの送信が完了すると、図１３のステップＳ１１以降の
動作を繰り返し、次のバッファコマンドについて処理す
る。

【０１２８】ボードコマンドが読み出しコマンドの場合
は、応答ボードからのデータメッセージを待つ（ステッ
プＳ２１）。データメッセージを受信すると、ＤＭＡ制
御部５８は、受信バッファ５６からデータを読み出し、
アドレスレジスタ５９に格納されたアドレスのメッセー
ジバッファに格納する（ステップＳ２２）。

【０１２９】図１８の（ｂ）に示すように、読み出し要
求メッセージを受けて応答ボードからシステムバス４４
上に送出されるデータメッセージは、要求ボードのボー
ドＩＤとデータから成る。

【０１３０】次に、データ長レジスタ６０に格納された
データ長までのデータの受信が完了したかどうかをチェ
ックし（ステップＳ２３）、完了していなければ、ステ
ップＳ２２以降の動作を繰り返す。データ長までのデー
タの受信が完了すると、図１３のステップＳ１１以降の
動作を繰り返し、次のバッファコマンドについて処理す
る。

【０１３１】このようにして、バスコントローラ５１−
５はデータメモリ４５−５に格納されたボードコマンド
およびバッファコマンドに従って動作し、ボードコマン
ドが終了コマンドになると停止する。

【０１３２】次に、応答ボードのバスコントローラ５１
−５の動作について説明する。応答ボードのＣＰＵ４２
は、メッセージ制御部６１−５のベクタレジスタ６３−
３にグループアドレステーブル４７の先頭アドレスを格
納しておく。

【０１３３】図１５において、バスコントローラ５１−
５が動作を開始すると、要求ボードからの書き込み要求
メッセージまたは読み出し要求メッセージの受信を待つ
（ステップＳ３１）。要求ボードからのメッセージを受
信すると、メッセージ制御部６１−５は、要求ボードの
ボードＩＤを保持し、ベクタレジスタ６３−３に格納さ
れたアドレスと受信したグループ番号の値を加算し、グ
ループアドレステーブル４７のエントリアドレスとする
（ステップＳ３２）。

【０１３４】次にメッセージ制御部６１−５は、このエ
ントリアドレスから指定グループの先頭のボードコマン
ドのアドレスを読み出してアドレスＡとして保持し（ス
テップＳ３３）、このアドレスＡからボードコマンドを
読み出してアドレスＡをインクリメントする（ステップ
Ｓ３４）。

【０１３５】そして、読み出したボードコマンドを解析
し（ステップＳ３５）、終了コマンドであれば動作を停
止する。無効コマンドであれば、アドレスＡを２回イン
クリメントして、続いて格納されているボードＩＤとバ
ッファコマンドのアドレスをスキップし（ステップＳ３
７、Ｓ３８）、ステップＳ３４以降の動作を繰り返す。
読み出したボードコマンドが書き込みコマンドまたは読
み出しコマンドの場合は、アドレスＡからボードＩＤを
読み出した後にアドレスＡをインクリメントする（ステ
ップＳ３６）。しかし、応答ボードでは、このとき読み
出したボードＩＤは使用しない。

【０１３６】次に図１６において、メッセージ制御部６
１−５は、アドレスＡからバッファコマンドのアドレス
を読み出してアドレスＢとして保持し、アドレスＡをイ
ンクリメントする（ステップＳ３９）。そして、アドレ
スＢからバッファコマンドを読み出してアドレスＢをイ
ンクリメントする（ステップＳ４０）。

【０１３７】そして、読み出したバッファコマンドを解
析し（ステップＳ４１）、終了コマンドであれば、図１
５のステップＳ３４以降の動作を繰り返し、次のボード
コマンドについて処理する。無効コマンドであれば、ア
ドレスＢを２回インクリメントして、続いて格納されて
いるバッファアドレスとデータ長をスキップし（ステッ
プＳ４４、Ｓ４５）、ステップＳ４０以降の動作を繰り
返す。

【０１３８】読み出したバッファコマンドが転送コマン
ドの場合は、アドレスＢからバッファアドレスを読み出
してＤＭＡ制御部５８のアドレスレジスタ５９に格納
し、アドレスＢをインクリメントする（ステップＳ４
２）。続いて、インクリメントされたアドレスＢからデ
ータ長を読み出してＤＭＡ制御部５８のデータ長レジス
タ６０に格納し、アドレスＢをインクリメントする（ス
テップＳ４３）。

【０１３９】ステップＳ４２およびステップＳ４３にお
いて、受信したメッセージが書き込み要求メッセージの
場合は、データメモリ４５−５への書き込み用のアドレ
スレジスタ５９およびデータ長レジスタ６０を用い、読
み出し要求メッセージの場合は、データメモリ４５−５
からの読み出し用のアドレスレジスタ５９およびデータ
長レジスタ６０を用いる。

【０１４０】次に、図１７において、受信したメッセー
ジが書き込み要求メッセージであるか読み出し要求メッ
セージであるかに応じて、それぞれ異なる動作を行う
（ステップＳ４６）。書き込み要求メッセージの場合、
メッセージ制御部６１−５は、要求ボードのボードＩＤ
を用いて送信バッファ５５に書き込み許可メッセージを
生成し、要求ボードに送信する（ステップＳ４７）。そ
して、要求ボードからのデータメッセージを待つ（ステ
ップＳ４８）。データメッセージを受信すると、ＤＭＡ
制御部５８は、受信バッファ５６からデータを読み出
し、アドレスレジスタ５９に格納されたアドレスのメッ
セージバッファに格納する（ステップＳ４９）。

【０１４１】次に、データ長レジスタ６０に格納された
データ長までのデータの受信が完了したかどうかをチェ
ックし（ステップＳ５０）、完了していなければ、ステ
ップＳ４９以降の動作を繰り返す。データ長までのデー
タの送信が完了すると、図１６のステップＳ４０以降の
動作を繰り返し、次のバッファコマンドについて処理す
る。

【０１４２】受信したメッセージが読み出し要求メッセ
ージの場合は、ＤＭＡ制御部５８は、アドレスレジスタ
５９に格納されたアドレスのメッセージバッファからデ
ータを読み出し、要求ボードのボードＩＤを付加して送
信バッファ５５にデータメッセージを生成し、要求ボー
ドに送信する（ステップＳ５１）。

【０１４３】次に、データ長レジスタ６０に格納された
データ長までのデータの送信が完了したかどうかをチェ
ックし（ステップＳ５２）、完了していなければ、ステ
ップＳ５１以降の動作を繰り返す。データ長までのデー
タの受信が完了すると、図１６のステップＳ４０以降の
動作を繰り返し、次のバッファコマンドについて処理す
る。

【０１４４】このようにして、バスコントローラ５１−
５はデータメモリ４５−５に格納されたボードコマンド
およびバッファコマンドに従って動作し、ボードコマン
ドが終了コマンドになると停止する。

【０１４５】以上のように、ＣＰＵがメッセージ転送の
ためのボードコマンド等の制御用データ構造をグループ
化してあらかじめデータメモリに準備しておけば、グル
ープ番号を指定するだけで、バスコントローラが自動的
に転送を実行する。

【０１４６】第２から第５までの実施例では、バッファ
コマンド、メッセージバッファアドレス、データ長、ボ
ードコマンド、ボードＩＤ、バッファコマンドアドレ
ス、ボードコマンドアドレスなどをデータメモリ上に用
意しているが、本発明はこれに限定されることはなく、
これらをバスコントローラ自身に内蔵してもよい。

【０１４７】また、バッファコマンドおよびボードコマ
ンドは、図４、６、７、９の構成に限られることはな
く、終了コマンド等の種類が区別できるような任意の構
成をとることができる。

【０１４８】

【発明の効果】本発明によれば、応答ボードがあらかじ
めバッファを準備できるメッセージ転送において、ＣＰ
ＵがバッファのアドレスをＤＭＡ制御部に格納してお
き、メッセージ転送要求を受信したときには、バスコン
トローラがメッセージ転送のプロトコル制御を実行す
る。したがって、ＣＰＵによるプロトコル制御が不要に
なり、メッセージ転送が高速になる。

【０１４９】また、メッセージ転送に関するＣＰＵの処
理が簡単になり、ＣＰＵの効率的な利用が可能になる。
特に、多数のＣＰＵを含むマルチプロセッサシステムに
おいては、システム全体の利用効率が向上する。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１の実施例のバスコントローラを備
えるＣＰＵボードの構成図である。

【図３】本発明の第２の実施例のバスコントローラを備
えるＣＰＵボードの構成図である。

【図４】第２の実施例におけるバッファコマンドを示す
図である。

【図５】本発明の第３の実施例のバスコントローラを備
えるＣＰＵボードの構成図である。

【図６】第３の実施例における３種類のボードコマンド
を示す図である。

【図７】第３の実施例における４種類のボードコマンド
を示す図である。

【図８】本発明の第４の実施例のバスコントローラを備
えるＣＰＵボードの構成図である。

【図９】第４の実施例におけるボードコマンドを示す図
である。

【図１０】本発明の第５の実施例のバスコントローラを
備えるＣＰＵボードの構成図である。

【図１１】第５の実施例におけるデータの関係を示す図
である。

【図１２】第５の実施例における要求ボードのバスコン
トローラの動作を示すフローチャート（その１）であ
る。

【図１３】第５の実施例における要求ボードのバスコン
トローラの動作を示すフローチャート（その２）であ
る。

【図１４】第５の実施例における要求ボードのバスコン
トローラの動作を示すフローチャート（その３）であ
る。

【図１５】第５の実施例における応答ボードのバスコン
トローラの動作を示すフローチャート（その１）であ
る。

【図１６】第５の実施例における応答ボードのバスコン
トローラの動作を示すフローチャート（その２）であ
る。

【図１７】第５の実施例における応答ボードのバスコン
トローラの動作を示すフローチャート（その３）であ
る。

【図１８】第５の実施例におけるメッセージグループ転
送のタイミングチャートである。

【図１９】一般的な情報処理装置の構成を示す図であ
る。

【図２０】一般的なＣＰＵボードの構成を示す図であ
る。

【図２１】従来のバスコントローラの構成を示す図であ
る。

【図２２】書き込み転送のタイミングチャートである。

【図２３】従来のメッセージパッシング方式のバスコン
トローラを示す図である。

【図２４】メッセージパッシング方式による書き込み転
送のタイミングチャートである。

【図２５】ＤＭＡ機構を有する従来のＣＰＵボードの構
成を示す図である。

【図２６】任意サイズのメッセージ転送のタイミングチ
ャートである。

【符号の説明】

１、４１ＣＰＵボード２メモリボード３ＩＯボード４、４０、４４システムバス５自己アドレスレジスタ１１、４２ＣＰＵ１２プログラムメモリ１３、４５−１、４５−２、４５−３、４５−４、４５
−５データメモリ１５、４３内部バス１４、１４−１、１４−２、１４−３、３１、５１−
１、５１−２、５１−３、５１−４、５１−５バスコ
ントローラ１６、５２ＣＰＵ制御部１７、５７メモリ制御部１８、５３物理プロトコル制御部１９、５４自己ボードＩＤレジスタ２０、３３、５５送信バッファ２１、３４、５６受信バッファ２２、４６メッセージバッファ２３、５８ＤＭＡ制御部２４、５９アドレスレジスタ２５、６０データ長レジスタ３２物理プロトコル制御手段３５ＤＭＡ制御手段３６メッセージ制御手段３７転送先識別子格納手段３８ベクタレジスタ手段３９グループ識別子格納手段４７グループアドレステーブル６１−１、６１−２、６１−３、６１−４、６１−５
メッセージ制御部６２ボードＩＤレジスタ６３−１、６３−２、６３−３ベクタレジスタ６４グループ番号レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者渡辺哲仁東京都日野市富士町１番地富士ファコム制御株式会社内 (72)発明者鈴木元治東京都日野市富士町１番地富士ファコム制御株式会社内 (72)発明者武井孝憲東京都日野市富士町１番地富士ファコム制御株式会社内 (56)参考文献特開平４−137163（ＪＰ，Ａ) 特開平５−324529（ＪＰ，Ａ) 特開平６−110612（ＪＰ，Ａ) 特開平６−97966（ＪＰ，Ａ) 特開平６−83753（ＪＰ，Ａ) 特開平５−342182（ＪＰ，Ａ) 特開平５−324495（ＪＰ，Ａ) 特開平４−348442（ＪＰ，Ａ) 特開平２−144649（ＪＰ，Ａ) 特開昭60−116051（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/12 330 ＷＰＩ（ＤＩＡＬＯＧ)

Claims

(57)【特許請求の範囲】

【請求項１】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を格納する転送先識別子格
納手段と、前記転送先の識別子を含む前記送信メッセージを前記送
信バッファ上に生成し、前記受信バッファに格納された
前記受信メッセージを解析して、前記ＤＭＡ制御手段に
よる前記メモリへのアクセスを制御するメッセージ制御
手段とを備え、前記メッセージ制御手段は、前記ＣＰＵが書き込みデー
タのアドレスとデータ長を前記ＤＭＡ制御手段に設定し
て、メッセージ書き込みを要求したとき、前記転送先識
別子格納手段から前記転送先の識別子を取り出して、該
転送先の識別子と前記ＣＰＵボードの識別子を含む書き
込み要求メッセージを前記送信バッファ上に生成し、前記物理プロトコル制御手段は、前記書き込み要求メッ
セージを前記転送先に送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記転送先から書き込み許可メッセージを受信したと
き、前記書き込みデータを取り出して、前記転送先の識
別子を付加したデータメッセージを前記送信バッファ上
に生成し、前記物理プロトコル制御手段は、前記データメッセージ
を前記転送先に送信することを特徴とするバスコントロ
ーラ。
【請求項２】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を格納する転送先識別子格
納手段と、前記転送先の識別子を含む前記送信メッセージを前記送
信バッファ上に生成し、前記受信バッファに格納された
前記受信メッセージを解析して、前記ＤＭＡ制御手段に
よる前記メモリへのアクセスを制御するメッセージ制御
手段と、アドレスを格納するベクタレジスタ手段とを備え、前記メッセージ制御手段は、前記ＣＰＵが複数の書き込
みデータのアドレスと複数のバッファコマンドを前記メ
モリに格納し、最初のバッファコマンドの格納アドレス
を前記ベクタレジスタ手段に設定して、メッセージ書き
込みを要求したとき、前記転送先識別子格納手段から前
記転送先の識別子を取り出して、該転送先の識別子と前
記ＣＰＵボードの識別子を含む書き込み要求メッセージ
を前記送信バッファ上に生成し、該ベクタレジスタ手段
が指す前記最初のバッファコマンドを取り出し、該最初
のバッファコマンドが転送コマンドのとき、最初の書き
込みデータのアドレスを前記ＤＭＡ制御手段に設定し、前記物理プロトコル制御手段は、前記書き込み要求メッ
セージを前記転送先に送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記転送先から書き込み許可メッセージを受信したと
き、前記最初の書き込みデータを取り出し、前記転送先
の識別子を付加したデータメッセージを前記送信バッフ
ァ上に生成し、前記物理プロトコル制御手段は、前記データメッセージ
を前記転送先に送信し、前記メッセージ制御手段、物理プロトコル制御手段、お
よびＤＭＡ制御手段は、該メッセージ制御手段が取り出
す次のバッファコマンドが転送コマンドであれば、次の
書き込みデータを取り出してデータメッセージとして送
信する動作を繰り返し、該次のバッファコマンドが終了
コマンドであれば動作を停止することを特徴とするバス
コントローラ。
【請求項３】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を格納する転送先識別子格
納手段と、前記転送先の識別子を含む前記送信メッセージを前記送
信バッファ上に生成し、前記受信バッファに格納された
前記受信メッセージを解析して、前記ＤＭＡ制御手段に
よる前記メモリへのアクセスを制御するメッセージ制御
手段とを備え、前記メッセージ制御手段は、前記ＣＰＵが読み出しバッ
ファのアドレスを前記ＤＭＡ制御手段に設定して、メッ
セージ読み出しを要求したとき、前記転送先識別子格納
手段から前記転送先の識別子を取り出して、該転送先の
識別子と前記ＣＰＵボードの識別子を含む読み出し要求
メッセージを前記送信バッファ上に生成し、前記物理プロトコル制御手段は、前記読み出し要求メッ
セージを前記転送先に送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記転送先からデータメッセージを受信したとき、該デ
ータメッセージに含まれるデータを前記読み出しバッフ
ァに格納することを特徴とするバスコントローラ。
【請求項４】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を格納する転送先識別子格
納手段と、前記転送先の識別子を含む前記送信メッセージを前記送
信バッファ上に生成し、前記受信バッファに格納された
前記受信メッセージを解析して、前記ＤＭＡ制御手段に
よる前記メモリへのアクセスを制御するメッセージ制御
手段と、アドレスを格納するベクタレジスタ手段とを備え、前記メッセージ制御手段は、前記ＣＰＵが複数の読み出
しバッファのアドレスと複数のバッファコマンドを前記
メモリに格納し、最初のバッファコマンドの格納アドレ
スを前記ベクタレジスタ手段に設定して、メッセージ読
み出しを要求したとき、前記転送先識別子格納手段から
前記転送先の識別子を取り出して、該転送先の識別子と
前記ＣＰＵボードの識別子を含む読み出し要求メッセー
ジを前記送信バッファ上に生成し、前記ベクタレジスタ
手段が指す前記最初のバッファコマンドを取り出し、該
最初のバッファコマンドが転送コマンドのとき、最初の
読み出しバッファのアドレスを前記ＤＭＡ制御手段に設
定し、前記物理プロトコル制御手段は、前記読み出し要求メッ
セージを前記転送先に送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記転送先からデータメッセージを受信したとき、該デ
ータメッセージに含まれるデータを前記最初の読み出し
バッファに格納し、前記メッセージ制御手段、物理プロトコル制御手段、お
よびＤＭＡ制御手段は、該メッセージ制御手段が取り出
す次のバッファコマンドが転送コマンドであれば、次の
読み出しバッファにデータを格納する動作を繰り返し、
該次のバッファコマンドが終了コマンドであれば動作を
停止することを特徴とするバスコントローラ。
【請求項５】前記転送先識別子格納手段は、前記メッ
セージ制御手段内に設けられたレジスタであって、前記
ＣＰＵボードからの要求に応答する応答ボードの識別子
を前記転送先の識別子として格納することを特徴とする
請求項１、２、３、または４記載のバスコントローラ。
【請求項６】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を含む前記送信メッセージ
を前記送信バッファ上に生成し、前記受信バッファに格
納された前記受信メッセージを解析して、前記ＤＭＡ制
御手段による前記メモリへのアクセスを制御するメッセ
ージ制御手段とを備え、前記ＣＰＵは、前記物理プロトコル制御手段が要求ボー
ドから書き込み要求メッセージを受信する前に、あらか
じめ書き込みバッファのアドレスを前記ＤＭＡ制御手段
に設定し、前記メッセージ制御手段は、前記物理プロトコル制御手
段が前記要求ボードから前記書き込み要求メッセージを
受信したとき、該書き込み要求メッセージから該要求ボ
ードの識別子を取り出して、該要求ボードの識別子を含
む書き込み許可メッセージを前記送信バッファ上に生成
し、前記物理プロトコル制御手段は、前記書き込み許可メッ
セージを前記要求ボードに送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記要求ボードからデータメッセージを受信したとき、
該データメッセージに含まれるデータを前記書き込みバ
ッファに格納することを特徴とするバスコントローラ。
【請求項７】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を含む前記送信メッセージ
を前記送信バッファ上に生成し、前記受信バッファに格
納された前記受信メッセージを解析して、前記ＤＭＡ制
御手段による前記メモリへのアクセスを制御するメッセ
ージ制御手段と、アドレスを格納するベクタレジスタ手段とを備え、前記ＣＰＵは、前記物理プロトコル制御手段が要求ボー
ドから書き込み要求メッセージを受信する前に、あらか
じめ複数の書き込みバッファのアドレスと複数のバッフ
ァコマンドを前記メモリに格納して、最初のバッファコ
マンドの格納アドレスを前記ベクタレジスタ手段に設定
し、前記メッセージ制御手段は、前記物理プロトコル制御手
段が前記要求ボードから前記書き込み要求メッセージを
受信したとき、該書き込み要求メッセージから該要求ボ
ードの識別子を取り出し、該要求ボードの識別子を含む
書き込み許可メッセージを前記送信バッファ上に生成
し、前記ベクタレジスタ手段が指す前記最初のバッファ
コマンドを取り出し、該最初のバッファコマンドが転送
コマンドのとき、最初の書き込みバッファのアドレスを
前記ＤＭＡ制御手段に設定し、前記物理プロトコル制御手段は、前記書き込み許可メッ
セージを前記要求ボードに送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記要求ボードからデータメッセージを受信したとき、
該データメッセージに含まれるデータを前記最初の書き
込みバッファに格納し、前記メッセージ制御手段、物理プロトコル制御手段、お
よびＤＭＡ制御手段は、該メッセージ制御手段が取り出
す次のバッファコマンドが転送コマンドであれば、次の
書き込みバッファにデータを格納する動作を繰り返し、
該次のバッファコマンドが終了コマンドであれば動作を
停止することを特徴とするバスコントローラ。
【請求項８】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を含む前記送信メッセージ
を前記送信バッファ上に生成し、前記受信バッファに格
納された前記受信メッセージを解析して、前記ＤＭＡ制
御手段による前記メモリへのアクセスを制御するメッセ
ージ制御手段とを備え、前記ＣＰＵは、前記物理プロトコル制御手段が要求ボー
ドから読み出し要求メッセージを受信する前に、あらか
じめ読み出しデータのアドレスとデータ長を前記ＤＭＡ
制御手段に設定し、前記メッセージ制御手段は、前記物理プロトコル制御手
段が前記要求ボードから前記読み出し要求メッセージを
受信したとき、該読み出し要求メッセージから該要求ボ
ードの識別子を取り出し、前記ＤＭＡ制御手段は、前記読み出しデータを取り出
し、前記要求ボードの識別子を付加したデータメッセー
ジを前記送信バッファ上に生成し、前記物理プロトコル制御手段は、前記データメッセージ
を前記要求ボードに送信することを特徴とするバスコン
トローラ。
【請求項９】ＣＰＵとメモリを有し、ＤＭＡ方式によ
り該メモリにアクセスして該メモリに格納されたデータ
を処理し、システムバスを介してメッセージパッシング
によるバス転送を行うＣＰＵボードにおけるバスコント
ローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を含む前記送信メッセージ
を前記送信バッファ上に生成し、前記受信バッファに格
納された前記受信メッセージを解析して、前記ＤＭＡ制
御手段による前記メモリへのアクセスを制御するメッセ
ージ制御手段と、アドレスを格納するベクタレジスタ手段とを備え、前記ＣＰＵは、前記物理プロトコル制御手段が要求ボー
ドから読み出し要求メッセージを受信する前に、あらか
じめ複数の読み出しデータのアドレスと複数のバッファ
コマンドを前記メモリに格納して、最初のバッファコマ
ンドの格納アドレスを前記ベクタレジスタ手段に設定
し、前記メッセージ制御手段は、前記物理プロトコル制御手
段が前記要求ボードから前記読み出し要求メッセージを
受信したとき、該読み出し要求メッセージから該要求ボ
ードの識別子を取り出し、前記ベクタレジスタ手段が指
す前記最初のバッファコマンドを取り出し、該最初のバ
ッファコマンドが転送コマンドのとき、最初の読み出し
データのアドレスを前記ＤＭＡ制御手段に設定し、前記ＤＭＡ制御手段は、前記最初の読み出しデータを取
り出し、前記要求ボードの識別子を付加したデータメッ
セージを前記送信バッファ上に生成し、前記物理プロトコル制御手段は、前記データメッセージ
を前記要求ボードに送信し、前記メッセージ制御手段、物理プロトコル制御手段、お
よびＤＭＡ制御手段は、該メッセージ制御手段が取り出
す次のバッファコマンドが転送コマンドであれば、次の
読み出しデータを取り出してデータメッセージとして送
信する動作を繰り返し、該次のバッファコマンドが終了
コマンドであれば動作を停止することを特徴とするバス
コントローラ。
【請求項１０】前記メッセージ制御手段は、取り出し
た前記バッファコマンドが無効コマンドのとき、続いて
次のバッファコマンドを取り出すことを特徴とする請求
項６、７、８、または９記載のバスコントローラ。
【請求項１１】ＣＰＵとメモリを有し、ＤＭＡ方式に
より該メモリにアクセスして該メモリに格納されたデー
タを処理し、システムバスを介してメッセージパッシン
グによるバス転送を行うＣＰＵボードにおけるバスコン
トローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を含む前記送信メッセージ
を前記送信バッファ上に生成し、前記受信バッファに格
納された前記受信メッセージを解析して、前記ＤＭＡ制
御手段による前記メモリへのアクセスを制御するメッセ
ージ制御手段と、アドレスを格納するベクタレジスタ手段とを備え、前記メッセージ制御手段は、前記ＣＰＵが複数のバッフ
ァコマンドアドレスと複数の転送先の識別子と複数のボ
ードコマンドを前記メモリに格納し、各バッファコマン
ドアドレスに対応して書き込みデータのアドレスとバッ
ファコマンドを該メモリに格納し、最初のボードコマン
ドの格納アドレスを前記ベクタレジスタ手段に設定し
て、メッセージ書き込みを要求したとき、該ベクタレジ
スタ手段が指す前記最初のボードコマンドを取り出し、
該最初のボードコマンドが転送コマンドのとき、最初の
転送先の識別子を取り出して書き込み要求メッセージを
前記送信バッファ上に生成し、最初のバッファコマンド
アドレスが指す前記バッファコマンドを取り出し、該バ
ッファコマンドが転送コマンドのとき、前記書き込みデ
ータのアドレスを前記ＤＭＡ制御手段に設定し、前記物理プロトコル制御手段は、前記書き込み要求メッ
セージを前記最初の転送先に送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記最初の転送先から書き込み許可メッセージを受信し
たとき、前記書き込みデータを取り出し、前記最初の転
送先の識別子を付加したデータメッセージを前記送信バ
ッファ上に生成し、前記物理プロトコル制御手段は、前記データメッセージ
を前記最初の転送先に送信し、前記メッセージ制御手段、物理プロトコル制御手段、お
よびＤＭＡ制御手段は、前記メッセージ制御手段が取り
出す次のボードコマンドが転送コマンドであれば、次の
転送先の識別子を付加した書き込み要求メッセージとデ
ータメッセージを生成して、該次の転送先に送信する動
作を繰り返し、前記次のボードコマンドが終了コマンド
であれば動作を停止することを特徴とするバスコントロ
ーラ。
【請求項１２】前記ＣＰＵはメッセージ転送を要求
し、前記メッセージ制御手段は、取り出した前記ボードコマ
ンドが書き込みコマンドのとき、前記ボードコマンドが
前記転送コマンドであるときと同様にして、前記転送先
の識別子を付加した書き込み要求メッセージとデータメ
ッセージを生成して、前記転送先に送信することを特徴
とする請求項１１記載のバスコントローラ。
【請求項１３】前記複数の転送先のグループが複数設
定されたとき、該複数のグループのうちの１つを指定す
るグループ識別子を格納するグループ識別子格納手段を
さらに備え、前記ＣＰＵは、前記複数のグループのそれぞれの前記最
初のボードコマンドのアドレスを格納するグループアド
レステーブルを前記メモリに格納し、該グループアドレ
ステーブルの格納アドレスを前記ベクタレジスタ手段に
設定し、前記メッセージ制御手段は、前記ベクタレジスタ手段と
グループ識別子格納手段を用いて、前記グループアドレ
ステーブルの中の前記最初のボードコマンドのアドレス
を取り出し、該最初のボードコマンドのアドレスから取
り出した前記最初のボードコマンドに従ってメッセージ
転送を行い、前記書き込み要求メッセージに前記グルー
プ識別子を付加して送信することを特徴とする請求項１
１記載のバスコントローラ。
【請求項１４】ＣＰＵとメモリを有し、ＤＭＡ方式に
より該メモリにアクセスして該メモリに格納されたデー
タを処理し、システムバスを介してメッセージパッシン
グによるバス転送を行うＣＰＵボードにおけるバスコン
トローラであって、前記システムバス上に送出する送信メッセージと該シス
テムバスから受信する受信メッセージのプロトコル制御
を行う物理プロトコル制御手段と、前記物理プロトコル制御手段に接続され、前記送信メッ
セージを格納する送信バッファと、前記物理プロトコル制御手段に接続され、前記受信メッ
セージを格納する受信バッファと、前記メモリからＤＭＡ方式によりデータを取り出して前
記送信バッファに転送し、前記受信バッファから転送さ
れるデータをＤＭＡ方式により前記メモリに格納するＤ
ＭＡ制御手段と、メッセージの転送先の識別子を含む前記送信メッセージ
を前記送信バッファ上に生成し、前記受信バッファに格
納された前記受信メッセージを解析して、前記ＤＭＡ制
御手段による前記メモリへのアクセスを制御するメッセ
ージ制御手段と、アドレスを格納するベクタレジスタ手段とを備え、前記メッセージ制御手段は、前記ＣＰＵが複数のバッフ
ァコマンドアドレスと複数の転送先の識別子と複数のボ
ードコマンドを前記メモリに格納し、各バッファコマン
ドアドレスに対応して読み出しバッファのアドレスとバ
ッファコマンドを該メモリに格納し、最初のボードコマ
ンドの格納アドレスを前記ベクタレジスタ手段に設定し
て、メッセージ読み出しを要求したとき、該ベクタレジ
スタ手段が指す前記最初のボードコマンドを取り出し、
該最初のボードコマンドが転送コマンドのとき、最初の
転送先の識別子を取り出して読み出し要求メッセージを
前記送信バッファ上に生成し、最初のバッファコマンド
アドレスが指す前記バッファコマンドを取り出し、該バ
ッファコマンドが転送コマンドのとき、前記読み出しバ
ッファのアドレスを前記ＤＭＡ制御手段に設定し、前記物理プロトコル制御手段は、前記読み出し要求メッ
セージを前記最初の転送先に送信し、前記ＤＭＡ制御手段は、前記物理プロトコル制御手段が
前記最初の転送先からデータメッセージを受信すると、
該データメッセージに含まれるデータを前記読み出しバ
ッファに格納し、前記メッセージ制御手段、物理プロトコル制御手段、お
よびＤＭＡ制御手段は、該メッセージ制御手段が取り出
す次のボードコマンドが転送コマンドであれば、次の転
送先の識別子を付加した読み出し要求メッセージを該次
の転送先に送信して、該次の転送先から受信するデータ
を格納する動作を繰り返し、前記次のボードコマンドが
終了コマンドであれば動作を停止することを特徴とする
バスコントローラ。
【請求項１５】前記ＣＰＵはメッセージ転送を要求
し、前記メッセージ制御手段は、取り出した前記ボードコマ
ンドが読み出しコマンドのとき、前記ボードコマンドが
前記転送コマンドであるときと同様にして、前記転送先
の識別子を付加した読み出し要求メッセージを生成し
て、前記転送先に送信することを特徴とする請求項１４
記載のバスコントローラ。
【請求項１６】前記複数の転送先のグループが複数設
定されたとき、該複数のグループのうちの１つを指定す
るグループ識別子を格納するグループ識別子格納手段を
さらに備え、前記ＣＰＵは、前記複数のグループのそれぞれの前記最
初のボードコマンドのアドレスを格納するグループアド
レステーブルを前記メモリに格納し、該グループアドレ
ステーブルの格納アドレスを前記ベクタレジスタ手段に
設定し、前記メッセージ制御手段は、前記ベクタレジスタ手段と
グループ識別子格納手段を用いて、前記グループアドレ
ステーブルの中の前記最初のボードコマンドのアドレス
を取り出し、該最初のボードコマンドのアドレスから取
り出した前記最初のボードコマンドに従ってメッセージ
転送を行い、前記読み出し要求メッセージに前記グルー
プ識別子を付加して送信することを特徴とする請求項１
４記載のバスコントローラ。
【請求項１７】前記グループ識別子格納手段は、前記
メッセージ制御手段内に設けられたレジスタであって、
前記グループアドレステーブルの中の前記最初のボード
コマンドのアドレスを求めるためのオフセットを、前記
グループ識別子として格納することを特徴とする請求項
１３または１６記載のバスコントローラ。
【請求項１８】前記メッセージ制御手段は、取り出し
た前記ボードコマンドが無効コマンドのとき、メッセー
ジ転送を行わずに次のボードコマンドを取り出すことを
特徴とする請求項１１または１４記載のバスコントロー
ラ。
【請求項１９】前記ＣＰＵは、前記ボードコマンドに
ロックフラグを付加し、前記メッセージ制御手段は、前記ボードコマンドを取り
出したときロックフラグをチェックして、該ロックフラ
グが転送可能状態を表すとき、該ロックフラグを転送ビ
ジー状態にして該ボードコマンドに従って動作し、該ロ
ックフラグが該転送ビジー状態を表すとき、該ボードコ
マンドを無効コマンドにして次のボードコマンドを取り
出すことを特徴とする請求項１１または１４記載のバス
コントローラ。