JP3368506B2 - タイマ付きアラーム検出回路 - Google Patents
タイマ付きアラーム検出回路Info
- Publication number
- JP3368506B2 JP3368506B2 JP24975292A JP24975292A JP3368506B2 JP 3368506 B2 JP3368506 B2 JP 3368506B2 JP 24975292 A JP24975292 A JP 24975292A JP 24975292 A JP24975292 A JP 24975292A JP 3368506 B2 JP3368506 B2 JP 3368506B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timer
- circuit
- selector
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、タイマ付きアラーム検
出回路に関するものである。近年、伝送システムの発達
に伴い、タイマ付きアラーム検出回路の小型化と小規模
化が要求されてきている。 【０００２】このため、カウンタを２個使用したタイマ
付きアラーム検出回路が提供されているが、カウンタを
２個使用しているために回路規模が大きくなり、回路規
模の縮小を図る必要がある。 【０００３】 【従来の技術】先ず、図４をもちいてタイマ付きアラー
ム検出回路の動作の概要を説明する。図４はタイマ付き
アラーム検出・解除状態のタイミングを示す図である。 【０００４】図４に示すように、タイマ付きアラーム検
出回路は、入力するデータ(b) の立ち上がりエッジをク
ロック(a) で叩き、データ(b) の当該立ち上がりエッジ
からＴ時間の間‘Ｈ’が続いたときのみのタイミング
において、(c) に示すようにアラーム検出を行う。 【０００５】また、データ(b) の立ち下がりエッジか
らＴ時間の間‘Ｌ’が続いたときのみのタイミングに
おいてのみ、(c) に示すようにアラーム解除を行う。以
下において、図５と図６を用いて、当該タイマ付きアラ
ーム検出回路の詳細を説明する。 【０００６】図５は従来の一実施例回路の構成を示す図
であり、図６は従来の一実施例回路のタイミングを示す
図である。図５において、11は立ち上がり検出部、12は
立ち下がり検出部である。なお、13は所定の初期値（例
えばＤ値）から16進カウントを開始するカウンタ13a を
備えた第１タイマである。14は所定の初期値（例えばＤ
値）から16進カウントを開始するカウンタ14a を備えた
第２タイマである。 【０００７】また、15は第１選択部、16は第２選択部、
そして、17はラッチ部である。図６において、(a) は入
力されるクロック、(b) は入力されるデータである。な
お、(c) は立ち上がり検出部11の検出結果の信号、(d)
はカウンタ13a の内部カウント値、(e) はカウンタ13a
が出力するキャリーアウト信号(CO)である。 【０００８】また、(f) は立ち下がり検出部12の検出結
果の信号、(g) はカウンタ14a の内部カウント値、(h)
はカウンタ14a が出力するキャリーアウト信号(CO)であ
る。さらに、(i) は第１選択部15が出力する信号、(j)
は第２選択部16が出力する信号、(k) はＪＫフリップフ
ロップ（ＪＫＦＦ）17a を備えるラッチ部17が出力する
アラーム検出信号である。 【０００９】従来の回路は図５と図６に示すように、立
ち上がり検出部11と立ち下がり検出部12において、クロ
ック(a) にてデータ(b) の立ち上がりと立ち下がりを叩
き、データ(b) のエッジの検出を行って出力される１ク
ロック遅れの(c) と(f) の信号をつくる。 【００１０】そして、この信号(c) と(f) は第１タイマ
13と第２タイマ14を形成するカウンタ13a とカウンタ14
a のロードＬに入力し、信号(c) または信号(f) が加わ
るたびにカウンタ13a とカウンタ14a の初期値を値Ｄに
設定し、１６を数えてカウント値が値Ｆまでカウントが
進んだらキャリーアウト信号(e),(h) を出力する。 【００１１】さらに、データ（ｂ）を第１選択部１５お
よび第２選択部１６に加え、デ−タ（ｂ）が‘Ｈ’のと
き第１選択部１５は信号（ｉ）を、データ（ｂ）が
‘Ｌ’のとき第２選択部１６は信号（ｊ）を出力するよ
うに選択することにより、信号（ｉ），（ｊ）が得られ
る。 【００１２】この信号(i),(j) はＪＫＦＦ17a からなる
ラッチ部17に入力して、信号(i) の‘Ｈ’かつ信号(j)
の‘Ｌ’で信号(k) を‘Ｈ’にしたアラーム検出信号
（ｋ）をつくる。 【００１３】また、信号(j) の‘Ｈ’かつ信号(i) の
‘Ｌ’で信号(k) を‘Ｌ’にしてアラーム解除を行うよ
うにしてアラーム検出信号(k) をつくっている。 【００１４】 【発明が解決しようとする課題】従って、従来例のタイ
マ付きアラーム検出回路においては、２つのエッジ検出
部と２つのタイマが、それぞれ独立した処理を行う回路
構成であったため、回路規模が大きくなるという課題が
ある。 【００１５】本発明は、立ち上がりと立ち下がりのエッ
ジ検出と時間検出を共通化にした回路を提供することを
目的とする。 【００１６】 【課題を解決するための手段】上記の目的を達成するた
め、入力されるデ−タ（図３の（ｂ））の立ち上がりと
立ち下がりのエッジを検出してそれぞれに対応する検出
結果の信号を形成し、それらの信号のＯＲとなる合成信
号（図３の（ｃ））を出力するエッジ検出部と、前記合
成信号（図３の（ｃ））により初期値を設定すると共
に、前記初期値からカウントを開始して所定値に達した
ときにキャリーアウト信号（図３の（ｅ））を出力する
タイマ部と、前記データ（図３の（ｂ））の‘Ｈ’およ
び‘Ｌ’のそれぞれに対応して前記キャリーアウト信号
（図３の（ｅ））を選択する第１選択部および第２選択
部と、前記第１選択部および第２選択部において選択さ
れた信号をラッチするラッチ部とを設けるように構成す
る。 【００１７】 【作用】本発明は、入力されるデータの立ち上がりエッ
ジ検出と立ち下がりエッジ検出をエッジ検出部において
行うことによりエッジ検出の回路を共通化し、タイマ部
のみで該エッジ検出部の出力をカウントするようにして
いる。 【００１８】従って、立ち上がりと立ち下がりのエッジ
検出と２つの時間検出の回路を共通化でき、当該回路規
模の小型化が可能になる。 【００１９】 【実施例】以下、図２と図３により本発明の実施例を説
明する。図２は本発明の一実施例回路の構成を示す図で
あり、図３は本発明の一実施例回路のタイミングを示す
図である。 【００２０】図２において、１はエッジ検出部であり、
該エッジ検出部１はフリップフロップ（ＦＦ）1a,1b と
ＡＮＤゲート1c,1d およびＯＲゲート1eを備える。な
お、２は所定の初期値（例えばＤ値）から16進カウント
を開始するカウンタ2aを備えたタイマである。 【００２１】また、３は第１選択部であり、４は第２選
択部であり、５はラッチ部である。図３において、(a)
は入力されるクロック、(b) は入力されるデータであ
る。なお、(c) はエッジ検出部１の検出結果の信号、
(d) はカウンタ2aの内部カウント値、(e) はカウンタ2a
が出力するキャリーアウト信号(CO)である。 【００２２】また、(f) は第１選択部３が出力する信
号、(g) は第２選択部４が出力する信号、(h) はＪＫＦ
Ｆであるラッチ部５が出力するアラーム検出である。図
２と図３に示すように、クロック(a) は入力されるデー
タ(b) の立ち上がりと立ち下がりのタイミングを叩き、
データ(b) のエッジ検出を行うことにより信号(c) をつ
くる。 【００２３】即ち、ＡＮＤゲ−ト１ｃには、データ
（ｂ）より１クロック遅れのＦＦ１ａの出力と該ＦＦ１
ａの出力よりさらに１クロック遅れのＦＦ１ｂの極性反
転出力が加わり、ＡＮＤゲート１ｃで論理積が求められ
てデータ（ｂ）より１クロック遅れの立ち上がり検出結
果を含む信号をＯＲゲート１ｅに加える。 【００２４】同様に、ＡＮＤゲート１ｄはデータ（ｂ）
の立ち下がり検出結果を含む信号をＯＲゲート１ｅに
加えて合成信号を形成する。ＯＲゲート１ｅは、この合
成信号（ｃ）をタイマ２を形成するカウンタ２ａに加
え、該カウンタ２ａの初期値をＤ値にロード（Ｌ）して
カウントアップを行う。 【００２５】そして、カウンタ２ａのカウント値が値Ｆ
になった時にキャリーアウト信号（ｅ）を出力する。こ
のキャリーアウト信号（ｅ）とデ−タ（ｂ）を第１選択
部３と第２選択部４に加えて、デ−タ（ｂ）が‘Ｈ’の
時第１選択部から信号（ｆ）を、デ−タ（ｂ）が‘Ｌ’
の時第２選択部から信号（ｇ）をつくる。 【００２６】さらに、この信号(f),(g) をラッチ部５を
形成するＪＫＦＦのＪ入力およびＫ入力として加えてク
ロック(a) で叩いて、図３(h) に示すアラーム検出とア
ラーム解除の信号(h) をつくる。 【００２７】 【発明の効果】以上の説明から明らかなように本発明に
よれば、タイマ付きアラーム検出回路を形成する２つの
エッジ検出部と２つの時間検出の回路を共通化でき、当
該回路規模の小型化が可能になるという効果を奏する。
出回路に関するものである。近年、伝送システムの発達
に伴い、タイマ付きアラーム検出回路の小型化と小規模
化が要求されてきている。 【０００２】このため、カウンタを２個使用したタイマ
付きアラーム検出回路が提供されているが、カウンタを
２個使用しているために回路規模が大きくなり、回路規
模の縮小を図る必要がある。 【０００３】 【従来の技術】先ず、図４をもちいてタイマ付きアラー
ム検出回路の動作の概要を説明する。図４はタイマ付き
アラーム検出・解除状態のタイミングを示す図である。 【０００４】図４に示すように、タイマ付きアラーム検
出回路は、入力するデータ(b) の立ち上がりエッジをク
ロック(a) で叩き、データ(b) の当該立ち上がりエッジ
からＴ時間の間‘Ｈ’が続いたときのみのタイミング
において、(c) に示すようにアラーム検出を行う。 【０００５】また、データ(b) の立ち下がりエッジか
らＴ時間の間‘Ｌ’が続いたときのみのタイミングに
おいてのみ、(c) に示すようにアラーム解除を行う。以
下において、図５と図６を用いて、当該タイマ付きアラ
ーム検出回路の詳細を説明する。 【０００６】図５は従来の一実施例回路の構成を示す図
であり、図６は従来の一実施例回路のタイミングを示す
図である。図５において、11は立ち上がり検出部、12は
立ち下がり検出部である。なお、13は所定の初期値（例
えばＤ値）から16進カウントを開始するカウンタ13a を
備えた第１タイマである。14は所定の初期値（例えばＤ
値）から16進カウントを開始するカウンタ14a を備えた
第２タイマである。 【０００７】また、15は第１選択部、16は第２選択部、
そして、17はラッチ部である。図６において、(a) は入
力されるクロック、(b) は入力されるデータである。な
お、(c) は立ち上がり検出部11の検出結果の信号、(d)
はカウンタ13a の内部カウント値、(e) はカウンタ13a
が出力するキャリーアウト信号(CO)である。 【０００８】また、(f) は立ち下がり検出部12の検出結
果の信号、(g) はカウンタ14a の内部カウント値、(h)
はカウンタ14a が出力するキャリーアウト信号(CO)であ
る。さらに、(i) は第１選択部15が出力する信号、(j)
は第２選択部16が出力する信号、(k) はＪＫフリップフ
ロップ（ＪＫＦＦ）17a を備えるラッチ部17が出力する
アラーム検出信号である。 【０００９】従来の回路は図５と図６に示すように、立
ち上がり検出部11と立ち下がり検出部12において、クロ
ック(a) にてデータ(b) の立ち上がりと立ち下がりを叩
き、データ(b) のエッジの検出を行って出力される１ク
ロック遅れの(c) と(f) の信号をつくる。 【００１０】そして、この信号(c) と(f) は第１タイマ
13と第２タイマ14を形成するカウンタ13a とカウンタ14
a のロードＬに入力し、信号(c) または信号(f) が加わ
るたびにカウンタ13a とカウンタ14a の初期値を値Ｄに
設定し、１６を数えてカウント値が値Ｆまでカウントが
進んだらキャリーアウト信号(e),(h) を出力する。 【００１１】さらに、データ（ｂ）を第１選択部１５お
よび第２選択部１６に加え、デ−タ（ｂ）が‘Ｈ’のと
き第１選択部１５は信号（ｉ）を、データ（ｂ）が
‘Ｌ’のとき第２選択部１６は信号（ｊ）を出力するよ
うに選択することにより、信号（ｉ），（ｊ）が得られ
る。 【００１２】この信号(i),(j) はＪＫＦＦ17a からなる
ラッチ部17に入力して、信号(i) の‘Ｈ’かつ信号(j)
の‘Ｌ’で信号(k) を‘Ｈ’にしたアラーム検出信号
（ｋ）をつくる。 【００１３】また、信号(j) の‘Ｈ’かつ信号(i) の
‘Ｌ’で信号(k) を‘Ｌ’にしてアラーム解除を行うよ
うにしてアラーム検出信号(k) をつくっている。 【００１４】 【発明が解決しようとする課題】従って、従来例のタイ
マ付きアラーム検出回路においては、２つのエッジ検出
部と２つのタイマが、それぞれ独立した処理を行う回路
構成であったため、回路規模が大きくなるという課題が
ある。 【００１５】本発明は、立ち上がりと立ち下がりのエッ
ジ検出と時間検出を共通化にした回路を提供することを
目的とする。 【００１６】 【課題を解決するための手段】上記の目的を達成するた
め、入力されるデ−タ（図３の（ｂ））の立ち上がりと
立ち下がりのエッジを検出してそれぞれに対応する検出
結果の信号を形成し、それらの信号のＯＲとなる合成信
号（図３の（ｃ））を出力するエッジ検出部と、前記合
成信号（図３の（ｃ））により初期値を設定すると共
に、前記初期値からカウントを開始して所定値に達した
ときにキャリーアウト信号（図３の（ｅ））を出力する
タイマ部と、前記データ（図３の（ｂ））の‘Ｈ’およ
び‘Ｌ’のそれぞれに対応して前記キャリーアウト信号
（図３の（ｅ））を選択する第１選択部および第２選択
部と、前記第１選択部および第２選択部において選択さ
れた信号をラッチするラッチ部とを設けるように構成す
る。 【００１７】 【作用】本発明は、入力されるデータの立ち上がりエッ
ジ検出と立ち下がりエッジ検出をエッジ検出部において
行うことによりエッジ検出の回路を共通化し、タイマ部
のみで該エッジ検出部の出力をカウントするようにして
いる。 【００１８】従って、立ち上がりと立ち下がりのエッジ
検出と２つの時間検出の回路を共通化でき、当該回路規
模の小型化が可能になる。 【００１９】 【実施例】以下、図２と図３により本発明の実施例を説
明する。図２は本発明の一実施例回路の構成を示す図で
あり、図３は本発明の一実施例回路のタイミングを示す
図である。 【００２０】図２において、１はエッジ検出部であり、
該エッジ検出部１はフリップフロップ（ＦＦ）1a,1b と
ＡＮＤゲート1c,1d およびＯＲゲート1eを備える。な
お、２は所定の初期値（例えばＤ値）から16進カウント
を開始するカウンタ2aを備えたタイマである。 【００２１】また、３は第１選択部であり、４は第２選
択部であり、５はラッチ部である。図３において、(a)
は入力されるクロック、(b) は入力されるデータであ
る。なお、(c) はエッジ検出部１の検出結果の信号、
(d) はカウンタ2aの内部カウント値、(e) はカウンタ2a
が出力するキャリーアウト信号(CO)である。 【００２２】また、(f) は第１選択部３が出力する信
号、(g) は第２選択部４が出力する信号、(h) はＪＫＦ
Ｆであるラッチ部５が出力するアラーム検出である。図
２と図３に示すように、クロック(a) は入力されるデー
タ(b) の立ち上がりと立ち下がりのタイミングを叩き、
データ(b) のエッジ検出を行うことにより信号(c) をつ
くる。 【００２３】即ち、ＡＮＤゲ−ト１ｃには、データ
（ｂ）より１クロック遅れのＦＦ１ａの出力と該ＦＦ１
ａの出力よりさらに１クロック遅れのＦＦ１ｂの極性反
転出力が加わり、ＡＮＤゲート１ｃで論理積が求められ
てデータ（ｂ）より１クロック遅れの立ち上がり検出結
果を含む信号をＯＲゲート１ｅに加える。 【００２４】同様に、ＡＮＤゲート１ｄはデータ（ｂ）
の立ち下がり検出結果を含む信号をＯＲゲート１ｅに
加えて合成信号を形成する。ＯＲゲート１ｅは、この合
成信号（ｃ）をタイマ２を形成するカウンタ２ａに加
え、該カウンタ２ａの初期値をＤ値にロード（Ｌ）して
カウントアップを行う。 【００２５】そして、カウンタ２ａのカウント値が値Ｆ
になった時にキャリーアウト信号（ｅ）を出力する。こ
のキャリーアウト信号（ｅ）とデ−タ（ｂ）を第１選択
部３と第２選択部４に加えて、デ−タ（ｂ）が‘Ｈ’の
時第１選択部から信号（ｆ）を、デ−タ（ｂ）が‘Ｌ’
の時第２選択部から信号（ｇ）をつくる。 【００２６】さらに、この信号(f),(g) をラッチ部５を
形成するＪＫＦＦのＪ入力およびＫ入力として加えてク
ロック(a) で叩いて、図３(h) に示すアラーム検出とア
ラーム解除の信号(h) をつくる。 【００２７】 【発明の効果】以上の説明から明らかなように本発明に
よれば、タイマ付きアラーム検出回路を形成する２つの
エッジ検出部と２つの時間検出の回路を共通化でき、当
該回路規模の小型化が可能になるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の原理構成の回路を示す図
【図２】 本発明の一実施例回路の構成を示す図
【図３】 本発明の一実施例回路のタイミングを示す図
【図４】 タイマ付きアラーム検出・解除状態のタイミ
ングを示す図 【図５】 従来の一実施例回路の構成を示す図 【図６】 従来の一実施例回路のタイミングを示す図 【符号の説明】 １はエッジ検出部 ２はタイマ部 ３は第１選択部 ４は第２選択部 ５はラッチ部
ングを示す図 【図５】 従来の一実施例回路の構成を示す図 【図６】 従来の一実施例回路のタイミングを示す図 【符号の説明】 １はエッジ検出部 ２はタイマ部 ３は第１選択部 ４は第２選択部 ５はラッチ部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 11/30 310
H03K 17/28
H03K 5/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 入力されるデ−タの立ち上がりと立ち下
がりのエッジを検出してそれぞれに対応する検出結果の
信号を形成し、それらの信号のＯＲとなる合成信号を出
力するエッジ検出部と、 前記合成信号により初期値を設定すると共に、前記初期
値からカウントを開始して所定値に達したときにキャリ
ーアウト信号を出力するタイマ部と、 前記データの‘Ｈ’および‘Ｌ’のそれぞれに対応し
て、前記キャリーアウト信号を選択する第１選択部およ
び第２選択部と、 前記第１選択部および第２選択部において選択された信
号をラッチするラッチ部とを設けたことを特徴とするタ
イマ付きアラーム検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24975292A JP3368506B2 (ja) | 1992-09-18 | 1992-09-18 | タイマ付きアラーム検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24975292A JP3368506B2 (ja) | 1992-09-18 | 1992-09-18 | タイマ付きアラーム検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06103117A JPH06103117A (ja) | 1994-04-15 |
| JP3368506B2 true JP3368506B2 (ja) | 2003-01-20 |
Family
ID=17197699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24975292A Expired - Fee Related JP3368506B2 (ja) | 1992-09-18 | 1992-09-18 | タイマ付きアラーム検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3368506B2 (ja) |
-
1992
- 1992-09-18 JP JP24975292A patent/JP3368506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103117A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02288533A (ja) | クロック信号と非同期のデータ信号に関連する準安定事象を除去する回路 | |
| EP1115198A3 (en) | Frequency detector and phase-locked loop circuit including the detector | |
| JPH04189023A (ja) | パルス同期化回路 | |
| JP3368506B2 (ja) | タイマ付きアラーム検出回路 | |
| JP2570933B2 (ja) | 同期クロック発生装置 | |
| EP0438126A2 (en) | Pipeline type digital signal processing device | |
| JP3019422B2 (ja) | 位相比較器 | |
| JPH06188872A (ja) | 同期保護回路 | |
| JP3506546B2 (ja) | シリアルデータ通信におけるデータ有効期間信号生成回路 | |
| US7016798B2 (en) | Method of extract gate delay parameter in high frequency circuits | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP2564812B2 (ja) | 計数回路 | |
| JPH08181588A (ja) | クロック断検出回路 | |
| JP3006794B2 (ja) | 同期パルス発生回路 | |
| JP2930083B2 (ja) | パラレル／シリアル変換回路 | |
| JP2893062B2 (ja) | 検出スイッチ | |
| JPS62120116A (ja) | 信号検出器 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPH0749428Y2 (ja) | 光電スイッチ回路 | |
| JPH0537361A (ja) | 同期式カウンタ | |
| JP2781887B2 (ja) | 光電検出装置 | |
| KR950013059B1 (ko) | 멀티 동기신호 지연회로 | |
| JPS6233394Y2 (ja) | ||
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPH0575444A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| LAPS | Cancellation because of no payment of annual fees |