JP2781887B2 - 光電検出装置 - Google Patents
光電検出装置Info
- Publication number
- JP2781887B2 JP2781887B2 JP1054078A JP5407889A JP2781887B2 JP 2781887 B2 JP2781887 B2 JP 2781887B2 JP 1054078 A JP1054078 A JP 1054078A JP 5407889 A JP5407889 A JP 5407889A JP 2781887 B2 JP2781887 B2 JP 2781887B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- circuit
- clock signal
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Optical Radar Systems And Details Thereof (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、一対の投光素子と受光素子を備える光電
センサが複数個接続されて構成される光電検出装置に関
する。
センサが複数個接続されて構成される光電検出装置に関
する。
（ロ）従来の技術 複数個の光電センサを接続した光電検出装置として
は、従来、各光電センサの投光素子にそれぞれ時分割さ
れた駆動信号を個別に与えて、時間順次に点灯させ、各
受光素子の受光信号は１本のラインで伝送するようにし
たものがある（特開昭63−186103号）。
は、従来、各光電センサの投光素子にそれぞれ時分割さ
れた駆動信号を個別に与えて、時間順次に点灯させ、各
受光素子の受光信号は１本のラインで伝送するようにし
たものがある（特開昭63−186103号）。
（ハ）発明が解決しようとする課題 上記従来の光電検出装置は、受光信号ラインは一本で
あるが、投光ラインは投光素子毎、つまり光電センサの
数と同一本数必要とするので、信号処理部とセンサ部分
が離れている場合に、接続線の本数が多く、配線工数の
増加、あるいは接続部分の大型化をまねくという問題が
あった。
あるが、投光ラインは投光素子毎、つまり光電センサの
数と同一本数必要とするので、信号処理部とセンサ部分
が離れている場合に、接続線の本数が多く、配線工数の
増加、あるいは接続部分の大型化をまねくという問題が
あった。
この発明は、上記問題点に着目してなされたものであ
って、光電センサの数が多くても、線数が少なく、それ
でいて相互干渉の生じていない光電検出装置を提供する
ことを目的としている。
って、光電センサの数が多くても、線数が少なく、それ
でいて相互干渉の生じていない光電検出装置を提供する
ことを目的としている。
（ニ）課題を解決するための手段及び作用 この発明の光電検出装置は、クロック信号を発生する
クロック信号発生器（11）と、このクロック信号を1/n
に分周する分周器（12）と、初段は前記分周器の出力信
号に対して前記クロック信号の１周期分遅れたタイミン
グ信号を出力し、２段目以降は前段のタイミング信号に
対して前記クロック信号の１周期分遅れたタイミング信
号を出力するタイミング回路（21）、このタイミング信
号に応答して点灯する発光素子（22a）及び受光素子（2
2b）とを備えるｎ個の光電センサと（2-1、…、2-8）
と、これら光電センサの受光素子の受光信号を共通的に
伝送する１本の受光信号ライン（L3）と、前記クロック
信号に応答して、前記各光電センサに対応した複数のタ
イミング信号を順次発生する第２のタイミング回路（1
3）と、この第２のタイミング回路の各タイミング信号
により、前記受光信号ラインの各光電センサの受光信号
を個別に導出する回路手段（15、16）とから構成されて
いる。
クロック信号発生器（11）と、このクロック信号を1/n
に分周する分周器（12）と、初段は前記分周器の出力信
号に対して前記クロック信号の１周期分遅れたタイミン
グ信号を出力し、２段目以降は前段のタイミング信号に
対して前記クロック信号の１周期分遅れたタイミング信
号を出力するタイミング回路（21）、このタイミング信
号に応答して点灯する発光素子（22a）及び受光素子（2
2b）とを備えるｎ個の光電センサと（2-1、…、2-8）
と、これら光電センサの受光素子の受光信号を共通的に
伝送する１本の受光信号ライン（L3）と、前記クロック
信号に応答して、前記各光電センサに対応した複数のタ
イミング信号を順次発生する第２のタイミング回路（1
3）と、この第２のタイミング回路の各タイミング信号
により、前記受光信号ラインの各光電センサの受光信号
を個別に導出する回路手段（15、16）とから構成されて
いる。
この光電検出装置では、クロック信号発生器からのク
ロック信号が１本のラインで各光電センサに送られ、ま
た1/n分周されたクロック信号が、やはり１本のライン
で順次各光電センサに送られる。そして、各光電センサ
では、前段からの分周クロック信号を受けると、クロッ
ク信号に同期して、後続の光電センサに分周クロック信
号（タイミング信号）を送るとともに、投光素子を点灯
する。したがって、ｎ個の光電センサが接続されている
と、各光電センサの投光素子はｎ回に１回の割で、時分
割点灯され、しかも時間順次に点灯される。各光電セン
サの受光素子の受光信号は１本のラインで伝送される。
もっとも、各光電センサの受光タイミングが相違するの
で、相互干渉を生じることはない。受光信号は、第２の
タイミング信号でゲート識別され、光電センサ毎に個別
導出される。
ロック信号が１本のラインで各光電センサに送られ、ま
た1/n分周されたクロック信号が、やはり１本のライン
で順次各光電センサに送られる。そして、各光電センサ
では、前段からの分周クロック信号を受けると、クロッ
ク信号に同期して、後続の光電センサに分周クロック信
号（タイミング信号）を送るとともに、投光素子を点灯
する。したがって、ｎ個の光電センサが接続されている
と、各光電センサの投光素子はｎ回に１回の割で、時分
割点灯され、しかも時間順次に点灯される。各光電セン
サの受光素子の受光信号は１本のラインで伝送される。
もっとも、各光電センサの受光タイミングが相違するの
で、相互干渉を生じることはない。受光信号は、第２の
タイミング信号でゲート識別され、光電センサ毎に個別
導出される。
この光電検出装置では、光電センサをｎ個接続する場
合でも、伝送用には、クロック信号ライン、1/n分周ク
ロック信号ライン、受光信号ラインでよい。
合でも、伝送用には、クロック信号ライン、1/n分周ク
ロック信号ライン、受光信号ラインでよい。
（ホ）実施例 以下、実施例により、この発明を詳細に説明する。
第１図は、この発明の一実施例を示す光電検出装置の
回路ブロック図である。
回路ブロック図である。
この光電検出装置は、親機１に、８個の子機（光電セ
ンサ）2-1、2-2、…、2-8（2-1、2-2のみ図示）が縦続
接続されて構成されている。子機2-1には、投光素子22
a-1、受光素子22b-1、さらにタイミング回路A21-1、信
号増幅器23-1、加算回路24-1が内蔵されている。他の子
機2-2、…、2-8も全く同様に構成されている。
ンサ）2-1、2-2、…、2-8（2-1、2-2のみ図示）が縦続
接続されて構成されている。子機2-1には、投光素子22
a-1、受光素子22b-1、さらにタイミング回路A21-1、信
号増幅器23-1、加算回路24-1が内蔵されている。他の子
機2-2、…、2-8も全く同様に構成されている。
親機１は、クロック信号CLK1を発生する発振回路11、
このクロック信号CLK1を1/8分周（ｎ台の子機を接続す
る場合は1/n分周）する分周回路12、発振回路11からの
クロック信号CLK1をカウントし、時分割された８段階の
タイミング信号を発生するタイミング回路B13、子機
2-1、2-2、…、2-8からの受光信号を受ける比較回路1
4、この比較回路14の出力をタイミング信号により、区
分け導出するゲート回路15、このゲート回路15の各出力
を積分、整形して出力する積分・整形回路16を備えてい
る。
このクロック信号CLK1を1/8分周（ｎ台の子機を接続す
る場合は1/n分周）する分周回路12、発振回路11からの
クロック信号CLK1をカウントし、時分割された８段階の
タイミング信号を発生するタイミング回路B13、子機
2-1、2-2、…、2-8からの受光信号を受ける比較回路1
4、この比較回路14の出力をタイミング信号により、区
分け導出するゲート回路15、このゲート回路15の各出力
を積分、整形して出力する積分・整形回路16を備えてい
る。
親機１の発振回路11は、ラインL1により、クロック信
号CLK1が各子機のタイミング回路A21-1、…、21-8に加
えられるように接続されている。また、親機１の1/8分
周回路12の出力はラインL2-1により、子機2-1のタイミ
ング回路21-1に分周クロック信号CLK2−０を加えるよう
に接続されている。また、子機2-1のタイミング回路21
-1の出力はラインL2-1により、子機2-2のタイミング回
路21-2に接続されており、以下後続の子機のタイミング
回路21-2、21-3、…、21-7の出力も同様に接続されてい
る。また、各子機の加算回路24-8、…、24-1の出力、つ
まり受光信号は、それぞれラインL3-8、L3-7、…、L3-0
により、前段の加算回路に接続されている。この他に、
親機１と子機2-1、…、2-8の間には、基準電圧Vref用の
ラインL4、さらに図示を省略いているが、＋VCC、GNDの
電源ラインを接続している。
号CLK1が各子機のタイミング回路A21-1、…、21-8に加
えられるように接続されている。また、親機１の1/8分
周回路12の出力はラインL2-1により、子機2-1のタイミ
ング回路21-1に分周クロック信号CLK2−０を加えるよう
に接続されている。また、子機2-1のタイミング回路21
-1の出力はラインL2-1により、子機2-2のタイミング回
路21-2に接続されており、以下後続の子機のタイミング
回路21-2、21-3、…、21-7の出力も同様に接続されてい
る。また、各子機の加算回路24-8、…、24-1の出力、つ
まり受光信号は、それぞれラインL3-8、L3-7、…、L3-0
により、前段の加算回路に接続されている。この他に、
親機１と子機2-1、…、2-8の間には、基準電圧Vref用の
ラインL4、さらに図示を省略いているが、＋VCC、GNDの
電源ラインを接続している。
親機１において、1/8分周回路12は、例えばカウン
タ、あるいはフリップフロップを３段用いて構成する。
タイミング回路B13は、後述する子機のタイミング回路2
1-1を８段直列にして構成し、各段毎の出力をゲート信
号としている。ゲート回路15としては、例えばAND回
路、またはラッチ回路等を使用する。積分回路16として
はCRを用いてもよいし、特開昭52−82066号に示す如き
シフトレジスタを用いてデジタル的に積分してもよい。
この実施例では８個の積分・整形回路を並設して積分・
整形回路16を概括的に図示している。
タ、あるいはフリップフロップを３段用いて構成する。
タイミング回路B13は、後述する子機のタイミング回路2
1-1を８段直列にして構成し、各段毎の出力をゲート信
号としている。ゲート回路15としては、例えばAND回
路、またはラッチ回路等を使用する。積分回路16として
はCRを用いてもよいし、特開昭52−82066号に示す如き
シフトレジスタを用いてデジタル的に積分してもよい。
この実施例では８個の積分・整形回路を並設して積分・
整形回路16を概括的に図示している。
子機2-1のタイミング回路A21-1は、第３図に示すよう
に、フリップフロップ31、タイミングｔの遅れを持たせ
るための積分回路32、インバータ33、35及びNANDゲート
34から構成されている。他のタイミング回路A21-2、
…、21-8も同様に構成されている。
に、フリップフロップ31、タイミングｔの遅れを持たせ
るための積分回路32、インバータ33、35及びNANDゲート
34から構成されている。他のタイミング回路A21-2、
…、21-8も同様に構成されている。
子機2-1のタイミング回路A21-1は、第４図に示すよう
に、分周クロック信号CLK2−０を受けると、遅延時間ｔ
の後、リセットされ、次に入力されるクロック信号CLK1
の立下がりでセットされる（参照）。したって、分周
クロック信号CLK2−０が入力されてから、１発目のクロ
ック信号CLK1が入力されている間、分周クロック信号CL
K2−１を出力する。次に、子機2-2のタイミング回路A21
-2は、分周クロック信号CLK2−１を受けて、遅延時間ｔ
をおいて、フリップフロップ31がリセットされ、２発目
のクロック信号CLK1の立下がりで、セットされる（参
照）。そのため、分周クロック信号CLK2−０が入力され
てから、２発目のクロック信号CLK1が入力されている
間、分周クロック信号CLK2−２を出力する。以後のタイ
ミング回路21-3、…、21-8も同様にして、時間順次に分
周クロック信号CLK2−３、…、CLK2−８を出力する。
に、分周クロック信号CLK2−０を受けると、遅延時間ｔ
の後、リセットされ、次に入力されるクロック信号CLK1
の立下がりでセットされる（参照）。したって、分周
クロック信号CLK2−０が入力されてから、１発目のクロ
ック信号CLK1が入力されている間、分周クロック信号CL
K2−１を出力する。次に、子機2-2のタイミング回路A21
-2は、分周クロック信号CLK2−１を受けて、遅延時間ｔ
をおいて、フリップフロップ31がリセットされ、２発目
のクロック信号CLK1の立下がりで、セットされる（参
照）。そのため、分周クロック信号CLK2−０が入力され
てから、２発目のクロック信号CLK1が入力されている
間、分周クロック信号CLK2−２を出力する。以後のタイ
ミング回路21-3、…、21-8も同様にして、時間順次に分
周クロック信号CLK2−３、…、CLK2−８を出力する。
次に、上記実施例光電検出装置の全体動作を説明す
る。
る。
親機１の発振回路11からクロック信号CLK1が出力され
ると、クロック信号CLK1が1/8分周回路12で分周され、1
/8分周回路12から分周クロック信号CLK2−０が出力され
る。クロック信号CLK1の周期を例えば10μsecとする
と、分周クロック信号CLK2−０の周期は、その８倍の80
μsecとなる。これらのクロック信号CLK1、CLK2−０は
子機2-1に入力される。そして、子機2-1では、上記した
タイミング回路A21-1により、分周クロック信号CLK2−
１を出力する。これにより投光素子22a-1が駆動される
と同時に、この分周クロック信号CLK2−１は次段の光電
センサ2-2のタイミング回路21-2に入力され、やはり分
周クロック信号CLK2−２を出力する。以後、時間順次に
各子機2-3、2-4、…、2-8は分周クロック信号CLK2−
３、…、CLK2−８を出力し、各々の投光素子22a-3、…2
a-8を駆動する（第２図参照）。
ると、クロック信号CLK1が1/8分周回路12で分周され、1
/8分周回路12から分周クロック信号CLK2−０が出力され
る。クロック信号CLK1の周期を例えば10μsecとする
と、分周クロック信号CLK2−０の周期は、その８倍の80
μsecとなる。これらのクロック信号CLK1、CLK2−０は
子機2-1に入力される。そして、子機2-1では、上記した
タイミング回路A21-1により、分周クロック信号CLK2−
１を出力する。これにより投光素子22a-1が駆動される
と同時に、この分周クロック信号CLK2−１は次段の光電
センサ2-2のタイミング回路21-2に入力され、やはり分
周クロック信号CLK2−２を出力する。以後、時間順次に
各子機2-3、2-4、…、2-8は分周クロック信号CLK2−
３、…、CLK2−８を出力し、各々の投光素子22a-3、…2
a-8を駆動する（第２図参照）。
一方、例えば子機2-1の受光素子22b-1で受光された信
号は、増幅器23-1で増幅され、交流結合を経て、加算回
路24-1で後続の加算回路24-2、…、24-8の加算出力に加
算され、ラインL3-0を介して、受光信号SIGが親機１に
伝送される。
号は、増幅器23-1で増幅され、交流結合を経て、加算回
路24-1で後続の加算回路24-2、…、24-8の加算出力に加
算され、ラインL3-0を介して、受光信号SIGが親機１に
伝送される。
今、例えば子機2-1、2-2で入光状態となり、他の子機
2-3、…、2-8で遮光状態になっているとすると、第２図
に示すように１発目と２発目のクロック信号CLK1に対応
する。つまり分周クロック信号CLK2−１、CLK2−２が出
力されるタイミングにのみ、受光信号SIGが親機１の比
較回路14に入力され、所定レベル以上であれば、その出
力がゲート回路15に入力される。ゲート回路15は、タイ
ミング回路B13より、入力される第１、第２のタイミン
グ信号に対応して、比較回路14の出力を導出し、これが
積分・整形回路16で積分、波形整形されてOUT1、OUT2と
して出力される。OUT3〜OUT8は、上記例では、各子機2
-3、…、2-8が遮光状態にあるので、対応するタイミン
グに比較回路14から信号出力されないので０である。こ
のようにして、OUT1、…、OUT8には対応する子機2-1、
…、2-8の入光状態に対応した出力信号が出力される。
2-3、…、2-8で遮光状態になっているとすると、第２図
に示すように１発目と２発目のクロック信号CLK1に対応
する。つまり分周クロック信号CLK2−１、CLK2−２が出
力されるタイミングにのみ、受光信号SIGが親機１の比
較回路14に入力され、所定レベル以上であれば、その出
力がゲート回路15に入力される。ゲート回路15は、タイ
ミング回路B13より、入力される第１、第２のタイミン
グ信号に対応して、比較回路14の出力を導出し、これが
積分・整形回路16で積分、波形整形されてOUT1、OUT2と
して出力される。OUT3〜OUT8は、上記例では、各子機2
-3、…、2-8が遮光状態にあるので、対応するタイミン
グに比較回路14から信号出力されないので０である。こ
のようにして、OUT1、…、OUT8には対応する子機2-1、
…、2-8の入光状態に対応した出力信号が出力される。
なお、上記実施例光電検出装置において、子機を８台
まで接続可能であるが、８台を全て接続しなくても、全
く動作に支障なく、接続されていない子機に対応した出
力信号は常時遮光状態となるので問題はない。また、子
機の最大数は８に限定されるものではなく、1/n分周回
路12及びｎ段のタイミング信号を発生するタイミング回
路13とすれば、任意の個数ｎまで接続することが可能で
ある。
まで接続可能であるが、８台を全て接続しなくても、全
く動作に支障なく、接続されていない子機に対応した出
力信号は常時遮光状態となるので問題はない。また、子
機の最大数は８に限定されるものではなく、1/n分周回
路12及びｎ段のタイミング信号を発生するタイミング回
路13とすれば、任意の個数ｎまで接続することが可能で
ある。
また、親機１と子機2-1、2-2、…、2-8は、構造上１
つのケースの中に収納しても良いし、分離してコネクタ
やワイヤで接続してもよい。
つのケースの中に収納しても良いし、分離してコネクタ
やワイヤで接続してもよい。
また、上記実施例光電検出装置では、子機間、あるい
は子機と親機間を接続する受光側信号ラインL3-0、
L3-1、…、L3-7の耐ノイズ性を高めるために、信号増幅
器、加算回路を各々の子機に内蔵しているが、他の実施
例として第５図に示すように受光素子22b-1、22b-2、
…、22b-8の出力をそのまま重畳し、IV変換回路17を介
して比較回路14に入力してもよい。この場合Vrefのライ
ンが不要となるので、さらに接続ラインの本数を減らす
ことが可能である。
は子機と親機間を接続する受光側信号ラインL3-0、
L3-1、…、L3-7の耐ノイズ性を高めるために、信号増幅
器、加算回路を各々の子機に内蔵しているが、他の実施
例として第５図に示すように受光素子22b-1、22b-2、
…、22b-8の出力をそのまま重畳し、IV変換回路17を介
して比較回路14に入力してもよい。この場合Vrefのライ
ンが不要となるので、さらに接続ラインの本数を減らす
ことが可能である。
（ヘ）発明の効果 この発明によれば、親機と子機、あるいは子機間で信
号を伝送するのに、子機、つまり、受光センサの数にか
かわらず、クロック信号ライン、分周クロック信号ライ
ン及び受光信号ラインの３本でよく、本数が少なくてす
み、全体として低価格の光電検出装置を得ることができ
る。
号を伝送するのに、子機、つまり、受光センサの数にか
かわらず、クロック信号ライン、分周クロック信号ライ
ン及び受光信号ラインの３本でよく、本数が少なくてす
み、全体として低価格の光電検出装置を得ることができ
る。
また、時分割処理するので、多数の光電センサの光ビ
ーム重なり合っても相互干渉しない。光電センサには、
簡単な電子回路しか含まれず、親機の電子回路で、一括
して信号処理するので、この面からも低価格の光電検出
装置を得ることができる。また、全く同一構成の光電セ
ンサを必要個数だけ親機に接続して、親機はどの子機の
センサが入光状態になっているかを識別することができ
る等の利点がある。
ーム重なり合っても相互干渉しない。光電センサには、
簡単な電子回路しか含まれず、親機の電子回路で、一括
して信号処理するので、この面からも低価格の光電検出
装置を得ることができる。また、全く同一構成の光電セ
ンサを必要個数だけ親機に接続して、親機はどの子機の
センサが入光状態になっているかを識別することができ
る等の利点がある。
第１図は、この発明の一実施例を示す光電検出装置の回
路ブロック図、第２図は、同光電検出装置の各部の波形
タイミングチャート、第３図は、同光電検出装置のタイ
ミング回路の具体構成を示すブロック図、第４図は、同
タイミング回路の各部の波形タイミングチャート、第５
図は、この発明の他の実施例を示す光電検出装置の回路
ブロック図である。 2-1・2-2・…・子機（受光センサ）、 11:発振回路、12:分周回路、 13・21-1・21-2・…：タイミング回路、 14:比較回路、15:ゲート回路、 16:積分・整形回路、 22a-1・22a-2・…：投光素子、 22b-1・22b-2・…：受光素子。
路ブロック図、第２図は、同光電検出装置の各部の波形
タイミングチャート、第３図は、同光電検出装置のタイ
ミング回路の具体構成を示すブロック図、第４図は、同
タイミング回路の各部の波形タイミングチャート、第５
図は、この発明の他の実施例を示す光電検出装置の回路
ブロック図である。 2-1・2-2・…・子機（受光センサ）、 11:発振回路、12:分周回路、 13・21-1・21-2・…：タイミング回路、 14:比較回路、15:ゲート回路、 16:積分・整形回路、 22a-1・22a-2・…：投光素子、 22b-1・22b-2・…：受光素子。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01S 17/02 H03K 17/78
Claims (1)
- 【請求項１】クロック信号を発生するクロック信号発生
器と、 このクロック信号を1/nに分周する分周器と、 初段は前記分周器の出力信号に対して前記クロック信号
の１周期分遅れたタイミング信号を出力し、２段目以降
は前段のタイミング信号に対して前記クロック信号の１
周期分遅れたタイミング信号を出力するタイミング回
路、このタイミング信号に応答して点灯する発光素子及
び受光素子とを備えるｎ個の光電センサと、 これら光電センサの受光素子の受光信号を共通的に伝送
する１本の受光信号ラインと、 前記クロック信号に応答して、前記各光電センサに対応
した複数のタイミング信号を順次発生する第２のタイミ
ング回路と、 この第２のタイミング回路の各タイミング信号により、
前記受光信号ラインの各光電センサの受光信号を個別に
導出する回路手段と、 からなる光電検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054078A JP2781887B2 (ja) | 1989-03-06 | 1989-03-06 | 光電検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054078A JP2781887B2 (ja) | 1989-03-06 | 1989-03-06 | 光電検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02232581A JPH02232581A (ja) | 1990-09-14 |
| JP2781887B2 true JP2781887B2 (ja) | 1998-07-30 |
Family
ID=12960577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054078A Expired - Fee Related JP2781887B2 (ja) | 1989-03-06 | 1989-03-06 | 光電検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781887B2 (ja) |
-
1989
- 1989-03-06 JP JP1054078A patent/JP2781887B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02232581A (ja) | 1990-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2781887B2 (ja) | 光電検出装置 | |
| US4802194A (en) | Time measuring system with large dynamic range | |
| US20070116168A1 (en) | System and method for ascribing times to events in a medical imaging system | |
| JP2549809Y2 (ja) | 多光軸光電スイッチ装置 | |
| JP3104718B2 (ja) | シフトレジスタ及びこれを用いたイメージセンサ | |
| US3851261A (en) | Multiple pulse repetition frequency decoder | |
| JPS6177423A (ja) | 多光軸光電スイツチ | |
| SU1124310A1 (ru) | Устройство дл свертки по модулю | |
| SU417914A1 (ja) | ||
| SU1675873A1 (ru) | Генератор последовательностей кодов | |
| SU661749A1 (ru) | Устройство задержки | |
| JP3006794B2 (ja) | 同期パルス発生回路 | |
| SU1075393A1 (ru) | Преобразователь серий импульсов в пр моугольные импульсы | |
| SU570196A1 (ru) | Многоканальный преобразователь "частота-код" | |
| SU553737A1 (ru) | Устройство синхронизации | |
| SU1548672A1 (ru) | Способ измерени интенсивности света | |
| JPH0213484B2 (ja) | ||
| SU617860A1 (ru) | Детектор сигнала двоичного частного телеграфировани | |
| SU1406560A2 (ru) | Врем импульсный преобразователь | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| JPH0749428Y2 (ja) | 光電スイッチ回路 | |
| SU595862A1 (ru) | Удвоитель частоты импульсов | |
| SU1357912A1 (ru) | Четырехканальный врем импульсный преобразователь | |
| SU1160587A1 (ru) | Устройство дл логического детектировани радиоимпульсов | |
| SU843283A2 (ru) | Стартстопное приемное устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |