JP3323368B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP3323368B2 JP3323368B2 JP18434595A JP18434595A JP3323368B2 JP 3323368 B2 JP3323368 B2 JP 3323368B2 JP 18434595 A JP18434595 A JP 18434595A JP 18434595 A JP18434595 A JP 18434595A JP 3323368 B2 JP3323368 B2 JP 3323368B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- base
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はバイポーラトランジ
スタの動作速度の高速化に関する。
スタの動作速度の高速化に関する。
【０００２】
【従来の技術】図３は高速バイポーラトランジタの従来
例構造を示す断面図である。ここでは、化合物半導体ヘ
テロバイポーラトランジスタ（ＨＢＴ）を例に説明す
る。基板１上にはコレクタ２、ベース３およびエミッタ
４が階段状に積層され、それぞれにコレクタ電極５、ベ
ース電極６およびエミッタ電極７が設けられる。ベース
３には、エミッタ４に接して実際にベースとして動作す
る領域と、ベース電極６を設けるための領域とがある。
本明細書では、前者を「真性ベース」、後者を「外部ベ
ース」という。
例構造を示す断面図である。ここでは、化合物半導体ヘ
テロバイポーラトランジスタ（ＨＢＴ）を例に説明す
る。基板１上にはコレクタ２、ベース３およびエミッタ
４が階段状に積層され、それぞれにコレクタ電極５、ベ
ース電極６およびエミッタ電極７が設けられる。ベース
３には、エミッタ４に接して実際にベースとして動作す
る領域と、ベース電極６を設けるための領域とがある。
本明細書では、前者を「真性ベース」、後者を「外部ベ
ース」という。
【０００３】このようなバイポーラトランジスタにおい
て、動作速度の上限を決める要因としてベース・コレク
タ間容量Ｃbcがあり、この値をいかに小さくできるかが
重要である。Ｃbcを小さくするためには、図３に示した
構造において、外部ベースとコレクタ層２との接続面積
を小さくすることが必要である。このため従来は、微細
加工技術により外部ベースの面積を小さくしたり、外部
ベース上からのイオン注入により外部ベースとコレタタ
２との接合部分を高抵抗化したり、外部ベースとコレク
タ２との間にあらかじめ絶縁体を埋めておくことが行わ
れている。
て、動作速度の上限を決める要因としてベース・コレク
タ間容量Ｃbcがあり、この値をいかに小さくできるかが
重要である。Ｃbcを小さくするためには、図３に示した
構造において、外部ベースとコレクタ層２との接続面積
を小さくすることが必要である。このため従来は、微細
加工技術により外部ベースの面積を小さくしたり、外部
ベース上からのイオン注入により外部ベースとコレタタ
２との接合部分を高抵抗化したり、外部ベースとコレク
タ２との間にあらかじめ絶縁体を埋めておくことが行わ
れている。
【０００４】
【発明が解決しようとする課題】しかし、微細加工によ
り外部ベースの面積を小さくする方法では、フォトリソ
グラフィの限界以上には小さくできないという課題があ
る。また、イオン注入や絶縁体を埋めておく方法では、
外部ベース部分の抵抗が増大して動作速度を低下させて
しまうという問題がある。さらに、いずれの方法でも、
プロセス条件が難しく、マージンが少ない。
り外部ベースの面積を小さくする方法では、フォトリソ
グラフィの限界以上には小さくできないという課題があ
る。また、イオン注入や絶縁体を埋めておく方法では、
外部ベース部分の抵抗が増大して動作速度を低下させて
しまうという問題がある。さらに、いずれの方法でも、
プロセス条件が難しく、マージンが少ない。
【０００５】本発明は、このような課題を解決し、ベー
ス・コレクタ間容量Ｃbcの小さいバイポーラトランジス
タを提供することを目的とする。
ス・コレクタ間容量Ｃbcの小さいバイポーラトランジス
タを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、ベース電極の一部の領域がベースからはみ
出すように、ベース電極とコレクタとの間に空隙が設け
られたことを特徴とする。この構造により、外部ベース
とコレクタとの接合面積を低減できる。
ンジスタは、ベース電極の一部の領域がベースからはみ
出すように、ベース電極とコレクタとの間に空隙が設け
られたことを特徴とする。この構造により、外部ベース
とコレクタとの接合面積を低減できる。
【０００７】このような構造を製造するには、コレクタ
電極を取り付ける面を堀り出すときに、意図的にウェッ
トエッチングを長引かせ、ベース電極の下部までサイド
エッチングする。すなわち、コレクタ層を露出させるエ
ッチングをベース電極のコレクタ層側の面が露出するま
で行う。適切なエッチャントを使用すれば、サイドエッ
チ量を時間だけで管理でき、工程的に非常に容易であ
る。また、ベース電極は大きくできるので、電極抵抗は
小さいままとすることができる。
電極を取り付ける面を堀り出すときに、意図的にウェッ
トエッチングを長引かせ、ベース電極の下部までサイド
エッチングする。すなわち、コレクタ層を露出させるエ
ッチングをベース電極のコレクタ層側の面が露出するま
で行う。適切なエッチャントを使用すれば、サイドエッ
チ量を時間だけで管理でき、工程的に非常に容易であ
る。また、ベース電極は大きくできるので、電極抵抗は
小さいままとすることができる。
【０００８】コレクタ層を必要以上にエッチングしたく
ない場合には、コレクタ層内に電流障壁となることのな
い材料によるエッチングストッパ層を設ける。これによ
り、高さ方向のエッチング量に制限を設けることができ
る。エッチングストッパ層としては、用いるエッチャン
トに不溶または難溶で、かつ良質の単結晶成長が可能な
ものを用いる。例えば、コレクタとしてＧａＡｓ、ベー
スとしてＧａＡｓまたはＩｎＧａＡｓ、エッチャントと
してクエン酸過水を用いる場合には、エッチングストッ
パ層としてＩｎＧａＰを用いる。
ない場合には、コレクタ層内に電流障壁となることのな
い材料によるエッチングストッパ層を設ける。これによ
り、高さ方向のエッチング量に制限を設けることができ
る。エッチングストッパ層としては、用いるエッチャン
トに不溶または難溶で、かつ良質の単結晶成長が可能な
ものを用いる。例えば、コレクタとしてＧａＡｓ、ベー
スとしてＧａＡｓまたはＩｎＧａＡｓ、エッチャントと
してクエン酸過水を用いる場合には、エッチングストッ
パ層としてＩｎＧａＰを用いる。
【０００９】本明細書では「上」、「下」という用語を
用いるが、これは基板を基準とした方向を意味し、他の
空間的な意味をもつものではない。
用いるが、これは基板を基準とした方向を意味し、他の
空間的な意味をもつものではない。
【００１０】
【発明の実施の形態】図１は本発明の第一の実施形態を
示す断面図である。このバイポーラトランジスタは、基
板１上に積層されたコレクタ２、ベース３およびエミッ
タ４を含む層構造を備え、この層構造はコレクタ２およ
びベース３のそれぞれ一部が露出するように階段状に形
成され、この露出する部分にそれぞれコレクタ電極５お
よびベース電極６が設けられ、エミッタ４上にはエミッ
タ電極７が設けられる。さらに、ベース電極６の一部の
領域がベース３からはみ出すように、ベース電極６とコ
レクタ２との間に空隙が設けられている。
示す断面図である。このバイポーラトランジスタは、基
板１上に積層されたコレクタ２、ベース３およびエミッ
タ４を含む層構造を備え、この層構造はコレクタ２およ
びベース３のそれぞれ一部が露出するように階段状に形
成され、この露出する部分にそれぞれコレクタ電極５お
よびベース電極６が設けられ、エミッタ４上にはエミッ
タ電極７が設けられる。さらに、ベース電極６の一部の
領域がベース３からはみ出すように、ベース電極６とコ
レクタ２との間に空隙が設けられている。
【００１１】この構造は、コレクタ電極５を形成するた
めの面を堀り出すエッチングにおいて、意図的にエッチ
ング時間を長くとることで得られる。ベース電極６の下
までサイドエッチが入ることで、外部ベースとコレクタ
２との接合面積が減少し、素子動作を高速化することが
できる。
めの面を堀り出すエッチングにおいて、意図的にエッチ
ング時間を長くとることで得られる。ベース電極６の下
までサイドエッチが入ることで、外部ベースとコレクタ
２との接合面積が減少し、素子動作を高速化することが
できる。
【００１２】図２は本発明の第二の実施形態を示す断面
図である。この実施形態では、第一の実施形態における
コレクタ２の代わりに、下部コレクタ８、エッチングス
トッパ層９および上部コレクタ１０を備える。
図である。この実施形態では、第一の実施形態における
コレクタ２の代わりに、下部コレクタ８、エッチングス
トッパ層９および上部コレクタ１０を備える。
【００１３】図１に示した構造では、必要なサイドエッ
チ量が得られるまでエッチングするため、コレクタ２の
厚みをオーバエッチ分だけ確保しなければならない。そ
れが許容できない場合には、コレクタ内にエッチングス
トッパ層９を設ける。エッチングストッパ層９は製造時
にエッチングを止めるためのものであり、素子の動作に
影響しないような材料で形成される。
チ量が得られるまでエッチングするため、コレクタ２の
厚みをオーバエッチ分だけ確保しなければならない。そ
れが許容できない場合には、コレクタ内にエッチングス
トッパ層９を設ける。エッチングストッパ層９は製造時
にエッチングを止めるためのものであり、素子の動作に
影響しないような材料で形成される。
【００１４】
【実施例】具体的な実施例として、ＧａＡｓ系ＨＢＴに
本発明を実施した例を説明する。構造としては図２に示
したものを用い、基板１として半絶縁性ＧａＡｓ、下部
コレクタ８としてｎ+ −ＧａＡｓ、エッチングストッパ
層９としてｎ+ −ＩｎＧａＰ、上部コレクタ１０として
ｎ- −ＧａＡｓ、ベース３としてｐ+ −ＧａＡｓまたは
ｐ+ −ＩｎＧａＡｓ、エミッタ４としてｎ−ＡｌＧａＡ
ｓを用いる。
本発明を実施した例を説明する。構造としては図２に示
したものを用い、基板１として半絶縁性ＧａＡｓ、下部
コレクタ８としてｎ+ −ＧａＡｓ、エッチングストッパ
層９としてｎ+ −ＩｎＧａＰ、上部コレクタ１０として
ｎ- −ＧａＡｓ、ベース３としてｐ+ −ＧａＡｓまたは
ｐ+ −ＩｎＧａＡｓ、エミッタ４としてｎ−ＡｌＧａＡ
ｓを用いる。
【００１５】図４ないし図９は製造方法を示す。この方
法では、まず、図４に示すように、基板１上に下部サブ
コレクタ層１８、エッチングストッパ層１９、上部コレ
クタ層２０、ベース層１３およびエミッタ層１４を結晶
成長させる。下部サブコレクタ層１８、エッチングスト
ッパ層１９および上部コレクタ層２０がコレクタ層を構
成する。続いて、図５に示すように、エミッタ層１４上
にエミッタ電極７を設け、エミッタ層１４をエッチング
する。これにより、ベース層１３の一部の領域上に、エ
ミッタ４が形成される。次に、図６に示すように、ベー
ス層１３の露出した部分にベース電極６を形成し、図７
および図８に示すように、レジスト２１を用いてベース
層３をエッチングし、コレクタ層を露出させる。エッチ
ャントとしてはクエン酸過水を用いる。このとき、ベー
ス電極６のコレクタ層側の面が露出するまでエッチング
を行う。このエッチングにより上部コレクタ層２０もエ
ッチングされ、エッチングストッパ層１９でエッチング
が止まる。続いて、図９に示すように露出したエッチン
グストッパ層１９上にコレクタ電極５を形成し、素子間
分離のためにエッチングストッパ層１９および基板１を
エッチングして図２に示した構造の素子を得る。
法では、まず、図４に示すように、基板１上に下部サブ
コレクタ層１８、エッチングストッパ層１９、上部コレ
クタ層２０、ベース層１３およびエミッタ層１４を結晶
成長させる。下部サブコレクタ層１８、エッチングスト
ッパ層１９および上部コレクタ層２０がコレクタ層を構
成する。続いて、図５に示すように、エミッタ層１４上
にエミッタ電極７を設け、エミッタ層１４をエッチング
する。これにより、ベース層１３の一部の領域上に、エ
ミッタ４が形成される。次に、図６に示すように、ベー
ス層１３の露出した部分にベース電極６を形成し、図７
および図８に示すように、レジスト２１を用いてベース
層３をエッチングし、コレクタ層を露出させる。エッチ
ャントとしてはクエン酸過水を用いる。このとき、ベー
ス電極６のコレクタ層側の面が露出するまでエッチング
を行う。このエッチングにより上部コレクタ層２０もエ
ッチングされ、エッチングストッパ層１９でエッチング
が止まる。続いて、図９に示すように露出したエッチン
グストッパ層１９上にコレクタ電極５を形成し、素子間
分離のためにエッチングストッパ層１９および基板１を
エッチングして図２に示した構造の素子を得る。
【００１６】図１０は試作したＧａＡｓ系ＨＢＴの高周
波特性として、メイソンのユニラテラル電力利得Ｕと出
力短絡順電流利得ｈ21とを示す。これらから、発振最大
周波数ｆmax が約１５０ＧＨｚ、短絡電流利得周波数ｆ
T が約９０ＧＨｚという非常に優れた特性が可能である
ことがわかる。なお、この測定で用いたＨＢＴの各層の
厚さおよび組成は、 エミッタ４とエミッタ電極７との間のコンタクト層：厚
さ１００ｎｍ、ｎ+ −Ｉｎx Ｇａ1-x Ａｓ（Ｓｉ：７→
１５×１０18／ｃｍ3 、ｘ＝０→０．５）、 コンタクト層とエミッタ４との間の遷移領域：厚さ３５
ｎｍ、ｎ+ −Ａｌx Ｇａ1-x Ａｓ（Ｓｉ：３→７０×１
０17／ｃｍ3 、ｘ＝０．２２５→０）、 エミッタ４：厚さ４０ｎｍ、ｎ−Ａｌ0.225 Ｇａ0.775
Ａｓ（Ｓｉ：３×１０17／ｃｍ3 ）、 エミッタ４とベース３との間のスペーサ：厚さ５ｎｍ、
アンドープＧａＡｓ ベース３：厚さ７５ｎｍ、ｐ+ −Ｉｎx Ｇａ1-x Ａｓ
（Ｍｇ：５．４×１０19／ｃｍ3 、ｘ＝０→０．１）、 ベース３と上部コレクタ１０との間の遷移領域：厚さ４
０ｎｍ、ｎ- −Ｉｎx Ｇａ1-x Ａｓ（Ｓｉ：５×１０16
／ｃｍ3 、ｘ＝０→０．１）、 上部コレクタ１０：厚さ２５０ｎｍ、ｎ- −ＧａＡｓ
（Ｓｉ：５×１０16／ｃｍ3 ）、 エッチングストッパ層９：厚さ１０ｎｍ、ｎ+ −ＩｎＧ
ａＰ（６×１０18／ｃｍ3 ）、 下部コレクタ８：厚さ６００ｎｍ、ｎ+ −ＧａＡｓ（Ｓ
ｉ：７×１０18／ｃｍ3）、 基板１：厚さ６２５μｍ、半絶縁性ＧａＡＳ である。
波特性として、メイソンのユニラテラル電力利得Ｕと出
力短絡順電流利得ｈ21とを示す。これらから、発振最大
周波数ｆmax が約１５０ＧＨｚ、短絡電流利得周波数ｆ
T が約９０ＧＨｚという非常に優れた特性が可能である
ことがわかる。なお、この測定で用いたＨＢＴの各層の
厚さおよび組成は、 エミッタ４とエミッタ電極７との間のコンタクト層：厚
さ１００ｎｍ、ｎ+ −Ｉｎx Ｇａ1-x Ａｓ（Ｓｉ：７→
１５×１０18／ｃｍ3 、ｘ＝０→０．５）、 コンタクト層とエミッタ４との間の遷移領域：厚さ３５
ｎｍ、ｎ+ −Ａｌx Ｇａ1-x Ａｓ（Ｓｉ：３→７０×１
０17／ｃｍ3 、ｘ＝０．２２５→０）、 エミッタ４：厚さ４０ｎｍ、ｎ−Ａｌ0.225 Ｇａ0.775
Ａｓ（Ｓｉ：３×１０17／ｃｍ3 ）、 エミッタ４とベース３との間のスペーサ：厚さ５ｎｍ、
アンドープＧａＡｓ ベース３：厚さ７５ｎｍ、ｐ+ −Ｉｎx Ｇａ1-x Ａｓ
（Ｍｇ：５．４×１０19／ｃｍ3 、ｘ＝０→０．１）、 ベース３と上部コレクタ１０との間の遷移領域：厚さ４
０ｎｍ、ｎ- −Ｉｎx Ｇａ1-x Ａｓ（Ｓｉ：５×１０16
／ｃｍ3 、ｘ＝０→０．１）、 上部コレクタ１０：厚さ２５０ｎｍ、ｎ- −ＧａＡｓ
（Ｓｉ：５×１０16／ｃｍ3 ）、 エッチングストッパ層９：厚さ１０ｎｍ、ｎ+ −ＩｎＧ
ａＰ（６×１０18／ｃｍ3 ）、 下部コレクタ８：厚さ６００ｎｍ、ｎ+ −ＧａＡｓ（Ｓ
ｉ：７×１０18／ｃｍ3）、 基板１：厚さ６２５μｍ、半絶縁性ＧａＡＳ である。
【００１７】
【発明の効果】以上説明したように、本発明のバイポー
ラトランジスタは、ベース・コレクタ間容量Ｃbcが小さ
く、高い発振最大周波数ｆmax が得られる効果がある。
また、そのようなバイポーラトランジスタを製造するた
めに必要なエッチング工程は時間で管理することがで
き、製造方法が簡単である。さらに、ベースは小さくな
るもののベース電極は小さくなるわけではないので、電
気抵抗が増加して素子の特性を低下させることもない。
ラトランジスタは、ベース・コレクタ間容量Ｃbcが小さ
く、高い発振最大周波数ｆmax が得られる効果がある。
また、そのようなバイポーラトランジスタを製造するた
めに必要なエッチング工程は時間で管理することがで
き、製造方法が簡単である。さらに、ベースは小さくな
るもののベース電極は小さくなるわけではないので、電
気抵抗が増加して素子の特性を低下させることもない。
【図１】本発明の第一の実施形態を示す断面図。
【図２】本発明の第二の実施形態を示す断面図。
【図３】従来例の構造を示す断面図。
【図４】第二の実施形態に示したＨＢＴを製造するため
の方法を示す図。
の方法を示す図。
【図５】第二の実施形態に示したＨＢＴを製造するため
の方法を示す図。
の方法を示す図。
【図６】第二の実施形態に示したＨＢＴを製造するため
の方法を示す図。
の方法を示す図。
【図７】第二の実施形態に示したＨＢＴを製造するため
の方法を示す図。
の方法を示す図。
【図８】第二の実施形態に示したＨＢＴを製造するため
の方法を示す図。
の方法を示す図。
【図９】第二の実施形態に示したＨＢＴを製造するため
の方法を示す図。
の方法を示す図。
【図１０】試作したＧａＡｓ系ＨＢＴの高周波特性を示
す図。
す図。
１ 基板 ２ コレクタ ３ ベース ４ エミッタ ５ コレクタ電極 ６ ベース電極 ７ エミッタ電極 ８ 下部コレクタ ９、１９ エッチングストッパ層 １０ 上部コレクタ １３ ベース層 １４ エミッタ層 １８ 下部サブコレクタ層 １９ エッチングストッパ層 ２０ 上部コレクタ層 ２１ レジスト
フロントページの続き (72)発明者 村田 大輔 東京都武蔵野市中町二丁目11番13号 株 式会社テラテック内 (72)発明者 三浦 明 東京都武蔵野市中町二丁目11番13号 株 式会社テラテック内 (72)発明者 八木原 剛 東京都武蔵野市中町二丁目11番13号 株 式会社テラテック内 (72)発明者 岡 貞治 東京都武蔵野市中町二丁目11番13号 株 式会社テラテック内 (56)参考文献 特開 昭63−16663（ＪＰ，Ａ) 特開 昭63−16666（ＪＰ，Ａ) 特開 平５−136159（ＪＰ，Ａ) 特開 平１−144681（ＪＰ，Ａ) 特開 昭63−124465（ＪＰ，Ａ) 特開 平３−108339（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/737
Claims (1)
- 【請求項１】 基板上にコレクタ層およびベース層を形
成し、 このベース層の一部の領域上にエミッタを形成し、 このエミッタ上にエミッタ電極、ベース層の露出した部
分にベース電極を形成し、 前記ベース層をエッチングして前記コレクタ層を露出さ
せ、 この露出したコレクタ層にコレクタ電極を形成する バイ
ポーラトランジスタの製造方法において、 前記コレクタ層をＧａＡｓ、前記ベース層をＧａＡｓま
たはＩｎＧａＡｓによりそれぞれ形成し、 前記コレクタ層内に、電流障壁となることがなく、かつ
前記コレクタ層を露出させるエッチング時における前記
コレクタ層の必要以上のエッチングを止めるためのエッ
チングストッパ層をＩｎＧａＰにより設け、 前記コレクタ層を露出させるエッチングを、クエン酸過
水をエッチャントとして、前記ベース電極の前記コレク
タ層側の面が露出するまで行なう ことを特徴とするバイ
ポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18434595A JP3323368B2 (ja) | 1995-07-20 | 1995-07-20 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18434595A JP3323368B2 (ja) | 1995-07-20 | 1995-07-20 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936131A JPH0936131A (ja) | 1997-02-07 |
| JP3323368B2 true JP3323368B2 (ja) | 2002-09-09 |
Family
ID=16151656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18434595A Expired - Fee Related JP3323368B2 (ja) | 1995-07-20 | 1995-07-20 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323368B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4895421B2 (ja) * | 2000-12-04 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | ヘテロ接合型バイポーラトランジスタの製造方法 |
| US9159817B2 (en) * | 2013-11-19 | 2015-10-13 | International Business Machines Corporation | Heterojunction bipolar transistors with an airgap between the extrinsic base and collector |
-
1995
- 1995-07-20 JP JP18434595A patent/JP3323368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936131A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11312685A (ja) | 半導体装置及びその製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH08139101A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3323368B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US7276744B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2990875B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP3189878B2 (ja) | バイポーラトランジスタ | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3470281B2 (ja) | 半導体装置の製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH05243257A (ja) | 完全自己整合ＩｎＰ系ＨＢＴ | |
| JP3558881B2 (ja) | 半導体素子の製造方法 | |
| JP2558937B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP4075514B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR100357122B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2001135642A (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07254612A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140628 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |