JP3287556B2 - ワイヤーボンド連結チップキャパシタとその製造方法 - Google Patents

ワイヤーボンド連結チップキャパシタとその製造方法

Info

Publication number
JP3287556B2
JP3287556B2 JP2000147115A JP2000147115A JP3287556B2 JP 3287556 B2 JP3287556 B2 JP 3287556B2 JP 2000147115 A JP2000147115 A JP 2000147115A JP 2000147115 A JP2000147115 A JP 2000147115A JP 3287556 B2 JP3287556 B2 JP 3287556B2
Authority
JP
Japan
Prior art keywords
film
polysilicon film
manufacturing
wire
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000147115A
Other languages
English (en)
Other versions
JP2001196537A (ja
Inventor
仁 正 李
憲 宗 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001196537A publication Critical patent/JP2001196537A/ja
Application granted granted Critical
Publication of JP3287556B2 publication Critical patent/JP3287556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子とその
製造方法に係り、特にWACC(Wirebond Attached Chip Ca
pacitor：ワイヤーボンド連結チップキャパシタ)の製造
の際に上部電極をなすポリシリコンパターンと障壁金属
膜との間のリフティング(lifting：剥離)発生を防止で
きるキャパシタとその製造方法に関する。
【０００２】
【従来の技術】WACCは、メインチップ上に搭載されて、
メインチップが安定した動作を行うように助ける役割を
する素子である。通常チップ上のパッドとWACC上のパッ
ドとはワイヤボンディングにより連結される。WACCは、
半導体を含めた他の電子装置の電源供給部などでも広く
応用される。図５乃至図８は、従来の半導体素子の製造
の際に広く用いられたWACCの製造方法を示す工程図であ
る。
【０００３】図５に示すように、p++型のシリコン基板1
0上に酸化膜材質の第１絶縁膜12を形成し、ついで、基
板10上のアクティブ領域が露出されるように第１絶縁膜
12を選択食刻する。さらに、上部電極形成部に対応する
位置にあるアクティブ領域の基板10を所定厚さだけ選択
食刻し、基板10内に複数のトレンチtを形成する。
【０００４】図６に示すように、前記結果物の全面にON
O(oxide-nitride-oxide：酸化膜−窒化膜：酸化膜)構造
の誘電体膜14を形成し、この誘電体膜14上にアンドープ
(undoped)ポリシリコン膜16aとドープ(doped)ポリシリ
コン膜16bとからなる積層構造のポリシリコン膜16を形
成する。このとき、アンドープポリシリコン膜16aは620
℃の温度で500Åの厚さに形成し、ドープポリシリコン
膜16bは540℃の温度で2500Åの厚さに形成する。ポリシ
リコン膜16をアンドープとドープとの２層構造にするの
は、0.25μｍ以下のデザインルールを有する半導体素子
の設計時、キャパシタの有効断面積を増やすために通常
トレンチtを形成してキャパシタを製造しており、この
場合に一般の不純物注入工程だけを適用しただけではポ
リシリコン膜16の上部に充分な不純物を注入することが
難しいからである。
【０００５】つぎに、図７に示すように、上部電極形成
部を除く残りの領域のポリシリコン膜16を除去し、ポリ
シリコンパターン16'を形成する。この過程で誘電体膜1
4を構成するONO膜のうち、トップオキサイド(top oxid
e：最上部酸化膜)が一緒に除去されるため、食刻工程が
完了すると、上部電極形成部を除く領域の誘電体膜14の
厚さが初期状態よりも薄くなる。ついで、ポリシリコン
パターン16'が形成されていない部分に残された残存誘
電体膜14を除去し、後続蒸着膜質の障壁金属膜とアクテ
ィブ領域との間のオーム接触(ohmic contact)を形成す
るため、前記結果物上にp+型の不純物をブランケット(b
lanket)イオン注入する。その結果、ポリシリコンパタ
ーン16'の一方側のアクティブ領域の基板10内にp+型の
不純物拡散領域18が形成される。
【０００６】図８に示すように、前記結果物上の全面に
障壁金属膜を形成した後、アニーリング(anneal)処理を
施し、その上にアルミニウム膜を形成する。その結果、
障壁金属膜とアルミニウム膜との積層構造の第１金属膜
が形成される。このとき、障壁金属膜はTiとTiNとの積
層構造で形成され、Tiは150Åの厚さに形成され、TiNは
1000Åの厚さに形成される。ここで、障壁金属膜をなす
Tiはアニーリング処理のときに下部シリコン（ポリシリ
コンパターンとp++型シリコン基板とを含めていう）と
の反応によりシリサイド膜を形成し、障壁金属膜とシリ
コンとの間の接着力を向上させる役割をし、TiNは第１
金属膜の蒸着のときにアルミニウム膜がシリコン内に拡
散することを防止する役割をする。ついで、第１絶縁膜
12の表面が所定部分だけ露出するように、第１金属膜を
選択食刻し、ポリシリコンパターン16'に連結される第
１金属パターン20aとp+型の不純物拡散領域18に連結さ
れる第１金属パターン20bとをそれぞれ形成する。
【０００７】その後、第１金属パターン20a,20bを含む
第１絶縁膜12上に層間絶縁物として酸化膜材質の第２絶
縁膜22を形成し、p+型の不純物拡散領域18に接続された
第１金属パターン20bの表面が所定部分だけ露出される
ように第２絶縁膜22を選択食刻してビアホールｈを形成
した後、このビアホールhを含めた第２絶縁膜22上に第
２金属パターン24を形成することにより、本工程を完了
する。その結果、図８から分かるように、誘電体膜14を
介してその上部にはポリシリコンパターン16'と第１金
属パターン20aとが接続されるように構成された上部電
極Iが置かれ、その下部にはp++型基板10に第１金属パタ
ーン20bと第２金属パターン24とが接続されるように構
成された下部電極IIが置かれる構造のWACCが完成する。
【０００８】
【発明が解決しようとする課題】前記構造を有するよう
にWACCを製造する場合、素子製造のときに以下のような
問題が発生する。下部シリコンと上部障壁金属膜との接
着力はアニーリング処理のときにTiとシリコンとの反応
がどのぐらい進行したかにより決定される。この反応膜
（例えば、シリサイド膜）の厚さは通常、下部シリコン
のドーピングレベル(dopinglevel)に反比例すると言わ
れている。即ち、下部シリコンの不純物ドーピングレベ
ルが高いと、反応膜の厚さが薄くなり、下部シリコンの
不純物ドーピングレベルが低いと、反応膜の厚さが厚く
なる。ここで、下部シリコンとは、ポリシリコンパター
ン16'とp++型基板10を総称していう。そこで、Tiとシリ
コンとの接着力を向上させるためには、下部シリコンの
不純物ドーピングレベルを低くして、反応膜の厚さをあ
る所定水準以上に維持させなければならない。
【０００９】しかし、前記工程に基づきWACCを製造する
と、ポリシリコン膜がアンドープとドープとの二重構造
を有するため、それ自体の表面ドーピングレベルが高く
なるだけでなく、オームコンタクト形成のために追加し
て実行されるp+型不純物のブランケットイオン注入によ
り、ポリシリコンパターン16'の不純物ドーピングレベ
ルが一層高くなり、下部シリコンパターン16'と上部障
壁金属膜との間にシリサイド膜の形成が殆ど成されない
ことになる。その結果、接着力が弱くなって上部電極を
なすポリシリコンパターン16'から障壁金属膜がリフテ
ィング（剥離）するという問題が発生する。
【００１０】本発明の目的は、WACC製造の際に上部電極
をなすポリシリコン膜を“アンドープポリシリコン膜と
ドープポリシリコン膜とアンドープポリシリコン膜とか
らなる３層積層構造にして、障壁金属に接触するポリシ
リコン膜がアンドープ膜質になるようにすることによ
り、ポリシリコン膜と障壁金属膜との間にシリサイド膜
が形成されるようにして接着力を強化させ、リフティン
グ発生を防止し得るキャパシタを提供するにある。本発
明の他の目的は、前記構造の半導体素子を効果的に製造
することができるキャパシタの製造方法を提供するにあ
る。
【００１１】
【課題を解決するための手段】このような目的を達成す
るため本発明に係るワイヤーボンド連結チップキャパシ
タは、下部電極、誘電体膜、及び上部電極を備えるイヤ
ーボンド連結チップキャパシタであって、前記上部電極
が第１アンドープポリシリコン膜とドープポリシリコン
膜と第２アンドープポリシリコン膜との積層構造からな
ることを特徴とする。
【００１２】前記他の目的を達成するため本発明に係る
ワイヤーボンド連結チップキャパシタの製造方法は、下
部電極、誘電体膜及び上部電極を備えるワイヤーボンド
連結チップキャパシタの製造方法であって、前記上部電
極を第１アンドープポリシリコン膜とドープポリシリコ
ン膜と第２アンドープポリシリコン膜との積層構造に形
成することを特徴とする。このとき、前記第１及び第２
アンドープポリシリコン膜は1000Å以下の厚さで形成す
ることが好ましく、ドープポリシリコン膜は1800〜2500
Åの厚さで形成することが好ましく、第２アンドープポ
リシリコン膜は前記ドープポリシリコン膜の形成後に真
空状態を変化させることなく前記ドープ膜の形成時と同
一の温度条件下で形成することが好ましい。
【００１３】そして、前記上部電極の全面には障壁金属
膜とアルミニウム膜との積層構造の金属パターンがさら
に具備されるように素子を設計することが好ましい。こ
の場合、前記障壁金属膜としてはTiとTiNとの積層構造
が用いられる。前記構造を有するようにWACCを製造した
結果、障壁金属膜がドープポリシリコン膜の代わりにア
ンドープポリシリコン膜と接触するため、ポリシリコン
膜のドーピングレベルを既存よりも低くなるようにした
効果が得られ、下部ポリシリコン膜と上部障壁金属膜と
の間にシリサイド膜をより円滑に形成することができ
る。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１乃至図４は、本発明のWACCの製造方法
を示した工程図であって、これを参照してその製造方法
を具体的に説明する。図１に示すように、p++型のシリ
コン基板100上に酸化膜材質の第１絶縁膜102を形成し、
基板100上のアクティブ領域が露出するように第１絶縁
膜102を選択食刻する。ついで、上部電極形成部に対応
する位置にあるアクティブ領域の基板100を所定厚さだ
け選択食刻し、基板100内に複数のトレンチtを形成す
る。このように基板内に別のトレンチtをさらに形成す
るのは、キャパシタの有効断面積を増やして同一CD(Cri
tical Demension)内で一層良好な特性のキャパシタンス
を確保するためである。
【００１５】図２に示すように、前記結果物の全面にON
O構造の誘電体膜104を形成し、トレンチt内部が充分に
充填されるように誘電体膜104上に第１アンドープポリ
シリコン膜106aとドープポリシリコン膜106bと第２アン
ドープポリシリコン膜106cとの積層構造からなるポリシ
リコン膜106を形成する。このとき、第１アンドープポ
リシリコン膜106aは620℃の温度で1000Å以下の厚さを
有するように形成され、ドープポリシリコン膜106bは54
0℃の温度で1800〜2500Åの厚さを有するように形成さ
れ、第２アンドープポリシリコン膜106cはドープポリシ
リコン膜106bの形成後に真空状態を変化させずに540℃
の温度で1000Å以下の厚さを有するように形成される。
ポリシリコン膜106を第１アンドープ、ドープ、第２ア
ンドープの３層構造にしたのは、後続金属膜（例えば、
TiとTiNとの積層構造の障壁金属膜）の蒸着時に、障壁
金属膜をなすTiと接触するポリシリコン膜がアンドープ
膜質になるようにして、ポリシリコン膜のドーピングレ
ベルを既存よりも低くなるようにするためである。
【００１６】図３に示すように、上部電極形成部を除く
残りの領域のポリシリコン膜106を除去してポリシリコ
ンパターン106'を形成する。この過程で誘電体膜104を
構成するONO膜のうち、トップオキサイドが一緒に除去
されるため、食刻工程が完了すると、上部電極形成部を
除く領域の誘電体膜104の厚さが初期状態よりも薄くな
る。ついで、ポリシリコンパターン106'が形成されてい
ない部分に残された残存誘電体膜104を除去し、後続蒸
着膜質の障壁金属膜とアクティブ領域との間のオームコ
ンタクトを形成するため、前記結果物上にp+型の不純物
をブランケットイオン注入する。その結果、ポリシリコ
ンパターン106'の一方側のアクティブ領域の基板100内
にp+型の不純物拡散領域108が形成される。
【００１７】図４に示すように、前記結果物全面に障壁
金属膜を形成した後、アニーリング処理を施し、その全
面にアルミニウム膜を形成して障壁金属膜とアルミニウ
ム膜とからなる積層構造の第１金属膜を形成する。この
とき、障壁金属膜はTiとTiNとからなる積層構造で形成
され、Tiは150Åの厚さに形成され、TiNは1000Åの厚さ
に形成される。ここで、障壁金属膜をなすTiはアニーリ
ング処理のときに下部シリコン（ポリシリコンパターン
とp++型シリコン基板とを含めていう）との反応により
シリサイド膜を形成して障壁金属膜とシリコンとの間の
接着力を向上させる役割をし、TiNは第１金属膜の蒸着
のときにアルミニウム膜がシリコン内に拡散するのを防
止する役割をする。
【００１８】ついで、第１絶縁膜102の表面が所定部分
だけ露出されるように第１金属膜を選択食刻し、ポリシ
リコンパターン106'に連結される第１金属パターン110a
とp+型の不純物拡散領域108に連結される第１金属パタ
ーン110bとをそれぞれ形成する。その後、第１金属パタ
ーン110a,110bを含めた第１絶縁膜102上に層間絶縁物質
として酸化膜材質の第２絶縁膜112を形成し、p+型不純
物拡散領域108に接続された第１金属パターン110bの表
面が所定部分だけ露出されるように第２絶縁膜112を選
択食刻してビアホールhを形成した後、このビアホールh
を含めた第２絶縁膜112上に第２金属パターン114を形成
して、本工程を完了する。
【００１９】その結果、図４から分かるように、誘電体
膜104を介してその上部にはポリシリコンパターン106'
と第１金属パターン110aとに接続するように構成された
上部電極Iが置かれ、その下部にはp++型シリコン基板10
0に第１金属パターン110bと第２金属パターン114とが接
続するように構成された下部電極IIが置かれる構造のWA
CCが完成する。このとき、ポリシリコンパターン106'
は、上述したように、第１アンドープポリシリコン膜10
6aとドープポリシリコン膜106bと第２アンドープポリシ
リコン膜106cとの３層積層構造を有するように形成さ
れ、第１金属パターン110a,110bは障壁金属膜とアルミ
ニウム膜との積層構造を有するように形成される。
【００２０】このようにWACCを製造すると、障壁金属膜
をなすTiが第２アンドープポリシリコン膜106cに接触す
るように素子の構成がなされるため、ポリシリコン膜の
ドーピングレベルを既存よりも低くなるようにした効果
が得られて、下部ポリシリコン膜と上部障壁金属膜との
間のシリサイド膜形成が一層円滑になされる。従って、
ポリシリコンパターン106'と障壁金属膜との間の接着力
を強化することにより、上部電極をなすポリシリコンパ
ターン106'から障壁金属膜がリフティングされるのを防
止できる。以上、実施の形態に基づいて本発明を具体的
に説明したが、本発明はこれに限定されず、本発明の技
術的思想内で当分野の通常の知識によりその変形及び改
良が可能であることは勿論である。
【００２１】
【発明の効果】以上説明したように本発明によると、上
部電極をなすポリシリコン膜をアンドープ、ドープ、ア
ンドープの３層積層構造にして、障壁金属膜に接触する
ポリシリコン膜がアンドープ膜質になるようにすること
により、後続金属膜（例えば、障壁金属膜）の蒸着のと
きにポリシリコン膜と障壁金属膜（特にTi）との間のシ
リサイド膜形成をより円滑になすことができ、ポリシリ
コンパターンと障壁金属膜との間の接着力を向上させて
これらの膜質間のリフティングの発生を防止することが
できる。
【図面の簡単な説明】
【図１】本発明によるWACCの製造方法を示した工程図
（その１）。
【図２】本発明によるWACCの製造方法を示した工程図
（その２）。
【図３】本発明によるWACCの製造方法を示した工程図
（その３）。
【図４】本発明によるWACCの製造方法を示した工程図
（その４）。
【図５】従来のWACCの製造方法を示した工程図（その
１）。
【図６】従来のWACCの製造方法を示した工程図（その
２）。
【図７】従来のWACCの製造方法を示した工程図（その
３）。
【図８】従来のWACCの製造方法を示した工程図（その
４）。
【符号の説明】
１０６ａ 第１アンドープポリシリコン膜 １０６ｂ ドープポリシリコン膜 １０６ｃ 第２アンドープポリシリコン膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 21/60 H01L 27/04

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 下部電極、誘電体膜及び上部電極を備え
    るワイヤーボンド連結チップキャパシタであって、 前記上部電極が、第１アンドープポリシリコン膜とドー
    プポリシリコン膜と第２アンドープポリシリコン膜との
    積層構造からなることを特徴とするワイヤーボンド連結
    チップキャパシタ。
  2. 【請求項２】 前記第１及び第２アンドープポリシリコ
    ン膜は、1000Å以下の厚さを有することを特徴とする請
    求項１に記載のワイヤーボンド連結チップキャパシタ。
  3. 【請求項３】 前記ドープポリシリコン膜が1800〜2500
    Åの厚さを有することを特徴とする請求項１に記載のワ
    イヤーボンド連結チップキャパシタ。
  4. 【請求項４】 前記上部電極の全面に金属パターンがさ
    らに積層されることを特徴とする請求項１に記載のワイ
    ヤーボンド連結チップキャパシタ。
  5. 【請求項５】 前記金属パターンが、障壁金属膜とアル
    ミニウム膜との積層構造からなることを特徴とする請求
    項４に記載のワイヤーボンド連結チップキャパシタ。
  6. 【請求項６】 前記障壁金属膜が、TiとTiNとの積層構
    造からなることを特徴とする請求項５に記載のワイヤー
    ボンド連結チップキャパシタ。
  7. 【請求項７】 下部電極、誘電体膜及び上部電極を備え
    るワイヤーボンド連結チップキャパシタの製造方法であ
    って、 前記上部電極を第１アンドープポリシリコン膜、ドープ
    ポリシリコン膜、及び第２アンドープポリシリコン膜の
    積層構造とすることを特徴とするワイヤーボンド連結チ
    ップキャパシタの製造方法。
  8. 【請求項８】 前記第１及び第２アンドープポリシリコ
    ン膜を1000Å以下の厚さに形成することを特徴とする請
    求項７に記載のワイヤーボンド連結チップキャパシタの
    製造方法。
  9. 【請求項９】 前記ドープポリシリコン膜を1800〜2500
    Åの厚さに形成することを特徴とする請求項７に記載の
    ワイヤーボンド連結チップキャパシタの製造方法。
  10. 【請求項１０】 前記第２アンドープポリシリコン膜
    は、前記ドープポリシリコン膜の形成後に、真空状態を
    変化させることなく、前記ドープポリシリコン膜の形成
    時と同一温度で形成することを特徴とする請求項７に記
    載のワイヤーボンド連結チップキャパシタの製造方法。
  11. 【請求項１１】 前記上部電極の全面に金属パターンを
    さらに形成することを特徴とする請求項７に記載のワイ
    ヤーボンド連結チップキャパシタの製造方法。
  12. 【請求項１２】 前記金属パターンを、障壁金属膜とア
    ルミニウム膜との積層構造で形成することを特徴とする
    請求項11に記載のワイヤーボンド連結チップキャパシタ
    の製造方法。
  13. 【請求項１３】 前記障壁金属膜をTiとTiNとの積層構
    造で形成することを特徴とする請求項12に記載のワイヤ
    ーボンド連結チップキャパシタの製造方法。
JP2000147115A 2000-01-05 2000-05-18 ワイヤーボンド連結チップキャパシタとその製造方法 Expired - Fee Related JP3287556B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000P-280 2000-01-05
KR1020000000280A KR100317534B1 (ko) 2000-01-05 2000-01-05 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2001196537A JP2001196537A (ja) 2001-07-19
JP3287556B2 true JP3287556B2 (ja) 2002-06-04

Family

ID=19636411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000147115A Expired - Fee Related JP3287556B2 (ja) 2000-01-05 2000-05-18 ワイヤーボンド連結チップキャパシタとその製造方法

Country Status (3)

Country Link
US (1) US6803640B1 (ja)
JP (1) JP3287556B2 (ja)
KR (1) KR100317534B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887052B1 (ko) * 2002-12-31 2009-03-04 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction
JP2022037368A (ja) * 2020-08-25 2022-03-09 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368726B2 (ja) * 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
US6033950A (en) * 1998-04-10 2000-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dual layer poly deposition to prevent auto-doping in mixed-mode product fabrication

Also Published As

Publication number Publication date
JP2001196537A (ja) 2001-07-19
KR100317534B1 (ko) 2001-12-24
US6803640B1 (en) 2004-10-12
KR20010068374A (ko) 2001-07-23

Similar Documents

Publication Publication Date Title
JP3579576B2 (ja) 半導体装置の金属配線構造の製造方法
JPH08236723A (ja) 高誘電率の材料を用いたキャパシタ及びその製造方法
WO2007074530A1 (ja) 半導体装置
JP3022744B2 (ja) 半導体装置及びその製造方法
JPH1140765A (ja) 半導体記憶装置及びその製造方法
KR100368115B1 (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
JP2898686B2 (ja) 半導体記憶装置およびその製造方法
JP3287556B2 (ja) ワイヤーボンド連結チップキャパシタとその製造方法
JP3193973B2 (ja) 容量素子およびその製造方法
JP3686169B2 (ja) 半導体装置の配線方法
JPH0279462A (ja) 半導体記憶装置
JP3250617B2 (ja) 半導体装置の製造方法
JP2503621B2 (ja) 半導体装置の製造方法
JPH11330067A (ja) 半導体装置およびその製造方法
TWI809844B (zh) 半導體結構及半導體製造方法
KR100357189B1 (ko) 반도체 소자 및 그 제조 방법
KR950013739B1 (ko) 반도체 장치 및 그 제조방법
JP2950620B2 (ja) 半導体装置
KR20010105885A (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
JPH0951074A (ja) キャパシタを有する半導体装置
JPH10294439A (ja) 半導体記憶装置及びその製造方法
JP2001144270A (ja) 半導体装置
JPH02126684A (ja) 半導体装置の製造方法
US20030160282A1 (en) Semiconductor device
JPH10189897A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3287556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140315

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees