JP3284286B2

JP3284286B2 - 波形応答改善回路

Info

Publication number: JP3284286B2
Application number: JP33074593A
Authority: JP
Inventors: 昭人高橋; 公司長谷川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 2002-05-20
Anticipated expiration: 2017-05-20
Also published as: GB2285194A; DE4447364C2; DE4447364A1; GB9425104D0; GB2285194B; JPH07193731A; US5559563A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオテープレコーダ
等の映像信号処理に使用される波形応答改善回路の改良
に関するものである。

【０００２】

【従来の技術】図１１は、例えば特開昭６３−２９２７
７６号に開示された従来の波形応答改善回路の一例を示
すブロック図である。入力端子３３ｎから入力された入
力信号は、第１の遅延回路３３にて一定時間Ｄだけ遅延
された後、第２の遅延回路３４にて同じく一定時間Ｄだ
け遅延される。第１の遅延回路３３の出力信号は、減算
回路３５にて入力信号を減算された後、絶対値回路３７
にてその絶対値が求められる。同様に、第１の遅延回路
３３の出力信号は、減算回路３６にて第２の遅延回路34
の出力信号を減算された後、絶対値回路３８にてその絶
対値が求められる。絶対値回路３７の出力信号３７ａと
絶対値回路３８の出力信号３８ａとは、比較器３９にて
比較され、その結果に基づいて切り換えスイッチ４０に
て、入力信号（端子ａ）、第１の遅延回路３３の出力信
号（端子ｂ）及び第２の遅延回路３４の出力信号（端子
ｃ）の何れかが選択され、出力端子４１から出力される
ようになっている。

【０００３】図１２は、図１１に示した絶対値回路３
７，３８の構成例を示す回路図である。トランジスタ５
５，５７は、各々のコレクタが抵抗Ｒ１を介して電源５
４，５６に接続され、各々のエミッタが各々の抵抗Ｒ２
を介して定電流源６２に接続されて、差動増幅回路を構
成しており、トランジスタ５７のベースには定電圧源６
１から定電圧が印加され、トランジスタ５５のベースに
は入力電圧Ａが印加される。トランジスタ５９，６０
は、各々のコレクタが電源５８に接続され、各々のエミ
ッタが定電流源６３に接続されたエミッタフォロワ回路
を構成しており、トランジスタ５９，６０の各々のベー
スへは、差動増幅回路の出力が入力される。この内、ト
ランジスタ５９のベースへは入力電圧Ａの非反転信号が
入力され、トランジスタ６０のベースへは入力電圧Ａの
反転信号が入力される。

【０００４】従って、入力電圧Ａが正のときは、トラン
ジスタ５９のベースへは入力電圧Ａの正の非反転信号が
入力され、トランジスタ６０のベースへは入力電圧Ａの
負の反転信号が入力されるので、入力電圧の大きい方の
トランジスタ５９のみが導通し、入力電圧Ａの正の非反
転信号がエミッタから出力される。また、逆に入力電圧
Ａが負のときは、トランジスタ５９のベースへは入力電
圧Ａの負の非反転信号が入力され、トランジスタ６０の
ベースへは入力電圧Ａの正の反転信号が入力されるの
で、入力電圧の大きい方のトランジスタ６０のみが導通
し、入力電圧Ａの正の反転信号がエミッタから出力さ
れ、入力電圧Ａの正負に係わらず、入力電圧Ａの絶対値
が出力されるようになっている。

【０００５】このような構成の波形応答改善回路の動作
を以下に説明する。第１の遅延回路３３の出力信号をｆ
（ｔ）とすると、入力端子３３ｎにおける入力信号はｆ
（ｔ−Ｄ）で表され、第２の遅延回路３４の出力信号は
ｆ（ｔ＋Ｄ）で表される。図１３（ａ），（ｂ），
（ｃ）は、これらの信号例の相互の位置関係を示すタイ
ミングチャートである。信号ｆ（ｔ−Ｄ），ｆ（ｔ），
ｆ（ｔ＋Ｄ）が一定時間Ｄずつずれている。減算回路３
５は、〔信号ｆ（ｔ）の振幅〕−〔信号ｆ（ｔ＋Ｄ）の
振幅〕を毎時刻演算し、絶対値回路３７はその演算結果
の絶対値の信号３７ａ（図１３（ｄ））を出力する。同
様に、減算回路３６は、〔信号ｆ（ｔ）の振幅〕−〔信
号ｆ（ｔ−Ｄ）の振幅〕を毎時刻演算し、絶対値回路３
８はその演算結果の絶対値の信号３８ａ（図１３
（ｅ））を出力する。

【０００６】比較器３９は、絶対値の信号３７ａと絶対
値の信号３８ａとを比較して、図１３（ｆ）に示すスイ
ッチング動作のように、信号３７ａ＜信号３８ａのと
き、切り換えスイッチ４０を端子ａに切り換えて、信号
ｆ（ｔ−Ｄ）を出力させ、信号３７ａ＝信号３８ａのと
き、切り換えスイッチ４０を端子ｂに切り換えて、信号
ｆ（ｔ）を出力させ、信号３７ａ＞信号３８ａのとき、
切り換えスイッチ４０を端子ｃに切り換えて、信号ｆ
（ｔ＋Ｄ）を出力させる。その結果、出力端子４１から
は、図１３（ｇ）に示す信号ｇ（ｔ）が出力される。こ
の信号ｇ（ｔ）の波形は、立ち上がりの遅いカラー信号
ｆ（ｔ）を立ち上がりの速い信号波形に補正した例であ
る。これにより、カラー信号の立ち上がり時には、立ち
上がり時間が短くなり、立ち下がり時には、立ち下がり
時間が短くなる。

【０００７】

【発明が解決しようとする課題】ところが、従来のこの
ような波形応答改善回路では、入力信号の振幅が大きい
ときは問題ないが、振幅が小さく、比較器及び切り換え
スイッチの閾値電圧を下回るとき、誤動作を起こす可能
性がある。また、入力信号の面積（振幅×時間）が小さ
いときには、例えば、図１４（ｂ）に示す入力信号ｆ
（ｔ）が図１４（ｇ）に示す信号ｇ（ｔ）のようになっ
て、色消えを起こすことがあり、波形応答改善回路とし
て、常に正常な動作をするとは限らず、十分にその機能
を果たしていないのが現状である。本発明は、このよう
な事情に鑑みてなされたものであり、信号波形の極大
部、極小部を除く部分の凹凸傾向を強調する手段を設け
ることによって、入力信号が小振幅のときの誤動作及び
小面積のときの色消えを起こさない波形応答改善回路を
提供することを目的とする。

【０００８】

【課題を解決するための手段】第１発明に係る波形応答
改善回路は、入力された映像信号を順次第１、第２、第
３、第４の各時間遅延させる第１、第２、第３、第４の
各遅延手段と、第２の遅延手段の出力信号を含む区間の
変化の増減を表す信号の反転信号を求める手段と、この
変化の増減を表す信号の反転信号の振幅を調整する第１
の振幅調整手段と、第１、第２、第３の遅延手段の各出
力信号から最大値を選択する最大値選択手段と、第１、
第２、第３の遅延手段の各出力信号から最小値を選択す
る最小値選択手段と、最大値選択手段の出力信号から第
２の遅延手段の出力信号を減算する第３の減算手段と、
最小値選択手段の出力信号から第２の遅延手段の出力信
号を減算する第４の減算手段と、第１の振幅調整手段と
第３、第４の減算手段の各出力信号からその中間値を選
択する中間値選択手段と、中間値選択手段の出力信号の
振幅を調整する第２の振幅調整手段と、第２の振幅調整
手段と第２の遅延手段の各出力信号を加算して、改善さ
れた映像信号として出力する第２の加算手段とを備える
ことを特徴とする。

【０００９】第２発明に係る波形応答改善回路は、第１
発明に係る波形応答改善回路の構成に加えて、第１の時
間と第４の時間とが等しく、また、第２の時間と第３の
時間とが等しい構成であることを特徴とする。第３発明
に係る波形応答改善回路は、第２発明に係る波形応答改
善回路の構成に加えて、第１の時間及び第２の時間の和
と、第３の時間及び第４の時間の和とが等しく、第２の
時間と第３の時間とが等しく設定されており、第１〜４
の時間の何れか１つが設定されるとき、第１〜４の全時
間を設定する調整制御手段を備えることを特徴とする。

【００１０】

【作用】第１発明に係る波形応答改善回路では、第１の
減算手段が、第２の遅延手段の出力信号から入力信号を
減算して、第２の遅延手段の出力信号から入力信号への
変化を求める。同様に、第２の減算手段が、第２の遅延
手段の出力信号から第４の遅延手段の出力信号を減算し
て、第４の遅延手段の出力信号から第２の遅延手段の出
力信号への変化の反転信号を求める。次いで、第１の加
算手段が、第１の減算手段の出力信号と第２の減算手段
の出力信号とを加算して、第２の遅延手段の出力信号を
含む区間の変化の増減を表す信号の反転信号を求め、第
１の振幅調整手段が、この変化の増減を表す信号の反転
信号の振幅を調整する。

【００１１】一方、第３の減算手段が、第１、第２、第
３の遅延手段の各出力信号の最大値から第２の遅延手段
の出力信号を減算して、正又は０の信号を出力する。同
様に、第４の減算手段が、第１、第２、第３の遅延手段
の各出力信号の最小値から第２の遅延手段の出力信号を
減算して、負又は０の信号を出力する。次に、中間値選
択手段が、第１の振幅調整手段、第３の減算手段、第４
の減算手段の各出力信号からその中間値を選択すること
により、前記区間の信号波形が上に凸のときは正の信号
が、下に凸のときは負の信号が、その他のときは０信号
が選択される。第２の振幅調整手段は、この選択された
中間値信号の振幅を調整し、第２の加算手段へ出力す
る。

【００１２】第２の加算手段は、この第２の振幅調整手
段の出力信号と第２の遅延手段の出力信号とを加算する
ことにより、前記区間の信号波形が上に凸のときは、第
２の遅延手段の出力信号に第２の振幅調整手段の出力信
号を付加し、下に凸のときは、第２の遅延手段の出力信
号から第２の振幅調整手段の出力信号の絶対値を差し引
き、その他のときは、第２の遅延手段の出力信号のまま
にして、改善後の映像信号として出力する。

【００１３】第２発明に係る波形応答改善回路では、第
１発明に係る波形応答改善回路の作用において、第１の
時間と第４の時間とが等しく、また、第２の時間と第３
の時間とが等しくなっており、最大値選択手段及び最小
値選択手段の出力信号は、立ち上がりと立ち下がりの波
形が左右対称となる。第３発明に係る波形応答改善回路
では、第２発明に係る波形応答改善回路の作用におい
て、第１〜４の時間の何れか１つが設定されるとき、調
整制御手段が、第１の時間及び第２の時間の和と、第３
の時間及び第４の時間の和とを等しく、第２の時間と第
３の時間とを等しく設定して、第１〜４の全時間を設定
する。

【００１４】

【実施例】以下に、本発明に係る波形応答改善回路の実
施例を、それを示す図面を参照しながら説明する。図１
は、本発明の第１発明に係る波形応答改善回路の１実施
例を示すブロック図である。入力端子ＩＮから入力され
た映像信号である入力信号は、第１の遅延回路２にて第
１の時間Ｄ１だけ遅延された後、第２の遅延回路３にて
第２の時間Ｄ２だけ遅延され、以下、第３の遅延回路４
にて第３の時間Ｄ３、第４の遅延回路５にて第４の時間
Ｄ４と順次遅延される。

【００１５】これと同時に、第１の減算回路６は第２の
遅延回路３の出力信号３ａから入力信号１ａを減算し、
第２の減算回路７は第２の遅延回路３の出力信号３ａか
ら第４の遅延回路５の出力信号５ａを減算して、第１の
加算回路８は第１の減算回路６の出力信号６ａと第２の
減算回路７の出力信号７ａとを加算し、第１の振幅調整
回路１１は、第１の加算回路８の出力信号８ａの振幅を
任意の定数Ｋ１倍した出力信号１１ａを出力する。

【００１６】最大値選択回路９は、第１、第２、第３の
遅延回路２，３，４の各出力信号２ａ，３ａ，４ａの最
大値を出力し、第３の減算回路１２はこの最大値から第
２の遅延回路３の出力信号３ａを減算すると共に、最小
値選択回路１０は、第１、第２、第３の遅延回路２，
３，４の各出力信号２ａ，３ａ，４ａの最小値を出力
し、第４の減算回路１３はこの最小値から第２の遅延回
路３の出力信号３ａを減算する。

【００１７】中間値選択回路１４は、第１の振幅調整回
路１１と第３の減算回路１２と第４の減算回路１３の各
出力信号１１ａ，１２ａ，１３ａからその中間値を選択
し、第２の振幅調整回路１５は、その中間値の信号１４
ａの振幅を任意の定数Ｋ２倍した出力信号１５ａを出力
する。第２の加算回路１６は、この第２の振幅調整回路
１５の出力信号１５ａと第２の遅延回路３の出力信号３
ａとを加算した出力信号１６ａを、出力端子ＯＵＴから
出力するようになっている。

【００１８】図２は、図１に示す最大値選択回路９の構
成例を示す回路図である。エミッタが共通接続されたＮ
ＰＮトランジスタ４５，４６，４７の各コレクタには、
電源４２，４３，４４が接続され、共通接続されたエミ
ッタには、他方が接地された定電流源４８が接続されて
いる。トランジスタ４５，４６，４７の各ベースへは比
較される信号電圧Ａ，Ｂ，Ｃが入力される。トランジス
タ４５，４６，４７の内、ベースへ最大信号電圧が入力
されたトランジスタが導通して、共通接続されたエミッ
タへ最大電圧が印加されると、他のトランジスタは、エ
ミッタ電圧が各々のベース電圧よりも大となって導通せ
ず、共通接続されたエミッタからは最大電圧が出力され
るようになっている。

【００１９】図３は、図１に示す最小値選択回路１０の
構成例を示す回路図である。エミッタが共通接続された
ＰＮＰトランジスタ５１，５２，５３の各コレクタは接
地され、共通接続されたエミッタには、他方に電源４９
が接続された定電流源５０が接続されている。トランジ
スタ５１，５２，５３の各ベースへは比較される信号電
圧Ａ，Ｂ，Ｃが入力される。トランジスタ５１，５２，
５３の内、ベースへ最小電圧が入力されたトランジスタ
が導通して、共通接続されたエミッタへ最小電圧が印加
されると、他のトランジスタは、エミッタ電圧が各々の
ベース電圧よりも小となって導通せず、共通接続された
エミッタからは最小電圧が出力されるようになってい
る。

【００２０】図４は、図１に示す中間値選択回路１４の
構成例を示すブロック図である。第１の振幅調整回路１
１の出力信号１１ａと第３の減算回路１２の出力信号１
２ａとの差の絶対値信号１７ａを絶対値回路１７で求
め、第１の振幅調整回路１１の出力信号１１ａと第４の
減算回路１３の出力信号１３ａとの差の絶対値信号１８
ａを絶対値回路１８で求め、第３の減算回路１２の出力
信号１２ａと第４の減算回路１３の出力信号１３ａとの
差の絶対値信号１９ａを絶対値回路１９で求める。次
に、絶対値信号１８ａと絶対値信号１９ａとの大きい方
の信号２０ａを、図２と同様（但し２入力信号）の最大
値選択回路２０で求め、絶対値信号１７ａと絶対値信号
１９ａとの大きい方の信号２１ａを最大値選択回路２１
で求め、絶対値信号１７ａと絶対値信号１８ａとの大き
い方の信号２２ａを最大値選択回路２２で求める。

【００２１】次に、絶対値信号１７ａと信号２０ａとの
差の信号２３ａを減算回路２３で求め、絶対値信号１８
ａと信号２１ａとの差の信号２４ａを減算回路２４で求
め、絶対値信号１９ａと信号２２ａとの差の信号２５ａ
を減算回路２５で求める。比較器２６は、信号２３ａが
正のとき、切り換えスイッチ２７をａに切り換えて信号
１１ａを出力させ、信号２４ａが正のとき、切り換えス
イッチ２７をｂに切り換えて信号１２ａを出力させ、信
号２５ａが正のとき、切り換えスイッチ２７をｃに切り
換えて信号１３ａを出力させ、信号１１ａ、信号１２ａ
及び信号１３ａの中間値の信号１４ａを選択するように
なっている。

【００２２】図４に示す絶対値回路１７，１８，１９の
構成例は図１２に示される。トランジスタ５５，５７
は、各々のコレクタが抵抗Ｒ１を介して電源５４，５６
に接続され、各々のエミッタが各々の抵抗Ｒ２を介して
定電流源６２に接続されて、差動増幅回路を構成してお
り、トランジスタ５７のベースには定電圧源６１から定
電圧が印加され、トランジスタ５５のベースには入力電
圧Ａが印加される。

【００２３】トランジスタ５９，６０は、各々のコレク
タが電源５８に接続され、各々のエミッタが定電流源６
３に接続されたエミッタフォロワ回路を構成しており、
トランジスタ５９，６０の各々のベースへは、差動増幅
回路の出力が入力される。この内、トランジスタ５９の
ベースへは入力電圧Ａの非反転信号が入力され、トラン
ジスタ６０のベースへは入力電圧Ａの反転信号が入力さ
れる。

【００２４】従って、入力電圧Ａが正のときは、トラン
ジスタ５９のベースへは入力電圧Ａの正の非反転信号が
入力され、トランジスタ６０のベースへは入力電圧Ａの
負の反転信号が入力されるので、入力電圧の大きい方の
トランジスタ５９のみが導通し、入力電圧Ａの正の非反
転信号がエミッタから出力される。また、逆に入力電圧
Ａが負のときは、トランジスタ５９のベースへは入力電
圧Ａの負の非反転信号が入力され、トランジスタ６０の
ベースへは入力電圧Ａの正の反転信号が入力されるの
で、入力電圧のより大きいトランジスタ６０が導通し、
入力電圧Ａの正の反転信号がエミッタから出力され、入
力電圧Ａの正負に係わらず、入力電圧Ａの絶対値が出力
されるようになっている。

【００２５】図５は、図１に示す中間値選択回路１４
の、図４に示した構成例とは異なる構成例を示すブロッ
ク図である。第１の振幅調整回路１１の出力信号１１ａ
と、第３の減算回路１２の出力信号１２ａと、第４の減
算回路１３の出力信号１３ａとの和の信号３０ａを加算
回路３０で求め、最大値の信号２８ａを、図２と同様の
最大値選択回路２８で求め、最小値の信号２９ａを、図
３と同様の最小値選択回路２９で求める。次いで、減算
回路３１において、和の信号３０ａから最大値の信号２
８ａと最小値の信号２９ａとを減算して、信号１１ａ、
信号１２ａ及び信号１３の中間値の信号１４ａを出力す
るようになっている。

【００２６】以下に、このような構成の波形応答改善回
路の動作を、その各部の波形を示すタイミングチャート
の図６，７（大信号の場合）、図８，９（小面積信号の
場合）を参照しながら説明する。入力端子ＩＮから入力
された映像信号である入力信号１ａ（図６（ａ）、図８
（ａ））は、第１の遅延回路２にて第１の時間Ｄ１だけ
遅延された後、第２の遅延回路３にて第２の時間Ｄ２だ
け遅延され、以下、第３の遅延回路４にて第３の時間Ｄ
３、第４の遅延回路５にて第４の時間Ｄ４と順次遅延さ
れる（図６（ｂ）〜（ｅ）、図８（ｂ）〜（ｅ））。

【００２７】これと同時に、第１の減算回路６は第２の
遅延回路３の出力信号３ａから入力信号１ａを減算し
（図６（ｆ）、図８（ｆ））、第２の減算回路７は第２
の遅延回路３の出力信号３ａから第４の遅延回路５の出
力信号５ａを減算して（図６（ｇ）、図８（ｇ））、第
１の加算回路８は第１の減算回路６の出力信号６ａと第
２の減算回路７ａの出力信号とを加算して（図６
（ｈ）、図８（ｈ））、第２の遅延回路３の出力信号３
ａの２次微分波形の反転波形を求める。第１の振幅調整
回路１１は、第１の加算回路８の出力信号８ａ（図６
（ｈ）、図８（ｈ））の振幅を任意の定数Ｋ１倍した出
力信号１１ａ（図７（ｅ）、図９（ｅ））を出力する。

【００２８】最大値選択回路９は、第１、第２、第３の
遅延回路２，３，４の各出力信号２ａ，３ａ，４ａの最
大値ＭＡＸ｛２ａ，３ａ，４ａ｝を出力し（図７
（ａ）、図９（ａ））、第３の減算回路１２はこの最大
値から第２の遅延回路３の出力信号３ａを減算する（図
７（ｃ）、図９（ｃ））と共に、最小値選択回路１０
は、第１、第２、第３の遅延回路２，３，４の各出力信
号２ａ，３ａ，４ａの最小値ＭＩＮ｛２ａ，３ａ，４
ａ｝を出力し（図７（ｂ）、図９（ｂ））、第４の減算
回路１３はこの最小値から第２の遅延回路３の出力信号
３ａを減算する（図７（ｄ）、図９（ｄ））。

【００２９】中間値選択回路１４は、第１の振幅調整回
路１１と第３の減算回路１２と第４の減算回路１３の各
出力信号１１ａ，１２ａ，１３ａからその中間値を選択
し（図７（ｅ）、図９（ｅ））、第２の振幅調整回路１
５は、その中間値の信号１４ａの振幅を任意の定数Ｋ１
倍した出力信号１５ａを出力する。第２の加算回路１６
は、この第２の振幅調整回路１５の出力信号１５ａと第
２の遅延回路３の出力信号３ａとを加算した（図７
（ｆ）、図９（ｆ））出力信号１６ａを、出力端子ＯＵ
Ｔから出力する。

【００３０】ここで、第１の加算回路８の出力信号８ａ
は、第２の遅延回路３の出力信号３ａを含む区間の変化
の増減を表す信号（時間Ｄ１＋時間Ｄ２＝時間Ｄ３＋Ｄ
４であり、時間Ｄ１＋時間Ｄ２が無限に小さいときは、
信号３ａの２次微分信号）の反転信号であり、第３の減
算回路１２の出力信号１２ａは、信号２ａ，３ａ，４ａ
の関係から正又は０（３ａが極大部付近にあり、信号２
ａ，３ａ，４ａの最大値である場合）、第４の減算回路
１３の出力信号１３ａは、信号２ａ，３ａ，４ａの関係
から負又は０（３ａが極小部付近にあり、信号２ａ，３
ａ，４ａの最小値である場合）である。

【００３１】従って、各遅延時間Ｄ１，Ｄ２，Ｄ３，Ｄ
４を適当に設定することによって、第２の遅延回路３の
出力信号３ａを含む区間で、信号波形が上に凸（変化が
正負符号を含めて減少）の上昇波形を描くとき、信号８
ａ（１１ａ）は正、信号１２ａは正、信号１３ａは負と
なり、これら３信号の中間値信号は正となる。同様に、
信号波形が下に凸（変化が正負符号を含めて増加）の上
昇波形を描くとき、信号８ａ（１１ａ）は負、信号１２
ａは正、信号１３ａは負となり、これら３信号の中間値
信号は負となる。

【００３２】また、出力信号３ａを含む区間で、信号波
形が上に凸の下降波形を描くとき、信号８ａ（１１ａ）
は正、信号１２ａは正、信号１３ａは負となり、これら
３信号の中間値信号は正となる。同様に、信号波形が下
に凸の下降波形を描くとき、信号８ａ（１１ａ）は負、
信号１２ａは正、信号１３ａは負となり、これら３信号
の中間値信号は負となる。

【００３３】一方、出力信号３ａが信号波形の極大点付
近にあるとき、信号８ａ（１１ａ）は正、信号１２ａは
０（出力信号３ａが最大値信号）、信号１３ａは負とな
り、これら３信号の中間値信号は０となる。同様に、出
力信号３ａが信号波形の極小点付近にあるとき、信号８
ａ（１１ａ）は負、信号１２ａは正、信号１３ａは０
（出力信号３ａが最小値信号）となり、これら３信号の
中間値信号は０となる。

【００３４】他方、入力信号１ａと信号２ａ，３ａ，４
ａ，５ａを含む区間で、信号波形が直線状に上昇波形を
描くとき、信号８ａ（１１ａ）は０、信号１２ａは正、
信号１３ａは負となり、これら３信号の中間値信号は０
となる。同様の区間で、信号波形が直線状に下降波形を
描くとき、信号８ａ（１１ａ）は０、信号１２ａは正、
信号１３ａは負となり、これら３信号の中間値信号は０
となる。また、同様の区間で、信号波形が水平に直線波
形を描くとき、信号８ａ（１１ａ）は０、信号１２ａは
０、信号１３ａは０となり、これら３信号の中間値信号
は０となる。

【００３５】以上から、中間値選択回路１４の出力信号
１４ａは、第２の遅延回路３の出力信号３ａを含む区間
で、信号波形が上に凸のときは正、信号波形が下に凸の
ときは負となるので（但し、極大部と極小部は０）、第
２の振幅調整回路１５の任意の定数Ｋ２を適当に決めれ
ば、第２の遅延回路３の出力信号３ａに加算される信号
１５ａは、出力信号３ａの凹凸を強調することができ
る。一方、出力信号１４ａは、出力信号３ａが極大部付
近又は極小部付近にあるとき及び入力信号１ａと信号２
ａ，３ａ，４ａ，５ａを含む区間で信号波形が直線状の
波形を描くときは０となるので、変化を強調する必要の
無い部分では、第２の加算回路１６は、第２の遅延回路
３の出力信号３ａをそのまま出力する。

【００３６】また、遅延時間Ｄ１，Ｄ２，Ｄ３，Ｄ４を
調節することにより、信号波形の凹凸を強調する時点、
つまり信号波形の立ち上がり時間及び立ち下がり時間を
調節することが可能となる。図１５，１６は、実際のシ
ミュレーション結果であり、図１５の入力信号が、図１
６の出力信号において、立ち上がり立ち下がりが急峻に
なっていることが確認できる。

【００３７】本発明の第２発明に係る波形応答改善回路
の構成及び動作は、第１発明に係る波形応答改善回路の
構成及び動作と略同様であり、相違点は、第１の遅延回
路２の遅延時間Ｄ１と第４の遅延回路５の遅延時間Ｄ４
とが等しく、第２の遅延回路３の遅延時間Ｄ２と第３の
遅延回路４の遅延時間Ｄ３とが等しいところである。こ
の場合、第３の減算回路１２の出力信号１２ａ及び第４
の減算回路１３の出力信号１３ａの波形は、図７
（ｃ），（ｄ）及び図９（ｃ），（ｄ）に示すように、
左右対称となる。その他の構成及び動作の説明は省略す
る。

【００３８】図１０は、本発明の第３発明に係る波形応
答改善回路の第１の遅延回路２と第２の遅延回路３と第
３の遅延回路４と第４の遅延回路５と調整制御手段３２
との構成例を示すブロック図である。第１の遅延回路２
の遅延時間Ｄ１＝ｋτ、第２の遅延回路３の遅延時間Ｄ
２＝（１−ｋ）τ、第３の遅延回路４の遅延時間Ｄ３＝
（１−ｋ）τ、第４の遅延回路５の遅延時間Ｄ４＝ｋτ
（０＜ｋ＜１）に設定されており、調整制御手段３２に
おいて、ｋが設定されると、遅延時間Ｄ１，Ｄ２，Ｄ
３，Ｄ４が、自動的に第２発明に係る波形応答改善回路
と同様に設定される。その他の構成及び動作は、第１発
明に係る波形応答改善回路の構成及び動作と同様である
ので、説明を省略する。

【００３９】

【発明の効果】第１発明に係る波形応答改善回路によれ
ば、任意に波形の立ち上がり時間及び立ち下がり時間を
設定することができ、また、出力信号の波形の立ち上が
り部分の前段にはプレシュートを、後段にはオーバーシ
ュートを、立ち下がり部分の前段にはプレシュートを、
後段にはアンダーシュートを付加することができ、入力
信号を高品位に整形することができるので、入力信号が
小振幅のときの誤動作及び小面積信号時のときの色消え
を無くすことができる。第２発明に係る波形応答改善回
路によれば、立ち上がり／立ち下がりの最も急峻な出力
波形を得ることができる。第３発明に係る波形応答改善
回路によれば、遅延手段の各遅延時間を簡単に任意に変
更することができる。

【図面の簡単な説明】

【図１】第１発明に係る波形応答改善回路の１実施例を
示すブロック図である。

【図２】図１に示す最大値選択回路の構成例を示す回路
図である。

【図３】図１に示す最小値選択回路の構成例を示す回路
図である。

【図４】図１に示す中間値選択回路の構成例を示すブロ
ック図である。

【図５】図１に示す中間値選択回路の他の構成例を示す
ブロック図である。

【図６】第１発明に係る波形応答改善回路の各部の波形
を示すタイミングチャートである。

【図７】第１発明に係る波形応答改善回路の各部の波形
を示すタイミングチャートである。

【図８】第１発明に係る波形応答改善回路の各部の波形
を示すタイミングチャートである。

【図９】第１発明に係る波形応答改善回路の各部の波形
を示すタイミングチャートである。

【図１０】第３発明に係る波形応答改善回路の第１の遅
延回路と第２の遅延回路と第３の遅延回路と第４の遅延
回路と調整制御回路との構成例を示すブロック図であ
る。

【図１１】従来の波形応答改善回路の一例を示すブロッ
ク図である。

【図１２】絶対値回路の構成例を示す回路図である。

【図１３】従来の波形応答改善回路の各部の波形を示す
タイミングチャートである。

【図１４】従来の波形応答改善回路の各部の波形を示す
タイミングチャートである。

【図１５】本発明に係る波形応答改善回路のシミュレー
ション結果の入力波形図である。

【図１６】本発明に係る波形応答改善回路のシミュレー
ション結果の出力波形図である。

【符号の説明】

２，３，４，５遅延回路６，７，１２，１３減算回路８，１６加算回路９最大値選択回路１０最小値選択回路１１，１５振幅調整回路１４中間値選択回路３２調整制御手段Ｄ１，Ｄ２，Ｄ３，Ｄ４所定時間（遅延時間）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217

Claims

(57)【特許請求の範囲】

【請求項１】映像信号を入力し、その遅延信号を使用
して該映像信号の波形を改善する波形応答改善回路にお
いて、入力信号を順次第１、第２、第３、第４の各時間遅延さ
せる第１、第２、第３、第４の各遅延手段と、第２の遅
延手段の出力信号から前記入力信号を減算する第１の減
算手段と、第２の遅延手段の出力信号から第４の遅延手
段の出力信号を減算する第２の減算手段と、第１、第２
の各減算手段の各出力信号を加算する第１の加算手段
と、第１の加算手段の出力信号の振幅を調整する第１の
振幅調整手段と、第１、第２、第３の各遅延手段の各出
力信号からその最大値を選択する最大値選択手段と、第
１、第２、第３の各遅延手段の各出力信号からその最小
値を選択する最小値選択手段と、最大値選択手段の出力
信号から第２の遅延手段の出力信号を減算する第３の減
算手段と、最小値選択手段の出力信号から第２の遅延手
段の出力信号を減算する第４の減算手段と、第１の振幅
調整手段と第３、第４の減算手段の各出力信号からその
中間値を選択する中間値選択手段と、中間値選択手段の
出力信号の振幅を調整する第２の振幅調整手段と、第２
の振幅調整手段と第２の遅延手段の各出力信号を加算し
て、改善された映像信号として出力する第２の加算手段
とを備えることを特徴とする波形応答改善回路。
【請求項２】第１の時間と第４の時間とが等しく、ま
た、第２の時間と第３の時間とが等しいことを特徴とす
る請求項１記載の波形応答改善回路。
【請求項３】第１の時間及び第２の時間の和と、第３
の時間及び第４の時間の和とが等しく、第２の時間と第
３の時間とが等しく設定されており、第１〜４の時間の
何れか１つが設定されるとき、第１〜４の全時間を設定
する調整制御手段を備えることを特徴とする請求項２記
載の波形応答改善回路。