DE4447364C2 - Schaltungsanordnung zur Verbesserung der Signalform eines Bildsignals - Google Patents
Schaltungsanordnung zur Verbesserung der Signalform eines BildsignalsInfo
- Publication number
- DE4447364C2 DE4447364C2 DE4447364A DE4447364A DE4447364C2 DE 4447364 C2 DE4447364 C2 DE 4447364C2 DE 4447364 A DE4447364 A DE 4447364A DE 4447364 A DE4447364 A DE 4447364A DE 4447364 C2 DE4447364 C2 DE 4447364C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output signal
- circuit
- delay
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur
Verbesserung der Signalform eines Bildsignals
durch Korrektur seiner Wellenform, die in einer Bild
signalverarbeitung eines Videobandrecorders oder der
gleichen verwendet wird.
Fig. 1 zeigt ein Blockschaltbild, in dem ein Beispiel
eines Schaltkreises zur Signalformkorrektur
bzw. -verbesserung dargestellt ist, der beispielswei
se in der japanischen Offenlegungsschrift Nr.
63-292776 (1988) offenbart ist. Ein in einen Eingangs
anschluß 33n gegebenes Eingangssignal wird in einem
ersten Verzögerungskreis 33 um eine feste Zeit D
verzögert und wird dann in einem zweiten Verzöge
rungskreis 34 um die gleiche feste Zeit D verzögert.
In einem Subtrahierkreis 35 wird das Eingangssignal
von einem Ausgangssignal des ersten Verzögerungs
kreises 33 subtrahiert und ein Absolutwert des
resultierenden Signals wird
durch einen Absolutwertkreis 37 erhalten. In einem
Subtrahierkreis 36 wird in ähnlicher Weise das Aus
gangssignal des zweiten Verzögerungskreises 34 von
dem Ausgangssignal des ersten Verzögerungskreises 33
abgezogen und ein Absolutwert des resultierenden Si
gnals wird durch einen Absolutwertkreis 38 erhalten.
Ein Ausgangssignal 37a des Absolutwertkreises 37 und
ein Ausgangssignal 38a des Absolutwertkreises 38 wer
den miteinander in einem Komparator 38 verglichen.
Auf der Grundlage des Vergleichsergebnisses wird ein
Umschalter 40 so gesteuert, daß das Eingangssignal
(Anschluß a), das Ausgangssignal des ersten Verzöge
rungskreises 33 (Anschluß b) oder das Ausgangssignal
des zweiten Verzögerungskreises 34 (Anschluß c) aus
gewählt wird und das ausgewählte Signal wird an einem
Ausgangsanschluß 41 ausgegeben.
Fig. 2 ist eine schaltungsgemäße Ausgestaltung der
Absolutwertkreise 37 und 38 nach Fig. 1. Die Kollek
toren der Transistoren 55 und 57 sind jeweils über
Widerstände R1 an eine Spannungsversorgung 54 und 56
geschaltet und die Emitter der Transistoren 55 und 57
sind über Widerstände R2 mit einer Konstantstromquel
le 62 verbunden, wobei ein Differenzverstärkerkreis
gebildet wird. Eine konstante Spannung von einer Kon
stantspannungsquelle 61 wird der Basis des Transi
stors 57 und einer Eingangsspannung A der Basis des
Transistors 55 zugeführt.
Die Kollektoren der Transistoren 59 und 60 sind mit
einer Spannungsquelle 58 und die Emitter der Transi
storen 59 und 60 sind mit einer Konstantstromquelle
63 verbunden, wodurch sie einen Emitterfolgerkreis
bilden. Ein Ausgangssignal des oben erwähnten Diffe
renzverstärkerkreises wird den Basisanschlüssen der
Transistoren 59 und 60 zugeführt. Insbesondere wird
ein nichtinvertiertes Signal der Eingangsspannung A
der Basis des Transistors 59 und ein invertiertes
Signal der Eingangsspannung A der Basis des Transi
stors 60 zugeführt.
Wenn die Eingangsspannung A positiv ist, wird daher
ein positives nichtinvertiertes Signal der Eingangs
spannung A der Basis des Transistors 59 zugeführt und
ein negatives invertiertes Signal der Eingangsspan
nung A der Basis des Transistors 60, wodurch nur der
Transistor 59, dem eine höhere Spannung zugeführt
wird, eingeschaltet wird und das positive nichtinver
tierte Signal der Eingangsspannung A wird von dem
Emitter geliefert. Wenn dagegen die Eingangsspannung
A negativ ist, wird ein negatives nichtinvertiertes
Signal der Eingangsspannung A der Basis des Transi
stors 59 zugeführt und ein positives invertiertes
Signal der Eingangsspannung A wird an die Basis des
Transistors 60 geliefert, wodurch nur der Transistor
60, dem eine höhere Spannung geliefert wird, einge
schaltet wird und das positive invertierte Signal der
Eingangsspannung A wird vom Emitter ausgegeben. Un
abhängig von der Polarität der Eingangsspannung A
wird folglich der absolute Wert der Eingangsspannung
A ausgegeben.
Die Betriebsweise der Schaltungsanordnung zur
Signalformverbesserung nach dem Stand der Technik
wird im folgenden beschrieben.
Wenn das Ausgangssignal des ersten Verzögerungskrei
ses 33 mit f(t) bezeichnet wird, kann das Eingangs
signal an dem Eingangsanschluß 33n durch f(t - D)
ausgedrückt werden und das Ausgangssignal des zweiten
Verzögerungskreises 34 durch f(t + D). Die Fig.
3(a), 3(b) und 3(c) zeigen Zeitdiagramme der relati
ven Lagebeziehungen dieser Signalbeispiele. Die Si
gnale f(t - D), f(t) und f(t + D) werden in diesem
Beispiel durch die feste Zeit D verschoben.
Der Subtrahierkreis 35 berechnet jedesmal [Amplitude
des Signals f(t)) - [Amplitude des Signals f(t + D)]
und der Absolutwertkreis 37 gibt das Signal 37a (Fig.
3(d)) aus, das den Absolutwert des Berechnungsergeb
nisses angibt. In ähnlicher Weise berechnet der Sub
trahierkreis 36 jedesmal [Amplitude des Signals
f(t)] - [Amplitude des Signals f(t - D)] und der Absolut
wertkreis 38 liefert das Signal 38a (Fig. 3(e)), das
den Absolutwert des Berechnungsergebnisses angibt.
Der Komparator 39 vergleicht das Absolutwertsignal
37a mit dem Absolutwertsignal 38a. Wie in einer
Schaltoperation nach Fig. 3(f) gezeigt wird, wird der
Umschalter 40 auf den Anschluß a geschaltet, wenn das
Signal 37a kleiner als das Signal 38a (37a < 38a)
ist, so daß das Signal f(t - D) ausgegeben wird, wei
terhin wird der Umschalter 40 auf den Anschluß b ge
schaltet, wenn das Signal 37a gleich dem Signal 38a
(37a = 38a) ist, so daß das Signal f(t) ausgegeben
wird und der Umschalter 40 schaltet auf den Anschluß
c, wenn das Signal 37a größer als das Signal 38a ist
(37a < 38a), so daß das Signal f(t + D) ausgegeben
wird.
Als Ergebnis wird das in Fig. 3(g) dargestellte Si
gnal g(t) von dem Ausgangsanschluß 41 ausgegeben. Das
Signal g(t) weist eine Wellenform auf, die durch Kor
rigieren des Farbsignals f(t) mit einem langsamen
(leichten) Anstieg in eine Wellenform mit einem
schnellen (steilen) Anstieg erhalten wird. Daher wird
bei dem Anstieg des Farbsignals die Anstiegszeit ver
kürzt, und beim Abfall des Farbsignals wird die Ab
fallzeit verkürzt.
Bei der Schaltungsanordnung zur Wellenformkorrektur
nach dem Stand der Technik tritt kein Problem auf,
wenn die Amplitude des Eingangssignals ausreichend
groß ist. Wenn die Amplitude des Eingangssignals
klein ist und niedriger als die Schwellenspannungen
des Komparators und des Umschalters, kann die Schal
tungsanordnung jedoch falsch arbeiten. In dem Fall,
daß eine Fläche (Fläche = Amplitude × Zeit) des Ein
gangssignals klein ist, kann beispielsweise das Ein
gangssignal f(t) nach Fig. 4(b) in ein Signal g(t)
nach Fig. 3(g) geändert werden, wodurch eine Verfär
bung bzw. Entfärbung bewirkt wird. Bei dem Stand der
Technik kann somit die Schaltungsanordnung nicht im
mer normal arbeiten und nicht ausreichend ihre Funk
tion erfüllen.
Aus der EP 0 558 017 A2 ist eine Vorrichtung zur Kontur
korrektur bekannt, die eine Mehrzahl von in Reihe
geschalteten Verzögerungskreisen aufweist. Jeweils
ein mit den Ausgängen der Verzögerungskreise verbun
dener Maximalwert- und Minimalwertberechner bestimmt
den Minimal- und Maximalwert, von denen über einen
Mittelwertbildner der Mittelwert gebildet wird. Ein
Subtrahierer subtrahiert den Mittelwert vom Videoein
gangssignal und das Subtrahiererausgangssignal wird nach Steuerung seines Verstärkungs
faktors zu dem Videoeingangssignal addiert.
Dadurch werden Über- und Unterschwingungen korri
giert.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Schaltungsanordnung zur Verbesserung der Signalform
eines Bildsignals durch Korrektur seiner Wel
lenform zu schaffen, die einwandfrei arbeitet, selbst
wenn ein Eingangsbildsignal eine kleine Amplitude
aufweist, und weiterhin soll eine Verfärbung bzw.
Entfärbung verhindert werden, selbst wenn ein Ein
gangsbildsignal eine kleine Amplituden-Zeit-Fläche
aufweist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale
des Hauptanspruchs gelöst.
Nach einem ersten Ausführungsbeispiel der Erfindung
umfaßt die Schaltungsanordnung zur Verbesserung der Signalform
eines Bildsignals: erste, zweite, dritte und
vierte Verzögerungsvorrichtungen zum aufeinanderfol
genden Verzögern eines eingegebenen Bildsignals durch
jeweils eine erste, zweite, dritte und vierte Zeit,
Mittel zum Erhalten eines invertierten Signals eines
Signals, das den Anstieg/Abfall einer Änderung in dem
Bereich einschließlich eines Eingangssignals der
zweiten Verzögerungsvorrichtung angibt, eine erste
Amplitudeneinstellvorrichtung zum Einstellen der Am
plitude des invertierten Signals des den Anstieg/Ab
fall der Änderung angebenden Signals, eine Maximal
wert-Auswahlvorrichtung zum Auswählen des Maximalwer
tes aus den Ausgangssignalen der ersten, zweiten und
dritten Verzögerungsvorrichtung, eine
Minimalwert-Auswahlvorrichtung zum Auswählen des Minimalwertes
aus den Ausgangssignalen der ersten, zweiten und
dritten Verzögerungsvorrichtung, eine dritte Subtra
hiervorrichtung zum Subtrahieren des Ausgangssignals
der zweiten Verzögerungsvorrichtung von einem Aus
gangssignal der Maximalwert-Auswahlvorrichtung, eine
vierte Subtrahiervorrichtung zum Subtrahieren des
Ausgangssignals der zweiten Verzögerungsvorrichtung
von dem Ausgangssignal der Minimalwert-Auswahlvor
richtung, eine Zwischenwert-Auswahlvorrichtung zum
Auswählen des Zwischenwertes aus den Ausgangssignalen
der ersten Amplitudeneinstellvorrichtung und der
dritten und vierten Subtrahiervorrichtung, eine zwei
te Amplitudeneinstellvorrichtung zum Einstellen der
Amplitude eines Ausgangssignals der Zwischenwert-Aus
wahlvorrichtung und eine zweite Addiervorrichtung zum
Addieren eines Ausgangssignals der zweiten Amplitu
deneinstellvorrichtung und der zweiten Verzögerungs
vorrichtung und zum Ausgeben des resultierenden Si
gnals als ein verbessertes Bildsignal.
Entsprechend einem zweiten Ausführungsbeispiel der
Erfindung ist zusätzlich zu dem ersten Ausführungs
beispiel die erste Zeit gleich der vierten Zeit und
die zweite Zeit gleich der dritten Zeit der Verzöge
rungsvorrichtungen.
Entsprechend einem dritten Ausführungsbeispiel ist
zusätzlich zu den Merkmalen des zweiten Ausführungs
beispiels die Summe der ersten Zeit und der zweiten
Zeit gleich der Summe der dritten Zeit und der vier
ten Zeit und die zweite Zeit ist gleich der dritten
Zeit und die Schaltungsanordnung umfaßt weiterhin
Einstellsteuermittel zum Setzen alle der ersten bis
vierten Zeiten, wenn eine der ersten bis vierten Zei
ten gesetzt ist.
Bei dem ersten Ausführungsbeispiel der Schaltungsan
ordnung zum Verbessern der Signalform nach
der Erfindung subtrahiert die erste Subtrahiervor
richtung das Eingangssignal von dem Ausgangssignal
der zweiten Verzögerungsvorrichtung, um eine Änderung
aus dem Ausgangssignal der zweiten Verzögerungsvor
richtung zu dem Eingangssignal zu erhalten. In ähn
licher Weise subtrahiert die zweite Subtrahiervor
richtung das Ausgangssignal der vierten Verzögerungs
vorrichtung von dem Ausgangssignal der zweiten Ver
zögerungsvorrichtung, um ein invertiertes Signal ei
ner Änderung des Ausgangssignals der vierten Verzöge
rungsvorrichtung zu dem Ausgangssignal der zweiten
Verzögerungsvorrichtung zu erhalten. Eine erste Ad
diervorrichtung addiert dann das Ausgangssignal der
ersten Subtrahiervorrichtung und das Ausgangssignal
der zweiten Subtrahiervorrichtung, um ein invertier
tes Signal eines Signals zu erhalten, das einen An
stieg/Abfall einer Änderung in dem Bereich ein
schließlich eines Ausgangssignals der zweiten Verzö
gerungsvorrichtung angibt. Die erste Amplitudenein
stellvorrichtung stellt die Amplitude des invertier
ten Signals des den Anstieg/Abfall der Änderung ange
benden Signals ein.
Andererseits subtrahiert die dritte Subtrahiervor
richtung das Ausgangssignal der zweiten Verzögerungs
vorrichtung von dem Maximalwert der Ausgangssignale
aus der ersten, zweiten und dritten Verzögerungsvor
richtung und gibt ein positives oder 0 Signal aus.
In ähnlicher Weise subtrahiert die vierte Subtrahier
vorrichtung das Ausgangssignal der zweiten Verzöge
rungsvorrichtung von dem Minimalwert der Ausgangssi
gnale aus der ersten, zweiten und dritten Verzöge
rungsvorrichtung und gibt ein negatives oder 0 Signal
ab.
Danach wählt die Zwischenwert-Auswahlvorrichtung den
Zwischenwert aus den Ausgangssignalen der ersten Am
plitudeneinstellvorrichtung, der dritten Subtrahier
vorrichtung und der vierten Subtrahiervorrichtung
aus, wobei ein positives Signal gewählt wird, wenn
die Signalwellenform in dem oben erwähnten Bereich
nach oben konvex ist, ein negatives Signal, wenn die
Signalwellenform nach unten konvex ist und ein 0 Si
gnal in den anderen Fällen. Die zweite Amplitudenein
stellvorrichtung paßt die Amplitude des ausgewählten
Zwischenwertsignals an und liefert das eingestellte
Signal an den zweiten Addierkreis.
Der zweite Addierkreis addiert das Ausgangssignal der
zweiten Amplitudeneinstellvorrichtung und das der
zweiten Verzögerungsvorrichtung, wenn die Signalwel
lenform in dem oben erwähnten Bereich nach oben kon
vex ist, subtrahiert den Absolutwert des Ausgangssi
gnals der zweiten Amplitudeneinstellvorrichtung von
dem Ausgangssignal der zweiten Verzögerungsvorrich
tung, wenn die Signalwellenform in dem oben erwähnten
Bereich nach unten konvex ist, und liefert das Aus
gangssignal der zweiten Verzögerungsvorrichtung, wie
es in den anderen Fällen ist, als ein verbessertes
Bildsignal.
Entsprechend dem zweiten Ausführungsbeispiel der
Schaltungsanordnung zur Verbesse
rung der Signalform wird die erste Zeit gleich der vierten Zeit und
die zweite Zeit gleich der dritten Zeit gesetzt, so
daß die Wellenformen der Anstiegs- und Abfallkanten
der Ausgangssignale der Maximalwert-Auswahlvorrich
tung und der Minimalwert-Auswahlvorrichtung spiegel
symmetrisch sind.
Entsprechend dem dritten Ausführungsbeispiel der Er
findung werden, wenn eine der ersten bis vierten Zei
ten eingestellt wird, von der Einstellsteuervorrich
tung alle Zeiten eingestellt, wobei die Summe der
ersten Zeit und zweiten Zeit gleich der der dritten
Zeit und vierten Zeit gesetzt wird und die zweite
Zeit gleich der dritten Zeit.
Ausführungsbeispiele der Erfindung sind in der Zeich
nung dargestellt und werden in der nachfolgenden Be
schreibung näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines Beispiels
einer Schaltungsanordnung zur Wellen
formkorrektur nach dem
Stand der Technik;
Fig. 2 eine schaltungsgemäße Ausgestaltung
eines Absolutwertkreises, der bei dem
Stand der Technik und der Erfindung
verwendet wird;
Fig. 3 eine Zeitdarstellung mit den Wellen
formen jedes Bereichs der Schaltungs
anordnung nach dem Stand der Technik;
Fig. 4 eine Zeitdarstellung von Wellenformen
jedes Teils der Schaltungsanordnung
nach dem Stand der Technik;
Fig. 5 ein Blockschaltbild eines ersten Aus
führungsbeispiels der Schaltungsanord
nung zur Verbesse
rung der Signalform nach der Erfindung;
Fig. 6 eine schaltungsgemäße Ausgestaltung
eines Maximalwert-Auswahlkreises nach
Fig. 5;
Fig. 7 eine schaltungsgemäße Ausgestaltung
eines Minimalwert-Auswahlkreises nach
Fig. 5;
Fig. 8 ein Blockschaltbild eines Zwischen
wert-Auswahlkreises entsprechend Fig.
5;
Fig. 9 ein Blockschaltbild eines anderen Aus
führungsbeispiels des Zwischenwert-Auswahlkreises
nach Fig. 5;
Fig. 10 eine zeitliche Darstellung von Wellen
formen jedes Teils der erfindungsgemä
ßen Schaltungsanordnung nach dem er
sten Ausführungsbeispiel;
Fig. 11 eine zeitliche Darstellung der Wellen
formen jedes Teils der Schaltungsan
ordnung der Erfindung nach dem ersten
Ausführungsbeispiel;
Fig. 12 eine Zeitdarstellung der Wellenformen
jedes Teils der erfindungsgemäßen
Schaltungsanordnung nach dem ersten
Ausführungsbeispiel;
Fig. 13 eine Zeitdarstellung der Wellenformen
jedes Teils der Schaltungsanordnung
nach dem ersten Ausführungsbeispiel
der Erfindung;
Fig. 14 eine Wellenformdarstellung der Ein
gangssignale, die Ergebnisse einer
Simulation einer Schaltungsanordnung
nach der Erfindung sind;
Fig. 15 eine Wellenformdarstellung von Aus
gangssignalen, die Ergebnisse einer
Simulation einer Schaltungsanordnung
nach der Erfindung sind; und
Fig. 16 ein Blockschaltbild eines Beispiels
eines ersten, zweiten, dritten und
vierten Verzögerungsschaltkreises und
eines Einstellsteuerkreises nach einem
dritten Ausführungsbeispiel der Erfin
dung.
In Fig. 5 ist ein Blockschaltbild eines Ausführungs
beispiels des Schaltkreises zur Verbesserung der Signalform
des Bildsignals nach der vorliegenden
Erfindung. Ein Eingangssignal, das ein über den Ein
gangsanschluß IN eingegebenes Bildsignal ist, wird in
einem ersten Verzögerungskreis 2 um eine erste Zeit
D1 verzögert und dann in einem zweiten Verzögerungs
kreis 3 um eine zweite Zeit D2 weiter verzögert. Dar
über hinaus wird das Signal nacheinander in einem
dritten Verzögerungskreis 4 um eine dritte Zeit D3
und in einem vierten Verzögerungskreis 5 um eine
vierte Zeit D4 verzögert.
Zum gleichen Zeitpunkt subtrahiert ein Subtrahier
kreis 6 das Eingangssignal 1a von einem Ausgangssi
gnal 3a des zweiten Verzögerungskreises, ein zweiter
Subtrahierkreis subtrahiert ein Ausgangssignal 5a des
vierten Verzögerungskreises 5 von dem Ausgangssignal
3a des zweiten Verzögerungskreises 3, ein erster Ad
dierer 8 addiert ein Ausgangssignal 6a des ersten
Subtrahierkreises 6 und ein Ausgangssignal 7a des
zweiten Subtrahierkreises 7 und ein erster Schalt
kreis zum Einstellen der Amplitude 11 liefert ein
Ausgangssignal 11a, das durch Multiplikation der Am
plitude eines Ausgangssignals 8a des ersten Addierers
8 mit einer willkürlichen Konstanten K1 erhalten
wird.
Ein Maximal-Auswahlkreis 9 gibt den Maximalwert aus
den Ausgangssignalen 2a, 3a und 4a des ersten, zwei
ten und dritten Verzögerungskreises 2, 3, 4 aus. Ein
dritter Subtrahierkreis 12 subtrahiert das Ausgangs
signal 3a des zweiten Verzögerungskreises 3 von dem
Maximalwert. Ein Minimalwert-Auswahlkreis 10 gibt den
Minimalwert der Ausgangssignale 2a, 3a und 4a des
ersten, zweiten und dritten Verzögerungskreises 2, 3,
4 aus. Ein vierter Subtrahierkreis subtrahiert das
Ausgangssignal 3a des zweiten Verzögerungskreises 3
von dem Minimalwert.
Ein Zwischenwert-Auswahlkreis 14 wählt den Zwischen
wert aus den Ausgangssignalen 11a, 12a und 13a des
ersten Schaltkreises 11 zum Einstellen der Amplitude,
des dritten Subtrahierkreises 12 und des vierten Sub
trahierkreises 13 aus. Ein zweiter Schaltkreis 15 zum
Einstellen der Amplitude liefert ein Ausgangssignal
15a, das durch Multiplizieren der Amplitude des Zwi
schenwertsignals 14a mit einer willkürlichen Konstan
te K2 erhalten wird. Ein zweiter Addierer 16 liefert
ein Ausgangssignal 16a, das durch Addieren des Aus
gangssignals 15a des zweiten Schaltkreises 15 zum
Einstellen der Amplitude und des Ausgangssignals 3a
des zweiten Verzögerungskreises 3 an einem Ausgangs
anschluß OUT erhalten wird.
Fig. 6 ist eine schaltungsgemäße Ausgestaltung eines
Maximalwert-Auswahlkreises 9 nach Fig. 5. Die Kollek
toren der NPN Transistoren 45, 46 und 47, deren Emit
ter miteinander verbunden sind, sind jeweils an Ener
giequellen 42, 43 und 44 geschaltet. Die miteinander
verbundenen Emitter sind mit einem Anschluß einer
Konstantstromquelle 48 verbunden, deren anderer An
schluß geerdet ist. Signalspannungen A, B und C, die
miteinander verglichen werden sollen, werden jeweils
der Basis der Transistoren 45, 46 und 47 zugeführt.
Von den Transistoren 45, 46, 47 wird derjenige einge
schaltet, dessen Basis die höchste Signalspannung
aufweist und die Maximalspannung wird den miteinander
verbundenen Emittern zugeführt. Die übrigen Transi
storen werden nicht eingeschaltet, da ihre Emitter
spannungen höher werden als die jeweiligen Basisspan
nungen. Als Ergebnis wird die Maximalspannung von den
gemeinsam verbundenen Emittern geliefert.
Fig. 7 ist eine schaltungsgemäße Ausgestaltung des
Minimalwert-Auswahlkreises 10 nach Fig. 5. Die Kol
lektoren der PNP Transistoren 51, 52 und 53, deren
Emitter miteinander verbunden sind, sind geerdet. Die
miteinander verbundenen Emitter sind an einen An
schluß einer Konstantstromquelle 50 angeschlossen,
dessen anderer Anschluß an eine Energiequelle 49 an
geschlossen ist. Die Signalspannungen A, B und C, die
miteinander verglichen werden sollen, werden jeweils
der Basis der Transistoren 51, 52 und 53 zugeführt.
Von diesen Transistoren 51, 52, 53 wird derjenige
eingeschaltet, an dessen Basis die niedrigste Span
nung liegt und die minimale Spannung wird den gemein
sam verbundenen Emittern zugeführt. Die übrigen Tran
sistoren werden nicht eingeschaltet, da ihre Emitter
spannungen niedriger sind als die jeweiligen Basis
spannungen. Als Ergebnis wird die minimale Spannung
von den gemeinsam verbundenen Emittern abgegeben.
Fig. 8 ist ein Blockschaltbild des Aufbaus eines Zwi
schenwert-Auswahlkreises 14 nach Fig. 5.
Ein Absolutwertkreis 17 erhält ein Signal 17a des
Absolutwertes der Differenz zwischen dem Ausgangssi
gnal 11a des ersten Schaltkreises 11 zur Einstellung
der Amplitude und das Ausgangssignal 12a des dritten
Subtrahierkreises 12. Ein Absolutwertkreis 18 erhält
ein Signal 18a des Absolutwertes der Differenz zwi
schen dem Ausgangssignal 11a des ersten Schaltkreises
11 zum Einstellen der Amplitude und dem Ausgangssi
gnal 13a des vierten Subtrahierkreises 13. Ein Abso
lutwertkreis 19 erhält ein Signal 19a des Absolutwer
tes der Differenz zwischen dem Ausgangssignal 12a und
dem dritten Subtrahierkreis 13 und dem Ausgangssignal
13a des vierten Subtrahierkreises 13.
Als nächstes erhält ein Maximalwert-Auswahlkreis 20,
der in der gleichen Weise aufgebaut ist, wie der nach
Fig. 6, aber zwei Signaleingänge aufweist, ein Signal
20a entsprechend einem der Absolutwertsignale 18a und
19a, je nachdem welches größer ist. Ein
Maximalwert-Auswahlkreis 21 erhält ein Signal 21a entsprechend
einem der Absolutwertsignale 17a und 19a, je nachdem
welches größer ist. Ein Maximalwert-Auswahlkreis 22
erhält ein Signal 22a entsprechend einem der Absolut
wertsignale 17a und 18a, je nachdem welches größer
ist.
Ein Subtrahierkreis 23 erhält ein Signal 23a einer
Differenz zwischen dem Absolutwertsignal 17a und dem
Signal 20a, ein Subtrahierkreis 24 erhält ein Signal
24a einer Differenz zwischen dem Absolutwertsignal
18a und dem Signal 21a und ein Subtrahierkreis 25
erhält ein Signal 25a einer Differenz zwischen dem
Absolutwertsignal 19a und dem Signal 22a.
Ein Komparator 26 schaltet einen Umschalter 27 auf
einen Anschluß a, der das Signal 11a ausgibt, wenn
das Signal 23a positiv ist, auf einen Anschluß b, um
das Signal 12a auszugeben, wenn das Signal 24a posi
tiv ist und auf einen Anschluß c, um das Signal 13a
abzugeben, wenn das Signal 25a positiv ist. Als Er
gebnis wird das Signal 14a als Zwischenwert zwischen
den Signalen 11a, 12a und 13a ausgewählt.
Die Absolutwertkreise 17, 18 und 19 nach Fig. 8 ent
sprechen in ihrem Aufbau dem des Schaltkreises nach
dem Stand der Technik nach Fig. 2. Die Kollektoren
der Transistoren 55 und 57 sind jeweils über Wider
stände R1 an Energiequellen 54 und 56 geschaltet, und
die Emitter der Transistoren 55 und 57 sind über Wi
derstände R2 mit einer Konstantstromquelle 62 verbun
den, wodurch ein Differenzverstärkerkreis gebildet
wird. Eine konstante Spannung von einer Konstantspan
nungsquelle 61 wird der Basis des Transistors 57 und
einer Eingangsspannung A der Basis des Transistors 55
zugeführt.
Die Kollektoren der Transistoren 59 und 60 sind mit
einer Energiequelle 58 und die Emitter der Transisto
ren 59 und 60 mit einer Konstantstromquelle 63 ver
bunden, wodurch sie einen Emitterfolger bilden. Das
Ausgangssignal des oben erwähnten Differenzverstär
kerkreises wird den Basisanschlüssen der Transistoren
59 und 60 zugeführt. Genauer gesagt, wird ein nicht
invertierendes Signal der Eingangsspannung A der Ba
sis des Transistors 59 und ein invertiertes Signal
der Eingangsspannung A der Basis des Transistors 60
zugeführt.
Wenn die Eingangsspannung A positiv ist, wird daher
ein positives nichtinvertiertes Signal der Eingangs
spannung der Basis des Transistors 59 und ein negati
ves invertiertes Signal der Eingangsspannung A der
Basis des Transistors 60 zugeführt, wodurch nur der
Transistor 59, dem eine höhere Spannung zugeführt
wird, eingeschaltet wird, und das positive nichtin
vertierte Signal der Eingangsspannung A wird vom
Emitter abgegeben. Wenn dagegen die Eingangsspannung
A negativ ist, wird ein negatives nichtinvertiertes
Signal der Eingangsspannung A der Basis des Transi
stors 59 und ein positives invertiertes Signal der
Eingangsspannung A der Basis des Transistors 60 zu
geführt, wodurch nur der Transistor 60, dem eine hö
here Spannung zugeführt wird, eingeschaltet wird und
das positive invertierte Signal der Eingangsspannung
A wird vom Emitter abgegeben. Unabhängig von der Po
larität des Eingangssignals A wird daher der absolute
Wert der Eingangsspannung A geliefert.
Fig. 9 ist ein Blockschaltbild einer anderen Ausfüh
rungsform eines Zwischenwert-Auswahlkreises 14 nach
Fig. 5, der sich von dem nach Fig. 8 unterscheidet.
Ein Addierer 30 liefert ein Signal 30a der Summe des
Ausgangssignals 11a des ersten Schaltkreises 11 zum
Einstellen der Amplitude, des Ausgangssignals 12a des
dritten Subtrahierkreises 12 und des Ausgangssignals
13a des vierten Subtrahierkreises 13. Ein Maximal
wert-Auswahlkreis 28, der in der gleichen Weise wie
der nach Fig. 6 aufgebaut ist, liefert ein Maximal
wertsignal 28a und ein Minimalwert-Auswahlkreis 29,
der in der gleichen Weise wie der nach Fig. 7 aufge
baut ist, liefert ein Minimalwertsignal 29a.
Ein Subtrahierkreis 31 subtrahiert dann das Maximal
wertsignal 28a und das Minimalwertsignal 29a von dem
Summensignal 30a und gibt ein Signal 14a des Zwi
schenwertes der Signale 11a, 12a und 13a aus.
Im folgenden wird die Betriebsweise des
Signalform-Verbesserungskreises entsprechend diesem
Ausführungsbeispiel unter Bezugnahme auf die Fig.
10, 11 (im Falle eines großen Signals) und Fig. 12
und 13 (im Falle eines kleinen Signals) beschrieben,
die die Wellenformen von verschiedenen Bereichen zei
gen.
Ein Eingangssignal 1a (Fig. 10(a) und Fig. 12(a)),
das ein an dem Eingangsanschluß IN empfangenes Bild
signal ist, wird in dem ersten Verzögerungskreis 2 um
die erste Zeit D1 verzögert und dann in dem zweiten
Verzögerungskreis um die zweite Zeit D2 weiter ver
zögert. Weiterhin wird das Signal sequentiell in dem
dritten Verzögerungskreis 4 um die dritte Zeit D3 und
in dem vierten Verzögerungskreis 5 um die vierte Zeit
D4 verzögert (Fig. 10(b) bis Fig. 10(e) und Fig.
12(b) bis Fig. 12(e)).
Zum gleichen Zeitpunkt subtrahiert der erste Subtra
hierkreis 6 das Eingangssignal 1a von dem Ausgangs
signal 3a des zweiten Verzögerungskreises 3, um das
Signal 6a zu erhalten (Fig. 10(f) und Fig. 12(f)).
Der zweite Subtrahierkreis 7 subtrahiert das Aus
gangssignal 5a des vierten Verzögerungskreises 5 von
dem Ausgangssignal 3a des zweiten Verzögerungskreises
3, um das Signal 7a zu erhalten (Fig. 10(g) und Fig.
12(g)). Der erste Addierer 8 addiert das Ausgangssi
gnal 6a des ersten Subtrahierkreises 6 und das Aus
gangssignal 7a des zweiten Subtrahierkreises 7 (Fig.
10(h) und Fig. 12(h)), um eine invertierte Wellenform
8a einer quadratischen Differenzwellenform des Aus
gangssignals 3a des zweiten Verzögerungskreises 3 zu
erhalten. Der erste Schaltkreis 11 zum Einstellen der
Amplitude liefert ein Ausgangssignal 11a (Fig. 11(e)
und Fig. 13(e)), das durch Multiplizieren der Ampli
tude des Ausgangssignals 8a (Fig. 10(h) und Fig.
12(h)) des ersten Addierers 8 mit der willkürlichen
Konstanten K1 erhalten wird.
Der Maximalwert-Auswahlkreis 9 gibt den Maximalwert
MAX{2a, 3a, 4a} der Ausgangssignale 2a, 3a und 4a des
ersten, zweiten und dritten Verzögerungskreises 2, 3
und 4 aus (Fig. 11(a) und Fig. 13(a)). Der dritte
Subtrahierkreis 12 liefert das Signal 12a, das durch
Subtrahieren des Ausgangssignals 3a des zweiten Ver
zögerungskreises 3 von dem Maximalwert (Fig. 11(c)
und Fig. 13(c)) erhalten wird. Der Minimalwert-Aus
wahlkreis 10 liefert den Minimalwert MIN{2a, 3a, 4a}
der Ausgangssignale 2a, 3a, 4a des ersten, zweiten
und dritten Verzögerungskreises 2, 3, 4 (Fig. 11(b)
und Fig. 13(b)). Der vierte Subtrahierkreis 13 lie
fert das Signal 13a, das durch Subtrahieren des Aus
gangssignals 3a des zweiten Verzögerungskreises 3 von
dem Minimalwert (Fig. 11(d) und Fig. 13(d)) erhalten
wird.
Der zwischenwert-Auswahlkreis 14 wählt den Zwischen
wert MID{11a, 12a, 13a} aus den Ausgangssignalen 11a,
12a und 13a des ersten Schaltkreises zum Einstellen
der Amplitude 11, des dritten Subtrahierkreises 12
und des vierten Subtrahierkreises 13 aus (Fig. 11(e)
und Fig. 13(e)). Der zweite Amplitudeneinstellkreis
15 liefert das Ausgangssignal 15a, das durch Multi
plizieren der Amplitude des Zwischenwertsignals 14a
mit einer willkürlichen Konstanten K2 erhalten wird.
Der zweite Addierer 16 liefert das Ausgangssignal
16a, das durch Addieren des Ausgangssignals 15a des
zweiten Amplitudeneinstellkreises 15 und des Aus
gangssignals 3a des zweiten Verzögerungskreises 3
erhalten wird (Fig. 11(f) und Fig. 13(f)), das an dem
Ausgangsanschluß OUT anliegt.
Das Ausgangssignal 8a des ersten Addierers 8 ist ein
invertiertes Signal, das den Anstieg/Abfall in der
Änderung des Bereichs einschließlich des Ausgangssi
gnals 3a des zweiten Verzögerungskreises 3 angibt,
und wenn "Zeit D1 + Zeit D2 = Zeit D3 + Zeit D4" und
"Zeit D1 + Zeit D2" unendlich klein ist, ist es ein
quadratisch differentielles Signal des Signals 3a.
Aus der Beziehung zwischen den Signalen 2a, 3a und 4a
ist das Ausgangssignal 12a des dritten Subtrahier
kreises 12 positiv oder 0 (der Fall, bei dem 3a in
der Nähe des maximalen Bereichs existiert und der
Maximalwert unter den Signalen 2a, 3a und 4a ist) und
das Ausgangssignal 13a des vierten Subtrahierkreises
ist negativ oder 0 (im Fall, bei dem 3a in der Nähe
des Minimalbereiches existiert und der Minimalwert
unter den Signalen 2a, 3a und 4a ist).
Wenn durch geeignetes Einstellen der Verzögerungszei
ten D1 bis D4 die Signalform eine ansteigende Wellen
form in nach oben konvexer Weise ist (die Änderung
wird in negativer und positiver Richtung verringert)
in dem Bereich einschließlich des Ausgangssignals 3a
des zweiten Verzögerungskreises 3, dann ist das Si
gnal 8a (11a) positiv, das Signal 12a positiv und das
Signal 13a negativ, wodurch das Zwischenwertsignal
der drei Signale positiv ist. Wenn die Signalform
eine ansteigende Wellenform in nach unten konvexer
Weise (downward convex) ist (die Änderung erhöht sich
in positiver und negativer Richtung), dann ist das
Signal 8a (11a) negativ, das Signal 12a positiv und
das Signal 13a negativ, wodurch das Zwischenwertsi
gnal der drei Signale negativ ist.
Wenn die Signalform eine fallende Wellenform in nach
oben konvexer Weise in dem Bereich einschließlich des
Ausgangssignals 3a ist, dann ist das Signal 8a (11a)
positiv, das Signal 12a positiv und das Signal 13a
negativ, wodurch das Zwischenwertsignal der drei Si
gnale positiv ist. Wenn die Signalform eine fallende
Wellenform in nach unten konvexer Weise wird, ist das
Signal 8a (11a) negativ, das Signal 12a positiv und
das Signal 13a negativ, wodurch das Zwischenwertsi
gnal der drei Signale negativ ist.
Wenn dagegen das Ausgangssignal 3a in der Nähe des
Maximalpunktes der Signalwellenform liegt, ist das
Signal 8a (11a) positiv, das Signal 12a 0 (das Aus
gangssignal 3a ist ein Maximalwertsignal) und das
Signal 13a ist negativ, wodurch das Zwischenwertsi
gnal der drei Signale 0 ist. Wenn das Signal 3a in
der Nähe des Minimalpunktes der Signalwellenform
liegt, ist das Signal 8a (11a) negativ, das Signal
12a positiv und das Signal 13a 0 (das Ausgangssignal
3a ist ein Minimalwertsignal), wodurch das Zwischen
wertsignal der drei Signale 0 ist.
Wenn die Signalwellenform eine linear steigende Wel
lenform in dem Bereich einschließlich des Eingangs
signals 1a und der Signale 2a, 3a, 4a und 5a wird,
ist das Signal 8a (11a) 0, das Signal 12a positiv und
das Signal 13a negativ, wodurch das Zwischenwertsi
gnal der drei Signale 0 ist.
Wenn die Signalwellenform zu einer linear fallenden
Wellenform in einem ähnlichen Bereich wird, ist das
Signal 8a (11a) 0, das Signal 12a positiv und das
Signal 13a negativ, wodurch das Zwischensignal der
drei Signale 0 ist. Wenn die Signalwellenform eine
linear horizontale Wellenform in einem ähnlichen Be
reich wird, ist das Signal 8a (11a) 0, das Signal 12a
0 und das Signal 13a 0, wodurch das Zwischenwertsi
gnal der drei Signale 0 ist.
Wie aus dem oben Beschriebenen zu erkennen ist, ist
in dem Bereich einschließlich des Ausgangssignals 3a
des zweiten Verzögerungskreises 3 das Ausgangssignal
14a des Zwischenwert-Auswahlkreises 14 positiv, wenn
die Signalwellenform nach oben konvex ist, negativ,
wenn die Signalwellenform nach unten konvex ist (al
lerdings 0 in dem Maximal- und Minimalbereich). Wenn
die willkürliche Konstante K2 des zweiten Amplituden
einstellkreises 15 geeignet bestimmt wird, dann kann
das Signal 15a, das dem Ausgangssignal 3a des zweiten
Verzögerungskreises 3 hinzugefügt wird, die Uneben
heit des Ausgangssignals 3a bestärken. Das Ausgangs
signal 14a ist dagegen in dem Falle 0, in dem das Si
gnal eine lineare Wellenform aufweist, wenn das Aus
gangssignal 3a in der Nähe des Maximal- oder Minimal
bereichs und in dem Bereich einschließlich des Ein
gangssignals 1a und der Ausgangssignale 2a, 3a, 4a
und 5a liegt. In einem Bereich, bei dem es nicht nö
tig ist, die Änderung zu betonen, läßt der zweite
Addierer 16 das Ausgangssignal des zweiten Verzöge
rungskreises 3 intakt.
Der Zeitpunkt, bei dem die Unebenheit der Signalwel
lenform betont wird, das heißt beim Steigen und Fal
len der Signalwellenform, kann durch Einstellen der
Verzögerungszeiten D1, D2, D3 und D4 gesteuert wer
den.
Die Fig. 14 und 15 sind Wellenformdarstellungen, die
die Ergebnisse einer aktuellen Simulation zeigen. Aus
diesen Figuren kann gesehen werden, daß, wenn die
Signale nach Fig. 14 eingegeben werden, der Anstieg
und Abfall der Ausgangssignale nach Fig. 15 steiler
gemacht wird.
In einem zweiten Ausführungsbeispiel ist der Aufbau
und die Betriebsweise ähnlich wie diejenigen in dem
ersten Ausführungsbeispiel mit der Ausnahme, daß die
Verzögerungszeit D1 des ersten Verzögerungskreises 2
gleich der Verzögerungszeit D4 des vierten Verzöge
rungskreises 5 ist und die Verzögerungszeit D2 des
zweiten Verzögerungskreises 3 gleich der Verzöge
rungszeit D3 des dritten Verzögerungskreises 4 ist.
In diesem Fall sind die Wellenformen der Ausgangssi
gnale 12a und 13a des dritten und vierten Subtrahier
kreises 12 und 13 spiegelsymmetrisch, wie in Fig.
11(c) und 11(d) und Fig. 13(c) und 13(d) gezeigt
wird. Die Beschreibung des weiteren Aufbaus bzw. der
Funktion wird daher weggelassen.
Fig. 16 ist ein Blockschaltbild des Aufbaus des er
sten Verzögerungskreises 2, des zweiten Verzögerungs
kreises 3, des dritten Verzögerungskreises 4, des
vierten Verzögerungskreises 5 und der Einstellsteuer
vorrichtung 32 nach einem dritten Ausführungsbeispiel
des Schaltkreises zur Signalformverbesserung
nach der vorliegenden Erfindung. Die Verzögerungszei
ten D1 bis D4 des ersten bis vierten Verzögerungs
kreises 2 bis 5 werden jeweils auf D1 = kτ, D2 =
(1 - k)τ, D3 = (1 - k)τ und D4 = kτ (0 < k < 1) ge
setzt. Wenn k durch die Einstellsteuervorrichtung 21
festgelegt wird, werden die Verzögerungszeiten D1 bis
D4 automatisch in der gleichen Weise wie im zweiten
Ausführungsbeispiel der Erfindung festgelegt. Der
andere Aufbau und die Funktion sind die gleichen wie
in dem ersten Ausführungsbeispiel und daher wird ihre
Beschreibung weggelassen.
Wie oben im Detail beschrieben wurde, kann in dem
ersten Ausführungsbeispiel des Schaltkreises zur
Signalformverbesserung nach der Erfindung die
Anstiegs- und Abfallzeiten einer Wellenform willkür
lich gesetzt werden. Darüber hinaus wird ein Vor
schwingen und ein Überschwingen jeweils der Vorder
seite und der Rückseite eines Anstiegbereiches eines
Ausgangssignals hinzugefügt und ein Vorschwingungen
und Unterschwingen werden jeweils der Vorderseite und
Rückseite eines Abfallbereiches eines Ausgangssignals
hinzugefügt, wodurch ein Eingangssignal entsprechend
einer hohen Qualität geformt werden kann. Daher wird
eine fehlerhafte Operation des Schaltkreises verhin
dert, selbst wenn das Eingangssignal eine kleine Am
plitude aufweist und es wird gleichfalls eine Verfär
bung verhindert, selbst wenn ein Eingangssignal eine
kleine Fläche aufweist.
Entsprechend dem zweiten Ausführungsbeispiel des
Schaltkreises zur Signalformverbesserung ist
es möglich, eine Ausgangswellenform mit der steilsten
Anstiegs-/Abfallkante zu erhalten.
Entsprechend einem dritten Ausführungsbeispiel der
Erfindung ist es möglich, willkürlich die Verzöge
rungszeiten der Verzögerungsvorrichtungen in einfa
cher Weise zu ändern.
Claims (3)
1. Schaltungsanordnung zur Verbesserung der
Signalform eines Bildsignals durch Korrek
tur seiner Wellenform unter Verwendung eines
Verzögerungssignals des Bildsignals mit
einer ersten Verzögerungsvorrichtung (2) zum
Ausgeben eines Signals (2a), das durch Verzöge
rung eines Eingangsbildsignals (IN) des Bildsi
gnals um eine erste Zeit (D1) erhalten wird;
einer zweiten Verzögerungsvorrichtung (3) zum Ausgeben eines Signals (3a), das durch Verzögern des Ausgangssignals (2a) der ersten Verzöge rungsvorrichtung (2) um eine zweite Zeit (D2) erhalten wird;
einer dritten Verzögerungsvorrichtung (4) zum Ausgeben eines Signals (4a), das durch Verzögern des Ausgangssignals (3a) der zweiten Verzöge rungsvorrichtung (3) um eine dritte Zeit (D3) erhalten wird;
einer vierten Verzögerungsvorrichtung (5) zum Ausgeben eines Signals (5a), das durch Verzögern des Ausgangssignals (4a) der dritten Verzöge rungsvorrichtung (4) um eine vierte Zeit (D4) erhalten wird;
einer ersten Subtrahiervorrichtung (6) zum Aus geben eines Signals (6a), das durch Subtrahieren des Eingangssignals (IN) von dem Ausgangssignal (3a) der zweiten Verzögerungsvorrichtung (3) erhalten wird;
einer zweiten Subtrahiervorrichtung (7) zum Aus geben eines Signals (7a), das durch Subtrahieren des Ausgangssignals der vierten Verzögerungsvor richtung (5) von dem Ausgangssignal (3a) der zweiten Verzögerungsvorrichtung (3) erhalten wird;
einer ersten Addiervorrichtung (8) zum Ausgeben eines Signals (8a), das durch Addieren des Aus gangssignals (6a) der ersten Subtrahiervorrich tung (6) und des Ausgangssignals (7a) der zwei ten Subtrahiervorrichtung (7) erhalten wird;
einer ersten Amplitudeneinstellvorrichtung (11) zum Ausgeben eines Signals (11a), das durch Ein stellen der Amplitude des Ausgangssignals (8a) der ersten Addiervorrichtung (8) erhalten wird;
einer Maximalwert-Auswahlvorrichtung (9) zum Auswählen eines Maximalwertes aus den Ausgangs signalen (2a, 3a, 4a) der ersten, zweiten und dritten Verzögerungsvorrichtung (2, 3, 4);
einer Minimalwert-Auswahlvorrichtung (10) zum Auswählen eines Minimalwertes aus den Ausgangs signalen (2a, 3a, 4a) der ersten, zweiten und dritten Verzögerungsvorrichtung (2, 3, 4);
einer dritten Subtrahiervorrichtung (12) zum Ausgeben eines Signals (12a), das durch Subtra hieren des Ausgangssignals (3a) der zweiten Ver zögerungsvorrichtung (3) von dem Ausgangssignal der Maximalwert-Auswahlvorrichtung (9) erhalten wird;
einer vierten Subtrahiervorrichtung (13) zum Ausgeben eines Signals (13a), das durch Subtra hieren des Ausgangssignals (3a) der zweiten Ver zögerungsvorrichtung (3) von dem Ausgangssignal der Minimalwert-Auswahlvorrichtung (10) erhalten wird;
einer Zwischenwert-Auswahlvorrichtung (14) zum Auswählen eines Zwischenwertes aus dem Ausgangs signal (11a) der ersten Amplitudeneinstellvor richtung (11), dem Ausgangssignal (12a) der dritten Subtrahiervorrichtung (12) und dem Aus gangssignal (13a) der vierten Subtrahiervorrich tung (13) und zum Ausgeben eines Signals (14a) als Zwischenwert;
einer zweiten Amplitudeneinstellvorrichtung (15) zum Ausgeben eines Signals (15a), das durch Ein stellen der Amplitude des Ausgangssignals (14a) der Zwischenwert-Auswahlvorrichtung (14) erhalten wird; und
einer zweiten Addiervorrichtung (16) zum Addie ren des Ausgangssignals (15a) der zweiten Ampli tudeneinstellvorrichtung (15) und des Ausgangs signals (3a) der zweiten Verzögerungsvorrichtung (3) und zum Ausgeben des resultierenden Signals als Ausgangssignal (OUT) des Bildsignals.
einer zweiten Verzögerungsvorrichtung (3) zum Ausgeben eines Signals (3a), das durch Verzögern des Ausgangssignals (2a) der ersten Verzöge rungsvorrichtung (2) um eine zweite Zeit (D2) erhalten wird;
einer dritten Verzögerungsvorrichtung (4) zum Ausgeben eines Signals (4a), das durch Verzögern des Ausgangssignals (3a) der zweiten Verzöge rungsvorrichtung (3) um eine dritte Zeit (D3) erhalten wird;
einer vierten Verzögerungsvorrichtung (5) zum Ausgeben eines Signals (5a), das durch Verzögern des Ausgangssignals (4a) der dritten Verzöge rungsvorrichtung (4) um eine vierte Zeit (D4) erhalten wird;
einer ersten Subtrahiervorrichtung (6) zum Aus geben eines Signals (6a), das durch Subtrahieren des Eingangssignals (IN) von dem Ausgangssignal (3a) der zweiten Verzögerungsvorrichtung (3) erhalten wird;
einer zweiten Subtrahiervorrichtung (7) zum Aus geben eines Signals (7a), das durch Subtrahieren des Ausgangssignals der vierten Verzögerungsvor richtung (5) von dem Ausgangssignal (3a) der zweiten Verzögerungsvorrichtung (3) erhalten wird;
einer ersten Addiervorrichtung (8) zum Ausgeben eines Signals (8a), das durch Addieren des Aus gangssignals (6a) der ersten Subtrahiervorrich tung (6) und des Ausgangssignals (7a) der zwei ten Subtrahiervorrichtung (7) erhalten wird;
einer ersten Amplitudeneinstellvorrichtung (11) zum Ausgeben eines Signals (11a), das durch Ein stellen der Amplitude des Ausgangssignals (8a) der ersten Addiervorrichtung (8) erhalten wird;
einer Maximalwert-Auswahlvorrichtung (9) zum Auswählen eines Maximalwertes aus den Ausgangs signalen (2a, 3a, 4a) der ersten, zweiten und dritten Verzögerungsvorrichtung (2, 3, 4);
einer Minimalwert-Auswahlvorrichtung (10) zum Auswählen eines Minimalwertes aus den Ausgangs signalen (2a, 3a, 4a) der ersten, zweiten und dritten Verzögerungsvorrichtung (2, 3, 4);
einer dritten Subtrahiervorrichtung (12) zum Ausgeben eines Signals (12a), das durch Subtra hieren des Ausgangssignals (3a) der zweiten Ver zögerungsvorrichtung (3) von dem Ausgangssignal der Maximalwert-Auswahlvorrichtung (9) erhalten wird;
einer vierten Subtrahiervorrichtung (13) zum Ausgeben eines Signals (13a), das durch Subtra hieren des Ausgangssignals (3a) der zweiten Ver zögerungsvorrichtung (3) von dem Ausgangssignal der Minimalwert-Auswahlvorrichtung (10) erhalten wird;
einer Zwischenwert-Auswahlvorrichtung (14) zum Auswählen eines Zwischenwertes aus dem Ausgangs signal (11a) der ersten Amplitudeneinstellvor richtung (11), dem Ausgangssignal (12a) der dritten Subtrahiervorrichtung (12) und dem Aus gangssignal (13a) der vierten Subtrahiervorrich tung (13) und zum Ausgeben eines Signals (14a) als Zwischenwert;
einer zweiten Amplitudeneinstellvorrichtung (15) zum Ausgeben eines Signals (15a), das durch Ein stellen der Amplitude des Ausgangssignals (14a) der Zwischenwert-Auswahlvorrichtung (14) erhalten wird; und
einer zweiten Addiervorrichtung (16) zum Addie ren des Ausgangssignals (15a) der zweiten Ampli tudeneinstellvorrichtung (15) und des Ausgangs signals (3a) der zweiten Verzögerungsvorrichtung (3) und zum Ausgeben des resultierenden Signals als Ausgangssignal (OUT) des Bildsignals.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die erste Zeit (D1) der er
sten Verzögerungsvorrichtung (2) gleich der
vierten Zeit (D4) der vierten Verzögerungsvor
richtung (5) und die zweite Zeit (D2) der zwei
ten Verzögerungsvorrichtung (3) gleich der drit
ten Zeit (D3) der dritten Verzögerungsvorrich
tung (4) ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet, daß die Summe der ersten Zeit
(D1) der ersten Verzögerungsvorrichtung (2) und
der zweiten Zeit (D2) der zweiten Verzögerungs
vorrichtung (3) gleich der Summe der dritten
Zeit (D3) der dritten Verzögerungsvorrichtung (4)
und der vierten Zeit (D4) der vierten Verzöge
rungsvorrichtung (5) ist, wobei die zweite Zeit
(D2) der zweiten Verzögerungsvorrichtung (3)
gleich der dritten Zeit (D3) der dritten Verzö
gerungsvorrichtung (4) ist, und daß eine Ein
stellsteuervorrichtung (32) vorgesehen ist, die,
wenn eine Zeit in einer der ersten, zweiten,
dritten und vierten Verzögerungsvorrichtung
(2, 3, 4, 5) gesetzt ist, eine Zeit in allen der
ersten, zweiten, dritten und vierten Verzöge
rungsvorrichtungen (2, 3, 4, 5) festlegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33074593A JP3284286B2 (ja) | 1993-12-27 | 1993-12-27 | 波形応答改善回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4447364A1 DE4447364A1 (de) | 1995-07-06 |
DE4447364C2 true DE4447364C2 (de) | 1997-04-30 |
Family
ID=18236084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4447364A Expired - Fee Related DE4447364C2 (de) | 1993-12-27 | 1994-12-21 | Schaltungsanordnung zur Verbesserung der Signalform eines Bildsignals |
Country Status (4)
Country | Link |
---|---|
US (1) | US5559563A (de) |
JP (1) | JP3284286B2 (de) |
DE (1) | DE4447364C2 (de) |
GB (1) | GB2285194B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0141782B1 (ko) * | 1994-09-10 | 1998-06-15 | 구자홍 | 영상선명화장치 |
JP3356201B2 (ja) * | 1996-04-12 | 2002-12-16 | ソニー株式会社 | ビデオカメラおよび輪郭強調装置 |
DE69727547T2 (de) * | 1996-08-26 | 2004-12-23 | Koninklijke Philips Electronics N.V. | Schärferegelung |
US6072538A (en) * | 1997-07-22 | 2000-06-06 | Sony Corporation | Digital image enhancement |
GB9807201D0 (en) * | 1998-04-03 | 1998-06-03 | Nds Ltd | Filtering video signals containing chrominance information |
KR100287856B1 (ko) * | 1999-02-05 | 2001-04-16 | 구자홍 | 색상신호 처리장치 |
KR100506327B1 (ko) * | 2001-05-11 | 2005-08-04 | 마쯔시다덴기산교 가부시키가이샤 | 영상신호 윤곽보정장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63292776A (ja) * | 1987-05-25 | 1988-11-30 | Mitsubishi Electric Corp | 輪郭補正装置 |
KR930002906B1 (ko) * | 1989-12-23 | 1993-04-15 | 삼성전자 주식회사 | 윤곽 보정회로 |
US5546135A (en) * | 1992-02-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Contour restoration apparatus |
JP2756070B2 (ja) * | 1992-04-09 | 1998-05-25 | 三菱電機エンジニアリング株式会社 | 波形整形方法及び波形整形装置並びに搬送色信号の輪郭補正装置 |
-
1993
- 1993-12-27 JP JP33074593A patent/JP3284286B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-09 US US08/355,240 patent/US5559563A/en not_active Expired - Fee Related
- 1994-12-13 GB GB9425104A patent/GB2285194B/en not_active Expired - Fee Related
- 1994-12-21 DE DE4447364A patent/DE4447364C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3284286B2 (ja) | 2002-05-20 |
DE4447364A1 (de) | 1995-07-06 |
US5559563A (en) | 1996-09-24 |
GB2285194B (en) | 1997-12-10 |
JPH07193731A (ja) | 1995-07-28 |
GB2285194A (en) | 1995-06-28 |
GB9425104D0 (en) | 1995-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3039131C2 (de) | Verstärker | |
DE4316811A1 (de) | Optisches Übertragungssystem mit einer Laserdiode | |
DE4447364C2 (de) | Schaltungsanordnung zur Verbesserung der Signalform eines Bildsignals | |
DE3200086A1 (de) | Elektronische schweissenergiequelle mit einstellbarem statischen und dynamischen verhalten fuer das lichtbogenschweissen | |
DE3009263C2 (de) | Selbsteinstellendes Filter mit einer Verzögerungsschaltung | |
DE3043641A1 (de) | Regelbare multiplizierschaltung mit ersten und zweiten emittergekoppelten transistoren | |
EP1004972A1 (de) | Kurvenformgenerator | |
EP0554938B1 (de) | Verfahren zur Kontrastkorrektur | |
DE4010145C1 (de) | ||
DE3041935C2 (de) | ||
DE3414450C2 (de) | Optischer Sender | |
DE4020977A1 (de) | Schaltungsanordnung zur erzeugung eines symmetrischen impulssignals | |
DE4214949A1 (de) | Anordnung zur zeitlichen Detektion einer Signalflanke eines auf einer Übertragungsleitung übertragenen elektrischen Signals | |
DE3231848C2 (de) | ||
DE4316526B4 (de) | Sender mit einem steuerbaren Leistungsverstärker | |
DE2360418A1 (de) | Treiber fuer anzeigeelemente von sichtgeraeten | |
DE3817421A1 (de) | Klemmschaltung mit analog-digital-wandler | |
DE2812407A1 (de) | Schaltungsanordnung zum steuern einer fernsehaufnahmeroehre | |
DE2137127B2 (de) | Schaltungsanordnung zur automatischen Verstärkungsregelung eines Signalverstärkers | |
DE1909032B2 (de) | Analog-Digitalwandler | |
DE19910352C1 (de) | Kompensationsschaltung für Treiberschaltungen | |
DE3728856C2 (de) | ||
DE2839383C2 (de) | ||
DE912701C (de) | Nichtlineare elektrische Schaltung | |
EP0617550B1 (de) | Übertragungsanordnung mit einer Entzerreranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |