JP2773331B2

JP2773331B2 - 電流切換回路

Info

Publication number: JP2773331B2
Application number: JP32825689A
Authority: JP
Inventors: 清一西山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-12-20
Filing date: 1989-12-20
Publication date: 1998-07-09
Anticipated expiration: 2013-07-09
Also published as: JPH03190321A

Description

【発明の詳細な説明】 A.産業上の利用分野本発明は、電流源を切り換えることにより供給電流
（出力電流）を切り換える電流切換回路に関する。

B.発明の概要本発明は、少なくとも一方は電流量が可変の２つの電
流源を切り換えて供給電流を切り換える電流切換回路に
おいて、各電流源にそれぞれエミッタが接続された２つ
のトランジスタを切換出力手段により択一的にオン制御
し、可変電流源に接続されたトランジスタのエミッタに
第３のトランジスタのベースを接続し、この第３のトラ
ンジスタのエミッタを他方の電流源に接続されたトラン
ジスタのエミッタに接続することにより、簡単な回路構
成で、可変電流源に接続されたトランジスタのベース電
流が供給電流に重畳される分を補正するものである。

C.従来の技術任意の第１の電流源と第２の電流源の電流を切り換え
て取り出すような回路であって、特にいわゆるIC（集積
回路）内部の構成として用いられる電流切換回路の従来
例を第３図に示す。

この第３図の回路において、差動トランジスタ対を構
成するトランジスタ101と102との共通エミッタは第１の
電流源111に接続され、同じく差動トランジスタ対を構
成するトランジスタ103と104との共通エミッタは第２の
電流源112に接続されている。トランジスタ102及びトラ
ンジスタ103の各ベースは定電圧源109の正極に接続さ
れ、各コレクタには定電圧V_ccが供給されている。トラ
ンジスタ101及び104の各コレクタは、供給電流出力端子
122にそれぞれ接続されている。上記第１、第２の電流
源111、112のいずれか一方を切換選択して端子122から
電流源として供給するために、スイッチ出力回路126が
設けられている。このスイッチ出力回路126からの出力
は、トランジスタ101のベースに供給され、また、イン
バータ125を介してトランジスタ104のベースに供給され
るようになっている。

この第３図の回路においては、上記スイッチ出力回路
126の出力が“H"のとき、上記トランジスタ101、103が
オン、トランジスタ104がオフとなるから、上記電流源1
11の電流が端子122に供給される。また、スイッチ出力
回路126の出力が“L"のときには、トランジスタ101がオ
フ、トランジスタ102、104がオンとなるから、上記電流
源112の電流が端子122から取り出されることになる。

しかし、上述の第３図の回路において、出力端子122
から取り出される電流は、上記電流源111,112の電流か
ら、それぞれオン状態の各トランジスタのベース電流分
を差し引いたものとなってしまう。例えば、電流源111
を流れる電流値をI₁とし、トランジスタ101がオン状態
で電流源111が切換選択されているときのベース電流をI
_B1とするとき、端子122から供給される電流I_outは、 I_out＝I₁−I_B-1 となってしまう。

また、特公昭61−60617号公報においては、エミッタ
及びコレクタが共通に接続され、それぞれのベースに論
理入力信号を受けるトランジスタ群と、前記トランジス
タ群と差動接続された第１のトランジスタと、制御され
るべき電流を供給する電流供給手段と、該電流供給手段
からの電流をコレクタに受ける第２のトランジスタと、
該第２のトランジスタのエミッタからの電流を受ける第
１の電流源と、前記トランジスタ群及び前記第１のトラ
ンジスタとの差動接続点からの電流を受ける第２の電流
源と、前記第１及び第２のトランジスタの各ベースに前
記論理入力信号の高レベルと低レベルとの中間値をもつ
同じベースバイアスを与える手段と、入力が前記電流供
給手段の出力に接続され出力が前記第１及び第２の電流
源を構成するトランジスタの各ベースに共通接続される
増幅器を含むことを特徴とするアナログ電流スイッチ回
路が開示されている。しかし、このアナログ電流スイッ
チ回路においても、第１及び第２の電流源が切り換えら
れて取り出される電流は、該第１及び第２の電流源の電
流から各トランジスタのベース電流分が差し引かれたも
のとなっている。

更に、特公昭58−39419号公報では、エミッタが互い
に接続された第１及び第２のトランジスタと、その共通
エミッタに接続された第１の電流源と、カソードが前記
共通エミッタに接続された第１のダイオードと、エミッ
タが互いに接続された第３及び第４のトランジスタと、
その共通エミッタに接続される第２の電流源及びカソー
ドが前記共通エミッタに接続される第２のダイオードと
を有し、第１及び第２のダイオードのアノードは互いに
接続され、さらに抵抗を介して電源へ接続されており、
前記第１及び第４のトランジスタのベースにそれぞれ切
換るべき信号を印加するとともに、前記第２のトランジ
スタのベースと前記第３のトランジスタのベースとに互
いに逆相の制御信号を印加したとこを特徴とする信号切
替回路が開示されている。しかし、この信号切替回路に
おいても、トランジスタのベース電流の補正は行われて
いない。

D.発明が解決しようとする課題ところで、供給電流を切り換える電流切換回路におい
て、上記ベース電流分の減少を補正する目的で、例えば
前述の第３図の回路に第４図に示すようなトランジスタ
105と106、電流源113と114を付加することでベース電流
の補正を行うことが考えられる。

すなわち、この第４図の回路構成において、トランジ
スタ105のベースは、上記トランジスタ101と102の共通
エミッタと接続され、該トランジスタ105のエミッタは
電流源113と、コレクタは上記トランジスタ102のコレク
タと接続されていると共に、これらコレクタから上記電
流源113の電流が取り出されるようになっている。ま
た、トランジスタ106のベースは、上記トランジスタ103
と104の共通エミッタと接続され、該トランジスタ106の
エミッタは電流源114と、コレクタは上記トランジスタ1
03のコレクタと接続されていると共に、これらコレクタ
から上記電流源114の電流が取り出されるようになって
いる。

ところが、この第４図の回路では、上述のようにベー
ス電流を補正するために素子数が増加して回路構成が大
規模化している。また、電流源113と114とを用いてベー
ス電流補正を行っているため、例えば電流源の電流量が
多いような場合には、全体として消費電流が増加してし
まうことになる。例えば、電流源の電流が200μＡ〜300
μＡとなっている場合、上記電流源113と114の２つの電
流源で計400μＡ〜600μＡの電流が無駄に消費されるこ
とになる。

本発明は、上述のような実情に鑑みてなされたもので
あり、簡単な回路構成で消費電流の増加もなく、ベース
電流補正が可能な電流切換回路の提供を目的とするもの
である。

E.課題を解決するための手段本発明に係る電流切換回路は、電流量が可変の第１の
電流源と、第２の電流源と、上記第１の電流源にエミッ
タが接続された第１のトランジスタと、上記第１のトラ
ンジスタとコレクタが共通接続され、上記第２の電流源
にエミッタが接続された第２のトランジスタと、上記第
１及び第２のトランジスタのそれぞれのベースに接続さ
れ、上記第１及び第２のトランジスタの動作を切り換え
るための切換信号を出力する切換出力手段と、ベースが
上記第１のトランジスタのエミッタに接続され、エミッ
タが上記第２のトランジスタのエミッタに接続された第
３のトランジスタとを少なくとも有して成ることによ
り、上述の課題を解決するものである。

F.作用本発明によれば、第１のトランジスタのコレクタ出力
電流とエミッタに接続された第１の電流源の電流との間
で、該第１のトランジスタのベース電流により生じてい
る誤差分を、該第１のトランジスタのエミッタにベース
が接続された第３のトランジスタのベース電流により補
正し、誤差を小さくしている。

G.実施例以下、本発明に係る電流切換回路の好ましい実施例に
つき、図面を参照しながら説明する。

第１図に本発明の第１の実施例となる電流切換回路の
概略構成を示す。

この第１図において、第１の電流源11及び第２の電流
源12は電流量が可変となっており、第１の電流源11には
第１のトランジスタ21のエミッタが、第２の電流源12に
は第２のトランジスタ22のエミッタがそれぞれ接続され
ている。これらのトランジスタ21、22の各コレクタは共
通接続されて、供給電流出力端子13に接続されている。
第１、第２のトランジスタ21、22の動作を切り換えるた
めの切換出力回路14から出力される切換信号は、トラン
ジスタ21のベースに、また、インバータ15を介してトラ
ンジスタ22のベースに、それぞれ送られている。トラン
ジスタ21のベース電流を補正するために、該トランジス
タ21のエミッタに第３のトランジスタ23のベースが接続
され、この第３のトランジスタ23のエミッタはトランジ
スタ22のエミッタと第２の電流源12との接続点に接続さ
れている。また、トランジスタ22のベース電流を補正す
るために、該トランジスタ22のエミッタに第４のトラン
ジスタ24のベースが接続され、この第４のトランジスタ
24のエミッタはトランジスタ21のエミッタと第１の電流
源11との接続点に接続されている。これら第３、第４の
トランジスタ23、24の各コレクタには定電圧V_cc電源が
供給されている。

この第１図の回路において、切換出力回路14からの出
力が“H"（ハイレベル）のとき、トランジスタ21がオン
し、トランジスタ22がオフすると共に、トランジスタ23
がオン、トランジスタ24がオフとなる。ここで、トラン
ジスタ21のエミッタ電流I_E1は、コレクタ電流I_C1とベー
ス電流I_B1との和（I_E1＝I_C1＋I_B1）であり、トランジス
タ22がオフで、端子13からの供給電流I_outは上記コレク
タ電流I_C1に等しくなるから、I_C1＝I_E1−I_B1より、 I_out＝I_E1−I_B1 となる。また、トランジスタ21のエミッタ電流I_E1は、
電流源11とトランジスタ23のベースとに流れるから、電
流源11の電流値をI₁、トランジスタ23のベース電流をI
_B3とするとき、I_E1＝I₁＋I_B3を上記式に代入して、 I_out＝I₁＋I_B3−I_B1 となり、トランジスタ21のベース電流I_B1は、トランジ
スタ23のベース電流I_B3により補正され、出力端子13か
らの供給電流I_outからは、電流源11の電流値I₁に殆ど等
しい電流の供給が行える。なお、電流I_outが電流源11の
電流値I₁に等しくなるためには、トランジスタ23のベー
ス電流I_B3がトランジスタ21のベース電流I_B1と等しくな
ることが必要とされるが、これは、電流源12の電流値I₂
を電流源11の電流値I₁と等しくしておくことで実現でき
る。

これに対して、切換出力回路14からの出力が“L"（ロ
ーレベル）のとき、トランジスタ22がオンし、トランジ
スタ21がオフすると共に、トランジスタ24がオン、トラ
ンジスタ23がオフとなる。このとき、トランジスタ22の
コレクタ電流I_C2が供給電流I_outとなり、この供給電流I
_outは、トランジスタ22のエミッタ電流I_E2とベース電流
I_B2とにより、 I_out＝I_E2−I_B2 また、エミッタ電流I_E2は、第２の電流源12の電流値I₂
とトランジスタ24のベース電流I_B4とこの和として表さ
れるから、 I_out＝I₂＋I_B4−I_B2 となる。従って、トランジスタ22のベース電流I_B2は、
トランジスタ24のベース電流I_B4により補正され、出力
端子13からの供給電流I_outからは、電流源12の電流値I₂
に殆ど等しい電流の供給が行える。なお、電流I_outが電
流源12の電流値I₂に等しくなるためには、トランジスタ
24のベース電流I_B4がトランジスタ22のベース電流I_B2と
等しくなることが必要とされるが、これは、電流源11の
電流値I₁を電流源12の電流値I₂と等しくしておけばよ
い。

すなわち、この第１図に示す回路は、第１の電流源の
電流値I₁と、第２の電流源12の電流値I₂とを、互いに略
々等しくしておくことにより、各トランジスタ11、12の
ベース電流補正が行われた各電流値I₁、I₂に殆ど等しい
供給電流を出力端子13から選択的に切り換えて取り出す
ことができる。具体的には、例えば各電流源11、12の各
電流値I₁、I₂を、の範囲内で使用することにより、前述した第３図の回路
のベース電流によるエラーよりも少ないエラーで各電流
源11、12の切換選択が行え、しかも前述した第４図の回
路に比べて、構成が簡単でかつ電流消費量が少なくなっ
ている。

次に、本発明をアパーチャ補償（輪郭補償、いわゆる
アパコン）回路系に適用した具体例となる第２の実施例
について、第２図を参照しながら説明する。すなわち、
この第２図に示す第２の実施例は、アパーチャ補償のた
めにカラー映像信号の輝度（Ｙ）信号成分を遅延すると
きの遅延量に連動して（依存して）クロマ信号の遅延量
を制御するモードと、クロマ信号の遅延量を輝度成分と
は独立に制御するモードとを、電流切換回路により切換
選択する構成となっている。

この第２図において、水平（Ｈ）方向のアパーチャ補
償回路30の入力端子31には、カラー映像信号の輝度
（Ｙ）成分入力信号Y_INが供給されており、この入力信
号Y_INは遅延回路32、33、34にて順次遅延される。減算
器35は遅延回路32の遅延出力信号から入力端子31の入力
信号を減算し、減算器36は遅延回路33の遅延出力信号か
ら遅延回路32の遅延出力信号を減算する。これらの減算
器35、36からの出力信号は、それぞれ係数乗算器37、38
を介して加算器39に供給され、遅延回路32の遅延出力信
号と加算され、出力信号Y_OUTとして取り出される。この
出力信号Y_OUTは、遅延回路32からの遅延出力信号を基準
タイミングの信号として、高域周波数成分が強調され、
あるいはエッジが強調されることによって、いわゆるア
パーチャ補償がかけられた信号となっている。この場
合、カラー映像信号のクロマ信号成分についても、遅延
回路32の遅延量に依存した遅延を施すことが必要とされ
ることがあり、例えばクロマ遅延制御回路40が用いられ
る。このクロマ遅延制御回路40は、入力端子41に供給さ
れたクロマ入力信号C_INを、例えば上記遅延回路32の遅
延量に依存した遅延量の遅延回路42で遅延させ、クロマ
出力信号C_OUTを出力端子43より取り出すように構成され
ている。

ところで、アパーチャ補償回路30の遅延回路32、33等
の遅延量を変化させることにより、アパーチャ補償特性
のピーキング周波数を変えることが行われている。これ
は、遅延回路32等としてIC（集積回路）内のバイポーラ
トランジスタを用い、電流量を変え制御電圧を変えるこ
とで実現できる。このとき、遅延回路32の遅延量の変化
に伴って上記クロマ遅延制御回路40の遅延回路42の遅延
量も同時に連動して（依存して）変化させるわけである
が、ユーザの使用上の都合により、Ｙ系の遅延量とは独
立にクロマ系の遅延量を制御したい場合もあり、これら
を切換選択可能とすることが必要とされる。

そこで、上記クロマ遅延制御回路40の遅延回路42の遅
延量制御のための供給電流を切り換えるために、本発明
の第２の実施例となる電流切換回路が用いられるもので
ある。

すなわち、第２図において、エミッタが共通接続され
てトランジスタ差動対を構成するトランジスタ51、52の
各ベース入力端子53、54には、上記アパーチャ補償特性
を制御するための輝度信号遅延量制御電圧ΔV_Yが供給さ
れている。このトランジスタ差動対の共通エミッタは、
ベースに定電圧源55が接続されたトランジスタ56のコレ
クタ−エミッタを介し、電流源57を介して接地されてい
る。トランジスタ差動対のトランジスタ52のコレクタ
は、電流源58を介してV_CC電源端子60に接続されてい
る。V_CC電源端子60と接地との間に、電流源61、62の直
流接続回路が設けられ、上記電流源58と電流源61とで例
えばいわゆるカレントミラー回路を構成することによ
り、電流源58を流れる電流に等しい電流が電流源61を流
れるようになっている。さらに、電流源62を流れる電流
に応じて、上記アパーチャ補償回路30の遅延回路32、3
3、34の遅延量が制御されるようになっている。

これに対して、エミッタが共通接続されてトランジス
タ差動対を構成するトランジスタ63、64の各ベース入力
端子65、66には、上記クロマ遅延制御回路40の遅延量を
制御（微調整）するための制御電圧ΔV_Cが供給されてい
る。このトランジスタ差動対のトランジスタ64のコレク
タは、電流源68を介しV_CC電源端子60に接続されてい
る。トランジスタ差動対の共通エミッタは、電流切換用
の一対のトランジスタ71、72の共通接続されたコレクタ
に接続されている。電流切換用トランジスタ対の一方の
トランジスタ71のエミッタは、電流源81を介して接地さ
れている。この電流源81は、上記電流源62を含む例えば
カレントミラー構成とすることにより、電流源62を流れ
る電流に等しい電流が流れるようになっている。上記電
流切換用トランジスタ対の他方のトランジスタ72のエミ
ッタは、電流源82を介し接地されている。この電流源82
は、上記電流源57とで例えばカレントミラーを構成する
ことにより、電流源57を流れる電流に等しい電流が流れ
るようになっている。

これらの電流切換用のトランジスタ71、72は、切換出
力回路78からの切換制御信号に応じて互いに相補的にオ
ン・オフ動作される。すなわち、切換出力回路78からの
制御出力信号を、そのままトランジスタ71のベースに、
またインバータ79を介してトランジスタ72のベースに、
それぞれ送っている。トランジスタ71のベース電流補正
のための構成として、トランジスタ71のエミッタにトラ
ンジスタ73のベースが接続され、このトランジスタ73の
エミッタがトランジスタ72のエミッタと電流源82との接
続点に接続されている。なお、トランジスタ72のベース
電流補正のために、トランジスタ72のエミッタにトラン
ジスタ74のベースを接続し、このトランジスタ74のエミ
ッタをトランジスタ71のエミッタと電流源81との接続点
に接続するように構成してもよい。

電流切換用のトランジスタ71、72のコレクタ出力電流
は、トランジスタ63、64の差動対により微調整されてト
ランジスタ64のコレクタを介して電流源68を流れる。こ
こで、V_CC電源端子60と接地との間に、電流源83、84の
直流接続回路が設けられ、上記電流源68と電流源83とで
例えばいわゆるカレントミラー回路を構成することによ
り、電流源68を流れる電流に等しい電流が電流源83を流
れるようになっている。さらに、電流源84を流れる電流
に応じて、上記クロマ遅延制御回路40の遅延回路42の遅
延量が制御されるようになっている。

以上のような第２図に示す第２の実施例によれば、電
流切換のための切換出力回路78からの出力を“H"（ハイ
レベル）とすることにより、トランジスタ71、73がオン
し、トランジスタ72がオフするから、電流源81を流れる
電流がトランジスタ71のコレクタから取り出される。こ
のとき、トランジスタ71のベース電流による誤差分は、
トランジスタ73のベース電流により補正され、トランジ
スタ71、72の共通コレクタからの出力電流は、電流源81
を流れる電流（アパーチャ補償用の輝度信号遅延量決定
電流）と高い精度で等しいものとなる。このコレクタ出
力電流は、トランジスタ63、64より成る差動対の入力端
子65、66に供給されるクロマ遅延量の微調整用の制御電
圧ΔV_Cに応じて微調整されて、電流源68を流れるから、
これが電流源83を介して電流源84を流れ、この電流源84
を流れる電流に応じてクロマ遅延制御回路40の遅延回路
42の遅延量が制御される。すなわち、クロマ遅延量は、
アパーチャ補償用の輝度遅延量に依存し、しかも制御電
圧ΔV_Cに応じて微調整されるようになる。これに対し
て、電流切換用の切換出力回路78からの出力を“L"（ロ
ーレベル）とすると、トランジスタ72のみがオン（トラ
ンジスタ74が接続されているときにはこのトランジスタ
74もオン）し、トランジスタ71がオフするから、トラン
ジスタ71、72の共通コレクタからの出力電流は、電流源
82を流れる電流に略々等しくなる。このときもトランジ
スタ74が接続されていれば、トランジスタ72のベース電
流補正が行われる。従って、クロマ遅延制御回路40の遅
延回路42の遅延量は、アパーチャ補償用の輝度遅延量と
は独立に、制御電圧ΔV_Cに応じて微調整されるようにな
る。

H.発明の効果以上の説明からも明らかなように、本発明の電流切換
回路によれば、第１のトランジスタのエミッタに第３の
トランジスタのベースを接続し、この第３のトランジス
タのエミッタを第２のトランジスタのエミッタと第２の
電流源との接続点に接続することにより、第１のトラン
ジスタのコレクタ出力電流とエミッタに接続された第１
の電流源の電流との間で、該第１のトランジスタのベー
ス電流により生じている誤差分を、該第１のトランジス
タのエミッタにベースが接続された第３のトランジスタ
のベース電流により補正しているため、簡単な構成でベ
ース電流補正がなされた電流切換供給を実現できる。

【図面の簡単な説明】

第１図は本発明に係る電流切換回路の第１の実施例の概
略構成を示す回路図、第２図は本発明の具体的な第２の
実施例を示すブロック回路図、第３図は従来例を示す回
路図、第４図は他の従来例を示す回路図である。 11、81……第１の電流源 12、82……第２の電流源 14……切換出力回路 21、71……第１のトランジスタ 22、72……第２のトランジスタ 23、73……第３のトランジスタ

Claims

(57)【特許請求の範囲】

【請求項１】電流量が可変の第１の電流源と、第２の電流源と、上記第１の電流源にエミッタが接続された第１のトラン
ジスタと、上記第１のトランジスタとコレクタが共通接続され、上
記第２の電流源にエミッタが接続された第２のトランジ
スタと、上記第１及び第２のトランジスタのそれぞれのベースに
接続され、上記第１及び第２のトランジスタの動作を切
り換えるための切換信号を出力する切換出力手段と、ベースが上記第１のトランジスタのエミッタに接続さ
れ、エミッタが上記第２のトランジスタのエミッタに接
続された第３のトランジスタとを少なくとも有して成る電流切換回路。