JP3228575B2 - データ通信方式 - Google Patents
データ通信方式Info
- Publication number
- JP3228575B2 JP3228575B2 JP31026092A JP31026092A JP3228575B2 JP 3228575 B2 JP3228575 B2 JP 3228575B2 JP 31026092 A JP31026092 A JP 31026092A JP 31026092 A JP31026092 A JP 31026092A JP 3228575 B2 JP3228575 B2 JP 3228575B2
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- request
- input
- processing
- processing request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アダプタ間でデータ通
信するデータ通信方式に関するものである。
信するデータ通信方式に関するものである。
【０００２】
【従来の技術】従来、図５に示すように、ＳＰＵ（シス
テムプロセスユニット）と、ＩＯＰ（ＩＯプロセッサ）
によって構成し、これらＳＰＵおよびＩＯＰがそれぞれ
配下に複数のアダプタを持つシステムにおいて、各ＳＰ
ＵあるいＩＯＰはそれぞれ配下のアダプタにＣＨ（チャ
ネル）経由で処理を依頼していた。ＳＰＵやＩＯＰは他
のＳＰＵやＩＯＰの配下のアダプタには処理依頼してい
なかった。以下図５の構成および動作を簡単に説明す
る。
テムプロセスユニット）と、ＩＯＰ（ＩＯプロセッサ）
によって構成し、これらＳＰＵおよびＩＯＰがそれぞれ
配下に複数のアダプタを持つシステムにおいて、各ＳＰ
ＵあるいＩＯＰはそれぞれ配下のアダプタにＣＨ（チャ
ネル）経由で処理を依頼していた。ＳＰＵやＩＯＰは他
のＳＰＵやＩＯＰの配下のアダプタには処理依頼してい
なかった。以下図５の構成および動作を簡単に説明す
る。
【０００３】図５において、ＳＰＵは、システムプロセ
スユニットであって、ここでは上位からの指示をもとに
配下の該当するアダプタに処理依頼（例えばデータ通信
したりなどの処理依頼）を行うものである。
スユニットであって、ここでは上位からの指示をもとに
配下の該当するアダプタに処理依頼（例えばデータ通信
したりなどの処理依頼）を行うものである。
【０００４】ＩＯＰは、ＩＯプロセッサであり、入出力
を制御するプロセッサであって、上位からの指示をもと
に配下の該当するアダプタに処理依頼（例えば指定した
電話番号に発呼したりなどの処理依頼）を行うものであ
る。
を制御するプロセッサであって、上位からの指示をもと
に配下の該当するアダプタに処理依頼（例えば指定した
電話番号に発呼したりなどの処理依頼）を行うものであ
る。
【０００５】ＣＨは、チャネルであって、ＳＰＵあるい
はＩＯＰから指示されたアダプタにデータ転送したりな
どするものである。アダプタは、ＳＰＵあるいはＩＯＰ
から指示された処理（例えば指定された電話番号に発呼
したり、接続された回線を通してデータ通信したりなど
の処理）を行うものである。
はＩＯＰから指示されたアダプタにデータ転送したりな
どするものである。アダプタは、ＳＰＵあるいはＩＯＰ
から指示された処理（例えば指定された電話番号に発呼
したり、接続された回線を通してデータ通信したりなど
の処理）を行うものである。
【０００６】次に、動作を説明する。 （１） 上位から処理依頼を受けたＳＰＵあるいはＩＯ
Ｐがその処理内容を解析し、該当するアダプタに処理依
頼を通知するようにＣＨに指示する。
Ｐがその処理内容を解析し、該当するアダプタに処理依
頼を通知するようにＣＨに指示する。
【０００７】（２） 指示を受けたＣＨは、指示された
内容（ＣＡＷで指示されたＣＣＷの内容）に従い、宛先
のアダプタにその処理依頼内容を通知する。 （３） （２）で処理依頼内容の通知を受けた該当する
アダプタが当該処理内容に従って処理を行う。例えば指
定された電話番号に発呼し、相手先の計算機システムと
回線接続したり、接続した回線を通してデータ通信を行
ったりする。
内容（ＣＡＷで指示されたＣＣＷの内容）に従い、宛先
のアダプタにその処理依頼内容を通知する。 （３） （２）で処理依頼内容の通知を受けた該当する
アダプタが当該処理内容に従って処理を行う。例えば指
定された電話番号に発呼し、相手先の計算機システムと
回線接続したり、接続した回線を通してデータ通信を行
ったりする。
【０００８】
【発明が解決しようとする課題】上述したように、従来
のＳＰＵやＩＯＰは、上位からの処理依頼に対応して、
ＣＨを経由して配下のアダプタ、例えば同一バスに接続
されたアダプタに処理依頼を通知し、当該アダプタが処
理依頼に対応した処理を行うようにしていた。このた
め、ＳＰＵやＩＯＰがそれぞれ自己の配下に必要とする
アダプタを持っている場合には、特に問題はない。しか
し、配下に必要とするアダプタを持っていない場合に
は、処理依頼できないという問題があった。これを解決
するために、ソフトウェア経由あるいは複数のアダプタ
を連携させることにより、アダプタとアダプタとの間の
データ転送を行うことも考えられる。
のＳＰＵやＩＯＰは、上位からの処理依頼に対応して、
ＣＨを経由して配下のアダプタ、例えば同一バスに接続
されたアダプタに処理依頼を通知し、当該アダプタが処
理依頼に対応した処理を行うようにしていた。このた
め、ＳＰＵやＩＯＰがそれぞれ自己の配下に必要とする
アダプタを持っている場合には、特に問題はない。しか
し、配下に必要とするアダプタを持っていない場合に
は、処理依頼できないという問題があった。これを解決
するために、ソフトウェア経由あるいは複数のアダプタ
を連携させることにより、アダプタとアダプタとの間の
データ転送を行うことも考えられる。
【０００９】しかし、ソフトウェア経由ではＣＰＵの処
理性能および各入出力装置（Ｉ／Ｏ）の動作情況に左右
され、オンライン処理性能が悪くなるという問題があ
る。複数のアダプタを連携させた場合、図５に示すよう
に、自ＳＰＵ内の処理は比較的に容易に制御できるが、
ＳＰＵとＩＯＰや、ＩＯＰと他のＩＯＰ間では特に同一
バス上に接続されていないことが多く、連携が極めて困
難であるという問題がある。現状では、ＳＰＵと複数の
ＩＯＰで構成されたＣＰＵは、一般的となっているた
め、ＳＰＵとＩＯＰ間、およびＩＯＰとＩＯＰ間のアダ
プタへのデータ転送を行うことが強く要望されている。
理性能および各入出力装置（Ｉ／Ｏ）の動作情況に左右
され、オンライン処理性能が悪くなるという問題があ
る。複数のアダプタを連携させた場合、図５に示すよう
に、自ＳＰＵ内の処理は比較的に容易に制御できるが、
ＳＰＵとＩＯＰや、ＩＯＰと他のＩＯＰ間では特に同一
バス上に接続されていないことが多く、連携が極めて困
難であるという問題がある。現状では、ＳＰＵと複数の
ＩＯＰで構成されたＣＰＵは、一般的となっているた
め、ＳＰＵとＩＯＰ間、およびＩＯＰとＩＯＰ間のアダ
プタへのデータ転送を行うことが強く要望されている。
【００１０】本発明は、これらの問題を解決するため、
ＳＰＵやＩＯＰなどの入出力制御機構が配下のアダプタ
のアクセスできる共通メモリに処理依頼を書込み、これ
を見た配下のアダプタが他のアダプタへの処理依頼のと
きに該当する入出力制御機構に通知して当該入出力制御
機構が配下のアダプタのアクセスできる共通メモリに処
理依頼を書込み、これを見た配下のアダプタが処理を行
い、入出力制御機能の異なる配下のアダプタ間であって
もデータ転送を実現することを目的としている。
ＳＰＵやＩＯＰなどの入出力制御機構が配下のアダプタ
のアクセスできる共通メモリに処理依頼を書込み、これ
を見た配下のアダプタが他のアダプタへの処理依頼のと
きに該当する入出力制御機構に通知して当該入出力制御
機構が配下のアダプタのアクセスできる共通メモリに処
理依頼を書込み、これを見た配下のアダプタが処理を行
い、入出力制御機能の異なる配下のアダプタ間であって
もデータ転送を実現することを目的としている。
【００１１】
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図を示す。図１において、入出力制御機構２は、
データの入出力などを制御するものである。
ロック図を示す。図１において、入出力制御機構２は、
データの入出力などを制御するものである。
【００１２】アダプタ５は、入出力制御機構２の配下で
各種処理を行うものである。共通メモリ４は、アダプタ
５が共通にアクセスできるメモリである。
各種処理を行うものである。共通メモリ４は、アダプタ
５が共通にアクセスできるメモリである。
【００１３】
【作用】本発明は、図１に示すように、ある入出力制御
機構２が共通メモリ４に配下のアダプタ５への処理依頼
を書込み、これを見た該当するアダプタ５が処理依頼内
容を取り出して他のアダプタ５への処理依頼と判明した
とき、該当する入出力制御機構２に処理依頼を通知し、
この処理依頼を受けた他の入出力制御機構２が共通メモ
リ４に配下のアダプタ５への処理依頼を書込み、これを
見た該当するアダプタ５が処理依頼内容を取り出して処
理するようにしている。
機構２が共通メモリ４に配下のアダプタ５への処理依頼
を書込み、これを見た該当するアダプタ５が処理依頼内
容を取り出して他のアダプタ５への処理依頼と判明した
とき、該当する入出力制御機構２に処理依頼を通知し、
この処理依頼を受けた他の入出力制御機構２が共通メモ
リ４に配下のアダプタ５への処理依頼を書込み、これを
見た該当するアダプタ５が処理依頼内容を取り出して処
理するようにしている。
【００１４】この際、アダプタ５が同一バス上あるいは
他のバス上に接続されたいずれの場合でも、アダプタ５
間でデータ通信を行うようにしている。従って、ＳＰＵ
やＩＯＰなどの入出力制御機構２が配下のアダプタ５の
アクセスできる共通メモリ４に処理依頼を書込み、他の
アダプタ５への処理依頼のときに該当する入出力制御機
構２に通知して該当アダプタ５のアクセスできる共通メ
モリ４に処理依頼を書き込んで処理依頼し、これを見た
配下のアダプタ５が処理を行うことにより、入出力制御
機構２の異なる配下のアダプタ５間であってもデータ転
送を実現することが可能となる。
他のバス上に接続されたいずれの場合でも、アダプタ５
間でデータ通信を行うようにしている。従って、ＳＰＵ
やＩＯＰなどの入出力制御機構２が配下のアダプタ５の
アクセスできる共通メモリ４に処理依頼を書込み、他の
アダプタ５への処理依頼のときに該当する入出力制御機
構２に通知して該当アダプタ５のアクセスできる共通メ
モリ４に処理依頼を書き込んで処理依頼し、これを見た
配下のアダプタ５が処理を行うことにより、入出力制御
機構２の異なる配下のアダプタ５間であってもデータ転
送を実現することが可能となる。
【００１５】
【実施例】次に、図１から図４を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１６】図１は、本発明の原理ブロック図である。
図１において、ＣＰＵ１は、プログラムに従って各種処
理を行うものであって、ここでは、入出力機構２、ＣＨ
３、共通メモリ４、およびアダプタ５などから構成され
るものである。
図１において、ＣＰＵ１は、プログラムに従って各種処
理を行うものであって、ここでは、入出力機構２、ＣＨ
３、共通メモリ４、およびアダプタ５などから構成され
るものである。
【００１７】入出力制御機構２は、データの入出力など
を制御するものであって、ここでは、上位からの処理依
頼を受け、これを解析してＣＨ３を経由して該当するア
ダプタ５に処理依頼を通知したりなどするものである。
ここでは、入出力制御機構（＃１）３および入出力制御
機構（＃２）３があり、入出力制御機構（＃１）２は配
下にアダプタ（＃１）５とアダプタ（＃２）５を持ち、
入出力制御機構（＃２）２は配下にアダプタ（＃３）５
を持つ。これら配下のアダプタ５に対してはＣＨ３経由
して処理依頼を行う。
を制御するものであって、ここでは、上位からの処理依
頼を受け、これを解析してＣＨ３を経由して該当するア
ダプタ５に処理依頼を通知したりなどするものである。
ここでは、入出力制御機構（＃１）３および入出力制御
機構（＃２）３があり、入出力制御機構（＃１）２は配
下にアダプタ（＃１）５とアダプタ（＃２）５を持ち、
入出力制御機構（＃２）２は配下にアダプタ（＃３）５
を持つ。これら配下のアダプタ５に対してはＣＨ３経由
して処理依頼を行う。
【００１８】ＣＨ３は、データの転送処理を行うもので
あって、ここでは、入出力制御機構２からの転送依頼に
対応して、共通メモリ４にその処理内容を書き込んで該
当するアダプタ５に通知したりなどするものである。
あって、ここでは、入出力制御機構２からの転送依頼に
対応して、共通メモリ４にその処理内容を書き込んで該
当するアダプタ５に通知したりなどするものである。
【００１９】共通メモリ４は、アダプタ５が共通にアク
セスできるメモリである。この共通メモリ４を経由し
て、入出力制御機構２がアダプタ５に処理依頼したり、
アダプタ５が自身あるいは他の入出力制御機構２に処理
依頼を転送したりなどするためのものである。
セスできるメモリである。この共通メモリ４を経由し
て、入出力制御機構２がアダプタ５に処理依頼したり、
アダプタ５が自身あるいは他の入出力制御機構２に処理
依頼を転送したりなどするためのものである。
【００２０】アダプタ５は、入出力制御機構２からの処
理依頼を実行するものであって、例えば指示された電話
番号に発呼して回線接続したり、接続した回線を通して
データ通信したりなどするものである。
理依頼を実行するものであって、例えば指示された電話
番号に発呼して回線接続したり、接続した回線を通して
データ通信したりなどするものである。
【００２１】次に、図１の構成の動作を説明する。 （１） 上位から処理依頼を受けた入出力制御機構（＃
１）２が例えばＣＨ（＃１）に依頼して共通メモリ４に
依頼内容を書き込んで配下のアダプタ（＃１）５に通知
する。
１）２が例えばＣＨ（＃１）に依頼して共通メモリ４に
依頼内容を書き込んで配下のアダプタ（＃１）５に通知
する。
【００２２】（２） （１）で処理依頼を受けた配下の
アダプタ（＃１）５が処理内容を見て、ここでは、他の
入出力制御機構２のアダプタに依頼すべき処理内容と判
別する。
アダプタ（＃１）５が処理内容を見て、ここでは、他の
入出力制御機構２のアダプタに依頼すべき処理内容と判
別する。
【００２３】（３） アダプタ（＃１）５がその処理内
容に従ってＣＨ（＃１）を通して入出力制御機構（＃
１）２に当該処理内容を通知する。この入出力制御機構
（＃１）２が他の入出力制御機構（＃２）２に通知し、
当該他の入出力制御機構（＃２）２がＣＨ（＃２）３に
依頼して共通メモリ４に依頼内容を書き込んで配下のア
ダプタ（＃３）５に通知する。
容に従ってＣＨ（＃１）を通して入出力制御機構（＃
１）２に当該処理内容を通知する。この入出力制御機構
（＃１）２が他の入出力制御機構（＃２）２に通知し、
当該他の入出力制御機構（＃２）２がＣＨ（＃２）３に
依頼して共通メモリ４に依頼内容を書き込んで配下のア
ダプタ（＃３）５に通知する。
【００２４】（４） （３）で処理依頼を受けた配下の
アダプタ（＃３）５が処理内容を実行する。 以上によって、アダプタ（＃１）５からアダプタ（＃
３）５へのデータ転送が行われたこととなる。
アダプタ（＃３）５が処理内容を実行する。 以上によって、アダプタ（＃１）５からアダプタ（＃
３）５へのデータ転送が行われたこととなる。
【００２５】図２は、本発明の１実施例構成図を示す。
これは、図１の具体例構成図を示す。ここで、１、３、
４、５は、図１の１、３、４、５にそれぞれ対応してい
るので説明を省略する。
これは、図１の具体例構成図を示す。ここで、１、３、
４、５は、図１の１、３、４、５にそれぞれ対応してい
るので説明を省略する。
【００２６】図２において、ＳＰＵ２１は、システムプ
ロセスユニットであって、ここでは、上位からの処理依
頼を解析し、アダプタ５に処理依頼を通知するものであ
る。ＳＰＵ２１内には、ＳＰＵ−ＩＯＰ情報域＃１を設
けてＳＰＵ２１とＩＯＰ２２との通信に使用している。
ロセスユニットであって、ここでは、上位からの処理依
頼を解析し、アダプタ５に処理依頼を通知するものであ
る。ＳＰＵ２１内には、ＳＰＵ−ＩＯＰ情報域＃１を設
けてＳＰＵ２１とＩＯＰ２２との通信に使用している。
【００２７】ＩＯＰ２２は、ＩＯプロセッサでって、こ
こでは、ＳＰＵ２１と同様に上位からの処理依頼を解析
し、アダプタ５に処理依頼を通知するものである。ＩＯ
Ｐ２２内には、ＳＰＵ−ＩＯＰ情報域＃２を設けてＳＰ
Ｕ２１とＩＯＰ２２との通信に使用している。
こでは、ＳＰＵ２１と同様に上位からの処理依頼を解析
し、アダプタ５に処理依頼を通知するものである。ＩＯ
Ｐ２２内には、ＳＰＵ−ＩＯＰ情報域＃２を設けてＳＰ
Ｕ２１とＩＯＰ２２との通信に使用している。
【００２８】また、共通メモリ４内には、アダプタ（＃
１）５用にアダプタ制御域＃１、およびアダプタ（＃
３）５用にアダプタ制御域＃２を設けると共に、データ
転送域を設けている。
１）５用にアダプタ制御域＃１、およびアダプタ（＃
３）５用にアダプタ制御域＃２を設けると共に、データ
転送域を設けている。
【００２９】次に、図３の流れに従って図２の構成の動
作を詳細に説明する。図３において、Ｓ１は、上位が通
信依頼をＳＰＵ２１に通知する。Ｓ２は、Ｓ１の通知依
頼に対応して、ＳＰＵ２１から依頼を受けたＣＨ（＃
１）３が、Ｓ３に示すように、共通メモリ４のアダプタ
制御域＃１に依頼内容を図示のように書き込む。
作を詳細に説明する。図３において、Ｓ１は、上位が通
信依頼をＳＰＵ２１に通知する。Ｓ２は、Ｓ１の通知依
頼に対応して、ＳＰＵ２１から依頼を受けたＣＨ（＃
１）３が、Ｓ３に示すように、共通メモリ４のアダプタ
制御域＃１に依頼内容を図示のように書き込む。
【００３０】・０１００：起動機番 ・００８１：処理コードであって、コマンド起動を表
す。 ・ＣＡＷ：チャネルアドレスワードであって、ここに処
理内容を格納したＣＣＷ（チャネルコマンド語）のアド
レスが格納されている。
す。 ・ＣＡＷ：チャネルアドレスワードであって、ここに処
理内容を格納したＣＣＷ（チャネルコマンド語）のアド
レスが格納されている。
【００３１】Ｓ４は、ＣＨ（＃１）４がアダプタ（＃
１）５に割込みで通知する。Ｓ５は、Ｓ４で割込みで通
知を受けたアダプタ（＃１）５がＳ３の共通メモリ４内
のアダプタ制御域＃１から図示の情報を取り込む。
１）５に割込みで通知する。Ｓ５は、Ｓ４で割込みで通
知を受けたアダプタ（＃１）５がＳ３の共通メモリ４内
のアダプタ制御域＃１から図示の情報を取り込む。
【００３２】Ｓ６は、アダプタ（＃１）５が取り込んだ
情報のＣＡＷのＣＣＷアドレスからＣＣＷの内容をリー
ドし、通信依頼内容を解析する。Ｓ７は、ここでは、Ｓ
６のＣＣＷの内容をリードして解析した結果、Ｓ８で発
信依頼と判明したので、ＹＥＳとなり、上記情報からア
ダプタ（＃３）（Ｄｃｈ）への発呼要求を行う。
情報のＣＡＷのＣＣＷアドレスからＣＣＷの内容をリー
ドし、通信依頼内容を解析する。Ｓ７は、ここでは、Ｓ
６のＣＣＷの内容をリードして解析した結果、Ｓ８で発
信依頼と判明したので、ＹＥＳとなり、上記情報からア
ダプタ（＃３）（Ｄｃｈ）への発呼要求を行う。
【００３３】Ｓ９は、アダプタ（＃１）５がＳ１０に示
すように、共通メモリ４のアダプタ制御域＃１に処理依
頼内容を図示のように書き込む。 ・０１００：アダプタ間通信の依頼機番 ・００９０：処理コードであって、アダプタ間通信を表
す。
すように、共通メモリ４のアダプタ制御域＃１に処理依
頼内容を図示のように書き込む。 ・０１００：アダプタ間通信の依頼機番 ・００９０：処理コードであって、アダプタ間通信を表
す。
【００３４】・１１０８：アダプタ間通信の相手機番を
表す。 ・アドレス：データ転送域の先頭アドレスである。 ・データ：送信依頼内容である。
表す。 ・アドレス：データ転送域の先頭アドレスである。 ・データ：送信依頼内容である。
【００３５】Ｓ１１は、アダプタ（＃１）５が割込みで
ＣＨ（＃１）３に通知する。Ｓ１２は、Ｓ１１で割込み
で通知を受けたＣＨ（＃１）３がアダプタ制御域＃１よ
り相手アダプタを判定する。そして、ＳＰＵ２１のＳＰ
Ｕ−ＩＯＰ情報域に書き込む。
ＣＨ（＃１）３に通知する。Ｓ１２は、Ｓ１１で割込み
で通知を受けたＣＨ（＃１）３がアダプタ制御域＃１よ
り相手アダプタを判定する。そして、ＳＰＵ２１のＳＰ
Ｕ−ＩＯＰ情報域に書き込む。
【００３６】Ｓ１３は、ＳＰＵ−ＩＯＰ情報域に書き込
まれた内容である。 ・０００１：相手ＳＰＵ番号 ・４１４１：チャネルＩＤ ・００９０：処理コードであって、アダプタ間通信を表
す。
まれた内容である。 ・０００１：相手ＳＰＵ番号 ・４１４１：チャネルＩＤ ・００９０：処理コードであって、アダプタ間通信を表
す。
【００３７】・１１０８：アダプタ通信の相手機番 ・００９１：アダプタ間通信の種別コード Ｓ１４は、ＳＰＵ２１が、Ｓ１５に示すように、相手先
のＩＯＰ２２内のＳＰＵ−ＩＯＰ情報域に図示のように
書き込む。
のＩＯＰ２２内のＳＰＵ−ＩＯＰ情報域に図示のように
書き込む。
【００３８】Ｓ１６は、ＣＨ（＃２）３がＳＰＵ−ＩＯ
Ｐ情報より制御アダプタを判定する。Ｓ１７は、Ｓ１６
で判定したアダプタ（＃３）５のアダプタ制御域＃２
に、Ｓ１８に示すように書き込む。
Ｐ情報より制御アダプタを判定する。Ｓ１７は、Ｓ１６
で判定したアダプタ（＃３）５のアダプタ制御域＃２
に、Ｓ１８に示すように書き込む。
【００３９】・１１０８：起動機番 ・００９０：処理コードであって、アダプタ間通信を表
す。 Ｓ１９は、ＣＨ（＃２）３がアダプタ（＃３）５に割込
みで通知する。
す。 Ｓ１９は、ＣＨ（＃２）３がアダプタ（＃３）５に割込
みで通知する。
【００４０】Ｓ２０は、Ｓ１９で割込みで通知されたア
ダプタ（＃３）５が共通メモリ４のアダプタ制御域＃２
から図示のように取り込む。Ｓ２１は、Ｓ２０で取り込
んだ情報のデータアドレスよりダイヤル番号をリードす
る。
ダプタ（＃３）５が共通メモリ４のアダプタ制御域＃２
から図示のように取り込む。Ｓ２１は、Ｓ２０で取り込
んだ情報のデータアドレスよりダイヤル番号をリードす
る。
【００４１】Ｓ２２は、Ｓ２１でリードしたダイヤル番
号に発呼を行う。以上のように、上位から通信依頼を受
けたＳＰＵ２１がアダプタ（＃１）５に処理内容を通知
したが、ここでは、例えばＨ０チャネルの通信要求であ
ったので、アダプタ（＃１）５が発呼するためにＤチャ
ネルであるアダプタ（＃３）５に発呼依頼することが可
能となる。以下この例の場合について説明する。
号に発呼を行う。以上のように、上位から通信依頼を受
けたＳＰＵ２１がアダプタ（＃１）５に処理内容を通知
したが、ここでは、例えばＨ０チャネルの通信要求であ
ったので、アダプタ（＃１）５が発呼するためにＤチャ
ネルであるアダプタ（＃３）５に発呼依頼することが可
能となる。以下この例の場合について説明する。
【００４２】（１） Ｈ０チャネルに対してデータ通信
の要求が発生すると、上位からＨ０チャネルのデータ通
信の要求をＳＰＵ２１、ＣＨ（＃１）、共通メモリ４を
経由してアダプタ（＃１）３に通知する。
の要求が発生すると、上位からＨ０チャネルのデータ通
信の要求をＳＰＵ２１、ＣＨ（＃１）、共通メモリ４を
経由してアダプタ（＃１）３に通知する。
【００４３】（２） アダプタ（＃１）５は、Ｄチャネ
ルのアダプタ（＃３）５に対して呼制御を依頼（アダプ
タ間通信で依頼）すると決定し、以下の手順で依頼す
る。 （２−１） アダプタ（＃１）５は呼制御データＣを共
通メモリ４内のデータ転送域に書き込む。その後、共通
メモリ４内のアダプタ制御域＃１にデータ転送要求情報
Ａを書き、ＣＨ（＃１）３に対し割込みを上げる。ＣＨ
（＃１）３は割込みを受け付けると、Ａの内容を解析
し、データ転送要求と判断すると、ＳＰＵ２１に対し、
ＩＯＰ２２に対するデータ転送要求が発生したことをＳ
ＰＵ−ＩＯＰ情報域＃１へデータ転送要求Ｄを書込み、
起動依頼する。ＳＰＵ２１は、起動依頼を受け取ると、
ＳＰＵ−ＩＯＰレジスタの起動フラグをセットし、ＩＯ
Ｐ２２に処理要求が発生したことを伝える。
ルのアダプタ（＃３）５に対して呼制御を依頼（アダプ
タ間通信で依頼）すると決定し、以下の手順で依頼す
る。 （２−１） アダプタ（＃１）５は呼制御データＣを共
通メモリ４内のデータ転送域に書き込む。その後、共通
メモリ４内のアダプタ制御域＃１にデータ転送要求情報
Ａを書き、ＣＨ（＃１）３に対し割込みを上げる。ＣＨ
（＃１）３は割込みを受け付けると、Ａの内容を解析
し、データ転送要求と判断すると、ＳＰＵ２１に対し、
ＩＯＰ２２に対するデータ転送要求が発生したことをＳ
ＰＵ−ＩＯＰ情報域＃１へデータ転送要求Ｄを書込み、
起動依頼する。ＳＰＵ２１は、起動依頼を受け取ると、
ＳＰＵ−ＩＯＰレジスタの起動フラグをセットし、ＩＯ
Ｐ２２に処理要求が発生したことを伝える。
【００４４】（２−２） ＩＯＰ２２は、起動フラグが
オンになると、ＳＰＵ−ＩＯＰ情報域＃１からＤをＳＰ
Ｕ−ＩＯＰ情報域＃２にコピーすると共に、データ転送
の発生したことをＣＨ（＃２）３に通知する。ＣＨ（＃
２）３は、データ転送の起動を受け取ると、Ｄを受け取
り、共通メモリ４のアダプタ制御域＃２のＢとして書き
込み、アダプタ（＃３）５を割込みで起動する。アダプ
タ（＃３）５は、割込みで起動を受けると、共通メモリ
４内のアダプタ制御域＃２の内容Ｂを解析し、当該Ｂ内
のアドレスに従い、処理依頼内容を自身のメモリ内にＣ
として転送する。そして、アダプタ（＃３）５は、この
Ｃの内容を解析し、ここでは、呼発呼と判別し、指定さ
れたダイヤル番号に発呼する。
オンになると、ＳＰＵ−ＩＯＰ情報域＃１からＤをＳＰ
Ｕ−ＩＯＰ情報域＃２にコピーすると共に、データ転送
の発生したことをＣＨ（＃２）３に通知する。ＣＨ（＃
２）３は、データ転送の起動を受け取ると、Ｄを受け取
り、共通メモリ４のアダプタ制御域＃２のＢとして書き
込み、アダプタ（＃３）５を割込みで起動する。アダプ
タ（＃３）５は、割込みで起動を受けると、共通メモリ
４内のアダプタ制御域＃２の内容Ｂを解析し、当該Ｂ内
のアドレスに従い、処理依頼内容を自身のメモリ内にＣ
として転送する。そして、アダプタ（＃３）５は、この
Ｃの内容を解析し、ここでは、呼発呼と判別し、指定さ
れたダイヤル番号に発呼する。
【００４５】以上のようにして、Ｈ０チャネルのデータ
通信が発生すると、アダプタ（＃１）５は、共通メモリ
４、ＣＨ（＃１）３、ＳＰＵ２１、ＩＯＰ２２、ＣＨ
（＃３）３、共通メモリ４を経由し、アダプタ（＃３）
５にアダプタ間通信によってＤチャネルによる発呼を依
頼し、当該アダプタ（＃３）５が発呼を行う。
通信が発生すると、アダプタ（＃１）５は、共通メモリ
４、ＣＨ（＃１）３、ＳＰＵ２１、ＩＯＰ２２、ＣＨ
（＃３）３、共通メモリ４を経由し、アダプタ（＃３）
５にアダプタ間通信によってＤチャネルによる発呼を依
頼し、当該アダプタ（＃３）５が発呼を行う。
【００４６】図４は、本発明の転送情報例を示す。図４
の（ａ）は、ＡＤＰ（アダプタ）からのデータ転送要求
情報（Ａ）の例を示す。これは、既述した図３のＳ１０
のアダプタ制御域＃１に格納する情報であり、既述した
図２の共通メモリ３内のアダプタ制御域＃１に格納する
Ａに対応している。
の（ａ）は、ＡＤＰ（アダプタ）からのデータ転送要求
情報（Ａ）の例を示す。これは、既述した図３のＳ１０
のアダプタ制御域＃１に格納する情報であり、既述した
図２の共通メモリ３内のアダプタ制御域＃１に格納する
Ａに対応している。
【００４７】図４の（ｂ）は、ＡＤＰ（アダプタ）への
データ転送起動情報（Ｂ）の例を示す。これは、既述し
た図３のＳ１８のアダプタ制御域＃２に格納する情報で
あり、既述した図２の共通メモリ３内のアダプタ制御域
＃２に格納するＢに対応している。
データ転送起動情報（Ｂ）の例を示す。これは、既述し
た図３のＳ１８のアダプタ制御域＃２に格納する情報で
あり、既述した図２の共通メモリ３内のアダプタ制御域
＃２に格納するＢに対応している。
【００４８】図４の（ｃ）は、データ転送要求データ
（Ｄ）の例を示す。これは、既述した図３のＳ１３のＳ
ＰＵ−ＩＯＰ情報域に格納する情報であり、既述した図
２の共通メモリ３内のＳＰＵ−ＩＯＰ情報域＃１、＃２
に格納するＤに対応している。
（Ｄ）の例を示す。これは、既述した図３のＳ１３のＳ
ＰＵ−ＩＯＰ情報域に格納する情報であり、既述した図
２の共通メモリ３内のＳＰＵ−ＩＯＰ情報域＃１、＃２
に格納するＤに対応している。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
ＳＰＵやＩＯＰなどの入出力制御機構２が配下のアダプ
タ５のアクセスできる共通メモリ４に処理依頼を書込
み、他のアダプタ５への処理依頼のときに該当する入出
力制御機構２に通知して該当アダプタ５のアクセスでき
る共通メモリ４に処理依頼を書き込んで処理依頼し、こ
れを見た配下のアダプタ５が処理を行う構成を採用して
いるため、入出力制御機構２の異なる配下のアダプタ５
間であってもデータ転送を実現することができる。これ
らにより、ＳＰＵやＩＯＰなどの入出力制御機構２の配
下のアダプタ５間で処理依頼を転送して処理を行う。例
えばＨ０チャネルのデータ通信の要求の発生に対応し
て、当該Ｈ０チャネルのアダプタ５がＤチャネルのアダ
プタ５にアダプタ間通信によって呼制御依頼して回線を
接続した後、当該Ｈ０チャネルのアダプタ５がデータ通
信することが可能となる。
ＳＰＵやＩＯＰなどの入出力制御機構２が配下のアダプ
タ５のアクセスできる共通メモリ４に処理依頼を書込
み、他のアダプタ５への処理依頼のときに該当する入出
力制御機構２に通知して該当アダプタ５のアクセスでき
る共通メモリ４に処理依頼を書き込んで処理依頼し、こ
れを見た配下のアダプタ５が処理を行う構成を採用して
いるため、入出力制御機構２の異なる配下のアダプタ５
間であってもデータ転送を実現することができる。これ
らにより、ＳＰＵやＩＯＰなどの入出力制御機構２の配
下のアダプタ５間で処理依頼を転送して処理を行う。例
えばＨ０チャネルのデータ通信の要求の発生に対応し
て、当該Ｈ０チャネルのアダプタ５がＤチャネルのアダ
プタ５にアダプタ間通信によって呼制御依頼して回線を
接続した後、当該Ｈ０チャネルのアダプタ５がデータ通
信することが可能となる。
【図１】本発明の原理ブロック図である。
【図２】本発明の１実施例構成図である。
【図３】本発明の動作説明図である。
【図４】本発明の転送情報例である。
【図５】従来技術の説明図である。
１：ＣＰＵ ２：入出力制御機構 ２１：ＳＰＵ ２２：ＩＯＰ ３：ＣＨ ４：共通メモリ ５：アダプタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−185545（ＪＰ，Ａ) 特開 昭61−34660（ＪＰ，Ａ) 特開 昭58−56171（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/00 - 13/38
Claims (2)
- 【請求項１】アダプタ間でデータ通信するデータ通信方
式において、 データの入出力を制御する入出力制御機構（２）と、 この入出力制御機構（２）の配下で各種処理を行うアダ
プタ（５）と、 アダプタ（５）が共通にアクセスできる共通メモリ
（４）とを備え、 ある入出力制御機構（２）が共通メモリ（４）に配下の
アダプタ（５）への処理依頼を書込み、これを見た該当
するアダプタ（５）が処理依頼内容を取り出して他のア
ダプタ（５）への処理依頼と判明したとき、該当する入
出力制御機構（２）に処理依頼を通知し、 この処理依頼を受けた他の入出力制御機構（２）が共通
メモリ（４）に配下のアダプタ（５）への処理依頼を書
込み、これを見た該当するアダプタ（５）が処理依頼内
容を取り出して処理するように構成したことを特徴とす
るデータ通信方式。 - 【請求項２】上記アダプタ（５）が同一バス上あるいは
他のバス上に接続されたいずれの場合でも、アダプタ
（５）間でデータ通信を行うように構成したことを特徴
とする請求項１記載のデータ通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31026092A JP3228575B2 (ja) | 1992-11-19 | 1992-11-19 | データ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31026092A JP3228575B2 (ja) | 1992-11-19 | 1992-11-19 | データ通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06161927A JPH06161927A (ja) | 1994-06-10 |
| JP3228575B2 true JP3228575B2 (ja) | 2001-11-12 |
Family
ID=18003111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31026092A Expired - Fee Related JP3228575B2 (ja) | 1992-11-19 | 1992-11-19 | データ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228575B2 (ja) |
-
1992
- 1992-11-19 JP JP31026092A patent/JP3228575B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06161927A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005997B1 (ko) | 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치 | |
| JP3433385B2 (ja) | 入出力装置に対して実行すべき直接メモリアクセス動作を動的に連鎖する装置及び方法 | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| JP3228575B2 (ja) | データ通信方式 | |
| JPS623361A (ja) | ステ−タス通報方式 | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH02171846A (ja) | トランザクション処理方式 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPS626367A (ja) | ネツトワ−ク制御装置 | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JP3043881B2 (ja) | 共有ファイルを利用するデータ処理システム | |
| JPS585824A (ja) | チヤネル間デ−タ転送方式 | |
| JPH0157376B2 (ja) | ||
| JP2837522B2 (ja) | 入出力命令制御方式 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS5819965A (ja) | 記録装置 | |
| JPH02135558A (ja) | 入出力チャネル装置における間接アドレス指定方式 | |
| JPH0424733B2 (ja) | ||
| JPH04252345A (ja) | 複数の入出力ポートを有するメモリ内蔵のシングルチップマイクロコンピュータ | |
| JPS63245548A (ja) | 複合計算機システム | |
| JPH0561668B2 (ja) | ||
| JPH0512221A (ja) | マルチｃｐｕ間データ交換高速化方式 | |
| JPS62160857A (ja) | 二重化処理装置の再開処理方式 | |
| JPH0512181A (ja) | 電子計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |