JP3169653B2 - 文書画像データの解像度及び階調変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は文書画像データの解像度
及び階調変換装置に係り、特にイメージスキャナとファ
クシミリ及びディジタル複写機等のような文書画像入力
／出力装置の多様な性能にかなえるよう入力画像データ
の解像度と階調を変換し得る装置に関する。

【０００２】

【従来の技術】イメージスキャナ、ファクシミリ、ディ
ジタル複写機等のように文書画像を取り扱う装置におい
て、画質を決定する要素は解像度と階調である。通常的
な文書画像入力／出力装置において解像度は１インチ当
たり何個の画素まで示せるかを意味するｄｐｉという単
位に示し、階調は１画素当たり明暗の区別をどの程度ま
でできるかを決定する。前記階調は１画素当たりのデー
タの大きさにより決定され、１画素当たり１ビットの場
合は黒と白の２階調、４ビットの場合は１６階調、８ビ
ットの場合は２５６階調になる。ただ、擬似中間調の場
合は１画素当たり１ビットであっても面積階調として擬
似的に階調を拡張する。

【０００３】一般に、より良質の画像データを得るため
にはより高い解像度とより高い階調を有するべきであ
る。これを達成するためには前記両方のデータの大きさ
が大きくなるべきである。従って、画像データの利用目
的とこれを取り扱う装置の特性により解像度または階調
を色々変化させる必要が高まっている。

【０００４】一例としてイメージスキャナを用いて文書
画像を入力し、その入力された画像をレーザビームプリ
ンタ等のようなプリンタに出力させる時、プリンタは１
画素当り白黒の２種類の階調しか表現できないので階調
は１画素当たり１ビット、即ち２階調にすべき反面、解
像度はプリンタの性能により１８０ｄｐｉ，２４０ｄｐ
ｉ，３００ｄｐｉ，４００ｄｐｉまたはその以上で多様
である。従って、イメージスキャナにおいてはこれらの
プリンタの出力解像度に相応する解像度の画像を読み取
れるべきである。

【０００５】一方、イメージスキャナを用いて入力した
画像をグラフィックモニタに出力しようとする時、グラ
フィックモニタの解像度は１ライン当たり１，０００画
素内外に過ぎず、階調はモニタの種類により２階調、１
６階調、２５６階調など多様である。従って、前述した
通りの場合においては解像度と階調をモニタに相応する
条件で画像データを受けて出力させるべきである。

【０００６】前記のイメージスキャナを初めて文書画像
入力装置において従来の関連装置、即ち、レーザプリン
タとモニタの性能限界によって解像度及び階調は幾つか
のモードのみを採用しいるのでこれらとインターフェー
スのためのデータ処理は割合に容易である。しかし、シ
ステム及びその関連装置の複合化と多様な機能のみなら
ず、画像データの利用目的が細分化及び多様化されるに
つれ、解像度及び階調の多段階に及ぶ制御が必要となっ
た。従来には解像度及び階調を制御するソフトウェアを
用いて解決してきたが、これは文書画像データ量が非常
に膨大なので処理に長時間かかり、かつ解像度と階調を
同時に変換できなくて複雑な処理段階を要求しており、
システムの効率が落ちることになる。

【０００７】

【発明が解決しようとする課題】従って、本発明は前述
した問題点を解決するために創出されたもので、プリン
タ、ファクシミリ、グラフィック等のように多様な装置
の特性及び性能にかなう画像データの獲得のために関連
装置の特性に合わせて入力画像データの解像度と階調の
変換が入力装置で直接に処理できるようにする文書画像
データの解像度及び階調変換装置を提供することであ
る。

【０００８】

【課題を解決するための手段】前述した目的を達成する
ために、本発明による文書画像データの解像度及び階調
変換装置は画像制御データを受けて所望の解像度と階調
を有する画像制御データに変換させるために変換値をセ
ッティングするラッチ部と、画像制御データの入力速度
に準ずるマスタクロック信号に応じて前記ラッチ部で変
換値がセッティングされた画像制御データの解像度を変
換させるための解像度変換クロック信号を発生する解像
度変換クロック発生部と、画像制御データの入力速度に
準ずるマスタクロック信号に応じて前記解像度変換クロ
ック発生部から伝送されるクロック信号のうち、前記ラ
ッチ部から入力されるセレクト信号に基づいて選択され
た画素クロック信号を出力するクロック選択部と、前記
クロック選択部から伝送される画素クロック信号をカウ
ントして階調変換によるバイト検出クロック信号をバイ
ト単位に検出する単位データ検出部と、前記クロック選
択部から伝送される画素クロック信号に応じて入力され
た画像データの階調変換及び画像２値化処理を行う画像
データ変換部と、前記ラッチ部でセッティングされたス
キャン信号と前記単位データ検出部から供給されるバイ
ト検出クロック信号に応じた画像データ階調を選択する
画像データ選択部と、前記画像データ選択部で選択され
た画像データ階調に対応する画像データ選択階調信号に
応じてイネーブルされ、前記クロック選択部から供給さ
れた画素クロック信号に応じて解像度及び階調変換され
た画像データをバイト単位に出力する画像データ出力部
とを含むことを特徴とする。

【０００９】

【作用】本発明は利用目的と関連出力装置の性能及び特
性にかなう画像データで解像度と階調を制御することが
できる。また、画像データの解像度及び階調制御をハー
ドウェア的に処理する。

【００１０】

【実施例】以下、添付した図面に基づいて、図１に示し
た解像度及び階調変換装置を詳細に説明する。

【００１１】図１によれば、本発明による文書画像デー
タの解像度及び階調変換装置は実際画像データを変換す
るための制御信号を発生する制御信号発生部１０と、こ
の制御信号に応じて実際画像データを変換する画像デー
タ処理部２０より構成される。この制御信号発生部１０
はラッチ部１００と、解像度変換クロック発生部２００
と、クロック選択部３００及び単位データ検出器４００
を含んでいる。この制御信号発生部１０は実際画像デー
タの解像度と階調を変換するための制御信号を発生す
る。

【００１２】続いて、画像データ処理部２０は前記制御
信号発生部１０からの制御信号に応じて入力された画像
データを変換して出力する機能を有し、画像データ変換
器５００と画像データ選択器６００及び画像データ出力
部７００を含んでいる。

【００１３】図３によれば、ラッチ部１００は８ビット
ラッチ１１０とディコーダ１２０を含んでいる。この８
ビットラッチ１１０は画像制御データＣＤ０〜ＣＤ７を
受けて外部のラッチイネーブル信号が“ハイ”レベルに
なればその瞬間画像制御データＣＤ０〜ＣＤ７を貯蔵し
て変換値をセッティングしている。この８ビットラッチ
１１０は貯蔵された画像制御データ中４ビットの選択信
号Ｓ０〜Ｓ３をディコーダ１２０に供給すると同時にク
ロック選択部３００に供給する。前記ディコーダ１２０
は８ビットラッチ１１０に一時貯蔵された画像制御デー
タＣＤ０〜ＣＤ７中の４ビット変換値をデコーディング
してプレセット信号Ｐ０〜Ｐ３を出力している。

【００１４】図４によれば、解像度変換クロック発生部
２００はマスタクロック信号ＭＣＬＫに応じてＶＤＥＮ
（Valid Data Enable)信号と前記ラッチ部１００のディ
コーダ１２０から供給されるプレセット信号Ｐ０〜Ｐ３
を受けてクロック選択部３００のための解像度変換クロ
ック信号を発生し、カウンター２１０、インバータ２２
０、ＡＮＤゲート２３０，２３１，２３２，２３３及び
ＯＲゲート２４０より構成される。

【００１５】また、図４によれば、クロック選択部３０
０はマスタクロック信号ＭＣＬＫと前記解像度変換クロ
ック発生部２００のＡＮＤゲート２３０，２３１，２３
２，２３３から出力されるクロック信号と前記ラッチ部
１００から供給されるセレクト信号Ｓ０〜Ｓ２とその反
転されたセレクト信号を論理組合わせて画像制御データ
の動作モード及び動作順序に適当な画素クロック信号Ｐ
ＣＬＫを生成するようにインバータ３１０，３１１，３
１２、ＡＮＤゲート３２０，３２１，３２２，３２３，
３２４、ＯＲゲート３２５及びＤフリップフロップ３３
０，３３１より構成される。図５において、単位データ
検出器４００は前記クロック選択部３００のＤフリップ
フロップ３３１から伝送される画素クロック信号ＰＣＬ
Ｋをカウントして階調変換によるバイト検出クロック信
号ＷＣＬＫをバイト単位に検出するためにＤフリップフ
ロップ４１０、カウンター４２０、インバータ４３０，
４３１，４３２，４３３，４３４、ＡＮＤゲート４４
０，４４１，４４２及びＯＲゲート４５０より構成され
る。

【００１６】図６において、画像データ変換器５００は
前記クロック選択部３００から伝送される画素クロック
信号ＰＣＬＫに応じて入力された画像データの階調変換
及び画像２値化処理を行うよう多重イメージ／２値イメ
ージコンバータ５１０とＤフリップフロップ５２０、イ
ンバータ５３０及び４ビットラッチ５４０より構成され
る。

【００１７】また、図６において、画像データ選択器６
００は前記ラッチ部１００の８ビットラッチ１１０から
伝送されるスキャン信号ＳＣ０〜ＳＣ３と前記単位デー
タ検出器４００から供給されるバイト検出クロック信号
ＷＣＬＫに応じて出力イネーブル信号を画像データ出力
部７００に供給することにより、画像データ変換器５０
０の画像データ階調を選択するようインバータ６１０，
６１１，６１２、ＡＮＤゲート６２０及びＮＡＮＤゲー
ト６３０，６３１，６３２より構成される。

【００１８】図６において、画像データ出力部７００は
前記画像データ選択器６００で選択された画像データ選
択階調信号に応じてイネーブルされ、前記クロック選択
部３００から供給された画素クロック信号に応じて解像
度及び階調変換された画像データをバイト単位に出力す
るようシフトレジスタ７３０及びラッチ部７３１，７３
２より構成される。前述した通りの構成を有する本発明
をより詳細に説明すると次の通りである。図１によれ
ば、本実施例においては画像データ変換器５００に入力
される画像データＩＭＤ０〜ＩＭＤ７が３００ｄｐｉの
２５６階調、即ち８ビット／画素文書画像データと仮定
してこれを３００ｄｐｉ、２４０ｄｐｉ、２００ｄｐ
ｉ、１８０ｄｐｉ、７５ｄｐｉ等の解像度に変換し、階
調をそれぞれの解像度で８ビット／画素（２５６変
調）、４ビット／画素（１６階調）及び１ビット／画素
（単純２値、デザリング）で処理できるものに限って説
明する。

【００１９】ラッチ部１００は画像データ変換器５００
に入力される本来の文書画像データＩＭＤ０〜ＩＭＤ７
を所望の解像度と階調の画像データＩＭ０〜ＩＭ７に変
換させるために所望の解像度と階調に相応する変換値を
セッティングする。

【００２０】前記ラッチ部１００は３００ｄｐｉ，２４
０ｄｐｉ，２００ｄｐｉ，１８０ｄｐｉ，７５ｄｐｉ等
の解像度に変換するための変換値と８ビット／画素、４
ビット／画素、単純２値データ、擬似中間調データ等の
階調を示す変換値が貯蔵されるよう、図３に示した通り
にラッチ部１００の８ビットラッチ１１０に制御データ
ＣＤ０〜ＣＤ７を入力してラッチイネーブル信号を“ハ
イ”状態に８ビットラッチ１１０に印加する。

【００２１】前記制御データＣＤ０〜ＣＤ７の構成は図
２に示した通りの形式を有するところ、解像度制御コー
ドＣＤ０〜ＣＤ２と階調制御コードＣＤ４，ＣＤ５，Ｃ
Ｄ６及び予備コードＣＤ３，ＣＤ７より構成される。

【００２２】前記図２及び図３の例においては、解像度
制御コードと階調制御コードを１バイト以内に示したも
のに限ったが、実際の具現において解像度と階調の制御
段階をより多くの段階にするためには制御データの解像
度制御コードと階調制御コードを２個の別途ラッチに分
けて具現すればすむ。ただ、本実施例においては解像度
を３００ｄｐｉ，２４０ｄｐｉ，２００ｄｐｉ，１８０
ｄｐｉ，７５ｄｐｉの５個に限定して説明するので解像
度制御コードを３ビットに設定し、また階調制御コード
も８ビット／画素、４ビット／画素、単純２値処理、擬
似中間調処理等４個の処理モードに限定されたので３ビ
ットに設定した。即ち、解像度制御を２５６種類に拡張
するためには１バイトコードに設定し、かつ階調制御を
拡張するためには１バイトコードに拡張させれば良い。

【００２３】前記ラッチ部１００の８ビットラッチ１１
０を用いて下記表１及び表２のような該当コードがセッ
ティングされれば、この８ビットラッチ１１０は出力端
Ｑ０〜Ｑ３を通じて解像度制御コードをディコーダ１２
０及びクロック選択部３００にＳ０〜Ｓ３信号で出力さ
せ、階調制御コードを出力端Ｑ４〜Ｑ７を通じてスキャ
ン信号ＳＣ０〜ＳＣ３で単位データ検出器４００，画像
データ変換器５００，画像データ選択器６００に入力さ
せる。

【００２４】

【表１】

【００２５】

【表２】

【００２６】前記表１，表２においてＲと表示されたＣ
Ｄ３及びＣＤ６ビットは解像度制御コード拡張等の予備
ビットであって数の状態（don't care) である。

【００２７】図４は解像度変換クロック発生部２００と
クロック選択部３００の実施例図であって、図３に示し
た８ビットラッチ１１０とディコーダ１２０の出力信号
を受けて回路動作状態を決定する。

【００２８】図４のマスタクロック信号ＭＣＬＫはここ
で記述されないイメージセンサで出力する画素データク
ロック信号の２倍に相応する周波数を有するクロック信
号であってデューティサイクルは５０％である。また、
ＶＤＥＮは有効データの開始／終了を知らせる信号であ
ってイメージセンサが実際１ラインのデータを読み取っ
て出力させる期間を知らせる信号である。前記解像度変
換クロック発生部２００に入力されるプレセット信号Ｐ
０〜Ｐ３はカウンター２１０のプレセット値であって、
図３に示したディコーダ１２０で出力されカウンター２
１０の周期を決定する。前記ディコーダ１２０の出力は
次の式１により決定される。ここで、イメージセンサの
出力解像度をＳＲとし、この出力解像度を変換して得よ
うとする解像度をＷＲとすれば、イメージセンサの出力
解像度によるプレセット値は

【００２９】

【数１】

【００３０】である。ただし、Ｇ・Ｃ・Ｍは最大公約数
である。

【００３１】従って、イメージセンサの出力解像度が３
００ｄｐｉの場合、これを２４０ｄｐｉ解像度の画像に
変換するためのプレセット値は前記（１）式により次の
通りである。

【００３２】

【数２】

【００３３】従って、前記のように３００ｄｐｉ画像を
２４０ｄｐｉ画像に変換するためには解像度変換クロッ
ク発生部２００のカウンター２１０に印加されるプレセ
ット値を１０とセッティングしてカウンター周期が１０
である２進カウンターとして動作させればよい。

【００３４】一方、（１）式によって、図４のカウンタ
ー２１０に印加されるプレセット値を決定してカウンタ
ーの動作周期を決定すれば、カウンター２１０に印加さ
れるマスタクロック信号ＭＣＬＫが（１）式の周期ごと
に所定のクロックパルスを選択することにより解像度変
換がなされる。従って、変換される解像度によって
（１）式の周期ごとに選択すべきクロックパルスの数を
示せば（２）式の通りである。

【００３５】

【数３】

【００３６】である。

【００３７】一方、解像度変換のために（１）式に示さ
れるクロック周期ごとに（２）式に示されるクロックを
選択することは言い換えれば（１）式の周期毎に幾つか
のクロックパルスを除去することのような結果がもたら
せる。従って、解像度変換のために（１）式の周期ごと
に除去すべきクロックパルス数は、（１）式から（２）
式を減算させればよい。即ち、（１）式の周期毎に除去
すべきクロックパルス数は（３）式の通りである。

【００３８】

【数４】

【００３９】イメージセンサの出力解像度が３００ｄｐ
ｉから２４０ｄｐｉに変換される場合、前記（３）式に
よってイメージセンサから出力される画素１０個当たり
２個の画素を除去すればよいことが分かる。

【００４０】前述した通り、イメージセンサの出力画素
を５個単位にして１画素ずつ規則的に除去すれば３００
ｄｐｉ画像を２４０ｄｐｉ画像に変換しうる。

【００４１】前記（３）式でのように解像度を変換させ
るために除去すべきクロックパルスを決定するためには
カウンター２１０の出力値を組み合わせるべきである
が、このカウンター２１０のＱＤ，ＱＣ，ＱＢ端子でそ
れぞれ伝送される出力値が一側端に印加されるＡＮＤゲ
ート２３０，２３１，２３２，２３３は３００ｄｐｉを
２４０ｄｐｉ，２００ｄｐｉ，１８０ｄｐｉ，７５ｄｐ
ｉにそれぞれ変換するめの論理素子である。

【００４２】一方、図４のクロック選択部３００は図３
に示したラッチ部１００の８ビットラッチ１１０で伝送
されるＳ０〜Ｓ３の信号に応じて解像度変換クロック発
生部２００のクロック信号を選択する回路であり、前記
Ｓ０〜Ｓ３の値は表１の解像制御コードＣＤ０，ＣＤ３
に準ずる。

【００４３】前述した通り、解像度変換クロック発生部
２００で変換されたクロック信号を選択して変換された
画素クロック比率を決定するためにはそのクロック信号
がクロック選択部３００を構成するインバータ３１０，
３１１，３１２とＡＮＤゲート３２０，３２１，３２
２，３２３，３２４，ＯＲゲート３２５及びフリップフ
ロップ３３０，３３１の論理回路を通じることになる。
この際、図４のクロック選択部３００を構成するＤフリ
ップフロップ３３１は２分周回路であってＰＣＬＫ信号
を単位データ検出器４００、画像データ変換器５００及
び画像データ出力部７００に伝送する。ＰＣＬＫ信号は
変換された画素クロック信号の比率を示す信号である。

【００４４】図５は単位データ検出部４００の一実施例
図であって、多様なスキャニングモードに応じて処理さ
れた画素データをバイト単位に検出し、前記Ｄフリップ
フロップ３３１で出力される画素クロック信号ＰＣＬＫ
に応じてバイト検出信号を発生する。

【００４５】図５に示した単位データ検出部４００のＡ
ＮＤゲート４４０は８ビット／画素データを出力する論
理素子であり、ＡＮＤゲート４４１はＰＣＬＫをＤフリ
ップフロップ４１０に２分周して４ビット／画素データ
を出力する論理素子である。

【００４６】また、ＡＮＤゲート４４２は単位データ検
出部４００のカウンター周期８の２値カウンター４２０
で伝送されるキャリ信号を受けて単純２値と擬似中間調
の２値画像を決定する論理素子である。

【００４７】この際、バイト検出クロック信号ＷＣＬＫ
の選択は論理素子であるＯＲゲート４５０を通じてえら
れるが、このＯＲゲート４５０の入力端子に伝送される
ＡＮＤゲート４４０，４４１，４４２の出力は階調制御
コードＳＣ０〜ＳＣ３とＰＣＬＫ、２分周されたＰＣＬ
Ｋ及び２値カウンター４２０で供給されるキャリ信号の
論理積に従う。

【００４８】一方、図６は画像データ変換処理するため
の画像データ変換器５００、画像で選択部６００、そし
て画像データ出力部７００の詳細構成図であって、図４
のクロック選択部３００で出力される画像制御信号ＰＣ
ＬＫと図５の単位データ検出器４００で出力されるバイ
ト検出クロック信号ＷＣＬＫを受けて動作され、階調制
御コードは表２に準じる。

【００４９】図６において、画像データ変換器５００を
構成する多重イメージ／２値イメージコンバータ５１０
はディジタル８ビット画像データの２値化処理を行う部
分であって単純２値化処理と擬似中間調処理を行い、画
像データ出力部７００のシフトレジスタ７３０は多重イ
メージ／２値イメージコンバータ５１０で伝送される２
値化されたデータを直列に入力を受けて、並列即ち８ビ
ットデータに変換させる。また、画像データ出力部７０
０の８ビットラッチ７３２は８ビット／画素データ処理
時入力されたデータをバイパスする機能を担当し、４ビ
ットラッチ５４０は４ビット／２画素処理時入力画像の
上位ニブル（nibble) のみを抜き出す部分であって、画
像クロック信号ＰＣＬＫを２分周するＤフリップフロッ
プ５２０により１番目画素クロック信号ＰＣＬＫが“ハ
イ”レベルになる瞬間に画像データの上位ニブルをラッ
チさせる。また２番目の画素クロック信号ＰＣＬＫが
“ハイ”レベルになる時、４ビットラッチ５４０でラッ
チされたデータは８ビットラッチ７３１の上位ニブルと
してラッチされ、入力画像データ中ＩＭＤ４〜ＩＭＤ７
の上位ニブルデータがこの８ビットラッチ７３１の下位
ニブルとしてラッチされ１バイトデータにさせる。

【００５０】一方、図６の画像データ選択器６００は表
２による階調制御コードにより画像データ出力部７００
の動作を制御し、この画像データ出力部７００の出力端
ＩＭ０〜ＩＭ７に処理データが送り出される時データ衝
突が起こらないようシフトレジスタ７３０と８ビットラ
ッチ７３１，７３２の出力制御信号を相互排他的に制御
して特定階調が選択される時、他の階調の出力端はハイ
インピーダンス状態を保たせる。

【００５１】図７は画像データの解像度を３００ｄｐｉ
で変換処理する場合、図４の解像度変換クロック発生部
２００の信号波形図である。

【００５２】表１に示した解像度制御コードに応じてＳ
０ないしＳ３のデータが全部“０”になり、画素クロッ
ク信号の周波数の２倍に相応する周波数を有するＭＣＬ
Ｋはクロック選択部３００のＡＮＤゲート３２０とＯＲ
ゲート３２５を経由してＤフリップフロップ３３０で再
サンプリングされＤフリップフロップ３３１で図７に示
した通り２分周されたＰＣＬＫ信号を発生する。

【００５３】この際、解像度変換クロック発生部２００
のカウンター２１０でのプレセット値Ｐ０〜Ｐ３と出力
値ＱＡ，ＱＢ，ＱＣ，ＱＤは選択論理により図７の斜線
を引いた数の状態（don't care) になる。前述した通り
３００ｄｐｉで画像データを画像データ変換器５００に
入力する場合は毎画素データを漏れなく選択すればす
む。

【００５４】一方、イメージセンサで入力される標準解
像度が３００ｄｐｉである画像データを２４０ｄｐｉの
画像データに変換するためには（１）式によりプレセッ
ト値を計算し、カウンター２１０の周期を１０としてカ
ウンター２１０のプレセット値Ｐ０〜Ｐ３の各ビットで
ローディングさせる。この際、Ｓ０〜Ｓ３を表１の２４
０ｄｐｉに相応するコード値で定めさせれば図８に示し
た波形のようにカウンター２１０のＱＤ出力とＭＣＬＫ
信号はＡＮＤゲート２３０で論理積され、このＡＮＤゲ
ート２３０の出力信号はＤフリップフロップ３３０で再
サンプリングされ再びＤフリップフロップ３３１を通じ
て２分周される。前記Ｄフリップフロップ３３１で２分
周された信号は２４０ｄｐｉ解像度を制御するための信
号である。即ち、イメージセンサで入力される画像デー
タが３００ｄｐｉである画像を２４０ｄｐｉに変換する
ためには、この画像データの出力クロック信号の５個中
１個を除去して画像データを取ればすむ。

【００５５】図９は３００ｄｐｉ解像度を有する画像デ
ータが８ビット／画素で画像データ変換器５００に入力
される場合、図５の単位データ検出器４００の画素デー
タ伝送及び処理に合うように１バイトデータで検出する
信号波形図である。

【００５６】前記図９に示した波形の通り、クロック発
生部３００で送り出されるＰＣＬＫ信号を表２の階調制
御コードにより単位データ検出部４００のＡＮＤゲート
４４０及びＯＲゲート４５０を通過することによりバイ
ト検出クロック信号ＷＣＬＫを得る。

【００５７】図１０は画像データが解像度３００ｄｐ
ｉ、１６階調４ビット／画素の場合の単位データ検出部
４００の波形図である。

【００５８】前記図１０に示した通り、１６階調で画像
処理をする場合、即ち毎画素当たり４ビットデータの場
合ＰＣＬＫ信号が“ハイ”レベルになる時ごとに４ビッ
トデータが送り出される。この際、図５のＤフリップフ
ロップ４１０は前記４ビットデータを２分周して２周期
のＰＣＬＫを入力することにより１バイトデータを検出
し、階調制御コードはＡＮＤゲート４４１で組み合わせ
られる。

【００５９】図１１は画像データが解像度３００ｄｐ
ｉ、２値データ処理時単位データ検出部４００の波形図
である。

【００６０】図１１に示した通り、２値画像処理の場合
即ち単純２値化または擬似中間調処理時に毎画素クロッ
ク信号ＰＣＬＫが“ハイ”レベルになる時ごとに１ビッ
トが生成されるので、１バイトで送り出すためにはカウ
ンター４２０でキャリが発生する時毎にバイト検出クロ
ック信号ＷＣＬＫを出力する。

【００６１】

【発明の効果】以上述べたように、本発明は画像データ
の利用目的と関連出力装置の性能及び特性にかなう画像
データで解像度と階調が制御できるので、データ処理が
高速で行え、この画像データの解像度及び階調制御をハ
ードウェア的に処理するので装置の互換性及び広い適用
性を有する。

【図面の簡単な説明】

【図１】本発明による文書画像データの解像度及び階調
変換装置の構成図である。

【図２】図１に示したラッチの制御データ形式図であ
る。

【図３】図１に示したラッチの詳細回路図である。

【図４】図１に示した解像度及び変換クロック発生器と
クロック選択部の詳細回路図である。

【図５】図１に示した単位データ検出器の詳細回路図で
ある。

【図６】図１に示した画像データ変換器、画像データ選
択器及び画像データ出力回路の詳細回路図である。

【図７】図１による画像データの解像度が３００ｄｐｉ
の場合の波形図である。

【図８】図１による画像データの解像度が２４０ｄｐｉ
の場合の波形図である。

【図９】図１による画像データの解像度が３００ｄｐｉ
で２５６階調の場合の単位データ検出器の波形図であ
る。

【図１０】図１による画像データの解像度が３００ｄｐ
ｉで１６階調の場合の単位データ検出器の波形図であ
る。

【図１１】図１による画像データの解像度が３００ｄｐ
ｉで２値データ処理時の単位データ検出器の波形図であ
る。

【符号の説明】

１００ ラッチ部 １１０，７３１，７３２ ８ビットラッチ １２０ ディコーダ ２００ 解像度変換クロック発生部 ２１０，４２０ カウンター ３００ クロック選択部 ４００ 単位データ検出器 ５００ 画像データ変換器 ５１０ 多重イメージ／２値イメージコンバータ ５２０ シフトレジスタ ６００ 画像データ選択器 ７００ 画像データ出力部

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 画像制御データを受けて所望の解像度と
   階調を有する画像制御データに変換させるために変換値
   をセッティングするラッチ部と、 画像制御データの入力速度に準ずるマスタクロック信号
   に応じて前記ラッチ部で変換値がセッティングされた画
   像制御データの解像度を変換させるための解像度変換ク
   ロック信号を発生する解像度変換クロック発生部と、 画像制御データの入力速度に準ずるマスタクロック信号
   に応じて前記解像度変換クロック発生部から伝送される
   クロック信号のうち、前記ラッチ部から入力されるセレ
   クト信号に基づいて選択された画素クロック信号を出力
   するクロック選択部と、 前記クロック選択部から伝送される画素クロック信号を
   カウントして階調変換によるバイト検出クロック信号を
   バイト単位に検出する単位データ検出部と、 前記クロック選択部から伝送される画素クロック信号に
   応じて入力された画像データの階調変換及び画像２値化
   処理を行う画像データ変換部と、 前記ラッチ部でセッティングされたスキャン信号と前記
   単位データ検出部から供給されるバイト検出クロック信
   号に応じた画像データ階調を選択する画像データ選択部
   と、 前記画像データ選択部で選択された画像データ階調に対
   応する画像データ選択階調信号に応じてイネーブルさ
   れ、前記クロック選択部から供給された画素クロック信
   号に応じて解像度及び階調変換された画像データをバイ
   ト単位に出力する画像データ出力部とを含むことを特徴
   とする文書画像データの解像度及び階調変換装置。
2. 【請求項２】 前記ラッチ部は、ラッチイネーブル信号
   が“ハイ”レベルになれば、その瞬間画像制御データを
   受けて貯蔵し、解像度及び階調制御コードの変換値をセ
   ッティングし、それらを出力する８ビットラッチと、 前記８ビットラッチに一時貯蔵された解像度制御コード
   の変換値をデコーディングして出力するディコーダとを
   含むことを特徴とする請求項１記載の文書画像データの
   解像度及び階調変換装置。
3. 【請求項３】 前記解像度変換クロック発生部は、ＶＤ
   ＥＮ信号と前記ラッチ部でセッティングされ伝送される
   プリセット信号に応じてマスタクロック信号をカウンテ
   ィングするカウンター及びインバータと、 カウンターの出力信号中の一信号とマスタクロック信号
   を受けて所定の解像度変換クロック信号を発生させる第
   １ないし第４アンドゲート及びＯＲゲートとを含むこと
   を特徴とする請求項１記載の文書画像データの解像度及
   び階調変換装置。
4. 【請求項４】 前記クロック選択部は、前記解像度変換
   クロック発生部の第１ないし第４アンドゲートから出力
   されるクロック信号と前記ラッチ部から伝送されるセレ
   クト信号を組み合わせ、前記セレクト信号に応じて第１
   ないし第４アンドゲートから出力されるクロック信号を
   選択してＯＲゲートから出力する第１ないし第３インバ
   ータと第５ないし第９ＡＮＤゲート及びＯＲゲートと、 前記ＯＲゲートの出力信号を受けてマスタクロック信号
   に応じた画素クロック信号を選択する第１及び第２フリ
   ップフロップを含むことを特徴とする請求項１記載の文
   書画像データの解像度及び階調変換装置。
5. 【請求項５】 前記単位データ検出部は、前記クロック
   選択部の第２フリップフロップから伝送される画素クロ
   ック信号を２分周するＤフリップフロップと、前記画素クロック信号 をカウントするカウンターと、 前記画素クロック信号、前記Ｄフリップフロップの出力
   及び前記カウンターの出力と、前記ラッチ部からのスキ
   ャン信号を論理組み合わせる論理回路とを含んで階調変
   換によるバイト検出クロック信号をバイト単位に検出す
   ることを特徴とする請求項１記載の文書画像データの解
   像度及び階調変換装置。
6. 【請求項６】 前記画像データ変換部は、前記クロック
   選択部から伝送される画素クロック信号に応じて入力さ
   れた画像データの多重画像２値化処理を行うコンバー
   タ、４ビット／画素データを処理するＤフリップフロッ
   プ、インバータ及び４ビットラッチを含むことを特徴と
   する請求項１記載の文書画像データの解像度及び階調変
   換装置。
7. 【請求項７】 前記画像データ選択部は、前記ラッチ部
   の８ビットラッチか ら伝送される前記スキャン信号によ
   り画像データ変換部の画像データ階調を選択するように
   構成された論理回路を含むことを特徴とする請求項１記
   載の文書画像データの解像度及び階調変換装置。
8. 【請求項８】 前記画像データ出力部は、前記画像デー
   タ変換部で変換された画像データをそれぞれ受け入れる
   シフトレジスタ及び第１及び第２の８ビットラッチを含
   み、前記画像データ選択部から供給された画像データ選
   択階調信号に応じて所定の解像度及び階調を有する画像
   データをバイト単位で出力することを特徴とする請求項
   １記載の文書画像データの解像度及び階調変換装置。