JPH05300377A - 画像データ変換処理装置 - Google Patents
画像データ変換処理装置Info
- Publication number
- JPH05300377A JPH05300377A JP4099324A JP9932492A JPH05300377A JP H05300377 A JPH05300377 A JP H05300377A JP 4099324 A JP4099324 A JP 4099324A JP 9932492 A JP9932492 A JP 9932492A JP H05300377 A JPH05300377 A JP H05300377A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- image data
- pattern
- bits
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、ビット幅ｎの画像データをより大き
なビット幅ｍの画像データに変換するための画像データ
変換処理装置に関し、画像の見え方に変化を与えること
なく画像データを変換できるようにすることを目的とす
る。 【構成】原画像データのビットパターンの繰り返しとな
る繰り返しパターンを生成する生成手段２と、この生成
手段２の生成した繰り返しパターンの最上位ビットから
ビット幅ｍのビットパターンを取り出す取出手段３とを
備えるように構成する。
なビット幅ｍの画像データに変換するための画像データ
変換処理装置に関し、画像の見え方に変化を与えること
なく画像データを変換できるようにすることを目的とす
る。 【構成】原画像データのビットパターンの繰り返しとな
る繰り返しパターンを生成する生成手段２と、この生成
手段２の生成した繰り返しパターンの最上位ビットから
ビット幅ｍのビットパターンを取り出す取出手段３とを
備えるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、小さなビット幅の画像
データをより大きなビット幅の画像データに変換するた
めの画像データ変換処理方式に関し、特に、画像の見え
方に変化を与えることなく画像データを変換できるよう
にする画像データ変換処理方式に関するものである。
データをより大きなビット幅の画像データに変換するた
めの画像データ変換処理方式に関し、特に、画像の見え
方に変化を与えることなく画像データを変換できるよう
にする画像データ変換処理方式に関するものである。
【０００２】画像データのビット幅は、メモリ量の制限
や表現すべき画像の精度等により、１ビット（白黒２
値）、４ビット（16階調）、８ビット（256 階調）、１
２ビット（4096階調）等というようにシステムによって
異なっている。これから、異なるビット幅を持つシステ
ム間で画像データを交換する場合には、画像データのビ
ット幅の変換が必要になる。このようなビット幅の変換
は、画像データの見え方に変化を与えることのない方法
で実現できるようにしていく必要がある。
や表現すべき画像の精度等により、１ビット（白黒２
値）、４ビット（16階調）、８ビット（256 階調）、１
２ビット（4096階調）等というようにシステムによって
異なっている。これから、異なるビット幅を持つシステ
ム間で画像データを交換する場合には、画像データのビ
ット幅の変換が必要になる。このようなビット幅の変換
は、画像データの見え方に変化を与えることのない方法
で実現できるようにしていく必要がある。
【０００３】
【従来の技術】従来では、小さなビット幅の画像データ
をより大きなビット幅の画像データに変換する場合、足
りないビット幅に相当する数の“０”を下位ビット側に
付加することで画像データの変換を実現するように処理
していた。
をより大きなビット幅の画像データに変換する場合、足
りないビット幅に相当する数の“０”を下位ビット側に
付加することで画像データの変換を実現するように処理
していた。
【０００４】すなわち、被変換画像データのビット幅が
３ビットで、変換画像データのビット幅が８ビットであ
る場合にあって、被変換画像データのビットパターンが
“１０１”である場合には“１０１０００００”という
ように、“０００００”を下位５ビットに付加していく
ことで、８ビット幅の画像データに変換するように処理
していたのである。
３ビットで、変換画像データのビット幅が８ビットであ
る場合にあって、被変換画像データのビットパターンが
“１０１”である場合には“１０１０００００”という
ように、“０００００”を下位５ビットに付加していく
ことで、８ビット幅の画像データに変換するように処理
していたのである。
【０００５】
【発明が解決しようとする課題】画像データの値は、対
応する画素の明るさ、あるいは濃度を表しており、
“６”は“２”の３倍になるというように数値として演
算できる性質を持つ。従って、“０”“１”“２”
“３”・・・という連続する値の差は均一なものとなっ
ている。
応する画素の明るさ、あるいは濃度を表しており、
“６”は“２”の３倍になるというように数値として演
算できる性質を持つ。従って、“０”“１”“２”
“３”・・・という連続する値の差は均一なものとなっ
ている。
【０００６】確かに、従来の画像データのビット幅の変
換処理方式では、不足分のビット数の“０”を付加する
ことで、変換後にあっても、この連続する値の均等性を
維持できるとともに、数値として演算できるという性質
を保持できることになる。
換処理方式では、不足分のビット数の“０”を付加する
ことで、変換後にあっても、この連続する値の均等性を
維持できるとともに、数値として演算できるという性質
を保持できることになる。
【０００７】しかしながら、このような従来技術に従っ
ていると、画像データの値が明るさを表すときにあっ
て、被変換画像データが画像表現の白（画像データの値
が濃度を表すときには黒）であるときには、変換された
画像データが白とならずに画像が暗く見えることになる
という問題点があった。
ていると、画像データの値が明るさを表すときにあっ
て、被変換画像データが画像表現の白（画像データの値
が濃度を表すときには黒）であるときには、変換された
画像データが白とならずに画像が暗く見えることになる
という問題点があった。
【０００８】すなわち、被変換画像データのビット幅が
３ビット、変換画像データのビット幅が８ビットで、画
像データの値が明るさを表すときにあって、変換対象の
画像データが画像表現の黒を表す“０００”である場合
には、変換される画像データは“００００００００”と
いうように黒を示すことになるのに対して、変換対象の
画像データが画像表現の白を表す“１１１”である場合
には、変換される画像データは“１１１０００００”と
いうように本来の白を表す“１１１１１１１１１”にな
らずに、それよりも小さな値に変換されてしまうという
問題点があったのである。
３ビット、変換画像データのビット幅が８ビットで、画
像データの値が明るさを表すときにあって、変換対象の
画像データが画像表現の黒を表す“０００”である場合
には、変換される画像データは“００００００００”と
いうように黒を示すことになるのに対して、変換対象の
画像データが画像表現の白を表す“１１１”である場合
には、変換される画像データは“１１１０００００”と
いうように本来の白を表す“１１１１１１１１１”にな
らずに、それよりも小さな値に変換されてしまうという
問題点があったのである。
【０００９】これから、従来技術に従っていると、変換
後の画像データが変換前の画像データとは異なるものに
見えるという問題点があったのである。本発明はかかる
事情に鑑みてなされたものであって、小さなビット幅の
画像データをより大きなビット幅の画像データに変換す
るときにあって、画像の見え方に変化を与えることなく
この変換を実行できるようにする新たな画像データ変換
処理方式の提供を目的とするものである。
後の画像データが変換前の画像データとは異なるものに
見えるという問題点があったのである。本発明はかかる
事情に鑑みてなされたものであって、小さなビット幅の
画像データをより大きなビット幅の画像データに変換す
るときにあって、画像の見え方に変化を与えることなく
この変換を実行できるようにする新たな画像データ変換
処理方式の提供を目的とするものである。
【００１０】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明により構成される画像デ
ータ変換処理装置であって、ビット幅ｎの画像データを
より大きなビット幅ｍの画像データに変換するものであ
る。
を図示する。図中、１は本発明により構成される画像デ
ータ変換処理装置であって、ビット幅ｎの画像データを
より大きなビット幅ｍの画像データに変換するものであ
る。
【００１１】図１（ａ）の画像データ変換処理装置１
は、原画像データ（被変換画像データとなる）のビット
パターンの繰り返しとなる繰り返しパターンを生成する
生成手段２と、生成手段２の生成した繰り返しパターン
の最上位ビットからビット長ｍのビットパターンを取り
出す取出手段３とを備える。
は、原画像データ（被変換画像データとなる）のビット
パターンの繰り返しとなる繰り返しパターンを生成する
生成手段２と、生成手段２の生成した繰り返しパターン
の最上位ビットからビット長ｍのビットパターンを取り
出す取出手段３とを備える。
【００１２】一方、図１（ｂ）の画像データ変換処理装
置１は、上記の生成手段２と、生成手段２の生成した繰
り返しパターンの最上位ビットからビット長（ｍ＋１）
のビットパターンを取り出す取出手段４と、原画像デー
タのビットパターンがオール１を示すときには、取出手
段４の取り出したビットパターンの内の上位ｍビットの
ビットパターンを取り出すとともに、オール１を示さな
いときには、取出手段４の取り出したビットパターンに
１を加算して、その加算結果のビットパターンの内の上
位ｍビットのビットパターンを取り出す丸め手段５とを
備える。
置１は、上記の生成手段２と、生成手段２の生成した繰
り返しパターンの最上位ビットからビット長（ｍ＋１）
のビットパターンを取り出す取出手段４と、原画像デー
タのビットパターンがオール１を示すときには、取出手
段４の取り出したビットパターンの内の上位ｍビットの
ビットパターンを取り出すとともに、オール１を示さな
いときには、取出手段４の取り出したビットパターンに
１を加算して、その加算結果のビットパターンの内の上
位ｍビットのビットパターンを取り出す丸め手段５とを
備える。
【００１３】
【作用】図１（ａ）の画像データ変換処理装置１では、
生成手段２は、例えば、原画像データとして３ビットの
“１０１”が与えられると、“１０１１０１１０１・・
・”というように、そのビットパターンの繰り返しパタ
ーンを生成する。このとき、生成手段２は、ビット長が
ｍとなる態様に従って繰り返しパターンを生成していく
よう処理することがある。
生成手段２は、例えば、原画像データとして３ビットの
“１０１”が与えられると、“１０１１０１１０１・・
・”というように、そのビットパターンの繰り返しパタ
ーンを生成する。このとき、生成手段２は、ビット長が
ｍとなる態様に従って繰り返しパターンを生成していく
よう処理することがある。
【００１４】取出手段３は、この繰り返しパターンの生
成処理を受けて、この生成された繰り返しパターンの最
上位ビットからビット長ｍのビットパターンを取り出す
ことで変換画像データを生成する。上述の例で説明する
ならば、ｍの値が８ビットであるときには、“１０１１
０１１０”を生成していくのである。
成処理を受けて、この生成された繰り返しパターンの最
上位ビットからビット長ｍのビットパターンを取り出す
ことで変換画像データを生成する。上述の例で説明する
ならば、ｍの値が８ビットであるときには、“１０１１
０１１０”を生成していくのである。
【００１５】この処理に従い、ｎの値が３ビットで、ｍ
の値が８ビットであるときには、原画像データの“００
０”は“００００００００”に変換され、“１１１”は
“１１１１１１１１”に変換されるとともに、“００
０”から“１１１”の間にある３ビットパターンは、定
数“１００１”を乗算した８ビットパターンに変換され
ることになる。
の値が８ビットであるときには、原画像データの“００
０”は“００００００００”に変換され、“１１１”は
“１１１１１１１１”に変換されるとともに、“００
０”から“１１１”の間にある３ビットパターンは、定
数“１００１”を乗算した８ビットパターンに変換され
ることになる。
【００１６】このようにして、原画像データの白／黒の
画像表現は、大きなビット幅を持つ画像データに変換さ
れるときにあっても、正確な白／黒の画像表現として変
換されるとともに、変換後にあっても、連続する値の均
等性をほぼ維持できることから、画像データの見え方に
変化を与えることなく、画像データのビット幅の変換を
実現できるようになる。
画像表現は、大きなビット幅を持つ画像データに変換さ
れるときにあっても、正確な白／黒の画像表現として変
換されるとともに、変換後にあっても、連続する値の均
等性をほぼ維持できることから、画像データの見え方に
変化を与えることなく、画像データのビット幅の変換を
実現できるようになる。
【００１７】一方、図１（ｂ）の画像データ変換処理装
置１では、取出手段４は、図１（ａ）の画像データ変換
処理装置１の取出手段３よりも１つ長いビットパターン
を取り出し、この取出処理を受けて、丸め手段５は、原
画像データのビットパターンがオール１を示さないとき
には、このビットパターンに１を加算していくことで四
捨五入に相当する丸め処理を実行してから、上位ｍビッ
トのビットパターンを取り出すことで変換画像データを
生成する。そして、オール１を示すときには、１を加算
することで“００・・・０”になってしまう不都合を防
止するために、この丸め処理を実行せずに、直ちに、上
位ｍビットのビットパターンを取り出すことで変換画像
データを生成する。
置１では、取出手段４は、図１（ａ）の画像データ変換
処理装置１の取出手段３よりも１つ長いビットパターン
を取り出し、この取出処理を受けて、丸め手段５は、原
画像データのビットパターンがオール１を示さないとき
には、このビットパターンに１を加算していくことで四
捨五入に相当する丸め処理を実行してから、上位ｍビッ
トのビットパターンを取り出すことで変換画像データを
生成する。そして、オール１を示すときには、１を加算
することで“００・・・０”になってしまう不都合を防
止するために、この丸め処理を実行せずに、直ちに、上
位ｍビットのビットパターンを取り出すことで変換画像
データを生成する。
【００１８】このようにして、図１（ａ）の画像データ
変換処理装置１では、切り捨て処理に従ってビット幅ｍ
の変換画像データを生成していたのに対して、図１
（ｂ）の画像データ変換処理装置１では、四捨五入処理
に相当する丸め処理に従ってビット幅ｍの変換画像デー
タを生成するので、より高精度でもって画像データのビ
ット幅の変換を実現できるようになる。
変換処理装置１では、切り捨て処理に従ってビット幅ｍ
の変換画像データを生成していたのに対して、図１
（ｂ）の画像データ変換処理装置１では、四捨五入処理
に相当する丸め処理に従ってビット幅ｍの変換画像デー
タを生成するので、より高精度でもって画像データのビ
ット幅の変換を実現できるようになる。
【００１９】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図１で説明したように、本発明では、被変換画像デ
ータのビットパターンの繰り返しとなる繰り返しパター
ンを生成して、この生成した繰り返しパターンの最上位
ビットからビット長ｍのビットパターンを取り出してい
くことで、ビット幅ｎの画像データをより大きなビット
幅ｍの画像データに変換していく構成を採るものであ
る。
る。図１で説明したように、本発明では、被変換画像デ
ータのビットパターンの繰り返しとなる繰り返しパター
ンを生成して、この生成した繰り返しパターンの最上位
ビットからビット長ｍのビットパターンを取り出してい
くことで、ビット幅ｎの画像データをより大きなビット
幅ｍの画像データに変換していく構成を採るものであ
る。
【００２０】図２ないし図７に、この構成を実現するた
めの本発明の一実施例を図示する。図２に示す実施例
は、配線の接続形態により本発明を実現する実施例であ
って、入力ｎビットを出力の最上位ｎビットにそのまま
接続するとともに、この入力ｎビットから分岐するｎビ
ットを出力の次のｎビットに接続していくことを繰り返
していって、最後に、出力ビットがｍビットとなるよう
に接続していくことで、本発明を実現するという実施例
である。この図２に示す実施例では、ビット幅ｎの値が
３ビットで、ビット幅ｍの値が８ビットであるときの具
体例を示してある。
めの本発明の一実施例を図示する。図２に示す実施例
は、配線の接続形態により本発明を実現する実施例であ
って、入力ｎビットを出力の最上位ｎビットにそのまま
接続するとともに、この入力ｎビットから分岐するｎビ
ットを出力の次のｎビットに接続していくことを繰り返
していって、最後に、出力ビットがｍビットとなるよう
に接続していくことで、本発明を実現するという実施例
である。この図２に示す実施例では、ビット幅ｎの値が
３ビットで、ビット幅ｍの値が８ビットであるときの具
体例を示してある。
【００２１】図３に示す実施例は、図２の実施例を用い
る構成を採るときにあって、図１で説明した丸め処理を
実現する実施例である。この実施例では、図２の実施例
の構成に従いつつ出力ビットが（ｍ＋１）ビットとなる
接続形態を採る変換器１０と、被変換画像データの入力
ｎビットがオール１であるか否かを検出して、オール１
であるときには“１”を出力し、オール１でないときに
は“０”を出力する検出器１１と、検出器１１の出力値
を反転させるインバータ回路１２と、変換器１０の出力
値とインバータ回路１２の出力値とを加算して、その加
算値の上位ｍビットを出力する加算器１３とを備える。
る構成を採るときにあって、図１で説明した丸め処理を
実現する実施例である。この実施例では、図２の実施例
の構成に従いつつ出力ビットが（ｍ＋１）ビットとなる
接続形態を採る変換器１０と、被変換画像データの入力
ｎビットがオール１であるか否かを検出して、オール１
であるときには“１”を出力し、オール１でないときに
は“０”を出力する検出器１１と、検出器１１の出力値
を反転させるインバータ回路１２と、変換器１０の出力
値とインバータ回路１２の出力値とを加算して、その加
算値の上位ｍビットを出力する加算器１３とを備える。
【００２２】この構成に従って、被変換画像データのビ
ットパターンがオール１でないときには、変換器１０に
より生成される（ｍ＋１）ビットのビットパターンに
“１”を加算して、その加算値の上位ｍビットを出力し
ていくことで丸められた変換画像データを得るととも
に、オール１であるときには、１を加算することで“０
０・・・０”になってしまう不都合を防止するために、
この丸め処理を実行せずに、直ちに、変換器１０により
生成されるビットパターンの上位ｍビットを出力してい
くことで変換画像データを得ることになる。
ットパターンがオール１でないときには、変換器１０に
より生成される（ｍ＋１）ビットのビットパターンに
“１”を加算して、その加算値の上位ｍビットを出力し
ていくことで丸められた変換画像データを得るととも
に、オール１であるときには、１を加算することで“０
０・・・０”になってしまう不都合を防止するために、
この丸め処理を実行せずに、直ちに、変換器１０により
生成されるビットパターンの上位ｍビットを出力してい
くことで変換画像データを得ることになる。
【００２３】図４に示す実施例は、パラレル／シリアル
変換を実行する２つのシフト・レジスタを用いて本発明
を実現する実施例であって、被変換画像データを入力と
して、パラレルデータからシリアルデータへの変換処理
を実行するとともに、シフト出力（最上位ビットの内
容）をシフト入力（最下位ビットの内容）に接続するｎ
ビットの入力側シフト・レジスタ２０と、入力側シフト
・レジスタ２０のシフト出力を入力として、シリアルデ
ータからパラレルデータへの変換処理を実行するｍビッ
トの出力側シフト・レジスタ２１とを備える。
変換を実行する２つのシフト・レジスタを用いて本発明
を実現する実施例であって、被変換画像データを入力と
して、パラレルデータからシリアルデータへの変換処理
を実行するとともに、シフト出力（最上位ビットの内
容）をシフト入力（最下位ビットの内容）に接続するｎ
ビットの入力側シフト・レジスタ２０と、入力側シフト
・レジスタ２０のシフト出力を入力として、シリアルデ
ータからパラレルデータへの変換処理を実行するｍビッ
トの出力側シフト・レジスタ２１とを備える。
【００２４】この構成に従って、入力側シフト・レジス
タ２０に被変換画像データの入力ｎビットをラッチした
後、ｍ個のシフト・パルスを入力側シフト・レジスタ２
０及び出力側シフト・レジスタ２１に加えることで、出
力側シフト・レジスタ２１に、被変換画像データの繰り
返しパターンの上位ｍビットのビットパターンをセット
していくことで変換画像データを得ることになる。
タ２０に被変換画像データの入力ｎビットをラッチした
後、ｍ個のシフト・パルスを入力側シフト・レジスタ２
０及び出力側シフト・レジスタ２１に加えることで、出
力側シフト・レジスタ２１に、被変換画像データの繰り
返しパターンの上位ｍビットのビットパターンをセット
していくことで変換画像データを得ることになる。
【００２５】この実施例にあって、図１で説明した丸め
処理は、出力側シフト・レジスタ２１を（ｍ＋１）ビッ
トで構成し、（ｍ＋１）個のシフト・パルスを加えるこ
とで得られる（ｍ＋１）ビットの変換画像データの最下
位ビットのビット値に応じて、その（ｍ＋１）ビットの
変換画像データの上位ｍビットのビット値を変更・維持
していくことで実現する。
処理は、出力側シフト・レジスタ２１を（ｍ＋１）ビッ
トで構成し、（ｍ＋１）個のシフト・パルスを加えるこ
とで得られる（ｍ＋１）ビットの変換画像データの最下
位ビットのビット値に応じて、その（ｍ＋１）ビットの
変換画像データの上位ｍビットのビット値を変更・維持
していくことで実現する。
【００２６】以上に説明した実施例は、ビット幅ｎ，ｍ
を固定のものとするもので開示したが、図５ないし図７
に、これらを可変とする実施例を開示する。図５に示す
実施例は、ｋビットの被変換画像データを一方の入力と
して、２つのｋビットの加算値を算出する加算器３０
と、加算器３０の算出する加算値の上位ｋビットをラッ
チするレジスタ３１と、可変シフト量を制御入力とし
て、レジスタ３１のラッチするｋビットのビットパター
ンを設定される可変シフト量分、下位ビット方向にシフ
トして加算器３０のもう一方の入力に与えるシフト回路
３２とを備える。ここで、ビット数ｋの値は、ビット幅
ｍの取り得るどんな値よりも大きな値とし、被変換画像
データは、入力ｋビット中の上位のｎビットに位置させ
て、入力ｋビットの残りの下位ビットはオール０とす
る。そして、シフト回路３２の可変シフト量として、被
変換画像データのビット幅ｎを設定する。
を固定のものとするもので開示したが、図５ないし図７
に、これらを可変とする実施例を開示する。図５に示す
実施例は、ｋビットの被変換画像データを一方の入力と
して、２つのｋビットの加算値を算出する加算器３０
と、加算器３０の算出する加算値の上位ｋビットをラッ
チするレジスタ３１と、可変シフト量を制御入力とし
て、レジスタ３１のラッチするｋビットのビットパター
ンを設定される可変シフト量分、下位ビット方向にシフ
トして加算器３０のもう一方の入力に与えるシフト回路
３２とを備える。ここで、ビット数ｋの値は、ビット幅
ｍの取り得るどんな値よりも大きな値とし、被変換画像
データは、入力ｋビット中の上位のｎビットに位置させ
て、入力ｋビットの残りの下位ビットはオール０とす
る。そして、シフト回路３２の可変シフト量として、被
変換画像データのビット幅ｎを設定する。
【００２７】この構成に従って、レジスタ３１にラッチ
・パルスを加えることで、先ず最初に、入力ビットパタ
ーンをレジスタ３１にラッチする。次に、レジスタ３１
にラッチ・パルスを加えることで、入力ビットパターン
を下位ビット方向にｎビットシフトした値と、入力ビッ
トパターンとの加算結果をレジスタ３１にラッチする。
このラッチされた値は、被変換画像データを２回繰り返
したものになっている。このようにして、レジスタ３１
にｘ個（ｍ／ｎの小数点以下を切り上げた整数値）分の
ラッチ・パルスを加えた後、レジスタ３１の出力する上
位ｍビットを取り出していくことで変換画像データを得
ることになる。
・パルスを加えることで、先ず最初に、入力ビットパタ
ーンをレジスタ３１にラッチする。次に、レジスタ３１
にラッチ・パルスを加えることで、入力ビットパターン
を下位ビット方向にｎビットシフトした値と、入力ビッ
トパターンとの加算結果をレジスタ３１にラッチする。
このラッチされた値は、被変換画像データを２回繰り返
したものになっている。このようにして、レジスタ３１
にｘ個（ｍ／ｎの小数点以下を切り上げた整数値）分の
ラッチ・パルスを加えた後、レジスタ３１の出力する上
位ｍビットを取り出していくことで変換画像データを得
ることになる。
【００２８】図６に示す実施例は、ｋビットの被変換画
像データを入力として、パラレル入出力処理を実行する
シフト・レジスタ４０と、シフト・レジスタ４０のｋビ
ット出力を入力として、設定される選択指示の指す入力
ビット値を出力してシフト・レジスタ４０のシフト入力
に与えるセレクタ回路４１とを備える。ここで、ビット
数ｋの値は、ビット幅ｍの取り得るどんな値よりも大き
な値とし、被変換画像データは、入力ｋビット中の下位
のｎビットに位置させて、入力ｋビットの残りの上位ビ
ットはオール０とする。そして、セレクタ回路４１の選
択指示として、被変換画像データのビット幅ｎを設定す
る。
像データを入力として、パラレル入出力処理を実行する
シフト・レジスタ４０と、シフト・レジスタ４０のｋビ
ット出力を入力として、設定される選択指示の指す入力
ビット値を出力してシフト・レジスタ４０のシフト入力
に与えるセレクタ回路４１とを備える。ここで、ビット
数ｋの値は、ビット幅ｍの取り得るどんな値よりも大き
な値とし、被変換画像データは、入力ｋビット中の下位
のｎビットに位置させて、入力ｋビットの残りの上位ビ
ットはオール０とする。そして、セレクタ回路４１の選
択指示として、被変換画像データのビット幅ｎを設定す
る。
【００２９】この構成に従って、シフト・レジスタ４０
にラッチ・パルスを加えることで、シフト・レジスタ４
０に入力ビットパターンをラッチする。次に、被変換画
像データの最上位ビットがセレクタ回路４１により選択
されているので、シフト・レジスタ４０にシフト・パル
スを加えることで、シフト・レジスタ４０のラッチデー
タの最下位ビットにこの選択されている最上位ビットを
取り付ける。この処理に従って、セレクタ回路４１は、
被変換画像データの第２番目の上位ビットを選択するこ
とになる。このようにして、シフト・レジスタ４０に
（ｍ−ｎ）個のシフト・パルスを加えた後、シフト・レ
ジスタ４０の出力する下位ｍビットを取り出していくこ
とで変換画像データを得ることになる。
にラッチ・パルスを加えることで、シフト・レジスタ４
０に入力ビットパターンをラッチする。次に、被変換画
像データの最上位ビットがセレクタ回路４１により選択
されているので、シフト・レジスタ４０にシフト・パル
スを加えることで、シフト・レジスタ４０のラッチデー
タの最下位ビットにこの選択されている最上位ビットを
取り付ける。この処理に従って、セレクタ回路４１は、
被変換画像データの第２番目の上位ビットを選択するこ
とになる。このようにして、シフト・レジスタ４０に
（ｍ−ｎ）個のシフト・パルスを加えた後、シフト・レ
ジスタ４０の出力する下位ｍビットを取り出していくこ
とで変換画像データを得ることになる。
【００３０】以上に説明した図３ないし図６の実施例で
は、ハードウェアによる構成例を開示したが、同様の機
能をソフトウェアによって実現することも可能である。
一例として、図７に、図６の実施例をソフトウェアで実
行する場合のフローチャートを図示する。
は、ハードウェアによる構成例を開示したが、同様の機
能をソフトウェアによって実現することも可能である。
一例として、図７に、図６の実施例をソフトウェアで実
行する場合のフローチャートを図示する。
【００３１】図示実施例について説明したが、本発明は
これに限定されるものではない。例えば、実施例では、
ｎビットの繰り返しをシフト演算で実行する構成を開示
したが、本発明はこれに限定されるものではなく、乗算
処理により実行するものであってもよいのである。
これに限定されるものではない。例えば、実施例では、
ｎビットの繰り返しをシフト演算で実行する構成を開示
したが、本発明はこれに限定されるものではなく、乗算
処理により実行するものであってもよいのである。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
小さなビット幅の画像データをより大きなビット幅の画
像データに変換するときにあって、画像データの見え方
に変化を与えることなくこの変換処理を実現できるよう
になる。
小さなビット幅の画像データをより大きなビット幅の画
像データに変換するときにあって、画像データの見え方
に変化を与えることなくこの変換処理を実現できるよう
になる。
【図１】本発明の原理構成図である。
【図２】本発明の実施例構成図である。
【図３】本発明の実施例構成図である。
【図４】本発明の実施例構成図である。
【図５】本発明の実施例構成図である。
【図６】本発明の実施例構成図である。
【図７】本発明を実現するフローチャートの一例であ
る。
る。
１ 画像データ変換処理装置 ２ 生成手段 ３ 取出手段 ４ 取出手段 ５ 丸め手段
Claims (4)
- 【請求項１】 ビット幅ｎの画像データをより大きなビ
ット幅ｍの画像データに変換するための画像データ変換
処理装置において、 原画像データのビットパターンの繰り返しとなる繰り返
しパターンを生成する生成手段(2) と、 上記生成手段(2) の生成した繰り返しパターンの最上位
ビットからビット長ｍのビットパターンを取り出す取出
手段(3) とを備えることを、 特徴とする画像データ変換処理装置。 - 【請求項２】 請求項１記載の画像データ変換処理装置
において、 生成手段(2) は、ビット長がｍとなる態様に従って繰り
返しパターンを生成するとともに、取出手段(3) は、こ
の生成されるビット長ｍのビットパターンを取り出して
いくよう処理することを、 特徴とする画像データ変換処理装置。 - 【請求項３】 ビット幅ｎの画像データをより大きなビ
ット幅ｍの画像データに変換するための画像データ変換
処理装置において、 原画像データのビットパターンの繰り返しとなる繰り返
しパターンを生成する生成手段(2) と、 上記生成手段(2) の生成した繰り返しパターンの最上位
ビットからビット長（ｍ＋１）のビットパターンを取り
出す取出手段(4) と、 原画像データのビットパターンがオール１を示すときに
は、上記取出手段(4)の取り出したビットパターンの内
の上位ｍビットのビットパターンを取り出すとともに、
オール１を示さないときには、上記取出手段(4) の取り
出したビットパターンに１を加算して、その加算結果の
ビットパターンの内の上位ｍビットのビットパターンを
取り出す丸め手段(5) とを備えることを、 特徴とする画像データ変換処理装置。 - 【請求項４】 請求項３記載の画像データ変換処理装置
において、 生成手段(2) は、ビット長が（ｍ＋１）となる態様に従
って繰り返しパターンを生成するとともに、取出手段
(4) は、この生成されるビット長（ｍ＋１）のビットパ
ターンを取り出していくよう処理することを、 特徴とする画像データ変換処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099324A JPH05300377A (ja) | 1992-04-20 | 1992-04-20 | 画像データ変換処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099324A JPH05300377A (ja) | 1992-04-20 | 1992-04-20 | 画像データ変換処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05300377A true JPH05300377A (ja) | 1993-11-12 |
Family
ID=14244460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099324A Withdrawn JPH05300377A (ja) | 1992-04-20 | 1992-04-20 | 画像データ変換処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05300377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015136136A (ja) * | 2008-10-29 | 2015-07-27 | シリコン イメージ，インコーポレイテッド | 高速シリアルリンクを用いるメモリシステム用のコーディングシステム |
-
1992
- 1992-04-20 JP JP4099324A patent/JPH05300377A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015136136A (ja) * | 2008-10-29 | 2015-07-27 | シリコン イメージ，インコーポレイテッド | 高速シリアルリンクを用いるメモリシステム用のコーディングシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4991188A (en) | Digital frequency divider | |
| EP0506946B1 (en) | High speed digital error diffusion process for continuous tone image-to-binary image conversion | |
| JP3062338B2 (ja) | 画像処理装置 | |
| US6480873B1 (en) | Power operation device | |
| KR930001689A (ko) | 이미지 버퍼를 이용한 전자 주밍 시스템 | |
| JPH05300377A (ja) | 画像データ変換処理装置 | |
| KR0147942B1 (ko) | 승산기에서의 부스 레코딩회로 | |
| EP0604759A1 (en) | Method of and apparatus for processing digital image data | |
| US6654774B1 (en) | Generation of sign extended shifted numerical values | |
| US5960122A (en) | Method of and apparatus for processing digital image data | |
| US5349388A (en) | Video signal generating apparatus | |
| US5374776A (en) | System for processing musical sound data having overflow/underflow compensation | |
| JP2574312B2 (ja) | 高速アダマ−ル変換装置 | |
| JPH09101877A (ja) | 乗算演算方法及び乗算演算装置 | |
| JPH0883263A (ja) | ディジタル信号処理装置 | |
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| JP3029963B2 (ja) | バースト波形発生装置 | |
| JP3074958B2 (ja) | 加算機能付きシリアル乗算器 | |
| KR100190019B1 (ko) | 그래픽 콘트롤러의 어드레스 계산기 | |
| JP2761249B2 (ja) | 画素密度変換パルス生成装置 | |
| JP3249348B2 (ja) | 画像データ処理装置 | |
| JP2000330470A (ja) | べき乗演算装置、べき乗剰余演算装置、楕円べき倍点演算装置、並びのそれらの方法、記録媒体 | |
| JPH0883167A (ja) | 乱数発生回路 | |
| JPH09312549A (ja) | レート変換回路 | |
| JP2968718B2 (ja) | 演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |