JPS59131225A - パルス幅変調方法とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パルスコード信号をパルス幅信号に変調する
変調方法とその装置に関するものであゑ。

従来、ＰＣＭ（パルスコード変調）信号をＰＷＭ（パル
ス幅変調）信号に変調するには、第１図に示すような時
間分割方式とか第３図に示すような後縁変調方式が用い
られていた。第１図の時間分割方式は、入力端子（１）
からの画像などのデータがラッチ回路付きのｎビット（
図では４ピツト）シフトレジスタ（２）に入力して、直
列−並列変換してアントゲ−）　（３ａ）（ａｂ）（３
ｃ）（３ａ）の一方に入力し、またこのアンドゲート（
３ａ）　（３ｂ）　（３ｃ）　（３ｄ）の他方の入力端
子（４ａ）（４ｂ）（４ｃ）（４ｄ）には、第２図（ａ
）　（ｂ）　（ｃ）　（ｄ）に示すような２”（ｎ＝ｏ
、１．２．３）に時間分割されたパルスを入力し、これ
らアントゲ−）　（３ａ）（３ｂ）（３ｃ）（３ｄ）の
出力をオアゲート（５）を介して出力端子（６）に取出
すものである。ここで、例えばデータ信号が「５」すな
わちｌ’−ｏ　１ｏ　ｔＪであれば、アンドグー　）　
（ａａ）（ａｃ）の出力がオアゲート（５）を介して取
出され、出力端子（６）には第２図（ｅ）に示すような
パルス信号が得られ、また、データ信号が「６」すなわ
ち「０１１ｏ」であれば、出力端子（６）には第２図（
ｆ）に示すようなパルスが得られる。このような方式は
、回路構成が簡単であるが、特に、第２図（ｅ）の場合
は中間に「暗」の部分を含むパルスが生じるので、画面
のちらつきとが、中間調が不正確になる欠点があった。

また、この回路方式では、図示のように立下りがなまる
傾向があるので、立下り個所が多くなればそれだけ画像
のシャープさがなくぼけてしまう欠点があった。

第２図の後縁変調方式は、ラッチ回路付きシフトレジス
タ（２）からマグニチュードコンパレータ（７）に入力
し、クロック端子（８）の信号を計算して出力したカウ
ンタ（９）から入力信号へ）と、前記シフトレジスタ（
２）からの入力信号側とを比較し、ＣＢ）　＞　（Ａｌ
のとき、マグニチュードコンパレータ（７）から出力せ
しめるものである。ここで、例えばデータ信号が「５」
であれば、カウンタ（９）の出力より大きい間、第４図
（ｂ）のようなパルスがあられれ、同様にデータ信号が
「６」であれば、第４図（Ｃ）のようなパルスが出力端
子（６）にあられれる。この方式では、変調後の出力パ
ルスが連続しており、かつ立下りがなまることはないが
、回路構成が複雑で高価になる欠点があった。

本発明は、上述のような欠点を解決するためになされた
もので、ｎビットのＰＣＭ信号を上位、下位に分割し、
その分割した同一時点を基準として、下位ピットを前縁
変調方式、上位ビットを後縁変調方式でＰＷＭ変換した
後、両者を時間的に加算するようにした変調方法である
。さらに詳しくは、ｎピットのＰＣＭ信号を下位ｎ、ビ
ットと、上位ｎ　−ｎ　ｌピットに分け、また１ｆンプ
ル当りの時間（標本化周期）を同様にｎ１ピツトと、ｎ
ｎｌビットの変調領域に分割する。分割した基準点をｔ
ｏとしたとき、下位ｎＩｌピットｔｏを基準とする前縁
変調方式でＰＷＭ変換し、上位ｎ　　０１ビツトをｔｏ
を基準とする後縁変調方式でＰＷＭ変換する。

そしてこれらを時間的に加算することによって１つのＰ
ＷＭ信号に変換する方法であるシこのような方法を採用
することによって、中間調を正確に表示できるだけでな
く、装置自体もＩＣ化し易く、低価格で高信頼性となる
。

以下、本発明の実施例を第５図以下の図面に基づいて説
明する。なお、この例では、１標本化時間のＰＣＭ信号
が４ビツトであって、上位、下位をそれぞれ２ビツトに
分割した場合で説明する。

第５図において、α〔はデータ信号入力端子（Ｉｆ）か
らの例えば画像データとしてのＰＣＭ信号を蓄積するシ
フトレジスタで、このシフトレジスタαＯは、直列に入
力したデータを並列に変換して出力する。

このシフトレジスターの出力を下位２ビツトと上位２ビ
ツトに分割し、それぞれラッチ回路０２αりを介して４
ビツトのうち下位、上位いずれかの２ビツトを選択する
セレクタａ４に結合され、さらに、２ビツトのマグニチ
ュードコンパｖ−９αｓｏ一方の入力側（１Ｇ）αＤに
結合する。

つぎに、鱈はクロック信号入力端子で、この入力端子−
は４ビツトのバイナリカウンタａ９ニ結合され、このバ
イナリカウンタａ９の上位ビットは直接、また下位２ビ
ツトはインバータ翰Ｑυを介して４ビツトのうち上位、
下位いずれかの２ビツトを選択するセレクタ（２２に結
合され、さらに、前記２ビツトのマグニチュードコンパ
レータ（１５１の他方の入力側（２３１＆４）に結合す
る。（ハ）は、前記セレクタＩ（至）を制御するコント
ローラ、（至）はＰＷＭ信号出力端子である。

つぎに、本発明によりＰＣＭ信号をＰＷＭ信号に変換す
る方法を説明する。入力端子ａ（至）からクロック信号
が入力すると、４ビツトのバイナリカウンタα傷には、
それぞれ第６図（ａ　）　（ｂｌ　（ｃ）　（ｄ）に示
すようなパルスが出力する。このうち、上位２ピツ）　
（ａ）（ｂ）についてはそのままセレクタ（２２１に入
力するが、下位２ビツト（ｃ）（ｄ）は、インバータ（
２ＩＱｆＪで第６図（Ｃ）（ｄ）の点線で示すように反
転されたパルス（Ｃ’）　（ｄ’）がセレクタ（イ）に
入力する。

つギに、入力端子ａυからの画像データとしてのＰＣＭ
信号がシフトレジスタ（１（１で直列から並列に変換し
て出力される。このデータ信号が例えば「５」すなわち
「０１ｏ１」であれば下位２ピツ）　（ｇ）（ｈ）がｒ
ｌＪ　ｒＯＪでまた上位２ビツト（１）（ｊ）がｒｌＪ
　ｒＯＪの出力がラッチ回路ａ’ａ　ａｓを経てセレク
タα滲に入力する。

コントローラ（ハ）からは、第６図に示すように１標本
化期間を、ｔｏを基準として上位２（”ｎｔ）ビット領
域管）と、下位２（＝ｎ−ｆｉｌ）ビット領域Ｑ）とり
分割するための第６図（、）に示すような「１」と「０
」の信号が送られる。すると、コントローラ（ハ）が「
１」のときは、セレクタ（２２の上位２ピツＨａ）（ｂ
）と、セレクタａ滲の上位２ピツト（ｔ　）　（ｊ　）
とがマグニチュードコンパレータα９へ送られ、「ｏ」
のときは、それぞれ下位２ピツ）　（ｃ’ｌ　（１）と
（ｇ）−（ｈ）とが送られる。この結果、セレクタ（２
）からは、第６図（ｅ）（ｆ）のような信号（Ａ）が、
またセレクタＩからは第６図（ｋＨｌｌのような信号用
が送られる。

マグニチュードコンパレータ（１５１では、これらの比
較がなされ、（Ｂ）≧（Ａｌのとき出力端子（イ）に出
力があられれる。さらに具体的には、第６図の（ｔｌ）
〜（ｔ、）ではＡ＝　ｒｌＪ　ｒｌＪ、ｎ＝「ｏ」「１
」であるからＡ＞Ｂ％　（ｔｌ）〜（ｔａ）ではＡ＝　
ｒｘＪ　ｒｏＪ　、ｎ＝ｒｏＪ　ｒ４ＪであるからＡ＞
Ｂ、（１，）　〜（１，）ではＡ＝ｒＯＪｒｌＪ、ｎ＝
　ｒＯＪ　ｒｌＪであるがらＡ＝　Ｂｓ　（ｔｏ）〜（
ｔｏ）ではＡ＝　ｒＯＪ　ｒＯＪ、ｎ＝　ｒＯＪ　ｒｌ
ＪであるからＡ＜Ｂ。

（１０）　〜（１，）ではＡ＝　「０４　ｒｌＪ、ｎ＝
　ｒｏｊ　ｒｌＪであるからＡ＝Ｂ、（１，）　〜（１
，）ではＡ＝　ｒｌＪ　ｒＯＪ、ｎ＝　ｒＯＪ　ｒｌＪ
であるからＡ＞Ｂ、（ｔ６）〜（ｔ７）ではＡ＝ｒＩＪ
ｒｘＪ、ｎ＝ｒｏＪ　ｌ”ｔＪであるがらＡ＞Ｂとなり
、出力端子（イ）には、第６図＆ｒＩ）に示すようなＰ
ｗＭ信号に変換されて出力する。

ＰＣＭ信号が「６」すなわち「ｏ　１１０ｊの場合は、
セレクタα滲の出力が第６図（ｏｌ（ｐ）のようになる
から＄６図（ｑ）に示すようなＰＷＭ信号に変換されて
出力する。

前記実施例では、ＰＣＭ信号が「５」のどき、ＰＷＭ信
号のパルス中が「６」、ＰＣＭ−信号が「６」のときＰ
ＷＭ信号のパルス中が「７」となって、ＰＷＭ信号のパ
ルス中が「１」だけ広く変換されている、しかし、全体
的に「１」だけ広くなっているだけであるから、実際上
、ビット数の多いＰＣＭ信号のＰＷＭ信号への変換の場
合には特に問題がない。

前記実施例では、４ピツ）ＰＣＭ信号の場合について説
明したが、ｎピッ）ＰＣＭ信号であってもよく、この場
合、上位と下位の領域は略２分すればよい。また、ＰＣ
Ｍの信号のビット数ｎが奇数、例えば７である場合には
、セレクタ（２２に代えて第７図に示すようなセレクタ
（５）を用い、上位４ピツトと下位３ビツトに分け、下
位３ビツトはインバータ＠（ハ）（至）を介在し、残り
の１ピツトについては接地せしめればよい。

本発明は上述のような方法および装置としたので、時間
分割方式のようなちらつき、中間調の不正確さ、立下り
がなまることによる画像のぼけな・　どの欠点がなくな
り、画像が極めてシャープになる。また、後縁変調方式
のみによる場合に比し、マグニチュードコンパレータは
略ｉビットのものが使用でき低価格になる。さらに、信
頼性が向上し、かつＩＣ化もし易いなどの効果を有する
。

【図面の簡単な説明】

第１図は従来の時間分割方式を説明するためのブロック
図、第２図（ａ）〜（ｆ）は第１図の各部の波形図、！
Ｊ３図は従来の後縁変調方式を説明するためのブロック
図、＄４図（ａｔ〜（ｃ）は第３図の各部の波形図、第
５図は本発明によるパルス幅変調装置の一実施例を示す
ブロック図、第６図（ａ）〜（ｑ）は第５図の各部の波
形図、第７図は本発明の他の実施例の部分的ブロック図
である。 ＱＯＩ・・・シフトレジスタ、α１）・・・データ〕言
号入力端子、θ２１Ｑ３１・・・ラッチ回路、０滲・・
・セレクタ、（ｔ５１・・・マグニチュードコンパレー
タ、０８１・・・クロック信号入力端子、（１１・・・
バイナリカウンタ、翰（２１）・・・インバータ、０２
・・・セレクタ、（イ）・・・出力端子。 特許出願人　株式会社　ゼ　ネ　ラ　ル第　　１　　図 第２図 Ｎ　３　図 第　　４　　図 第　　５　　図 第　　７　　図　　　　　　　　　　　　　　（Ｊ）、
ｊｌｉ　　　６　　　ＩＡ ｔ。 ｏ　　１　　　　　　０ 手続補正書（方式） 昭和５８年０５月１８日 特許庁長官　若杉和夫　殿 １、事件の表示 昭和５８年　特　許願第００５５１１号２、発明の名称
　　パルス幅変調方法とその装置３、補正をする者 事件との関係　　特許出願人 ４、代理人 ６、　補正により増加する発明の数　　なし［第１図は
従来の時間分割方式を説明するためのブロック図、第２
図は第１図の各部の波形図、第３図は従来の後縁変調方
式を説明するためのブロック図、第４図は第３図の各部
の波形図、第５図は本発明によるパルス幅変調装置の一
実施例を示すブロック図、第６図は第５図の各部の波形
図、第７図は本発明の他の実施例の部分的ブロック図で
ある。」

Claims (2)

【特許請求の範囲】
1. （１）ｎビットの被変調ＰＣＭ信号を上位ビットと下位
   ビットに２分割し、この２分割点を基準として、下位ビ
   ットを前縁変調によりＰＷＭ信号に変換し、上位ビット
   を後縁変調によりＰＷＭ信号に変換し、これら変換した
   両ＰＷＭ信号を時間幅的に加算するようにしたパルス幅
   変調方法。
2. （２）ｎビットのバイナリカウンタと、このバイナリカ
   ウンタの下位のｎ、ビットの出力を反転するインバータ
   と、前記バイナリカウンタの残りの上位ｎ　−ｎ　ｌビ
   ットの変調領域と、前記インバータで反転した下位ｎ、
   ビットの変調領域とを交互に選択するセレクタと、直列
   ｎビットの被変調ＰＣＭ信号を並列に変換して記録する
   シフトレジスタと、このレジスタの下位のれ１ビツト出
   力と上位のれ−ｎ、ピット出力を交互に選択するセレク
   タと、これらのセレクタの出力を比較し、ＰＣＭ信号が
   変調領域の出力より大きいか等しいとき、変調されたＰ
   　Ｗ　Ｍ　信号を出力するマグニチュードコンパレータ
   とからなることを特徴とするパルス幅変調装置。