SU1737508A1 - Устройство дл воспроизведени цифровых сигналов с магнитного носител - Google Patents

Abstract

Изобретение относитс  к приборостроению , в частности к магнитной записи данных на движущийс  магнитный носитель, Цель изобретени  -уменьшение погрешности результата воспроизведени  за счет автоматической коррекции фазы выходного тактового синхросигнала. Устройство дл  воспроизведени  цифровых сигналов с магнитного носител  содержит входные информационную и синхронизирующую шины, подключенные через формирователь сигналов кодовых слов к информационному входу входного сдвигового регистра. Синхровход этого регистра соединен с синхронизирующей шиной, а выходы первого, третьего и четвертого разр дов через логический блок - с первым, вторым и третьим информационными входами соответственно выходного сдвигового регистра, Выход выходного регистра подключен к выходной информационной шине. Управл ющий вход выходного сдвигового регистра соединен с выходом делител  частоты с переменным коэффициентом делени . В устройство введены последовательно соединенные элемент И, элемент ИЛИ и триггер. 2 ил. Ё

Description

Изобретение относитс  к приборостроению , в частности к магнитной записи данных на движущиес  магнитные носители, например на магнитные ленты, диски, барабаны , и предназначено дл  воспроизведени  электрических сигналов, представленных в цифровой форме.

Известно устройство дл  воспроизведени  цифровых сигналов с магнитного носител , которое содержит генератор с а вто подстрой кой частоты, триггер, три регистра и арифметико-логическое устройство, выход которого соединен с выходной информационной шиной 1.

Принцип действи  этого устройства основан на определении длительностей временных интервалов между нуль-пересечени ми воспроизведенного сигнала, которые лежат в диапазоне 1,5-4 такта, с помощью синхросигналов, вырабатываемых генератором с автоподстройкой частоты.

Недостатком устройства  вл етс  его сложность, обусловленна  наличием трех регистров и триггеров. Сложность логических устройств хорошо характеризуетс  суммарной разр дностью регистров и триггеров , котора  в данном случае равна 30.

Известно также устройство дл  воспроизведени  цифровых сигналов с магнитного носител , содержащее генератор с автоподстройкой частоты, схему введени  в синхронизм , элемент И, триггер, п тиразр дный

VI

00

VI с 

О 00

регистр и посто нное запоминающее устройство с числом  чеек пам ти не менее 32, выход которого подключен к выходной информационной шине 2,

Недостатком устройства  вл етс  его относительна  дороговизна и большой потребл емый ток, св занные с наличием посто нного запоминающего устройства и необходимостью его программировани .

От этого недостатка свободно устройство дл  воспроизведени  цифровых сигналов с магнитного носител , описанное в 3, которое выбрано в качестве прототипа .

Устройство содержит информационную и синхронизирующую шины, формирователь импульсов, входной регистр, арифметико-логическое устройство, выходной регистр, триггер и делитель частоты с переменным коэффициентом давлени , при этом информационна  и синхронизирующа  шины объединены формирователем импульсов , выход которого подсоединен к информационному входу входного регистра . Синхронизирующа  шина подсоединена к синхронизирующим входам входного регистра и триггера. Выходы первого, третьего и четвертого разр дов входного регистра объединены арифметико-логическим устройством, выходы которого подключены к информационным входам выходного регистра . Выход делител  частоты подключен к управл ющему входу выходного регистра, а его единичный установочный вход - к выходу первого разр да входного регистра. Выход третьего разр да выходного регистра  вл етс  выходом устройства.

Принцип действи  прототипа основан на разбиении поступающего цифрового потока на слова переменной длины в 4 или 6 символов и преобразовании их в слова, содержащие 2 или 3 бита, а затем в БВН-фор- му (Без возвращени  к нулю).

Недостатком прототипа  вл етс  высока  погрешность результата воспроизведени  ввиду принципиальной возможности установлени  двух различных фаз сигнала, осуществл ющего сдвиг информации в выходном регистре. При правильной фазе этого сигнала прототип работоспособен, при неправильной фазе на выходе устройства по вл етс  сбойна  информаци .

Целью изобретени   вл етс  уменьшение погрешности воспроизведени  за счет автоматической коррекции фазы выходного тактового синхросигнала.

Цель достигаетс  тем, что в устройство дл  воспроизведени  цифровых сигналов с магнитного носител , содержащее входные информационную и синхронизирующие шины , подключенные через формирователь сигналов кодовых слов к информационному входу сдвигового регистра, синхровход которого соединен с синхронизирующей шиной , а выходы первого, третьего и четвертого разр дов через логический блок - с первым, вторым и третьим информационными входами соответственно выходного сдвигового регистра, выход

0 которого подключен к выходной информационной шине, делитель частоты с перемен- ным коэффициентом делени , выход которого соединен с управл ющим входом выходного сдвигового регистра, введены

5 последовательно соединенные элемент И, элемент ИЛИ и триггер, инверсный вход которого подключен к синхровходу выходного сдвигового регистра и другому входу элемента ИЛИ, пр мой выход триггера соеди0 нен с синхровходом делител  частоты с переменным коэффициентом делени , установочный вход которого подключен к выходу первого разр да входного сдвигового регистра, выход восьмого разр да которого

5 соединен с одним входом элемента И, другой вход которого подключен к информаци- онному входу входного сдвигового регистра, а синхровход триггера соединен с синхронизирующей шиной.

0 Существенными признаками изобретени , отличающими его от прототипа и обуславливающими соответствие критери м новизны,  вл ютс  элемент И, элемент ИЛИ и триггер, а также выполнение входного

5 сдвигового регистра восьмиразр дным. Введенные элементы позвол ют обеспечить посто нную коррекцию фазы сигнала, осуществл ющего продвижение данных в выходном регистре. Это невозможно выпол0 нить в устройстве-прототипе, так как сигнал коррекции вырабатываетс  при по влении комбинации, соответствующей временному интервалу между нуль-пересечени ми длительностью четыре такта, что, в свою оче5 редь, требует задержки сигнала на восемь полутактов.

Таким образом, предлагаемое устройство обладает новизной и существенными отличи ми .

0 На фиг.1 показана структурна  схема устройства; на фиг.2 - временные диаграммы его работы.

Устройство дл  воспроизведени  цифровых сигналов с магнитного носител  со5 держит информационную 1 и синхронизирующую 2 шины, которые объединены формирователем 3 импульсов. К выходу формировател  3 подсоединен информационным входом входной сдвиговый регистр 4. Выходы первого, третьего и четвертого разр дов регистра 4 объединены логическим блоком 5. К выходу восьмого разр да регистра 4 подключен одним входом двухвходовый элемент И 6, другой вход которого подсоединен к выходу фор- мировател  3. К выходу элемента И 6 подключены последовательно соединенные одним входом двухвходовый элемент ИЛИ 7, информационным входом триггер 8 и счетным входом делитель 9 частоты с пе- ременным коэффициентом делени . Выходы логического блока 5 объединены информационными входами выходного сдвигового регистра 10. Синхронизирующие входы регистра 4 и триггера 8 подсое- динены к шине 2. Другой вход элемента ИЛИ 7 и инверсный выход триггера 8 подсоединены к синхронизирующему входу регистра 10. Единичный установочный вход делител  9 частоты подсоединен к выходу первого разр да регистра 4, а выход делител  9 частоты подключен к управл ющему входу регистра 10. Выход третьего разр да регистра 10  вл етс  выходом устройства.

Преобразованный в цифровую форму сигнал Ui, снимаемый с канала магнитной записи-воспроизведени  (шина 1), поступает на один из входов формировател  3 импульсов (фиг.2). На другой вход формировател  3 подаетс  пр моугольный синхро- сигнал U2 удвоенной тактовой частоты, вырабатываемый синхроблоком, например, на основе ФАПЧ (не показан). Формирователь 3 вырабатывает положительные импульсы Da длительностью в один период удвоенной тактовой частоты, которые соот- ветствуютфронтам сигнала UL Формирователь 3 может быть выполнен, например, в виде триггера, вход и выход которого объединены элементом ИСКЛЮЧАЮЩЕЕ ИЛИ. Импульсы Us поступают на информационный вход восьмиразр дного сдвигового регистра 4, на синхронизирующий вход которого подаетс  синхросигнал U2. Сдвиговый регистр 4 вырабатывает параллель- ные кодовые данные Ui-Us, которые поступают на логический блок 5, действующий по правилам:

U51 lV-lV;

Us 2 IM 2 IM 1 U4 4 ;

U5 3 U4 1 ,

где / означает операцию конъюнкции; / - дизъюнкции, черта над символом показывает инверсию.

Логический блок 5 может быть выполнен , например, на элементах И-НЕ.

Сигналы иЛ - ui параллельно поступают на информационные входы параллельно-последовательного трехразр дного сдвигового регистра 10. Загрузка регистра 10 и сдвиг данных в нем осуществл ютс  в соответствии с сигналами управлени  и синхронизации , вырабатываемыми триггером 8 и делителем 9 частоты с переменным коэффициентом делени . Триггер 8 делит частоту сигнала U2 на два, формиру  выходной тактовый синхросигнал Us, которым осуществл етс  сдвиг данных в регистре 10. Делитель 9 делит частоту синхросигнала Us на два или на три, в зависимости от того,

какое значение имеет сигнал Щ, снимаемый с младшего разр да регистра 4 и подаваемый на единичный установочный вход делител  9. Делитель 9 может быть выполнен , например, на двух IK-триггерах. Когда

сигнал и имеет значение 1, делитель 9 выполн ет деление на три, а когда сигнал

U4 имеет значение 0, делитель 9 выполн ет

деление на два. Таким образом, сигнал ul  вл етс  маркером длины воспроизведенных слов (двухбитовых или трехбитовых). В том случае, когда кодовые символы преобразуютс  в двухбитовые выходные слова, только два старших значени  перекодированных слов ui и U§ загружаютс  в регистр 10. Когда кодовые символы преобразуютс  в трехбитовые выходные слова, в регистр 10 загружаютс  значени 

слов Us - Us. Выходной информационный сигнал в БВН-форме снимаетс  с выхода старшего разр да регистра 10.

На выходе триггера 8 возможно установление двух фаз сигнала Us, дл  одной из которых устройство вырабатывает неверные выходные данные. Дл  устранени  этого  влени  выполн ютс  автоматическа  коррекци  фазы сигнала Us признаками наличи  в воспроизводимом сигнале временных интервалов длительностью четыре такта. Импульсы, указывающие наличие в воспроизводимом сигнале временных интервалов длительностью четыре такта, вырабатываютс  следующим образом. Сигнал

U старшего разр да регистра 4 перемножаетс  с сигналом Us на элементе И 6. Нэ выходе элемента И 6 вырабатываетс  импульс Ue, передний фронт которого совпадает с задним фронтом интервала длительностью четыре такта. Импульсы UG суммируютс  с сигналом, снимаемым с инверсного выхода триггера 8 на элементе

ИЛИ 7. Суммарный сигнал пост у. пег ль ,., формационный вход триггера 8 В результате на выходе триггера 8 формируе С  csii ;-с.л Us с правильно установленной фазой (tv стрелку на временных диаграммах).

Предлагаемое уотрешлао о5л;.л„: меньшей погрешностью результата асепроизведени  по сравнению с протот-« вследствие наличи  автоматическом гор- рекции фазы выходного тактовою c f-vc- сигнала, осуществл ющего окоп-татejs..-о ; формирование выходного инфоомашлпью- го сигнала.

Claims (1)

1. Формула изобретени  Устройство дл  воспроизведен jv/ роаых сигналов с магнитного носител , - держащее входные информационна;

   СИНХРОНИЗИРУЮЩУЮ ШИНЫ, ПОДКЛЮЮ l.l.-i

   через формирователь сигналов KOAOSHV слов к информационному входу вход, и сдвигового регистра, синхровход которое

   соединен с синхронизирующей ; выходы первого, третьего и чет Бегло-о р-;., р дов через логический блок - nups вторым и третьим информации шыг и ьхь

   дл 1м соотзетственно выходного сдвигового регистра, еыход KOioporo подключен к выходной информационной шине, делитель частоты с переменным коэффициентом де- лениь, чыход которого соединен с управл 10 i ц h.Ч ВХОДОМ ВЫХОДНОГО СДВИГОВОГО

   регистра, отличающеес  тем, что, с цепью уменьшени  погрешносги воспроизведени  за счет автоматической коррекции дозы выходного тактового синхросигнала, в liero введены последовательно соединенные элементы И, элемент ИЛИ и триггер, .нверсныи вылод которого подключен к синхровходу выходного сдвигового регистра и другому входу элемента ИЛИ, пр мой выход триггера соединен с синхровходом целител  частоты с переменным коэффициентом делени ,установочный вход которого подключен к выходу первого разр да выход- чого идвиювого регистра, выход восьмого разр да которого соединен с одним входом )лепэнгз И другой вход которого подключен к информационному входу входного сц.готового pei ист ра, синхровход триггера соединен с синхронизирующей шиной

   Фаг. 1

   г- oj Ю гз Ј

   ysH-b H-S S о s