JP3162968B2 - 電子源とその駆動方法、それを用いた画像形成装置、並びにその製造方法 - Google Patents
電子源とその駆動方法、それを用いた画像形成装置、並びにその製造方法Info
- Publication number
- JP3162968B2 JP3162968B2 JP24584195A JP24584195A JP3162968B2 JP 3162968 B2 JP3162968 B2 JP 3162968B2 JP 24584195 A JP24584195 A JP 24584195A JP 24584195 A JP24584195 A JP 24584195A JP 3162968 B2 JP3162968 B2 JP 3162968B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electron source
- surface conduction
- voltage
- direction wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、電子源とその駆動
方法、それを用いた画像形成法装置、並びにその製造方
法に関し、特に、電子放出素子を備えた電子源及びその
応用である表示装置等の画像形成装置に関する。また、
その駆動方法と製造方法に関する。
方法、それを用いた画像形成法装置、並びにその製造方
法に関し、特に、電子放出素子を備えた電子源及びその
応用である表示装置等の画像形成装置に関する。また、
その駆動方法と製造方法に関する。
【０００２】
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下、ＦＥ型と
記す）や、金属／絶縁層／金属型放出素子（以下、ＭＩ
Ｍ型と記す）や、表面伝導型放出素子などが知られてい
る。
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下、ＦＥ型と
記す）や、金属／絶縁層／金属型放出素子（以下、ＭＩ
Ｍ型と記す）や、表面伝導型放出素子などが知られてい
る。
【０００３】ＦＥ型の例としては、たとえば、W.P.Dyke
&W.W.Dolan,"Field emission",Advance in Electron Ph
ysics, 8, 89(1956)や、あるいは、C.A.Spindt,"Physic
al properties of thin-film field emission cathodes
withmolybdenium cones", J.Appl.Phys., 47,5248(197
6) などが知られている。また、ＭＩＭ型の例として
は、たとえば、C.A.Mead,"Operation oftunnel-emissio
n Devices, J.Appl.Phys., 32,646(1961) などが知られ
ている。
&W.W.Dolan,"Field emission",Advance in Electron Ph
ysics, 8, 89(1956)や、あるいは、C.A.Spindt,"Physic
al properties of thin-film field emission cathodes
withmolybdenium cones", J.Appl.Phys., 47,5248(197
6) などが知られている。また、ＭＩＭ型の例として
は、たとえば、C.A.Mead,"Operation oftunnel-emissio
n Devices, J.Appl.Phys., 32,646(1961) などが知られ
ている。
【０００４】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson, RadioEng.Electron Phys., 10,129
0,(1965)や、後述する他の例が知られている。表面伝導
型放出素子は、基板上に形成された小面積の薄膜に、膜
面に平行に電流を流すことにより電子放出が生ずる現象
を利用するものである。この表面伝導型放出素子として
は、前記エリンソン等によるＳｎＯ2 薄膜を用いたもの
の他に、Ａｕ薄膜によるもの[G.Dittmer:"Thin Solid F
ilms",9,317(1972)]や、Ｉｎ2O 3 ／ＳｎＯ2 薄膜による
もの[M.Hartwell and C.G.Fonstad:"IEEE Trans.EDCon
f.",519(1975)]や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、22(1983)］等が報告され
ている。
えば、M.I.Elinson, RadioEng.Electron Phys., 10,129
0,(1965)や、後述する他の例が知られている。表面伝導
型放出素子は、基板上に形成された小面積の薄膜に、膜
面に平行に電流を流すことにより電子放出が生ずる現象
を利用するものである。この表面伝導型放出素子として
は、前記エリンソン等によるＳｎＯ2 薄膜を用いたもの
の他に、Ａｕ薄膜によるもの[G.Dittmer:"Thin Solid F
ilms",9,317(1972)]や、Ｉｎ2O 3 ／ＳｎＯ2 薄膜による
もの[M.Hartwell and C.G.Fonstad:"IEEE Trans.EDCon
f.",519(1975)]や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、22(1983)］等が報告され
ている。
【０００５】これらの表面伝導型放出素子の素子構成の
典型的な例として、図１に前述のＭ．Ｈａｒｔｗｅｌｌ
らによる素子の平面図を示す。同図において、３００１
は基板で、３００４はスパッタで形成された金属酸化物
よりなる導電性薄膜である。導電性薄膜３００４は図示
のようにＨ字形の平面形状に形成されている。該導電性
薄膜３００４に後述の通電フォーミングと呼ばれる通電
処理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、０．
１［ｍｍ］で設定されている。
典型的な例として、図１に前述のＭ．Ｈａｒｔｗｅｌｌ
らによる素子の平面図を示す。同図において、３００１
は基板で、３００４はスパッタで形成された金属酸化物
よりなる導電性薄膜である。導電性薄膜３００４は図示
のようにＨ字形の平面形状に形成されている。該導電性
薄膜３００４に後述の通電フォーミングと呼ばれる通電
処理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、０．
１［ｍｍ］で設定されている。
【０００６】尚、図示の便宜から、電子放出部３００５
は導電性薄膜３００４の中央に矩形の形状で示したが、
これは模式的なものであり、実際の電子放出部の位置や
形状を忠実に表現しているわけではない。Ｍ．Ｈａｒｔ
ｗｅｌｌらによる素子をはじめとして上述の表面伝導型
放出素子においては、電子放出を行う前に導電性薄膜３
００４に通電フォーミングと呼ばれる通電処理を施すこ
とにより電子放出部３００５を形成するのが一般的であ
った。すなわち、通電フォーミングとは、前記導電性薄
膜３００４の両端に一定の直流電圧、もしくは、例えば
１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する
直流電圧を印加して通電し、導電性薄膜３００４を局所
的に破壊もしくは変形もしくは変質せしめ、電気的に高
抵抗な状態の電子放出部３００５を形成することであ
る。尚、局所的に破壊もしくは変形もしくは変質した導
電性薄膜３００４の一部には、亀裂が発生する。前記通
電フォーミング後に導電性薄膜３００４に適宜の電圧を
印加した場合には、前記亀裂付近において電子放出が行
われる。
は導電性薄膜３００４の中央に矩形の形状で示したが、
これは模式的なものであり、実際の電子放出部の位置や
形状を忠実に表現しているわけではない。Ｍ．Ｈａｒｔ
ｗｅｌｌらによる素子をはじめとして上述の表面伝導型
放出素子においては、電子放出を行う前に導電性薄膜３
００４に通電フォーミングと呼ばれる通電処理を施すこ
とにより電子放出部３００５を形成するのが一般的であ
った。すなわち、通電フォーミングとは、前記導電性薄
膜３００４の両端に一定の直流電圧、もしくは、例えば
１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する
直流電圧を印加して通電し、導電性薄膜３００４を局所
的に破壊もしくは変形もしくは変質せしめ、電気的に高
抵抗な状態の電子放出部３００５を形成することであ
る。尚、局所的に破壊もしくは変形もしくは変質した導
電性薄膜３００４の一部には、亀裂が発生する。前記通
電フォーミング後に導電性薄膜３００４に適宜の電圧を
印加した場合には、前記亀裂付近において電子放出が行
われる。
【０００７】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源等が研究されている。
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源等が研究されている。
【０００８】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５０６６８８３や特開平２
−２５７５５１において開示されているように、表面伝
導型放出素子と電子ビームの照射により発光する蛍光体
とを組み合わせて用いた画像表示装置が研究されてい
る。表面伝導型放出素子と蛍光体とを組み合わせて用い
た画像表示装置は、従来の他の方式の画像表示装置より
も優れた特性が期待されている。たとえば、近年普及し
てきた液晶表示装置と比較しても、自発光型であるため
バックライトを必要としない点や、視野角が広い点が優
れていると言える。
とえば本出願人によるＵＳＰ５０６６８８３や特開平２
−２５７５５１において開示されているように、表面伝
導型放出素子と電子ビームの照射により発光する蛍光体
とを組み合わせて用いた画像表示装置が研究されてい
る。表面伝導型放出素子と蛍光体とを組み合わせて用い
た画像表示装置は、従来の他の方式の画像表示装置より
も優れた特性が期待されている。たとえば、近年普及し
てきた液晶表示装置と比較しても、自発光型であるため
バックライトを必要としない点や、視野角が広い点が優
れていると言える。
【０００９】
【発明が解決しようとする課題】発明者らは、上記従来
例をはじめとして、さまざまな材料、製法、構造の表面
伝導型放出素子を試みてきた。さらに、多数の表面伝導
型放出素子を配列したマルチ電子ビーム源、ならびに、
このマルチ電子ビーム源を応用した画像表示装置につい
て研究を行ってきた。
例をはじめとして、さまざまな材料、製法、構造の表面
伝導型放出素子を試みてきた。さらに、多数の表面伝導
型放出素子を配列したマルチ電子ビーム源、ならびに、
このマルチ電子ビーム源を応用した画像表示装置につい
て研究を行ってきた。
【００１０】発明者らは、たとえば、図２に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。図中、４００１は表面伝
導型放出素子を模式的に示したもの、４００２は行方向
配線、４００３は列方向配線である。行方向配線４００
２および列方向配線４００３は、実際には有限の電気抵
抗を有するものであるが、図においては配線抵抗４００
４および４００５として示されている。上述のような配
線方法を、単純マトリクス配線と呼ぶ。
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。図中、４００１は表面伝
導型放出素子を模式的に示したもの、４００２は行方向
配線、４００３は列方向配線である。行方向配線４００
２および列方向配線４００３は、実際には有限の電気抵
抗を有するものであるが、図においては配線抵抗４００
４および４００５として示されている。上述のような配
線方法を、単純マトリクス配線と呼ぶ。
【００１１】なお、図示の便宜上、６ｘ６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。表面伝導型放
出素子を単純マトリクス配線したマルチ電子ビーム源に
おいては、所望の電子ビームを出力させるため、行方向
配線４００２および列方向配線４００３に適宜の電気信
号を印加する。たとえば、マトリクスの中の任意の１行
の表面伝導型放出素子を駆動するには、選択する行の行
方向配線４００２には選択電圧Ｖｓを印加し、同時に非
選択の行の行方向配線４００２には非選択電圧Ｖｎｓを
印加する。これと同期して列方向配線４００３に電子ビ
ームを出力するための駆動電圧Ｖｅを印加する。この方
法によれば、配線抵抗４００４および４００５による電
圧降下を無視すれば、選択する行の表面伝導型放出素子
には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の表
面伝導型放出素子にはＶｅ−Ｖｎｓの電圧が印加され
る。Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば
選択する行の表面伝導型放出素子だけから所望の強度の
電子ビームが出力されるはずであり、また列方向配線の
各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の
素子の各々から異なる強度の電子ビームが出力されるは
ずである。また、表面伝導型放出素子の応答速度は高速
であるため、駆動電圧Ｖｅを印加する時間の長さを変え
れば、電子ビームが出力される時間の長さも変えること
ができるはずである。
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。表面伝導型放
出素子を単純マトリクス配線したマルチ電子ビーム源に
おいては、所望の電子ビームを出力させるため、行方向
配線４００２および列方向配線４００３に適宜の電気信
号を印加する。たとえば、マトリクスの中の任意の１行
の表面伝導型放出素子を駆動するには、選択する行の行
方向配線４００２には選択電圧Ｖｓを印加し、同時に非
選択の行の行方向配線４００２には非選択電圧Ｖｎｓを
印加する。これと同期して列方向配線４００３に電子ビ
ームを出力するための駆動電圧Ｖｅを印加する。この方
法によれば、配線抵抗４００４および４００５による電
圧降下を無視すれば、選択する行の表面伝導型放出素子
には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の表
面伝導型放出素子にはＶｅ−Ｖｎｓの電圧が印加され
る。Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば
選択する行の表面伝導型放出素子だけから所望の強度の
電子ビームが出力されるはずであり、また列方向配線の
各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の
素子の各々から異なる強度の電子ビームが出力されるは
ずである。また、表面伝導型放出素子の応答速度は高速
であるため、駆動電圧Ｖｅを印加する時間の長さを変え
れば、電子ビームが出力される時間の長さも変えること
ができるはずである。
【００１２】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな応用
可能性があり、たとえば画像情報に応じた電気信号を適
宜印加すれば、画像表示装置用の電子源として好適に用
いることができる。次に、表面伝導型放出素子の特性に
ついて述べる。図３に、表面伝導型放出素子の印加電圧
Ｖｆに対する放出電流Ｉｅの特性の典型的な例を示す。
表面伝導型放出素子は、放出電流Ｉｅに関して次の２つ
の特性を有している。第一に、ある電圧（これを閾値電
圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加する
と急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖ
ｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されな
い。第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに
依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大き
さを制御できる。これらの特性を利用し、印加電圧Ｖｆ
を制御することにより、発光輝度を制御することができ
るため、階調表示を行なうことが可能である。
トリクス配線したマルチ電子ビーム源はいろいろな応用
可能性があり、たとえば画像情報に応じた電気信号を適
宜印加すれば、画像表示装置用の電子源として好適に用
いることができる。次に、表面伝導型放出素子の特性に
ついて述べる。図３に、表面伝導型放出素子の印加電圧
Ｖｆに対する放出電流Ｉｅの特性の典型的な例を示す。
表面伝導型放出素子は、放出電流Ｉｅに関して次の２つ
の特性を有している。第一に、ある電圧（これを閾値電
圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加する
と急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖ
ｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されな
い。第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに
依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大き
さを制御できる。これらの特性を利用し、印加電圧Ｖｆ
を制御することにより、発光輝度を制御することができ
るため、階調表示を行なうことが可能である。
【００１３】次に、図４を参照して、表面伝導型放出素
子の印加電圧Ｖｆに対する放出電流Ｉｅの特性の典型的
な例の場合における、電圧制御による階調制御方法の説
明をする。図４において、ｎ階調表示のために、放出電
流Ｉｅにおいてｎ階調出す場合（Ｉｅ１〜Ｉｅｎ）の、
その時に必要な印加電圧（Ｖｆ１〜Ｖｆｎ）を示してい
る。ここで、大きな放出電流（Ｉｅｎ付近）制御するた
めには、印加電圧のＶｆｎ付近での微少電圧制御が必要
となる。
子の印加電圧Ｖｆに対する放出電流Ｉｅの特性の典型的
な例の場合における、電圧制御による階調制御方法の説
明をする。図４において、ｎ階調表示のために、放出電
流Ｉｅにおいてｎ階調出す場合（Ｉｅ１〜Ｉｅｎ）の、
その時に必要な印加電圧（Ｖｆ１〜Ｖｆｎ）を示してい
る。ここで、大きな放出電流（Ｉｅｎ付近）制御するた
めには、印加電圧のＶｆｎ付近での微少電圧制御が必要
となる。
【００１４】このことは、高階調になればなるほど高印
加電圧部の微少電圧制御が難しくなることを示してい
る。そのため、必要な階調表示をすることができないこ
とがあり、かかるマルチ電子ビーム源を表示装置などに
応用する上で大きな問題となっていた。一方、表面伝導
型放出素子に対して通電フォーミングを行い電子放出部
を形成する際に、過大な電流が表面伝導型放出素子に流
れ込み、電子放出特性が著しく悪い表面伝導型放出素子
が形成される問題があった。
加電圧部の微少電圧制御が難しくなることを示してい
る。そのため、必要な階調表示をすることができないこ
とがあり、かかるマルチ電子ビーム源を表示装置などに
応用する上で大きな問題となっていた。一方、表面伝導
型放出素子に対して通電フォーミングを行い電子放出部
を形成する際に、過大な電流が表面伝導型放出素子に流
れ込み、電子放出特性が著しく悪い表面伝導型放出素子
が形成される問題があった。
【００１５】即ち、本発明の目的とするところは、上述
のような問題を克服した電子源とその駆動方法、それを
用いた画像形成法装置、並びにその製造方法を提供する
ことにある。
のような問題を克服した電子源とその駆動方法、それを
用いた画像形成法装置、並びにその製造方法を提供する
ことにある。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電子源とその駆動方法、それを用いた画像
形成法装置、並びにその製造方法は以下の構成を備え
る。即ち、複数の表面伝導型放出素子が、行方向配線と
列方向配線とに接続されて、基板上に行列状に配列され
た電子源の駆動方法において、電圧変調駆動する際の印
加電圧に対する放出電流の関係がリニアリティを増加さ
せるために所定電圧値まで定抵抗状態を保つと共に、表
面伝導型放出素子の過電流を抑制させるために、前記所
定電圧値以上の電圧が印加されると定電流状態を保つ電
圧電流特性を有する非線形素子、及び、当該非線形素子
に直列に接続された前記表面伝導型放出素子に、前記行
方向配線及び前記列方向配線を介して、電圧変調信号を
印加する。
め、本発明の電子源とその駆動方法、それを用いた画像
形成法装置、並びにその製造方法は以下の構成を備え
る。即ち、複数の表面伝導型放出素子が、行方向配線と
列方向配線とに接続されて、基板上に行列状に配列され
た電子源の駆動方法において、電圧変調駆動する際の印
加電圧に対する放出電流の関係がリニアリティを増加さ
せるために所定電圧値まで定抵抗状態を保つと共に、表
面伝導型放出素子の過電流を抑制させるために、前記所
定電圧値以上の電圧が印加されると定電流状態を保つ電
圧電流特性を有する非線形素子、及び、当該非線形素子
に直列に接続された前記表面伝導型放出素子に、前記行
方向配線及び前記列方向配線を介して、電圧変調信号を
印加する。
【００１７】また、別の発明は、複数の表面伝導型放出
素子が、行方向配線と列方向配線とに接続されて、基板
上に行列状に配列された電子源において、 電圧変調駆動
する際の印加電圧に対する放出電流の関係がリニアリテ
ィを増加させるために所定電圧値まで定抵抗状態を保つ
と共に、表面伝導型放出素子の過電流を抑制させるため
に、前記所定電圧値以上の電圧が印加されると定電流状
態を保つ電圧電流特性を有する非線形素子を、前記表面
伝導型放出素子に直列に接続する構造を有する。
素子が、行方向配線と列方向配線とに接続されて、基板
上に行列状に配列された電子源において、 電圧変調駆動
する際の印加電圧に対する放出電流の関係がリニアリテ
ィを増加させるために所定電圧値まで定抵抗状態を保つ
と共に、表面伝導型放出素子の過電流を抑制させるため
に、前記所定電圧値以上の電圧が印加されると定電流状
態を保つ電圧電流特性を有する非線形素子を、前記表面
伝導型放出素子に直列に接続する構造を有する。
【００１８】
【００１９】
【００２０】また、別の発明は、上述の電子源と、前記
電子源から放出される電子の照射により画像を形成する
画像形成部材とを有する。また、別の発明は、複数の表
面伝導型放出素子が、行方向配線と列方向配線とに接続
されて、基板上に行列状に配列された電子源の製造方法
において、 所定印加電圧値まで定抵抗状態を保つと共
に、過電流を抑制するために、前記所定電圧値以上の電
圧が印加されると定電流状態となる非線形素子を、前記
表面伝導型放出素子となる電子放出部形成用薄膜に直列
に接続し、 直列に接続された前記電子放出部形成用薄膜
と前記非線形素子に対して、パルス状の電圧信号を印加
することで、前記電子放出素子形成用薄膜に電子放出部
を形成させる通電フォーミング工程とを備える。
電子源から放出される電子の照射により画像を形成する
画像形成部材とを有する。また、別の発明は、複数の表
面伝導型放出素子が、行方向配線と列方向配線とに接続
されて、基板上に行列状に配列された電子源の製造方法
において、 所定印加電圧値まで定抵抗状態を保つと共
に、過電流を抑制するために、前記所定電圧値以上の電
圧が印加されると定電流状態となる非線形素子を、前記
表面伝導型放出素子となる電子放出部形成用薄膜に直列
に接続し、 直列に接続された前記電子放出部形成用薄膜
と前記非線形素子に対して、パルス状の電圧信号を印加
することで、前記電子放出素子形成用薄膜に電子放出部
を形成させる通電フォーミング工程とを備える。
【００２１】
【発明の実施の形態】以下、図面を参照しながら本実施
の形態について詳細に説明していく。まず最初に、本実
施の形態を実施する際に用いた表面伝導型放出素子につ
いて説明する。本実施の形態に用いる表面伝導型放出素
子は、材料や構造に特に制限があるわけではなく、例え
ば、従来技術に記載したものであってもよい。しかしな
がら、発明者らは、表面伝導型放出素子の中では、電子
放出部もしくはその周辺部を微粒子膜から形成したもの
が電子放出特性に優れ、しかも製造が容易に行えること
を見いだしている。したがって、高輝度で大画面の画像
表示装置のマルチ電子ビーム源に用いるには、最も好適
であると言える。 （好ましい表面伝導型放出素子の形態）好ましい表面伝
導型放出素子の基本的な構成には、平面型及び垂直型の
２つの構成があげられる。
の形態について詳細に説明していく。まず最初に、本実
施の形態を実施する際に用いた表面伝導型放出素子につ
いて説明する。本実施の形態に用いる表面伝導型放出素
子は、材料や構造に特に制限があるわけではなく、例え
ば、従来技術に記載したものであってもよい。しかしな
がら、発明者らは、表面伝導型放出素子の中では、電子
放出部もしくはその周辺部を微粒子膜から形成したもの
が電子放出特性に優れ、しかも製造が容易に行えること
を見いだしている。したがって、高輝度で大画面の画像
表示装置のマルチ電子ビーム源に用いるには、最も好適
であると言える。 （好ましい表面伝導型放出素子の形態）好ましい表面伝
導型放出素子の基本的な構成には、平面型及び垂直型の
２つの構成があげられる。
【００２２】次に、前記実施の形態の表示パネルに用い
たマルチ電子ビーム源の製造方法について説明する。本
実施の形態の画像表示装置に用いるマルチ電子ビーム源
は、表面伝導型放出素子を単純マトリクス配線した電子
源であれば、表面伝導型放出素子の材料や形状あるいは
製法に制限はない。そこで、まず好適な表面伝導型放出
素子について基本的な構成と製法および特性を説明し、
その後で多数の素子を単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。 （表面伝導型放出素子の好適な素子構成と製法）電子放
出部もしくはその周辺部を微粒子膜から形成する表面伝
導型放出素子の代表的な構成には、平面型と垂直型の２
種類があげられる。 （平面型の表面伝導型放出素子）まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図５，図６に示すのは、平面型の表面伝導型放出素
子の構成を説明するための平面図（図５）および断面図
（図６）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。
たマルチ電子ビーム源の製造方法について説明する。本
実施の形態の画像表示装置に用いるマルチ電子ビーム源
は、表面伝導型放出素子を単純マトリクス配線した電子
源であれば、表面伝導型放出素子の材料や形状あるいは
製法に制限はない。そこで、まず好適な表面伝導型放出
素子について基本的な構成と製法および特性を説明し、
その後で多数の素子を単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。 （表面伝導型放出素子の好適な素子構成と製法）電子放
出部もしくはその周辺部を微粒子膜から形成する表面伝
導型放出素子の代表的な構成には、平面型と垂直型の２
種類があげられる。 （平面型の表面伝導型放出素子）まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図５，図６に示すのは、平面型の表面伝導型放出素
子の構成を説明するための平面図（図５）および断面図
（図６）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。
【００２３】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、シリコン基板をはじめとする半導体基
板などを用いることができる。また、基板１１０１上に
基板面と平行に対向して設けられた素子電極１１０２と
１１０３は、導電性を有する材料によって形成されてい
る。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔ
ｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいは
これらの金属の合金、あるいはＩｎ2Ｏ3 −ＳｎＯ2 を
はじめとする金属酸化物、ポリシリコンなどの半導体、
などの中から適宜材料を選択して用いればよい。電極を
形成するには、たとえば真空蒸着などの製膜技術とフォ
トリソグラフィー、エッチングなどのパターニング技術
を組み合わせて用いれば容易に形成できるが、それ以外
の方法（たとえば印刷技術）を用いて形成してもさしつ
かえない。
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、シリコン基板をはじめとする半導体基
板などを用いることができる。また、基板１１０１上に
基板面と平行に対向して設けられた素子電極１１０２と
１１０３は、導電性を有する材料によって形成されてい
る。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔ
ｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいは
これらの金属の合金、あるいはＩｎ2Ｏ3 −ＳｎＯ2 を
はじめとする金属酸化物、ポリシリコンなどの半導体、
などの中から適宜材料を選択して用いればよい。電極を
形成するには、たとえば真空蒸着などの製膜技術とフォ
トリソグラフィー、エッチングなどのパターニング技術
を組み合わせて用いれば容易に形成できるが、それ以外
の方法（たとえば印刷技術）を用いて形成してもさしつ
かえない。
【００２４】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
【００２５】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
【００２６】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
【００２７】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。また、微粒子膜を形成するのに用
いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒ
ｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属
や、ＰｄＯ，ＳｎＯ2 ，Ｉｎ2Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ
3 ，などをはじめとする酸化物や、ＨｆＢ2 ，ＺｒＢ
2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ4 などをはじ
めとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，
ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，
ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，
Ｇｅ，などをはじめとする半導体や、カーボン、などが
あげられ、これらの中から適宜選択される。
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。また、微粒子膜を形成するのに用
いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒ
ｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属
や、ＰｄＯ，ＳｎＯ2 ，Ｉｎ2Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ
3 ，などをはじめとする酸化物や、ＨｆＢ2 ，ＺｒＢ
2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ4 などをはじ
めとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，
ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，
ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，
Ｇｅ，などをはじめとする半導体や、カーボン、などが
あげられ、これらの中から適宜選択される。
【００２８】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。なお、導電性薄膜１１０４と素子
電極１１０２および１１０３とは、電気的に良好に接続
されるのが望ましいため、互いの一部が重なりあうよう
な構造をとっている。その重なり方は、図５，６Ｂの例
においては、下から、基板、素子電極、導電性薄膜の順
序で積層したが、場合によっては下から基板、導電性薄
膜、素子電極、の順序で積層してもさしつかえない。
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。なお、導電性薄膜１１０４と素子
電極１１０２および１１０３とは、電気的に良好に接続
されるのが望ましいため、互いの一部が重なりあうよう
な構造をとっている。その重なり方は、図５，６Ｂの例
においては、下から、基板、素子電極、導電性薄膜の順
序で積層したが、場合によっては下から基板、導電性薄
膜、素子電極、の順序で積層してもさしつかえない。
【００２９】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図５，６Ｂにおいては模式的に示した。
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図５，６Ｂにおいては模式的に示した。
【００３０】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。
【００３１】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図５，６Ｂにおいては
模式的に示した。また、平面図（図５）においては、薄
膜１１１３の一部を除去した素子を図示した。以上、好
ましい素子の基本構成を述べたが、実施の形態において
は以下のような素子を用いた。
精密に図示するのは困難なため、図５，６Ｂにおいては
模式的に示した。また、平面図（図５）においては、薄
膜１１１３の一部を除去した素子を図示した。以上、好
ましい素子の基本構成を述べたが、実施の形態において
は以下のような素子を用いた。
【００３２】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。微
粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微
粒子膜の厚さは約１００［オングストローム］、幅Ｗは
１００［マイクロメータ］とした。
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。微
粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微
粒子膜の厚さは約１００［オングストローム］、幅Ｗは
１００［マイクロメータ］とした。
【００３３】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図７Ａ−７Ｅは、表面伝
導型放出素子の製造工程を説明するための断面図で、各
部材の表記は前記図５と同一である。 １）まず、図７Ａに示すように、基板１１０１上に素子
電極１１０２および１１０３を形成する。
の製造方法について説明する。図７Ａ−７Ｅは、表面伝
導型放出素子の製造工程を説明するための断面図で、各
部材の表記は前記図５と同一である。 １）まず、図７Ａに示すように、基板１１０１上に素子
電極１１０２および１１０３を形成する。
【００３４】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、図７Ａに示した一対の素子電極（１１０２と１１０
３）を形成する。
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、図７Ａに示した一対の素子電極（１１０２と１１０
３）を形成する。
【００３５】２）次に、図７Ｂに示すように、導電性薄
膜１１０４を形成する。形成するにあたっては、まず図
７Ａの基板に有機金属溶液を塗布して乾燥し、加熱焼成
処理して微粒子膜を成膜した後、フォトリソグラフィー
・エッチングにより所定の形状にパターニングする。こ
こで、有機金属溶液とは、導電性薄膜に用いる微粒子の
材料を主要元素とする有機金属化合物の溶液である。
（具体的には、本実施の形態では主要元素としてＰｄを
用いた。また、実施の形態では塗布方法として、ディッ
ピング法を用いたが、それ以外のたとえばスピンナー法
やスプレー法を用いてもよい。） また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施の形態で用いた有機金属溶液の塗布による方
法以外の、たとえば真空蒸着法やスパッタ法、あるいは
化学的気相堆積法などを用いる場合もある。
膜１１０４を形成する。形成するにあたっては、まず図
７Ａの基板に有機金属溶液を塗布して乾燥し、加熱焼成
処理して微粒子膜を成膜した後、フォトリソグラフィー
・エッチングにより所定の形状にパターニングする。こ
こで、有機金属溶液とは、導電性薄膜に用いる微粒子の
材料を主要元素とする有機金属化合物の溶液である。
（具体的には、本実施の形態では主要元素としてＰｄを
用いた。また、実施の形態では塗布方法として、ディッ
ピング法を用いたが、それ以外のたとえばスピンナー法
やスプレー法を用いてもよい。） また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施の形態で用いた有機金属溶液の塗布による方
法以外の、たとえば真空蒸着法やスパッタ法、あるいは
化学的気相堆積法などを用いる場合もある。
【００３６】３）次に、図７Ｃに示すように、フォーミ
ング用電源１１１０から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電フォーミング処理を行っ
て、電子放出部１１０５を形成する。通電フォーミング
処理とは、微粒子膜で作られた導電性薄膜１１０４に通
電を行って、その一部を適宜に破壊、変形、もしくは変
質せしめ、電子放出を行うのに好適な構造に変化させる
処理のことである。微粒子膜で作られた導電性薄膜のう
ち電子放出を行うのに好適な構造に変化した部分（すな
わち電子放出部１１０５）においては、薄膜に適当な亀
裂が形成されている。なお、電子放出部１１０５が形成
される前と比較すると、形成された後は素子電極１１０
２と１１０３の間で計測される電気抵抗は大幅に増加す
る。
ング用電源１１１０から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電フォーミング処理を行っ
て、電子放出部１１０５を形成する。通電フォーミング
処理とは、微粒子膜で作られた導電性薄膜１１０４に通
電を行って、その一部を適宜に破壊、変形、もしくは変
質せしめ、電子放出を行うのに好適な構造に変化させる
処理のことである。微粒子膜で作られた導電性薄膜のう
ち電子放出を行うのに好適な構造に変化した部分（すな
わち電子放出部１１０５）においては、薄膜に適当な亀
裂が形成されている。なお、電子放出部１１０５が形成
される前と比較すると、形成された後は素子電極１１０
２と１１０３の間で計測される電気抵抗は大幅に増加す
る。
【００３７】通電方法をより詳しく説明するために、図
８に、フォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施の形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。
８に、フォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施の形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。
【００３８】実施の形態においては、たとえば１０のマ
イナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、
たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２
を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。
イナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、
たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２
を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。
【００３９】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表
面伝導型放出素子の設計を変更した場合には、それに応
じて通電の条件を適宜変更するのが望ましい。 ４）次に、図７Ｄに示すように、活性化用電源１１１２
から素子電極１１０２と１１０３の間に適宜の電圧を印
加し、通電活性化処理を行って、電子放出特性の改善を
行う。
伝導型放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表
面伝導型放出素子の設計を変更した場合には、それに応
じて通電の条件を適宜変更するのが望ましい。 ４）次に、図７Ｄに示すように、活性化用電源１１１２
から素子電極１１０２と１１０３の間に適宜の電圧を印
加し、通電活性化処理を行って、電子放出特性の改善を
行う。
【００４０】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。
【００４１】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。
【００４２】通電方法をより詳しく説明するために、図
９Ａに、活性化用電源１１１２から印加する適宜の電圧
波形の一例を示す。本実施の形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パ
ルス幅Ｔ３は，１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。
９Ａに、活性化用電源１１１２から印加する適宜の電圧
波形の一例を示す。本実施の形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パ
ルス幅Ｔ３は，１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。
【００４３】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。図７Ｄに示す１１
１４は，該表面伝導型放出素子から放出される放出電流
Ｉｅを捕捉するためのアノード電極で、直流高電圧電源
１１１５および電流計１１１６が接続されている。（な
お、基板１１０１を、表示パネルの中に組み込んでから
活性化処理を行う場合には、表示パネルの蛍光面をアノ
ード電極１１１４として用いる。）活性化用電源１１１
２から電圧を印加する間、電流計１１１６で放出電流Ｉ
ｅを計測して通電活性化処理の進行状況をモニターし、
活性化用電源１１１２の動作を制御する。電流計１１１
６で計測された放出電流Ｉｅの一例を図９Ｂに示すが、
活性化電源１１１２からパルス電圧を印加しはじめる
と、時間の経過とともに放出電流Ｉｅは増加するが、や
がて飽和してほとんど増加しなくなる。このように、放
出電流Ｉｅがほぼ飽和した時点で活性化用電源１１１２
からの電圧印加を停止し、通電活性化処理を終了する。
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。図７Ｄに示す１１
１４は，該表面伝導型放出素子から放出される放出電流
Ｉｅを捕捉するためのアノード電極で、直流高電圧電源
１１１５および電流計１１１６が接続されている。（な
お、基板１１０１を、表示パネルの中に組み込んでから
活性化処理を行う場合には、表示パネルの蛍光面をアノ
ード電極１１１４として用いる。）活性化用電源１１１
２から電圧を印加する間、電流計１１１６で放出電流Ｉ
ｅを計測して通電活性化処理の進行状況をモニターし、
活性化用電源１１１２の動作を制御する。電流計１１１
６で計測された放出電流Ｉｅの一例を図９Ｂに示すが、
活性化電源１１１２からパルス電圧を印加しはじめる
と、時間の経過とともに放出電流Ｉｅは増加するが、や
がて飽和してほとんど増加しなくなる。このように、放
出電流Ｉｅがほぼ飽和した時点で活性化用電源１１１２
からの電圧印加を停止し、通電活性化処理を終了する。
【００４４】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。以上のようにし
て、図７Ｅに示す平面型の表面伝導型放出素子を製造し
た。 （垂直型の表面伝導型放出素子）次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、すなわち垂直型の表面
伝導型放出素子の構成について説明する。
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。以上のようにし
て、図７Ｅに示す平面型の表面伝導型放出素子を製造し
た。 （垂直型の表面伝導型放出素子）次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、すなわち垂直型の表面
伝導型放出素子の構成について説明する。
【００４５】図１０は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方（１２０２）が段差形成部材１２０６上に設
けられており、導電性薄膜１２０４が段差形成部材１２
０６の側面を被覆している点にある。したがって、図５
−図６の平面型における素子電極間隔Ｌは、垂直型にお
いては段差形成部材１２０６の段差高Ｌｓとして設定さ
れる。なお、基板１２０１、素子電極１２０２および１
２０３、微粒子膜を用いた導電性薄膜１２０４、につい
ては、前記平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材１２０６に
は、たとえばＳｉＯ2 のような電気的に絶縁性の材料を
用いる。
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方（１２０２）が段差形成部材１２０６上に設
けられており、導電性薄膜１２０４が段差形成部材１２
０６の側面を被覆している点にある。したがって、図５
−図６の平面型における素子電極間隔Ｌは、垂直型にお
いては段差形成部材１２０６の段差高Ｌｓとして設定さ
れる。なお、基板１２０１、素子電極１２０２および１
２０３、微粒子膜を用いた導電性薄膜１２０４、につい
ては、前記平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材１２０６に
は、たとえばＳｉＯ2 のような電気的に絶縁性の材料を
用いる。
【００４６】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１１Ａ〜Ｆは、製造工程を説明す
るための断面図で、各部材の表記は図１０と同一であ
る。 １）まず、図１１Ａに示すように、基板１２０１上に素
子電極１２０３を形成する。 ２）次に、図１１Ｂに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばＳｉ
Ｏ2 をスパッタ法で積層すればよいが、たとえば真空蒸
着法や印刷法などの他の成膜方法を用いてもよい。
について説明する。図１１Ａ〜Ｆは、製造工程を説明す
るための断面図で、各部材の表記は図１０と同一であ
る。 １）まず、図１１Ａに示すように、基板１２０１上に素
子電極１２０３を形成する。 ２）次に、図１１Ｂに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばＳｉ
Ｏ2 をスパッタ法で積層すればよいが、たとえば真空蒸
着法や印刷法などの他の成膜方法を用いてもよい。
【００４７】３）次に、図１１Ｃに示すように、絶縁層
の上に素子電極１２０２を形成する。 ４）次に、図１１Ｄに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極１２０３
を露出させる。 ５）次に、図１１Ｅに示すように、微粒子膜を用いた導
電性薄膜１２０４を形成する。形成するには、前記平面
型の場合と同じく、たとえば塗布法などの成膜技術を用
いればよい。
の上に素子電極１２０２を形成する。 ４）次に、図１１Ｄに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極１２０３
を露出させる。 ５）次に、図１１Ｅに示すように、微粒子膜を用いた導
電性薄膜１２０４を形成する。形成するには、前記平面
型の場合と同じく、たとえば塗布法などの成膜技術を用
いればよい。
【００４８】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図７Ｃを用いて説明した平面型の通電フォーミング処
理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図７を用いて説明した平面型の通電活性化
処理と同様の処理を行えばよい。） 以上のようにして、図１１Ｆに示す垂直型の表面伝導型
放出素子を製造した。 （表示装置に用いた表面伝導型放出素子の特性）以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。
電フォーミング処理を行い、電子放出部を形成する。
（図７Ｃを用いて説明した平面型の通電フォーミング処
理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図７を用いて説明した平面型の通電活性化
処理と同様の処理を行えばよい。） 以上のようにして、図１１Ｆに示す垂直型の表面伝導型
放出素子を製造した。 （表示装置に用いた表面伝導型放出素子の特性）以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。
【００４９】図１２に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。
【００５０】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を素子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない。
関して以下に述べる３つの特性を有している。第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を素子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない。
【００５１】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。第二に、放
出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化す
るため、電圧Ｖｆで放出電流Ｉｅの大きさを制御でき
る。第三に、素子に印加する電圧Ｖｆに対して素子から
放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを
印加する時間の長さによって素子から放出される電子の
電荷量を制御できる。
閾値電圧Ｖｔｈを持った非線形素子である。第二に、放
出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化す
るため、電圧Ｖｆで放出電流Ｉｅの大きさを制御でき
る。第三に、素子に印加する電圧Ｖｆに対して素子から
放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを
印加する時間の長さによって素子から放出される電子の
電荷量を制御できる。
【００５２】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば，多数の素子を表示画面の画素に対応して設けた
表示装置において、第一の特性を利用すれば、表示画面
を順次走査して表示を行うことが可能である。すなわ
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には
閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を
順次切り替えてゆくことにより、表示画面を順次走査し
て表示を行うことが可能である。
型放出素子を表示装置に好適に用いることができた。た
とえば，多数の素子を表示画面の画素に対応して設けた
表示装置において、第一の特性を利用すれば、表示画面
を順次走査して表示を行うことが可能である。すなわ
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には
閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を
順次切り替えてゆくことにより、表示画面を順次走査し
て表示を行うことが可能である。
【００５３】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。 （多数素子を単純マトリクス配線したマルチ電子ビーム
源の構造）次に、上述の表面伝導型放出素子を基板上に
配列して単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。 （多数素子を単純マトリクス配線したマルチ電子ビーム
源の構造）次に、上述の表面伝導型放出素子を基板上に
配列して単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。
【００５４】図１３に示すのは、表示パネルに用いるマ
ルチ電子ビーム源の平面図である。基板上には、図５−
図６で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。
ルチ電子ビーム源の平面図である。基板上には、図５−
図６で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。
【００５５】図１３のＡ−Ａ’に沿った断面を、図１４
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極１００３、列方向配線電
極１００４、電極間絶縁層（不図示）、および表面伝導
型放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極１００３および列方向配線電極１００４を介
して各素子に給電して通電フォーミング処理と通電活性
化処理を行うことにより製造した。 （表示パネルの構成と製造法）次に、本実施の形態を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極１００３、列方向配線電
極１００４、電極間絶縁層（不図示）、および表面伝導
型放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極１００３および列方向配線電極１００４を介
して各素子に給電して通電フォーミング処理と通電活性
化処理を行うことにより製造した。 （表示パネルの構成と製造法）次に、本実施の形態を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。
【００５６】図１５は、実施の形態に用いた表示パネル
の斜視図であり、内部構造を示すためにパネルの１部を
切り欠いて示している。図中、１００５はリアプレー
ト、１００６は側壁、１００７はフェースプレートであ
り、１００５〜１００７により表示パネルの内部を真空
に維持するための気密容器を形成している。気密容器を
組み立てるにあたっては、各部材の接合部に十分な強度
と気密性を保持させるため封着する必要があるが、たと
えばフリットガラスを接合部に塗布し、大気中あるいは
窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼
成することにより封着を達成した。気密容器内部を真空
に排気する方法については後述する。リアプレート１０
０５には、基板１００１が固定されているが、該基板上
には表面伝導型放出素子１００２がＮｘＭ個形成されて
いる。（Ｎ，Ｍは２以上の正の整数であり、目的とする
表示画素数に応じて適宜設定される。たとえば、高品位
テレビジョンの表示を目的とした表示装置においては、
Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが
望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ
＝１０２４とした。）前記ＮｘＭ個の表面伝導型放出素
子は、Ｍ本の行方向配線１００３とＮ本の列方向配線１
００４により単純マトリクス配線されている。前記、１
００１〜１００４によって構成される部分をマルチ電子
ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法
や構造については、後で詳しく述べる。
の斜視図であり、内部構造を示すためにパネルの１部を
切り欠いて示している。図中、１００５はリアプレー
ト、１００６は側壁、１００７はフェースプレートであ
り、１００５〜１００７により表示パネルの内部を真空
に維持するための気密容器を形成している。気密容器を
組み立てるにあたっては、各部材の接合部に十分な強度
と気密性を保持させるため封着する必要があるが、たと
えばフリットガラスを接合部に塗布し、大気中あるいは
窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼
成することにより封着を達成した。気密容器内部を真空
に排気する方法については後述する。リアプレート１０
０５には、基板１００１が固定されているが、該基板上
には表面伝導型放出素子１００２がＮｘＭ個形成されて
いる。（Ｎ，Ｍは２以上の正の整数であり、目的とする
表示画素数に応じて適宜設定される。たとえば、高品位
テレビジョンの表示を目的とした表示装置においては、
Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが
望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ
＝１０２４とした。）前記ＮｘＭ個の表面伝導型放出素
子は、Ｍ本の行方向配線１００３とＮ本の列方向配線１
００４により単純マトリクス配線されている。前記、１
００１〜１００４によって構成される部分をマルチ電子
ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法
や構造については、後で詳しく述べる。
【００５７】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子ビーム源の基板１００１
を固定する構成としたが、マルチ電子ビーム源の基板１
００１が十分な強度を有するものである場合には、気密
容器のリアプレートとしてマルチ電子ビーム源の基板１
００１自体を用いてもよい。また、フェースプレート１
００７の下面には、蛍光膜１００８が形成されている。
本実施の形態はカラー表示装置であるため、蛍光膜１０
０８の部分にはＣＲＴの分野で用いられる赤、緑、青、
の３原色の蛍光体が塗り分けられている。各色の蛍光体
は、たとえば図１６Ａに示すようにストライプ状に塗り
分けられ、蛍光体のストライプの間には黒色の導電体１
０１０が設けてある。黒色の導電体１０１０を設ける目
的は、電子ビームの照射位置に多少のずれがあっても表
示色にずれが生じないようにする事や、外光の反射を防
止して表示コントラストの低下を防ぐ事、電子ビームに
よる蛍光膜のチャージアップを防止する事などである。
黒色の導電体１０１０には、黒鉛を主成分として用いた
が、上記の目的に適するものであればこれ以外の材料を
用いても良い。
プレート１００５にマルチ電子ビーム源の基板１００１
を固定する構成としたが、マルチ電子ビーム源の基板１
００１が十分な強度を有するものである場合には、気密
容器のリアプレートとしてマルチ電子ビーム源の基板１
００１自体を用いてもよい。また、フェースプレート１
００７の下面には、蛍光膜１００８が形成されている。
本実施の形態はカラー表示装置であるため、蛍光膜１０
０８の部分にはＣＲＴの分野で用いられる赤、緑、青、
の３原色の蛍光体が塗り分けられている。各色の蛍光体
は、たとえば図１６Ａに示すようにストライプ状に塗り
分けられ、蛍光体のストライプの間には黒色の導電体１
０１０が設けてある。黒色の導電体１０１０を設ける目
的は、電子ビームの照射位置に多少のずれがあっても表
示色にずれが生じないようにする事や、外光の反射を防
止して表示コントラストの低下を防ぐ事、電子ビームに
よる蛍光膜のチャージアップを防止する事などである。
黒色の導電体１０１０には、黒鉛を主成分として用いた
が、上記の目的に適するものであればこれ以外の材料を
用いても良い。
【００５８】また、３原色の蛍光体の塗り分け方は図１
６Ａに示したストライプ状の配列に限られるものではな
く、たとえば図１６Ｂに示すようなデルタ状配列や、そ
れ以外の配列であってもよい。なお、モノクロームの表
示パネルを作成する場合には、単色の蛍光体材料を蛍光
膜１００８に用いればよく、また黒色導電材料は必ずし
も用いなくともよい。
６Ａに示したストライプ状の配列に限られるものではな
く、たとえば図１６Ｂに示すようなデルタ状配列や、そ
れ以外の配列であってもよい。なお、モノクロームの表
示パネルを作成する場合には、単色の蛍光体材料を蛍光
膜１００８に用いればよく、また黒色導電材料は必ずし
も用いなくともよい。
【００５９】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。
【００６０】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。また、Ｄx1〜ＤxmおよびＤy1〜ＤynおよびＨｖは、
当該表示パネルと不図示の電気回路とを電気的に接続す
るために設けた気密構造の電気接続用端子である。Ｄx1
〜Ｄxmはマルチ電子ビーム源の行方向配線１００３と、
Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線１００４
と、Ｈｖはフェースプレートのメタルバック１００９と
電気的に接続している。
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。また、Ｄx1〜ＤxmおよびＤy1〜ＤynおよびＨｖは、
当該表示パネルと不図示の電気回路とを電気的に接続す
るために設けた気密構造の電気接続用端子である。Ｄx1
〜Ｄxmはマルチ電子ビーム源の行方向配線１００３と、
Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線１００４
と、Ｈｖはフェースプレートのメタルバック１００９と
電気的に接続している。
【００６１】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０-7［Ｔｏｒｒ］程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜（不
図示）を形成する。ゲッター膜とは、例えば、Ｂａを主
成分とするゲッター材料をヒーターもしくは高周波加熱
により加熱し蒸着して形成した膜であり、該ゲッター膜
の吸着作用により気密容器内は１ｘ１０-5乗ないしは１
ｘ１０-7［Ｔｏｒｒ］の真空度に維持される。
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０-7［Ｔｏｒｒ］程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜（不
図示）を形成する。ゲッター膜とは、例えば、Ｂａを主
成分とするゲッター材料をヒーターもしくは高周波加熱
により加熱し蒸着して形成した膜であり、該ゲッター膜
の吸着作用により気密容器内は１ｘ１０-5乗ないしは１
ｘ１０-7［Ｔｏｒｒ］の真空度に維持される。
【００６２】以上、本発明に係る一実施の形態の表示パ
ネルの基本構成と製法を説明した。 （表示・駆動）前述のようにして作成された表示パネル
で、表示動作を行なう為の電気回路構成を以下に例示す
る。図１７は、ＮＴＳＣ方式のテレビ信号に基づきテレ
ビジョン表示を行なうための駆動回路の概略構成をブロ
ック化して示したもので、図中、１０１は前記表示パネ
ルであり、また、１０２は走査回路、１０３は制御回
路、１０４はシフトレジスタ、１０５はラインメモリ、
１０６は同期信号分離回路、１０７は変調信号発生器、
Ｖｘ及びＶａは直流電圧源である。
ネルの基本構成と製法を説明した。 （表示・駆動）前述のようにして作成された表示パネル
で、表示動作を行なう為の電気回路構成を以下に例示す
る。図１７は、ＮＴＳＣ方式のテレビ信号に基づきテレ
ビジョン表示を行なうための駆動回路の概略構成をブロ
ック化して示したもので、図中、１０１は前記表示パネ
ルであり、また、１０２は走査回路、１０３は制御回
路、１０４はシフトレジスタ、１０５はラインメモリ、
１０６は同期信号分離回路、１０７は変調信号発生器、
Ｖｘ及びＶａは直流電圧源である。
【００６３】以下、各部の機能を説明してゆく。まず、
表示パネル１０１は、端子Ｄｘ１ないしＤｘｍ、及び端
子Ｄｙ１ないしＤｙｎ、および高圧端子Ｈｖを介して外
部の電気回路と接続している。このうち、端子Ｄｘ１な
いしＤｘｍには、前記表示パネル内に設けられているマ
ルチ電子ビーム源、すなわちＭ行Ｎ列の行列状にマトリ
クス配線された表面伝導型放出素子群を一行（Ｎ素子）
ずつ順次駆動してゆく為の走査信号が印加される。一
方、端子Ｄｙ１ないしＤｙｎには、前記走査信号により
選択された一行の表面伝導型放出素子の各素子の出力電
子ビームを制御するための変調信号が印加される。ま
た、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０Ｋ［Ｖ］の直流電圧が供給されるが、これは表面伝導
型放出素子より出力される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
表示パネル１０１は、端子Ｄｘ１ないしＤｘｍ、及び端
子Ｄｙ１ないしＤｙｎ、および高圧端子Ｈｖを介して外
部の電気回路と接続している。このうち、端子Ｄｘ１な
いしＤｘｍには、前記表示パネル内に設けられているマ
ルチ電子ビーム源、すなわちＭ行Ｎ列の行列状にマトリ
クス配線された表面伝導型放出素子群を一行（Ｎ素子）
ずつ順次駆動してゆく為の走査信号が印加される。一
方、端子Ｄｙ１ないしＤｙｎには、前記走査信号により
選択された一行の表面伝導型放出素子の各素子の出力電
子ビームを制御するための変調信号が印加される。ま
た、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０Ｋ［Ｖ］の直流電圧が供給されるが、これは表面伝導
型放出素子より出力される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
【００６４】次に、走査回路１０２について説明する。
同回路は、内部にＭ個のスイッチング素子を備えるもの
で（図中、Ｓ１ないしＳｍで模式的に示している）、各
スイッチング素子は、直流電圧源Ｖｘの出力電圧もしく
は０［Ｖ］（グランドレベル）のいずれか一方を選択
し、表示パネル１０１の端子Ｄｘ１ないしＤｘｍと電気
的に接続するものである。Ｓ１ないしＳｍの各スイッチ
ング素子は、制御回路１０３が出力する制御信号Ｔｓｃ
ａｎに基づいて動作するものだが、実際には例えばＦＥ
Ｔのようなスイッチング素子を組み合わせることにより
容易に構成することが可能である。
同回路は、内部にＭ個のスイッチング素子を備えるもの
で（図中、Ｓ１ないしＳｍで模式的に示している）、各
スイッチング素子は、直流電圧源Ｖｘの出力電圧もしく
は０［Ｖ］（グランドレベル）のいずれか一方を選択
し、表示パネル１０１の端子Ｄｘ１ないしＤｘｍと電気
的に接続するものである。Ｓ１ないしＳｍの各スイッチ
ング素子は、制御回路１０３が出力する制御信号Ｔｓｃ
ａｎに基づいて動作するものだが、実際には例えばＦＥ
Ｔのようなスイッチング素子を組み合わせることにより
容易に構成することが可能である。
【００６５】尚、前記直流電圧源Ｖｘは、本実施の形態
の場合には、前記表面伝導型放出素子の特性に基づき７
［Ｖ］の一定電圧を出力するよう設定している。また、
制御回路１０３は、外部より入力する画像信号に基づい
て適切な表示が行われるように各部の動作を整合させる
働きをもつものである。次に説明する同期信号分離回路
１０６より送られる同期信号Ｔｓｃａｎに基づいて、各
部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの
各制御信号を発生する。尚、各制御信号のタイミングに
関しては、後に図２２を用いて詳しく説明する。
の場合には、前記表面伝導型放出素子の特性に基づき７
［Ｖ］の一定電圧を出力するよう設定している。また、
制御回路１０３は、外部より入力する画像信号に基づい
て適切な表示が行われるように各部の動作を整合させる
働きをもつものである。次に説明する同期信号分離回路
１０６より送られる同期信号Ｔｓｃａｎに基づいて、各
部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの
各制御信号を発生する。尚、各制御信号のタイミングに
関しては、後に図２２を用いて詳しく説明する。
【００６６】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
して輝度信号成分とを分離するための回路で、良く知ら
れているように周波数分離（フィルター）回路を用いれ
ば、容易に構成できるものである。同期信号分離回路１
０６により分離された同期信号は、良く知られるように
垂直同期信号と水平同期信号より成るが、ここでは説明
の便宜上、Ｔｓｙｎｃ信号として図示した。一方、前記
テレビ信号から分離された画像の輝度信号成分を便宜上
ＤＡＴＡ信号と表すが、同信号はシフトレジスタ１０４
に入力される。
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
して輝度信号成分とを分離するための回路で、良く知ら
れているように周波数分離（フィルター）回路を用いれ
ば、容易に構成できるものである。同期信号分離回路１
０６により分離された同期信号は、良く知られるように
垂直同期信号と水平同期信号より成るが、ここでは説明
の便宜上、Ｔｓｙｎｃ信号として図示した。一方、前記
テレビ信号から分離された画像の輝度信号成分を便宜上
ＤＡＴＡ信号と表すが、同信号はシフトレジスタ１０４
に入力される。
【００６７】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
ごとにシリアル／パラレル変換するためのもので、前記
制御回路１０３より送られる制御信号Ｔｓｆｔに基づい
て動作する。（すなわち、制御信号Ｔｓｆｔは、シフト
レジスタ１０４のシフトクロックであると言い換えても
良い。）シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当する）のデ
ータは、Ｉｄ１ないしＩｄｎのＮ個の並列信号として前
記シフトレジスタ１０４より出力される。
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
ごとにシリアル／パラレル変換するためのもので、前記
制御回路１０３より送られる制御信号Ｔｓｆｔに基づい
て動作する。（すなわち、制御信号Ｔｓｆｔは、シフト
レジスタ１０４のシフトクロックであると言い換えても
良い。）シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当する）のデ
ータは、Ｉｄ１ないしＩｄｎのＮ個の並列信号として前
記シフトレジスタ１０４より出力される。
【００６８】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙにし
たがって適宜Ｉｄ１ないしＩｄｎのないようを記憶す
る。記憶されたないようは、Ｉ’ｄ１ないしＩ’ｄｎと
して出力され、変調信号発生器１０７に入力される。変
調信号発生器１０７は、前記画像データＩ’ｄ１ないし
Ｉ’ｄｎの各々に応じて、表面伝導型放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Ｄｙ１ないしＤｙｎを通じて表示パネル１０１内の
表面伝導型放出素子に印加される。変調信号発生器１０
７としては、一定の長さの電圧パルスを発生するが入力
されるデータに応じて適宜電圧パルスの波高値を変調す
るような電圧変調方式のものを用いることが可能であ
る。
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙにし
たがって適宜Ｉｄ１ないしＩｄｎのないようを記憶す
る。記憶されたないようは、Ｉ’ｄ１ないしＩ’ｄｎと
して出力され、変調信号発生器１０７に入力される。変
調信号発生器１０７は、前記画像データＩ’ｄ１ないし
Ｉ’ｄｎの各々に応じて、表面伝導型放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Ｄｙ１ないしＤｙｎを通じて表示パネル１０１内の
表面伝導型放出素子に印加される。変調信号発生器１０
７としては、一定の長さの電圧パルスを発生するが入力
されるデータに応じて適宜電圧パルスの波高値を変調す
るような電圧変調方式のものを用いることが可能であ
る。
【００６９】以上、図１７に示された各部の機能につい
て述べたが、全体動作の説明に移る前に図１８ないし図
２１を用いて前記表示パネル１０１の動作についてより
詳しく説明しておく。図示の便宜上、表示パネルの画素
数を６×６（すなわち Ｍ＝Ｎ＝６）として説明する
が、実際に用いる表示パネル１０１はこれよりもはるか
に多数の画素を備えたものであることは言うまでもな
い。
て述べたが、全体動作の説明に移る前に図１８ないし図
２１を用いて前記表示パネル１０１の動作についてより
詳しく説明しておく。図示の便宜上、表示パネルの画素
数を６×６（すなわち Ｍ＝Ｎ＝６）として説明する
が、実際に用いる表示パネル１０１はこれよりもはるか
に多数の画素を備えたものであることは言うまでもな
い。
【００７０】図１８に示すのは、６行６列の行列状に所
望の非形成素子を直列に接続した表面伝導型放出素子を
マトリクス配線したマルチ電子ビーム源であり、説明
上、各素子を区別するためにＤ（１，１），Ｄ（１，
２）ないしはＤ（６，６）のように（Ｘ，Ｙ）座標で位
置を示している。このようなマルチ電子ビーム源を駆動
して画像を表示していく際には、Ｘ軸と平行な画像の１
ラインを単位として、ライン順次に画像を形成する方法
をとっている。画像の１ラインに対応した電子放出素子
を駆動するには、Ｄｘ１ないしＤｘ６のうち表示ライン
に対応する行の端子に０［Ｖ］を、それ以外の端子には
７［Ｖ］を印加する。それと同期して、当該ラインの画
像パターンにしたがってＤｙ１ないしＤｙ６の各端子に
変調信号を印加する。
望の非形成素子を直列に接続した表面伝導型放出素子を
マトリクス配線したマルチ電子ビーム源であり、説明
上、各素子を区別するためにＤ（１，１），Ｄ（１，
２）ないしはＤ（６，６）のように（Ｘ，Ｙ）座標で位
置を示している。このようなマルチ電子ビーム源を駆動
して画像を表示していく際には、Ｘ軸と平行な画像の１
ラインを単位として、ライン順次に画像を形成する方法
をとっている。画像の１ラインに対応した電子放出素子
を駆動するには、Ｄｘ１ないしＤｘ６のうち表示ライン
に対応する行の端子に０［Ｖ］を、それ以外の端子には
７［Ｖ］を印加する。それと同期して、当該ラインの画
像パターンにしたがってＤｙ１ないしＤｙ６の各端子に
変調信号を印加する。
【００７１】例えば、図１９に示すような画像パターン
を表示する場合を例にとって説明する。説明の便宜上、
画像パターンの発光部の輝度は等しく、例えば１００
［フートランバート］相当であるとする。前記表示パネ
ル１０１においては、蛍光体に従来公知のＰ−２２を用
い、加速電圧を１０Ｋ［Ｖ］とし、画面表示の繰り返し
周波数を６０［Ｈｚ］とし、電子放出素子として前記特
性の表面伝導型放出素子を用いたが、この場合には１０
０［フートランバート］の輝度を得るのに、発光画素に
対応する素子には１０マイクロ［秒］の間１４［Ｖ］の
電圧を印加するのが適当であった。（尚、この数値は各
パラメータを変更すれば当然変わるべきものである。） そこで、図１９の画像のうち、例えば第３ライン目を発
光させる期間中を例にとって説明する。図２０は、前記
画像の第３ライン目を発光させる間に、端子Ｄｘ１ない
しＤｘ６、および端子Ｄｙ１ないしＤｙ６を通じてマル
チ電子ビーム源に印加する電圧値を示したもので、同図
から明らかなように、Ｄ（２，３），Ｄ（３，３），Ｄ
（４，３）の各表面伝導型放出素子には、１４［Ｖ］が
印加されて電子ビームが出力される一方、上記３素子以
外は７［Ｖ］（図中斜線で示す素子）もしくは０［Ｖ］
（図中白ぬきで示す様子）が印加されるが、これは電子
放出のしきい値電圧以下であるため、これらの素子から
は電子ビームは出力されない。
を表示する場合を例にとって説明する。説明の便宜上、
画像パターンの発光部の輝度は等しく、例えば１００
［フートランバート］相当であるとする。前記表示パネ
ル１０１においては、蛍光体に従来公知のＰ−２２を用
い、加速電圧を１０Ｋ［Ｖ］とし、画面表示の繰り返し
周波数を６０［Ｈｚ］とし、電子放出素子として前記特
性の表面伝導型放出素子を用いたが、この場合には１０
０［フートランバート］の輝度を得るのに、発光画素に
対応する素子には１０マイクロ［秒］の間１４［Ｖ］の
電圧を印加するのが適当であった。（尚、この数値は各
パラメータを変更すれば当然変わるべきものである。） そこで、図１９の画像のうち、例えば第３ライン目を発
光させる期間中を例にとって説明する。図２０は、前記
画像の第３ライン目を発光させる間に、端子Ｄｘ１ない
しＤｘ６、および端子Ｄｙ１ないしＤｙ６を通じてマル
チ電子ビーム源に印加する電圧値を示したもので、同図
から明らかなように、Ｄ（２，３），Ｄ（３，３），Ｄ
（４，３）の各表面伝導型放出素子には、１４［Ｖ］が
印加されて電子ビームが出力される一方、上記３素子以
外は７［Ｖ］（図中斜線で示す素子）もしくは０［Ｖ］
（図中白ぬきで示す様子）が印加されるが、これは電子
放出のしきい値電圧以下であるため、これらの素子から
は電子ビームは出力されない。
【００７２】同様の方法で、他のラインについても図１
９の表示パターンにしたがってマルチ電子ビーム源を駆
動してゆくが、この様子を時系列的に示したのが図２１
のタイムチャートである。同図に示すように、第１ライ
ンから順次１ラインずつ駆動して行くことにより１画面
の表示が行われるが、これを毎秒６０画面の速さで繰り
返すことにより、ちらつきのない画像表示が可能とな
る。
９の表示パターンにしたがってマルチ電子ビーム源を駆
動してゆくが、この様子を時系列的に示したのが図２１
のタイムチャートである。同図に示すように、第１ライ
ンから順次１ラインずつ駆動して行くことにより１画面
の表示が行われるが、これを毎秒６０画面の速さで繰り
返すことにより、ちらつきのない画像表示が可能とな
る。
【００７３】尚、表示パターンの発光輝度を変更する場
合、輝度をより大きく（小さく）するには端子Ｄｙ１な
いしＤｙ６に印加される変調信号のパルスの電圧波高値
を１４［Ｖ］よりも大きく（小さく）することにより変
調が可能である。以上、６×６のマルチ電子ビーム源を
例にとって、表示パネル１０１の駆動方法を説明した
が、次に図１７の装置の全体動作について、図２２のタ
イムチャートを参照しながら説明する。
合、輝度をより大きく（小さく）するには端子Ｄｙ１な
いしＤｙ６に印加される変調信号のパルスの電圧波高値
を１４［Ｖ］よりも大きく（小さく）することにより変
調が可能である。以上、６×６のマルチ電子ビーム源を
例にとって、表示パネル１０１の駆動方法を説明した
が、次に図１７の装置の全体動作について、図２２のタ
イムチャートを参照しながら説明する。
【００７４】図２２中（１）に示すのは、外部から入力
するＮＴＳＣ信号から同期信号分離回路１０６により聞
知された輝度信号ＤＡＴＡのタイミングであり、図に示
すように１ライン目データから順次２ライン目、３ライ
ン目と送られてくるが、これと同期して制御回路１０３
からシフトレジスタ１０４に対して図２２の（２）に示
すようなシフトクロックＴｓｆｔが出力される。
するＮＴＳＣ信号から同期信号分離回路１０６により聞
知された輝度信号ＤＡＴＡのタイミングであり、図に示
すように１ライン目データから順次２ライン目、３ライ
ン目と送られてくるが、これと同期して制御回路１０３
からシフトレジスタ１０４に対して図２２の（２）に示
すようなシフトクロックＴｓｆｔが出力される。
【００７５】シフトレジスタ１０４に１ライン分のデー
タが蓄積されると、同図（３）に示す癩民具で、制御回
路１０３からラインメモリ１０５に対してメモリライト
信号Ｔｍｒｙが出力され、１ライン（Ｎ素子分）の駆動
データが書き込まれる。その結果、ラインメモリ１０５
の出力信号であるＩ’ｄ１ないしＩ’ｄｎのないようは
同図（４）に示すタイミングで変化する。
タが蓄積されると、同図（３）に示す癩民具で、制御回
路１０３からラインメモリ１０５に対してメモリライト
信号Ｔｍｒｙが出力され、１ライン（Ｎ素子分）の駆動
データが書き込まれる。その結果、ラインメモリ１０５
の出力信号であるＩ’ｄ１ないしＩ’ｄｎのないようは
同図（４）に示すタイミングで変化する。
【００７６】一方、走査回路１０２の動作を制御する制
御信号Ｔｓｃａｎのないようは同図（５）に示すような
ものとなる。すなわち、１ライン目を駆動する場合に
は、走査回路１０２内のスイッチング素子Ｓ１のみが０
［Ｖ］で、他のスイッチング素子は７［Ｖ］、また２ラ
イン目を駆動する場合には、スイッチング素子Ｓ２のみ
が０［Ｖ］で他のスイッチング素子は７［Ｖ］、以下同
様というように動作が制御される。
御信号Ｔｓｃａｎのないようは同図（５）に示すような
ものとなる。すなわち、１ライン目を駆動する場合に
は、走査回路１０２内のスイッチング素子Ｓ１のみが０
［Ｖ］で、他のスイッチング素子は７［Ｖ］、また２ラ
イン目を駆動する場合には、スイッチング素子Ｓ２のみ
が０［Ｖ］で他のスイッチング素子は７［Ｖ］、以下同
様というように動作が制御される。
【００７７】また、これと同期して変調信号発生器１０
７から表示パネル１０１に対しては、図２２の（６）に
示すタイミングで変調信号が出力される。以上に説明し
た動作により、表示パネル１０１を用いてテレビジョン
の表示を行なうことが可能であった。尚、上記説明中、
特に記載しなかったが、シフトレジスタ１０４やライン
メモリ１０５は、デジタル信号式のものでもアナログ信
号式のものでも差し支えなく、要は画像信号のシリアル
／パラレル変換や記憶が所定の速度で行われればよい。
尚、デジタル信号式を用いる場合には、同期信号分離回
路１０６の出力信号ＤＡＴＡをデジタル信号化する必要
があるが、これは１０６の出力部にＡ／Ｄ変換器を備え
れば容易に可能であることは言うまでもない。
７から表示パネル１０１に対しては、図２２の（６）に
示すタイミングで変調信号が出力される。以上に説明し
た動作により、表示パネル１０１を用いてテレビジョン
の表示を行なうことが可能であった。尚、上記説明中、
特に記載しなかったが、シフトレジスタ１０４やライン
メモリ１０５は、デジタル信号式のものでもアナログ信
号式のものでも差し支えなく、要は画像信号のシリアル
／パラレル変換や記憶が所定の速度で行われればよい。
尚、デジタル信号式を用いる場合には、同期信号分離回
路１０６の出力信号ＤＡＴＡをデジタル信号化する必要
があるが、これは１０６の出力部にＡ／Ｄ変換器を備え
れば容易に可能であることは言うまでもない。
【００７８】また、本実施の形態においてはＮＴＳＣ方
式のテレビ信号に基づきテレビジョン表示を行なう例を
示したが、本発明適用の表示パネルの応用はこれに限る
ものではない。他の方式のテレビジョン信号、あるい
は、計算機や画像メモリ、通信ネットワークなど種々の
画像信号源と直接あるいは間接に接続する表示装置に広
く用いることが可能であり、とりわけ大容量の画像を表
示する大画面の表示に好適である。
式のテレビ信号に基づきテレビジョン表示を行なう例を
示したが、本発明適用の表示パネルの応用はこれに限る
ものではない。他の方式のテレビジョン信号、あるい
は、計算機や画像メモリ、通信ネットワークなど種々の
画像信号源と直接あるいは間接に接続する表示装置に広
く用いることが可能であり、とりわけ大容量の画像を表
示する大画面の表示に好適である。
【００７９】次に、前述した問題を解決した本発明の好
ましい実施の形態について、以下に実施の形態１〜実施
の形態６をあげて説明する。これらの実施の形態は、複
数の表面伝導型放出素子が、行列状に配置された電子源
の駆動方法、とりわけ、電圧制御型駆動方法に関するも
のであって、ある電圧値まで定抵抗状態を保ち、その電
圧値以上の電圧が印加されると定電流状態となる、電圧
電流特性を持つ素子を介して駆動する事によって簡易な
ガンマ補正をすることができる。更に、図２３〜図２６
を用いて詳しく説明する。
ましい実施の形態について、以下に実施の形態１〜実施
の形態６をあげて説明する。これらの実施の形態は、複
数の表面伝導型放出素子が、行列状に配置された電子源
の駆動方法、とりわけ、電圧制御型駆動方法に関するも
のであって、ある電圧値まで定抵抗状態を保ち、その電
圧値以上の電圧が印加されると定電流状態となる、電圧
電流特性を持つ素子を介して駆動する事によって簡易な
ガンマ補正をすることができる。更に、図２３〜図２６
を用いて詳しく説明する。
【００８０】図２３は、表面伝導型放出素子の印加電圧
Ｖｆに対する素子電流Ｉｆ、放出電流Ｉｅの一例を示し
た図である。この特性の表面伝導型放出素子に３００Ω
の抵抗を直列に接続したところ、図２４に示すように、
放出電流量は少なく減少するが、印加電圧Ｖｆに対する
放出電流Ｉｅのリニアリティが大きくなり、印加電圧の
大きいところでの放出電流の制御がし易くなった。更
に、図２５のような電圧電流特性の非線形素子（定電流
素子）を上記の表面伝導型放出素子に直列に接続したと
ころ、図２６に示すように、放出電流量は減少するが、
印加電圧Ｖｆに対する放出電流Ｉｅのリニアリティが大
きくなり、高印加電圧での放出電流の制御がし易くなっ
た。さらには、非線形素子の定電流特性により流れる電
流が制限されており、ノイズなどにより高電圧がかかっ
たとしても、表面伝導型放出素子には過度の電流が流れ
ることはなく、素子部が破壊されることを防いでいる。
本実施の形態は、以上の特性を利用している。 ＜実施の形態１＞図２８は、本実施の形態の電子源の駆
動の概略構成の一部を示す図である。
Ｖｆに対する素子電流Ｉｆ、放出電流Ｉｅの一例を示し
た図である。この特性の表面伝導型放出素子に３００Ω
の抵抗を直列に接続したところ、図２４に示すように、
放出電流量は少なく減少するが、印加電圧Ｖｆに対する
放出電流Ｉｅのリニアリティが大きくなり、印加電圧の
大きいところでの放出電流の制御がし易くなった。更
に、図２５のような電圧電流特性の非線形素子（定電流
素子）を上記の表面伝導型放出素子に直列に接続したと
ころ、図２６に示すように、放出電流量は減少するが、
印加電圧Ｖｆに対する放出電流Ｉｅのリニアリティが大
きくなり、高印加電圧での放出電流の制御がし易くなっ
た。さらには、非線形素子の定電流特性により流れる電
流が制限されており、ノイズなどにより高電圧がかかっ
たとしても、表面伝導型放出素子には過度の電流が流れ
ることはなく、素子部が破壊されることを防いでいる。
本実施の形態は、以上の特性を利用している。 ＜実施の形態１＞図２８は、本実施の形態の電子源の駆
動の概略構成の一部を示す図である。
【００８１】図２８において、１４は、表面伝導型放出
素子である。表面伝導型放出素子１４は、Ｍ×Ｎのマト
リクス配置されている。１８は定電流ダイオード素子で
あり、表面伝導型放出素子１４と直列に接続されてい
る。これらの表面伝導型放出素子１４および定電流ダイ
オード素子１８により電子源素子１が形成される。電子
源素子１はＭ×Ｎのマトリクス上に配置され、表面伝導
型放出素子１４を多数個備える電子源を構成する。
素子である。表面伝導型放出素子１４は、Ｍ×Ｎのマト
リクス配置されている。１８は定電流ダイオード素子で
あり、表面伝導型放出素子１４と直列に接続されてい
る。これらの表面伝導型放出素子１４および定電流ダイ
オード素子１８により電子源素子１が形成される。電子
源素子１はＭ×Ｎのマトリクス上に配置され、表面伝導
型放出素子１４を多数個備える電子源を構成する。
【００８２】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図２９に示す。ま
た、図中のＡ−Ａ’断面図を図３０に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図３１Ａ
−図３１Ｋに示す。図２９において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。
説明する。電子源の一部の平面図を図２９に示す。ま
た、図中のＡ−Ａ’断面図を図３０に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図３１Ａ
−図３１Ｋに示す。図２９において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。
【００８３】図３０は、定電流ダイオードが形成されて
いるＰ型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。電子源基板構造の上部は、ＳｉＯ2より
なる絶縁層１０６で被覆され、正電極１１０、負電極１
１１には、それぞれアルミ配線１１３、１１４が接続さ
れている。
いるＰ型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。電子源基板構造の上部は、ＳｉＯ2より
なる絶縁層１０６で被覆され、正電極１１０、負電極１
１１には、それぞれアルミ配線１１３、１１４が接続さ
れている。
【００８４】図３０において、１０１はＰ型シリコン基
板、１２は行方向配線、１３は列方向配線である。表面
伝導型放出素子１４は、電子放出部形成用薄膜に通電フ
ォーミング処理を施すことにより電子放出部を含む薄膜
が形成される。Ｐ型シリコン基板１０１上に、二つのＰ
型領域に挟まれたＮ型の電流経路領域が形成されてお
り、負電極１１１は二つのＰ領域と電流経路の一端に接
続されている。また正電極１１０は電流経路の他の一端
に接続されて、定電流ダイオード１８が形成される。
板、１２は行方向配線、１３は列方向配線である。表面
伝導型放出素子１４は、電子放出部形成用薄膜に通電フ
ォーミング処理を施すことにより電子放出部を含む薄膜
が形成される。Ｐ型シリコン基板１０１上に、二つのＰ
型領域に挟まれたＮ型の電流経路領域が形成されてお
り、負電極１１１は二つのＰ領域と電流経路の一端に接
続されている。また正電極１１０は電流経路の他の一端
に接続されて、定電流ダイオード１８が形成される。
【００８５】定電流素子１８は、正電極１１０と負電極
１１１との間に形成され、正電極１１０は、アルミ配線
１１３により、表面伝導型放出素子１４の電極１１６と
電気的に接続される。表面伝導型放出素子１４のもう一
方の電極１１７は、アルミ配線１２０により、列方向配
線１３と電気的に接続される。また、定電流素子の負電
極１１１は、アルミ配線１１４により、行方向配線１２
と電気的に接続される。
１１１との間に形成され、正電極１１０は、アルミ配線
１１３により、表面伝導型放出素子１４の電極１１６と
電気的に接続される。表面伝導型放出素子１４のもう一
方の電極１１７は、アルミ配線１２０により、列方向配
線１３と電気的に接続される。また、定電流素子の負電
極１１１は、アルミ配線１１４により、行方向配線１２
と電気的に接続される。
【００８６】次に、図３１Ａ−図３１Ｋを参照して、図
３０に示した構造の機能素子の製造工程の一例を説明す
る。図３１Ａ−図３１Ｋは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図３１Ａ
参照）では、Ｐ型シリコン基板１０１を用意する。第２
の工程（図３１Ｂ参照）では、Ｐ型シリコン基板１０１
上に、ＳｉＯ2の絶縁層１１８を被覆し、フォトレジス
トを利用してパターン形成する。
３０に示した構造の機能素子の製造工程の一例を説明す
る。図３１Ａ−図３１Ｋは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図３１Ａ
参照）では、Ｐ型シリコン基板１０１を用意する。第２
の工程（図３１Ｂ参照）では、Ｐ型シリコン基板１０１
上に、ＳｉＯ2の絶縁層１１８を被覆し、フォトレジス
トを利用してパターン形成する。
【００８７】第３の工程（図３１Ｃ参照）では、シリコ
ン基板１０１の所望の領域（１０２）にＮ型の不純物
（導電性支配物質）を拡散し、第４の工程（図３１Ｄ参
照）では、Ｐ型の不純物（導電性支配物質）を拡散する
ことにより電流経路（１０３）を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
ン基板１０１の所望の領域（１０２）にＮ型の不純物
（導電性支配物質）を拡散し、第４の工程（図３１Ｄ参
照）では、Ｐ型の不純物（導電性支配物質）を拡散する
ことにより電流経路（１０３）を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
【００８８】第５の工程（図３１Ｅ参照）では、ＳｉＯ
2の絶縁層１０４を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。 第６の工程（図３１Ｆ参照）では、電流経路の
Ｎ領域のみが露出している部分に正電極１１０が形成さ
れ、二つのＰ領域と電流経路が露出している部分に負電
極１１１を形成する。
2の絶縁層１０４を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。 第６の工程（図３１Ｆ参照）では、電流経路の
Ｎ領域のみが露出している部分に正電極１１０が形成さ
れ、二つのＰ領域と電流経路が露出している部分に負電
極１１１を形成する。
【００８９】第７の工程（図３１Ｇ参照）では、列方向
配線１３を配置する。第８の工程（図３１Ｈ参照）で
は、その上に更に、ＳｉＯ2の絶縁層１０７を被覆し、
また、そのパターニングを行なう。このＳｉＯ2の絶縁
層１０７は定電流素子各部の絶縁層としての機能に加
え、表面伝導型放出素子および配線電極を形成するため
の下地層にもなっている。
配線１３を配置する。第８の工程（図３１Ｈ参照）で
は、その上に更に、ＳｉＯ2の絶縁層１０７を被覆し、
また、そのパターニングを行なう。このＳｉＯ2の絶縁
層１０７は定電流素子各部の絶縁層としての機能に加
え、表面伝導型放出素子および配線電極を形成するため
の下地層にもなっている。
【００９０】第９の工程（図３１Ｉ参照）では、定電流
素子の正電極１１０と表面伝導型放出素子の電極１１６
を電気的に接続するためのアルミ配線１１３と、負電極
１１１と行方向配線１２を電気的に接続するためのアル
ミ配線１１４と、列方向配線１３と表面伝導型放出素子
の電極１１７を電気的に接続するためのアルミ配線１２
０を配置する。
素子の正電極１１０と表面伝導型放出素子の電極１１６
を電気的に接続するためのアルミ配線１１３と、負電極
１１１と行方向配線１２を電気的に接続するためのアル
ミ配線１１４と、列方向配線１３と表面伝導型放出素子
の電極１１７を電気的に接続するためのアルミ配線１２
０を配置する。
【００９１】第１０の工程（図３１Ｊ参照）では、行方
向配線１２をアルミ配線１１４と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
１の工程（図３１Ｋ参照）では、表面伝導型放出素子１
４を形成する。この表面伝導型放出素子１４の形成方法
を、次に、図３２を参照して詳細に説明する。
向配線１２をアルミ配線１１４と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
１の工程（図３１Ｋ参照）では、表面伝導型放出素子１
４を形成する。この表面伝導型放出素子１４の形成方法
を、次に、図３２を参照して詳細に説明する。
【００９２】図３２は、本工程に係わる表面伝導型放出
素子１４を形成する電子放出部形成用薄膜３２マスクの
平面図の一部を示す。このマスクは、素子間ギャップ
Ｇ、およびこの近傍に開口を有し、膜厚オングストロー
ムのＣｒ膜（不図示）を真空蒸着により堆積・パターニ
ングする。そして、この上に有機Ｐｄをスピンナーによ
り回転塗布後、３００℃で１０分間の加熱焼成処理を行
い、Ｐｄからなる電子放出部形成用薄膜形成する。この
ようにして形成された電子放出部形成用薄膜は、Ｐｄを
主元素とする微粒子から構成され、その膜厚は１００オ
ングストローム、シート抵抗値は５×１０4Ω／□であ
る。尚、１５ｂと１５ｃは、それぞれ素子電極である。
素子１４を形成する電子放出部形成用薄膜３２マスクの
平面図の一部を示す。このマスクは、素子間ギャップ
Ｇ、およびこの近傍に開口を有し、膜厚オングストロー
ムのＣｒ膜（不図示）を真空蒸着により堆積・パターニ
ングする。そして、この上に有機Ｐｄをスピンナーによ
り回転塗布後、３００℃で１０分間の加熱焼成処理を行
い、Ｐｄからなる電子放出部形成用薄膜形成する。この
ようにして形成された電子放出部形成用薄膜は、Ｐｄを
主元素とする微粒子から構成され、その膜厚は１００オ
ングストローム、シート抵抗値は５×１０4Ω／□であ
る。尚、１５ｂと１５ｃは、それぞれ素子電極である。
【００９３】尚、ここで述べる微粒子膜とは、上述した
ように複数の微粒子が集合した膜であり、その微細構造
としては微粒子がここに分散配置した状態のみならず、
微粒子が互いに隣接、或いは、重なりあった状態（島上
も含む）の膜をも指す。また、その粒径とは、前記状態
で粒子形状が忍式可能な微粒子についての径をいう。Ｃ
ｒ膜（不図示）および焼成後の電子放出部形成用薄膜
を、酸エッチャントによりウェットエッチングして、所
望のパターンを形成する。このようにして形成された電
子放出部形成用薄膜に、前述のフォーミング処理を施す
ことにより表面伝導型電子放出素子１４を形成する。
ように複数の微粒子が集合した膜であり、その微細構造
としては微粒子がここに分散配置した状態のみならず、
微粒子が互いに隣接、或いは、重なりあった状態（島上
も含む）の膜をも指す。また、その粒径とは、前記状態
で粒子形状が忍式可能な微粒子についての径をいう。Ｃ
ｒ膜（不図示）および焼成後の電子放出部形成用薄膜
を、酸エッチャントによりウェットエッチングして、所
望のパターンを形成する。このようにして形成された電
子放出部形成用薄膜に、前述のフォーミング処理を施す
ことにより表面伝導型電子放出素子１４を形成する。
【００９４】以上説明した工程により、同一基板上に行
方向配線１２、層間絶縁層１０６、列方向配線１３、素
子電極１１６、１１７、電子放出部形成用薄膜１４、ダ
イオード素子１８等を形成し、表面伝導型放出素子の単
純マトリクス配線基板が形成される（図２９参照）。
尚、上記工程は薄膜、フォトリングラフィ、エッチング
等の技術を用いた例であるが、これに限られるものでは
なく、配線形成技術である印刷等を用いてもよいし、そ
の他種々の技術によっても良い。
方向配線１２、層間絶縁層１０６、列方向配線１３、素
子電極１１６、１１７、電子放出部形成用薄膜１４、ダ
イオード素子１８等を形成し、表面伝導型放出素子の単
純マトリクス配線基板が形成される（図２９参照）。
尚、上記工程は薄膜、フォトリングラフィ、エッチング
等の技術を用いた例であるが、これに限られるものでは
なく、配線形成技術である印刷等を用いてもよいし、そ
の他種々の技術によっても良い。
【００９５】また、各部材の材料にも自由度があり、例
えば、配線材料は通常電極材として使用されるものであ
ればよく、Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｎｉ，Ｗ，Ｔｉ，
Ｃｒなどがあげられる。層間絶縁層１０６もシリコン酸
化膜の他にＭｇＯ，ＴｉＯ2，Ｔａ2Ｏ5，Ａｌ2Ｏ3およ
びこれらの積層物、混合物などがあげられる。また素子
電極は先にあげた配線材料以外にも導電性を有する他の
材料を用いてもよい。
えば、配線材料は通常電極材として使用されるものであ
ればよく、Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｎｉ，Ｗ，Ｔｉ，
Ｃｒなどがあげられる。層間絶縁層１０６もシリコン酸
化膜の他にＭｇＯ，ＴｉＯ2，Ｔａ2Ｏ5，Ａｌ2Ｏ3およ
びこれらの積層物、混合物などがあげられる。また素子
電極は先にあげた配線材料以外にも導電性を有する他の
材料を用いてもよい。
【００９６】次に、上述の製造方法を、画像形成装置の
製造に応用した例について図３３を参照しながら説明す
る。図３３は、上述した図１５の表示パネルの構成と基
本的に同じであるが、本実施の形態では、電子源素子の
構成として上述した表面伝導型放出素子とダイオード素
子の連接構成のものを用いる点が異なる。図３３を参照
して、多数の平面型表面伝導型放出素子を形成した電子
源（図３３の２７１に対応する）をリアプレート２８１
上に固定した後、基板２７１の、例えば５ｍｍ上方に、
フェースプレート２８６（ガラス基板２８３の内面に蛍
光膜２８４とメタルバック２８５が形成されて構成され
る）を支持枠２８２を介して配置する。フェースプレー
ト２８６、支持枠２８２及びリアプレート２８１の接合
部には、フリットガラスを塗布し、大気中或いは窒素雰
囲気中で、加熱することで逢着する。また、リアプレー
ト２８１への基板１１の固定もフリットガラスで行な
う。２７４は、表面伝導型放出素子及びダイオード素子
より構成される電子源素子である。また、２７２、２７
３は、それぞれ行方向及び列方向配線である。
製造に応用した例について図３３を参照しながら説明す
る。図３３は、上述した図１５の表示パネルの構成と基
本的に同じであるが、本実施の形態では、電子源素子の
構成として上述した表面伝導型放出素子とダイオード素
子の連接構成のものを用いる点が異なる。図３３を参照
して、多数の平面型表面伝導型放出素子を形成した電子
源（図３３の２７１に対応する）をリアプレート２８１
上に固定した後、基板２７１の、例えば５ｍｍ上方に、
フェースプレート２８６（ガラス基板２８３の内面に蛍
光膜２８４とメタルバック２８５が形成されて構成され
る）を支持枠２８２を介して配置する。フェースプレー
ト２８６、支持枠２８２及びリアプレート２８１の接合
部には、フリットガラスを塗布し、大気中或いは窒素雰
囲気中で、加熱することで逢着する。また、リアプレー
ト２８１への基板１１の固定もフリットガラスで行な
う。２７４は、表面伝導型放出素子及びダイオード素子
より構成される電子源素子である。また、２７２、２７
３は、それぞれ行方向及び列方向配線である。
【００９７】蛍光膜２８４は、モノクロームの場合は蛍
光体のみからなるが、本実施の形態では、蛍光体はスト
ライプ形状を採用し、先にブラックストライプを形成
し、その間隙部に赤、緑、青の蛍光体を塗布し、蛍光膜
２８４を作製する。ブラックストライプの材料として通
常よく用いられている黒鉛を主成分とする材料を用い
る。
光体のみからなるが、本実施の形態では、蛍光体はスト
ライプ形状を採用し、先にブラックストライプを形成
し、その間隙部に赤、緑、青の蛍光体を塗布し、蛍光膜
２８４を作製する。ブラックストライプの材料として通
常よく用いられている黒鉛を主成分とする材料を用い
る。
【００９８】ガラス基板２８３に蛍光体を塗布する方法
として、本実施の形態では、スラリー法を用いた。ま
た、蛍光膜２８４の内面側には、通常、メタルバック２
８５が設けられる。メタルバック２８５は、蛍光膜製作
後、蛍光膜の内面側表面の平滑化処理（通常フォルミン
グと呼ばれる）を行い、その後、Ａｌを真空上着するこ
とで作製する。
として、本実施の形態では、スラリー法を用いた。ま
た、蛍光膜２８４の内面側には、通常、メタルバック２
８５が設けられる。メタルバック２８５は、蛍光膜製作
後、蛍光膜の内面側表面の平滑化処理（通常フォルミン
グと呼ばれる）を行い、その後、Ａｌを真空上着するこ
とで作製する。
【００９９】フェースプレート２８６には、更に蛍光膜
２８４の導電性を高めるため、蛍光膜２８４の外面側
に、透明電極（不図示）を設ける場合もあるが、本実施
の形態では、メタルバックのみで十分な導電性が得られ
るので省略した。更に、前述の封着を行なう際、カラー
の場合は各色蛍光体と電子放出素子とを対応させなくて
はいけないため、十分な位置合わせを行なう。
２８４の導電性を高めるため、蛍光膜２８４の外面側
に、透明電極（不図示）を設ける場合もあるが、本実施
の形態では、メタルバックのみで十分な導電性が得られ
るので省略した。更に、前述の封着を行なう際、カラー
の場合は各色蛍光体と電子放出素子とを対応させなくて
はいけないため、十分な位置合わせを行なう。
【０１００】以上のようにして、構成されたガラス容器
内の雰囲気を排気管（不図示）を通じ真空ポンプにて排
気し、十分な真空度に達した後、容器外端子ＤＯＸ１な
いしＤＯＸｍとＤＯＹ１ないしＤＯＹｎを通じ、電子放
出素子１の素子電極間に電圧を印加し、電子放出形成用
薄膜１４に対して前述のフォーミング処理を行って、電
子放出部を有する電子放出素子を形成する。
内の雰囲気を排気管（不図示）を通じ真空ポンプにて排
気し、十分な真空度に達した後、容器外端子ＤＯＸ１な
いしＤＯＸｍとＤＯＹ１ないしＤＯＹｎを通じ、電子放
出素子１の素子電極間に電圧を印加し、電子放出形成用
薄膜１４に対して前述のフォーミング処理を行って、電
子放出部を有する電子放出素子を形成する。
【０１０１】次に、全ての表面伝導型放出素子のフォー
ミングが終了後、１×１０-6トール程度の真空度で、不
図示の排気管をガスバーナーで熱することで溶着し、外
囲器の封止を行った。最後に封止後の真空度を維持する
ために、ゲッター処理を行った。これは、封止を行う直
前に、高周波加熱等の加熱法により、画像形成装置内の
所定の位置（不図示）に配置されたゲッターを加熱し、
蒸着膜を形成する処理した。ゲッターはＢａ等を主成分
とした。
ミングが終了後、１×１０-6トール程度の真空度で、不
図示の排気管をガスバーナーで熱することで溶着し、外
囲器の封止を行った。最後に封止後の真空度を維持する
ために、ゲッター処理を行った。これは、封止を行う直
前に、高周波加熱等の加熱法により、画像形成装置内の
所定の位置（不図示）に配置されたゲッターを加熱し、
蒸着膜を形成する処理した。ゲッターはＢａ等を主成分
とした。
【０１０２】以上のように、構成された本実施の形態の
画像形成装置において、各電子放出素子には、容器外端
子ＤＸ１〜ＤＸｍ、ＤＹ１〜ＤＹｎを通じ、走査信号及
び変調信号を不図示の信号発生部により、それぞれ印加
することにより、電子放出され、高圧端子Ｈｖを通じ、
メタルバック２８５、或いは透明電極（不図示）に数ｋ
Ｖ以上の高圧を印加し、電子ビームを加速し、蛍光膜２
８４に衝突させ、励起・発光させることで画像を形成さ
せる。
画像形成装置において、各電子放出素子には、容器外端
子ＤＸ１〜ＤＸｍ、ＤＹ１〜ＤＹｎを通じ、走査信号及
び変調信号を不図示の信号発生部により、それぞれ印加
することにより、電子放出され、高圧端子Ｈｖを通じ、
メタルバック２８５、或いは透明電極（不図示）に数ｋ
Ｖ以上の高圧を印加し、電子ビームを加速し、蛍光膜２
８４に衝突させ、励起・発光させることで画像を形成さ
せる。
【０１０３】以上述べた概略工程は、画像形成装置を作
製する上で必要であるが、例えば、各部材の材料等、詳
細な部分は上述ないように限られるものではなく、画像
形成装置の用途に適するように適宜選択されるのは言う
までもない。以上説明したように、本実施の形態によれ
ば、複数の表面伝導型放出素子が、行列上に配置された
電子源を電圧変調駆動をする際に、非線形素子の作用に
より、簡易なガンマ補正をすることが可能であると同時
に、過度の電流が流れることにより素子の破壊を防止す
る。 ＜実施の形態２＞実施の形態１では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態２では、定電流素子としてトランジ
スタを用いる一例を示す。
製する上で必要であるが、例えば、各部材の材料等、詳
細な部分は上述ないように限られるものではなく、画像
形成装置の用途に適するように適宜選択されるのは言う
までもない。以上説明したように、本実施の形態によれ
ば、複数の表面伝導型放出素子が、行列上に配置された
電子源を電圧変調駆動をする際に、非線形素子の作用に
より、簡易なガンマ補正をすることが可能であると同時
に、過度の電流が流れることにより素子の破壊を防止す
る。 ＜実施の形態２＞実施の形態１では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態２では、定電流素子としてトランジ
スタを用いる一例を示す。
【０１０４】図３４は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図３４において、１４
は、表面伝導型放出素子である。表面伝導型放出素子１
４は、Ｍ×Ｎのマトリクス配置となっている。３１８は
トランジスタを用いた定電流素子であり、表面伝導型放
出素子１４と直列に接続されている。これらの表面伝導
型放出素子１４およびトランジスタを用いた定電流素子
３１８により電子源素子１が形成される。電子源素子１
はＭ×Ｎのマトリクス上に配置され、表面伝導型放出素
子１４を多数個備える電子源を構成する。
概略構成の一部を示す図である。図３４において、１４
は、表面伝導型放出素子である。表面伝導型放出素子１
４は、Ｍ×Ｎのマトリクス配置となっている。３１８は
トランジスタを用いた定電流素子であり、表面伝導型放
出素子１４と直列に接続されている。これらの表面伝導
型放出素子１４およびトランジスタを用いた定電流素子
３１８により電子源素子１が形成される。電子源素子１
はＭ×Ｎのマトリクス上に配置され、表面伝導型放出素
子１４を多数個備える電子源を構成する。
【０１０５】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図３５に示す。ま
た、図中のＡ−Ａ’断面図を図３６に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図３７Ａ
−図３７Ｊに示す。図３６において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。
説明する。電子源の一部の平面図を図３５に示す。ま
た、図中のＡ−Ａ’断面図を図３６に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図３７Ａ
−図３７Ｊに示す。図３６において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。
【０１０６】図３６は、トランジスタが形成されている
Ｐ型シリコン基板上に、電子放出素子である表面伝導型
放出素子を形成した電子源基板の一例を示す模式的断面
図である。電子源基板構造の上部は、ＳｉＯ2よりなる
絶縁層４０６で被覆され、正電極４１０、負電極４１１
には、それぞれアルミ配線４１３、４１４が接続されて
いる。
Ｐ型シリコン基板上に、電子放出素子である表面伝導型
放出素子を形成した電子源基板の一例を示す模式的断面
図である。電子源基板構造の上部は、ＳｉＯ2よりなる
絶縁層４０６で被覆され、正電極４１０、負電極４１１
には、それぞれアルミ配線４１３、４１４が接続されて
いる。
【０１０７】図３６において、４０１はＰ型シリコン基
板、１２は行方向配線、１３は列方向配線である。表面
伝導型放出素子１４は、電子放出部形成用薄膜に通電フ
ォーミング処理を施すことにより電子放出部を含む薄膜
が形成される。Ｐ型シリコン基板４０１上に、トランジ
スタ（ＭＯＳＦＥＴ）３１８が形成され、そのドレイン
電極４０５とゲート電極４０４は共に正電極４１０に接
続されている。
板、１２は行方向配線、１３は列方向配線である。表面
伝導型放出素子１４は、電子放出部形成用薄膜に通電フ
ォーミング処理を施すことにより電子放出部を含む薄膜
が形成される。Ｐ型シリコン基板４０１上に、トランジ
スタ（ＭＯＳＦＥＴ）３１８が形成され、そのドレイン
電極４０５とゲート電極４０４は共に正電極４１０に接
続されている。
【０１０８】また、ソース電極４０３は負電極４１１に
接続されている。これらの定電流素子は、正電極４１０
と負電極４１１との間に形成され、正電極４１０は、ア
ルミ配線４１３により、表面伝導型放出素子１４の電極
４１６と電気的に接続される。表面伝導型放出素子１４
のもう一方の電極４１７は、アルミ配線４２０により、
列方向配線１３と電気的に接続される。また、定電流素
子の負電極４１１は、アルミ配線４１４により、行方向
配線１２と電気的に接続される。
接続されている。これらの定電流素子は、正電極４１０
と負電極４１１との間に形成され、正電極４１０は、ア
ルミ配線４１３により、表面伝導型放出素子１４の電極
４１６と電気的に接続される。表面伝導型放出素子１４
のもう一方の電極４１７は、アルミ配線４２０により、
列方向配線１３と電気的に接続される。また、定電流素
子の負電極４１１は、アルミ配線４１４により、行方向
配線１２と電気的に接続される。
【０１０９】次に、図３７Ａ−図３７Ｊを参照して、図
３７に示した構造の機能素子の製造工程の一例を説明す
る。図３７Ａ−図３７Ｊは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図３７Ａ
参照）では、Ｐ型シリコン基板４０１を用意する。第２
の工程（図３７Ｂ参照）では、Ｐ型シリコン基板４０１
上に、ＳｉＯ2の絶縁層４１８を被覆し、フォトレジス
トを利用してパターン形成する。
３７に示した構造の機能素子の製造工程の一例を説明す
る。図３７Ａ−図３７Ｊは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図３７Ａ
参照）では、Ｐ型シリコン基板４０１を用意する。第２
の工程（図３７Ｂ参照）では、Ｐ型シリコン基板４０１
上に、ＳｉＯ2の絶縁層４１８を被覆し、フォトレジス
トを利用してパターン形成する。
【０１１０】第３の工程（図３７Ｃ参照）では、シリコ
ン基板４０１の所望の領域（４０２）にＮ型の不純物
（導電性支配物質）を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
ン基板４０１の所望の領域（４０２）にＮ型の不純物
（導電性支配物質）を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
【０１１１】第４の工程（図３７Ｄ参照）では、ゲート
電極４０４を形成する。第５の工程（図３７Ｅ参照）で
は、ＳｉＯ2の絶縁層４０７を被覆し、フォトレジスト
を利用してパターン形成する。第６の工程（図３７Ｆ参
照）では、ソース電極４０３、ドレイン電極４０５を形
成する。更に、ゲート電極４０４とドレイン電極４０５
を接続させた正電極４１０を形成する。負電極４１１は
ソース電極４０３である。更に、絶縁層４１８上に列方
向配線１３を配置する。
電極４０４を形成する。第５の工程（図３７Ｅ参照）で
は、ＳｉＯ2の絶縁層４０７を被覆し、フォトレジスト
を利用してパターン形成する。第６の工程（図３７Ｆ参
照）では、ソース電極４０３、ドレイン電極４０５を形
成する。更に、ゲート電極４０４とドレイン電極４０５
を接続させた正電極４１０を形成する。負電極４１１は
ソース電極４０３である。更に、絶縁層４１８上に列方
向配線１３を配置する。
【０１１２】第７の工程（図３７Ｇ参照）ではその上に
更に、ＳｉＯ2の絶縁層４０８を被覆し、またそのパタ
ーニングを行なう。第８の工程（図３７Ｈ参照）では、
定電流素子の正電極４１０と表面伝導型放出素子の電極
４１６を電気的に接続するためのアルミ配線４１３と、
負電極４１１と行方向配線１２を電気的に接続するため
のアルミ配線４１４と、列方向配線１３と表面伝導型放
出素子の電極４１７を電気的に接続するためのアルミ配
線４２０を配置する。
更に、ＳｉＯ2の絶縁層４０８を被覆し、またそのパタ
ーニングを行なう。第８の工程（図３７Ｈ参照）では、
定電流素子の正電極４１０と表面伝導型放出素子の電極
４１６を電気的に接続するためのアルミ配線４１３と、
負電極４１１と行方向配線１２を電気的に接続するため
のアルミ配線４１４と、列方向配線１３と表面伝導型放
出素子の電極４１７を電気的に接続するためのアルミ配
線４２０を配置する。
【０１１３】第９の工程（図３７Ｉ参照）では、行方向
配線１２をアルミ配線４１４と電気的に接続するように
形成する。以上説明した工程では、定電流素子を形成す
るために、シリコン基板を用いたが、これに限られるも
のではなく、例えば、Ｇａ−Ａｓ基板でも良い第１０の
工程（図３７Ｊ参照）では、表面伝導型放出素子１４を
形成する。形成法は、実施の形態１と同一である。
配線１２をアルミ配線４１４と電気的に接続するように
形成する。以上説明した工程では、定電流素子を形成す
るために、シリコン基板を用いたが、これに限られるも
のではなく、例えば、Ｇａ−Ａｓ基板でも良い第１０の
工程（図３７Ｊ参照）では、表面伝導型放出素子１４を
形成する。形成法は、実施の形態１と同一である。
【０１１４】以上説明した工程では、トランジスタを形
成するために、半導体基板上にＦＥＴ（電解効果トラン
ジスタ）を形成したが、ガラス基板等の絶縁性基板上に
ＴＦＴ（電解効果型薄膜トランジスタ）を形成したもの
を用いても良い。 ＜実施の形態３＞実施の形態１、実施の形態２では、表
面伝導型放出素子に直列に形成する定電流素子を形成し
たが、実施の形態３では、定電流素子を列方向配線端に
形成した場合の一例を示す。
成するために、半導体基板上にＦＥＴ（電解効果トラン
ジスタ）を形成したが、ガラス基板等の絶縁性基板上に
ＴＦＴ（電解効果型薄膜トランジスタ）を形成したもの
を用いても良い。 ＜実施の形態３＞実施の形態１、実施の形態２では、表
面伝導型放出素子に直列に形成する定電流素子を形成し
たが、実施の形態３では、定電流素子を列方向配線端に
形成した場合の一例を示す。
【０１１５】図３８は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図３８において、１４
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子１が形成
され、Ｍ×Ｎのマトリクス配置となっている。１２は行
方向配線、１３は列方向配線である。５１８は定電流ダ
イオード素子であり、行方向配線１２の端に形成されて
いる。このようにＭ×Ｎのマトリクス上に配置された表
面伝導型放出素子１４を多数個備える電子源を構成す
る。
概略構成の一部を示す図である。図３８において、１４
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子１が形成
され、Ｍ×Ｎのマトリクス配置となっている。１２は行
方向配線、１３は列方向配線である。５１８は定電流ダ
イオード素子であり、行方向配線１２の端に形成されて
いる。このようにＭ×Ｎのマトリクス上に配置された表
面伝導型放出素子１４を多数個備える電子源を構成す
る。
【０１１６】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図３９に示す。ま
た、図中のＡ−Ａ’断面図を図４０に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図４１Ａ
−図４１Ｋに示す。図３９において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、列方向配線１３の端には定電流
ダイオード素子が形成されている。
説明する。電子源の一部の平面図を図３９に示す。ま
た、図中のＡ−Ａ’断面図を図４０に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図４１Ａ
−図４１Ｋに示す。図３９において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、列方向配線１３の端には定電流
ダイオード素子が形成されている。
【０１１７】図４０は、定電流ダイオードが形成されて
いるＰ型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。図４０において、５０１はＰ型シリコン
基板、１２は行方向配線、１３は列方向配線である。表
面伝導型放出素子１４は、電子放出部形成用薄膜に定電
流素子５１８を介して通電フォーミング処理を施すこと
により電子放出部を含む薄膜が形成される。
いるＰ型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。図４０において、５０１はＰ型シリコン
基板、１２は行方向配線、１３は列方向配線である。表
面伝導型放出素子１４は、電子放出部形成用薄膜に定電
流素子５１８を介して通電フォーミング処理を施すこと
により電子放出部を含む薄膜が形成される。
【０１１８】Ｐ型シリコン基板５０１上に、二つのＰ型
領域に挟まれたＮ型の電流経路領域が形成されており、
負電極５１１は二つのＰ領域と電流経路の一端に接続さ
れている。また、正電極５１０は電流経路の他の一端に
接続されて、定電流ダイオード素子５１８が形成され
る。これらの定電流素子は、正電極５１０と負電極５１
１との間に形成され、正電極５１０は、負電極５１１と
もに、列方向配線１３と電気的に接続される。
領域に挟まれたＮ型の電流経路領域が形成されており、
負電極５１１は二つのＰ領域と電流経路の一端に接続さ
れている。また、正電極５１０は電流経路の他の一端に
接続されて、定電流ダイオード素子５１８が形成され
る。これらの定電流素子は、正電極５１０と負電極５１
１との間に形成され、正電極５１０は、負電極５１１と
もに、列方向配線１３と電気的に接続される。
【０１１９】次に、図４１Ａ−図４１Ｋを参照して、図
４０に示した構造の機能素子の製造工程の一例を説明す
る。図４１Ａ−図４１Ｋは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図４１Ａ
参照）では、Ｐ型シリコン基板５０１を用意する。第２
の工程（図４１Ｂ参照）では、Ｐ型シリコン基板５０１
上に、ＳｉＯ2の絶縁層５０５を被覆し、フォトレジス
トを利用してパターン形成する。
４０に示した構造の機能素子の製造工程の一例を説明す
る。図４１Ａ−図４１Ｋは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図４１Ａ
参照）では、Ｐ型シリコン基板５０１を用意する。第２
の工程（図４１Ｂ参照）では、Ｐ型シリコン基板５０１
上に、ＳｉＯ2の絶縁層５０５を被覆し、フォトレジス
トを利用してパターン形成する。
【０１２０】第３の工程（図４１Ｃ参照）では、シリコ
ン基板５０１の所望の領域（５０２）にＮ型の不純物
（導電性支配物質）を拡散し、第４の工程（図４１Ｄ参
照）では、Ｐ型の不純物（導電性支配物質）を拡散する
ことにより電流経路（５０３）を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
ン基板５０１の所望の領域（５０２）にＮ型の不純物
（導電性支配物質）を拡散し、第４の工程（図４１Ｄ参
照）では、Ｐ型の不純物（導電性支配物質）を拡散する
ことにより電流経路（５０３）を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
【０１２１】第５の工程（図４１Ｅ参照）では、ＳｉＯ
2の絶縁層５０４を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。 第６の工程（図４１Ｆ参照）では、電流経路の
Ｎ領域のみが露出している部分に正電極５１０が形成さ
れ、二つのＰ領域と電流経路が露出している部分に負電
極５１１を形成する。
2の絶縁層５０４を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。 第６の工程（図４１Ｆ参照）では、電流経路の
Ｎ領域のみが露出している部分に正電極５１０が形成さ
れ、二つのＰ領域と電流経路が露出している部分に負電
極５１１を形成する。
【０１２２】第７の工程（図４１Ｇ参照）では、列方向
配線１３を配置する。第８の工程（図４１Ｈ参照）で
は、その上に更に、ＳｉＯ2の絶縁層５０６を被覆し、
また、そのパターニングを行なう。第９の工程（図４１
Ｉ参照）では、行方向配線１２と表面伝導型放出素子の
電極５１６を電気的に接続するためのアルミ配線５１２
と、列方向配線１３と表面伝導型放出素子の電極５１７
を電気的に接続するためのアルミ配線５１３を配置す
る。
配線１３を配置する。第８の工程（図４１Ｈ参照）で
は、その上に更に、ＳｉＯ2の絶縁層５０６を被覆し、
また、そのパターニングを行なう。第９の工程（図４１
Ｉ参照）では、行方向配線１２と表面伝導型放出素子の
電極５１６を電気的に接続するためのアルミ配線５１２
と、列方向配線１３と表面伝導型放出素子の電極５１７
を電気的に接続するためのアルミ配線５１３を配置す
る。
【０１２３】第１０の工程（図４１Ｊ参照）では、行方
向配線１２をアルミ配線５１２と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
１の工程（図４１Ｋ参照）では、表面伝導型放出素子１
４を形成する。形成法は、実施の形態１と同一である。 ＜実施の形態４＞実施の形態１では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態４では、定電流素子としてトランジ
スタを用いる一例を示す。
向配線１２をアルミ配線５１２と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
１の工程（図４１Ｋ参照）では、表面伝導型放出素子１
４を形成する。形成法は、実施の形態１と同一である。 ＜実施の形態４＞実施の形態１では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態４では、定電流素子としてトランジ
スタを用いる一例を示す。
【０１２４】図４２は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図４２において、１４
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子が形成さ
れ、Ｍ×Ｎのマトリクス配置となっている。１２は行方
向配線、１３は列方向配線である。６１８はトランジス
タを用いた定電流素子であり、行方向配線１２の端に形
成されている。このようにＭ×Ｎのマトリクス上に配置
された表面伝導型放出素子１４を多数個備える電子源を
構成する。
概略構成の一部を示す図である。図４２において、１４
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子が形成さ
れ、Ｍ×Ｎのマトリクス配置となっている。１２は行方
向配線、１３は列方向配線である。６１８はトランジス
タを用いた定電流素子であり、行方向配線１２の端に形
成されている。このようにＭ×Ｎのマトリクス上に配置
された表面伝導型放出素子１４を多数個備える電子源を
構成する。
【０１２５】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図４３に示す。ま
た、図中のＡ−Ａ’断面図を図４４に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図４５Ａ
−図４５Ｋに示す。図４３において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、列方向配線１３の端にはトラン
ジスタを用いた定電流素子が形成されている。
説明する。電子源の一部の平面図を図４３に示す。ま
た、図中のＡ−Ａ’断面図を図４４に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図４５Ａ
−図４５Ｋに示す。図４３において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、列方向配線１３の端にはトラン
ジスタを用いた定電流素子が形成されている。
【０１２６】図４４は、トランジスタを用いた定電流素
子６１８が形成されているＰ型シリコン基板上に、電子
放出素子である表面伝導型放出素子を形成した電子源基
板の一例を示す模式的断面図である。図４４において、
６０１はＰ型シリコン基板、１２は行方向配線、１３は
列方向配線である。表面伝導型放出素子１４は、電子放
出部形成用薄膜に定電流素子６１８を介して通電フォー
ミング処理を施すことにより電子放出部を含む薄膜が形
成される。
子６１８が形成されているＰ型シリコン基板上に、電子
放出素子である表面伝導型放出素子を形成した電子源基
板の一例を示す模式的断面図である。図４４において、
６０１はＰ型シリコン基板、１２は行方向配線、１３は
列方向配線である。表面伝導型放出素子１４は、電子放
出部形成用薄膜に定電流素子６１８を介して通電フォー
ミング処理を施すことにより電子放出部を含む薄膜が形
成される。
【０１２７】Ｐ型シリコン基板６０１上に、トランジス
タ（ＭＯＳＦＥＴ）６１８が形成され、そのドレイン電
極６０５とゲート電極６０４はともに正電極６１０に接
続されている。また、ソース電極６０３は負電極６１１
に接続されている。定電流素子６１８は、正電極６１０
と負電極６１１との間に形成され、正電極６１０は、負
電極６１１ともに、列方向配線１３と電気的に接続され
る。
タ（ＭＯＳＦＥＴ）６１８が形成され、そのドレイン電
極６０５とゲート電極６０４はともに正電極６１０に接
続されている。また、ソース電極６０３は負電極６１１
に接続されている。定電流素子６１８は、正電極６１０
と負電極６１１との間に形成され、正電極６１０は、負
電極６１１ともに、列方向配線１３と電気的に接続され
る。
【０１２８】次に、図４５Ａ−図４５Ｋを参照して、図
４４に示した構造の機能素子の製造工程の一例を説明す
る。図４５Ａ−図４５Ｋは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図４５Ａ
参照）では、Ｐ型シリコン基板６０１を用意する。第２
の工程（図４５Ｂ参照）では、Ｐ型シリコン基板６０１
上に、ＳｉＯ2の絶縁層６０５を被覆し、フォトレジス
トを利用してパターン形成する。
４４に示した構造の機能素子の製造工程の一例を説明す
る。図４５Ａ−図４５Ｋは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図４５Ａ
参照）では、Ｐ型シリコン基板６０１を用意する。第２
の工程（図４５Ｂ参照）では、Ｐ型シリコン基板６０１
上に、ＳｉＯ2の絶縁層６０５を被覆し、フォトレジス
トを利用してパターン形成する。
【０１２９】第３の工程（図４５Ｃ参照）では、シリコ
ン基板６０１の所望の領域（６０２）にＮ型の不純物
（導電性支配物質）を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
ン基板６０１の所望の領域（６０２）にＮ型の不純物
（導電性支配物質）を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
【０１３０】第４の工程（図４５Ｄ参照）では、ゲート
電極６０４を形成する。第５の工程（図４５Ｅ参照）で
は、ＳｉＯ2の絶縁層６０７を被覆し、フォトレジスト
を利用してパターン形成する。第６の工程（図４５Ｆ参
照）では、ソース電極６０３、ドレイン電極６０５を形
成する。更に、ゲート電極６０４とドレイン電極６０５
を接続させた正電極６１０を形成する。負電極６１１は
ソース電極６０３である。
電極６０４を形成する。第５の工程（図４５Ｅ参照）で
は、ＳｉＯ2の絶縁層６０７を被覆し、フォトレジスト
を利用してパターン形成する。第６の工程（図４５Ｆ参
照）では、ソース電極６０３、ドレイン電極６０５を形
成する。更に、ゲート電極６０４とドレイン電極６０５
を接続させた正電極６１０を形成する。負電極６１１は
ソース電極６０３である。
【０１３１】第７の工程（図４５Ｇ参照）では、正電極
６１０、負電極６１１のそれぞれに接続するように、列
方向配線１３を配置する。第８の工程（図４５Ｈ参照）
では、その上に更に、ＳｉＯ2の絶縁層６０６を被覆
し、また、そのパターニングを行なう。第９の工程（図
４５Ｉ参照）では、表面伝導型放出素子の電極６１６と
行方向配線１２を電気的に接続するためのアルミ配線６
１２と、列方向配線１３と表面伝導型放出素子の電極６
１７を電気的に接続するためのアルミ配線６１３を配置
する。
６１０、負電極６１１のそれぞれに接続するように、列
方向配線１３を配置する。第８の工程（図４５Ｈ参照）
では、その上に更に、ＳｉＯ2の絶縁層６０６を被覆
し、また、そのパターニングを行なう。第９の工程（図
４５Ｉ参照）では、表面伝導型放出素子の電極６１６と
行方向配線１２を電気的に接続するためのアルミ配線６
１２と、列方向配線１３と表面伝導型放出素子の電極６
１７を電気的に接続するためのアルミ配線６１３を配置
する。
【０１３２】第１０の工程（図４５Ｊ参照）では、行方
向配線１２をアルミ配線６１２と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
１の工程（図４５Ｋ参照）では、表面伝導型放出素子１
４を形成する。形成法は、実施の形態１と同一である。
向配線１２をアルミ配線６１２と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
１の工程（図４５Ｋ参照）では、表面伝導型放出素子１
４を形成する。形成法は、実施の形態１と同一である。
【０１３３】以上説明した工程では、トランジスタを形
成するために、半導体基板上にＦＥＴ（電解効果トラン
ジスタ）を形成したが、ガラス基板等の絶縁性基板上に
ＴＦＴ（電解効果型薄膜トランジスタ）を形成したもの
を用いても良い。 ＜実施の形態５＞実施の形態１、実施の形態２では、表
面伝導型放出素子に直列に形成する定電流素子を形成し
たが、実施の形態５では、定電流素子を行方向配線端に
形成した場合の一例を示す。
成するために、半導体基板上にＦＥＴ（電解効果トラン
ジスタ）を形成したが、ガラス基板等の絶縁性基板上に
ＴＦＴ（電解効果型薄膜トランジスタ）を形成したもの
を用いても良い。 ＜実施の形態５＞実施の形態１、実施の形態２では、表
面伝導型放出素子に直列に形成する定電流素子を形成し
たが、実施の形態５では、定電流素子を行方向配線端に
形成した場合の一例を示す。
【０１３４】図４６は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図４６において、１４
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子１が形成
され、Ｍ×Ｎのマトリクス配置となっている。１２は行
方向配線、１３は列方向配線である。７１８は定電流ダ
イオード素子であり、行方向配線１２の端に形成されて
いる。このようにＭ×Ｎのマトリクス上に配置された表
面伝導型放出素子１４を多数個備える電子源を構成す
る。
概略構成の一部を示す図である。図４６において、１４
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子１が形成
され、Ｍ×Ｎのマトリクス配置となっている。１２は行
方向配線、１３は列方向配線である。７１８は定電流ダ
イオード素子であり、行方向配線１２の端に形成されて
いる。このようにＭ×Ｎのマトリクス上に配置された表
面伝導型放出素子１４を多数個備える電子源を構成す
る。
【０１３５】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図４７に示す。ま
た、図中のＡ−Ａ’断面図を図４８に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図４９Ａ
−図４９Ｌに示す。図４７において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、行方向配線１２の端には定電流
ダイオード素子が形成されている。
説明する。電子源の一部の平面図を図４７に示す。ま
た、図中のＡ−Ａ’断面図を図４８に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図４９Ａ
−図４９Ｌに示す。図４７において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、行方向配線１２の端には定電流
ダイオード素子が形成されている。
【０１３６】図４８は、定電流ダイオードが形成されて
いるＰ型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。図４８において、７０１はＰ型シリコン
基板、１２は行方向配線、１３は列方向配線である。表
面伝導型放出素子１４は、電子放出部形成薄膜に定電流
素子７１８を介して通電フォーミング処理を施すことに
より電子放出部を含む薄膜が形成される。
いるＰ型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。図４８において、７０１はＰ型シリコン
基板、１２は行方向配線、１３は列方向配線である。表
面伝導型放出素子１４は、電子放出部形成薄膜に定電流
素子７１８を介して通電フォーミング処理を施すことに
より電子放出部を含む薄膜が形成される。
【０１３７】Ｐ型シリコン基板７０１上に、二つのＰ型
領域に挟まれたＮ型の電流経路領域が形成されており、
負電極７１１は二つのＰ領域と電流経路の一端に接続さ
れている。また、正電極７１０は電流経路の他の一端に
接続されて、定電流ダイオード素子７１８が形成され
る。定電流素子７１８は、正電極７１０と負電極７１１
との間に形成され、正電極７１０は、負電極７１１とも
に、列方向配線１３と電気的に接続される。
領域に挟まれたＮ型の電流経路領域が形成されており、
負電極７１１は二つのＰ領域と電流経路の一端に接続さ
れている。また、正電極７１０は電流経路の他の一端に
接続されて、定電流ダイオード素子７１８が形成され
る。定電流素子７１８は、正電極７１０と負電極７１１
との間に形成され、正電極７１０は、負電極７１１とも
に、列方向配線１３と電気的に接続される。
【０１３８】次に、図４９Ａ−図４９Ｌを参照して、図
４８に示した構造の機能素子の製造工程の一例を説明す
る。図４９Ａ−図４９Ｌは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図４９Ａ
参照）では、Ｐ型シリコン基板７０１を用意する。第２
の工程（図４９Ｂ参照）では、Ｐ型シリコン基板７０１
上に、ＳｉＯ2の絶縁層７０５を被覆し、フォトレジス
トを利用してパターン形成する。
４８に示した構造の機能素子の製造工程の一例を説明す
る。図４９Ａ−図４９Ｌは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図４９Ａ
参照）では、Ｐ型シリコン基板７０１を用意する。第２
の工程（図４９Ｂ参照）では、Ｐ型シリコン基板７０１
上に、ＳｉＯ2の絶縁層７０５を被覆し、フォトレジス
トを利用してパターン形成する。
【０１３９】第３の工程（図４９Ｃ参照）では、シリコ
ン基板７０１の所望の領域（７０２）にＮ型の不純物
（導電性支配物質）を拡散し、第４の工程（図４９Ｄ参
照）では、Ｐ型の不純物（導電性支配物質）を拡散する
ことにより電流経路（７０３）を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
ン基板７０１の所望の領域（７０２）にＮ型の不純物
（導電性支配物質）を拡散し、第４の工程（図４９Ｄ参
照）では、Ｐ型の不純物（導電性支配物質）を拡散する
ことにより電流経路（７０３）を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
【０１４０】第５の工程（図４９Ｅ参照）では、ＳｉＯ
2の絶縁層７０４を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。第６の工程（図４９Ｆ参照）では、電流経路のＮ
領域のみが露出している部分に正電極７１０が形成さ
れ、二つのＰ領域と電流経路が露出している部分に負電
極７１１を形成する。
2の絶縁層７０４を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。第６の工程（図４９Ｆ参照）では、電流経路のＮ
領域のみが露出している部分に正電極７１０が形成さ
れ、二つのＰ領域と電流経路が露出している部分に負電
極７１１を形成する。
【０１４１】第７の工程（図４９Ｇ参照）では、ＳｉＯ
2の絶縁層７０７を被覆し、またそのパターニングを行
なう。第８の工程（図４９Ｈ参照）では、列方向配線１
３を配置する。第９の工程（図４９Ｉ参照）では、その
上に更に、ＳｉＯ2の絶縁層７０６を被覆し、またその
パターニングを行なう。
2の絶縁層７０７を被覆し、またそのパターニングを行
なう。第８の工程（図４９Ｈ参照）では、列方向配線１
３を配置する。第９の工程（図４９Ｉ参照）では、その
上に更に、ＳｉＯ2の絶縁層７０６を被覆し、またその
パターニングを行なう。
【０１４２】第１０の工程（図４９Ｊ参照）では、行方
向配線１２と表面伝導型放出素子の電極７１６を電気的
に接続するためのアルミ配線７１２と、列方向配線１３
と表面伝導型放出素子の電極７１７を電気的に接続する
ためのアルミ配線７１３を配置する。第１１の工程（図
４９Ｋ参照）では、行方向配線１２をアルミ配線７１２
と電気的に接続するように形成する。
向配線１２と表面伝導型放出素子の電極７１６を電気的
に接続するためのアルミ配線７１２と、列方向配線１３
と表面伝導型放出素子の電極７１７を電気的に接続する
ためのアルミ配線７１３を配置する。第１１の工程（図
４９Ｋ参照）では、行方向配線１２をアルミ配線７１２
と電気的に接続するように形成する。
【０１４３】以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
２の工程（図４９Ｌ参照）では、表面伝導型放出素子１
４を形成する。形成法は、実施の形態１と同一である。 ＜実施の形態６＞実施の形態５では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態６では、定電流素子としてトランジ
スタを用いる一例を示す。
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い。第１
２の工程（図４９Ｌ参照）では、表面伝導型放出素子１
４を形成する。形成法は、実施の形態１と同一である。 ＜実施の形態６＞実施の形態５では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態６では、定電流素子としてトランジ
スタを用いる一例を示す。
【０１４４】図５０は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図５０において、１４
は、表面伝導型放出素子であり、電子放出部形成用薄膜
（１４の内部）に通電フォーミング処理を実行すること
により、電子放出部を含む薄膜が形成されるものであ
る。本実施の形態においては、表面伝導型放出素子１４
のみで電子源素子が形成され、Ｍ×Ｎのマトリクス配置
となっている。１２は行方向配線、１３は列方向配線で
ある。８１８はトランジスタを用いた定電流素子であ
り、行方向配線１２の端に形成されている。このよう
に、Ｍ×Ｎのマトリクス上に配置された表面伝導型放出
素子１４を多数個備える電子源を構成する。
概略構成の一部を示す図である。図５０において、１４
は、表面伝導型放出素子であり、電子放出部形成用薄膜
（１４の内部）に通電フォーミング処理を実行すること
により、電子放出部を含む薄膜が形成されるものであ
る。本実施の形態においては、表面伝導型放出素子１４
のみで電子源素子が形成され、Ｍ×Ｎのマトリクス配置
となっている。１２は行方向配線、１３は列方向配線で
ある。８１８はトランジスタを用いた定電流素子であ
り、行方向配線１２の端に形成されている。このよう
に、Ｍ×Ｎのマトリクス上に配置された表面伝導型放出
素子１４を多数個備える電子源を構成する。
【０１４５】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図５１に示す。ま
た、図中のＡ−Ａ’断面図を図５２に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図５３Ｑ
Ａー図５３に示す。図５１において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、列方向配線１２の端にはトラン
ジスタを用いた定電流素子が形成されている。
説明する。電子源の一部の平面図を図５１に示す。ま
た、図中のＡ−Ａ’断面図を図５２に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図５３Ｑ
Ａー図５３に示す。図５１において、１２は、行方向配
線であり、Ｄｘ１〜Ｄｘｎのｎ本の配線で構成される。
１３は列方向配線であり、Ｄｙ１〜Ｄｙｍのｍ本の配線
で構成される。そして、列方向配線１２の端にはトラン
ジスタを用いた定電流素子が形成されている。
【０１４６】図５２は、トランジスタを用いた定電流素
子が形成されているＰ型シリコン基板上に、電子放出素
子である表面伝導型放出素子を形成した電子源基板の一
例を示す模式的断面図である。図５２において、８０１
はＰ型シリコン基板、１２は行方向配線、１３は列方向
配線である。表面伝導型放出素子１４は、電子放出部形
成用薄膜に定電流素子８１８を介して通電フォーミング
処理を施すことにより電子放出部を含む薄膜が形成され
る。
子が形成されているＰ型シリコン基板上に、電子放出素
子である表面伝導型放出素子を形成した電子源基板の一
例を示す模式的断面図である。図５２において、８０１
はＰ型シリコン基板、１２は行方向配線、１３は列方向
配線である。表面伝導型放出素子１４は、電子放出部形
成用薄膜に定電流素子８１８を介して通電フォーミング
処理を施すことにより電子放出部を含む薄膜が形成され
る。
【０１４７】Ｐ型シリコン基板８０１上に、トランジス
タ（ＭＯＳＦＥＴ）８１８が形成され、そのドレイン電
極８０５は正電極８１０に接続されている。またゲート
電極８０４とソース電極８０３はともに負電極８１１に
接続されている。これらの定電流素子は、正電極８１０
と負電極８１１との間に形成され、正電極８１０は、負
電極８１１ともに、列方向配線１３と電気的に接続され
る。
タ（ＭＯＳＦＥＴ）８１８が形成され、そのドレイン電
極８０５は正電極８１０に接続されている。またゲート
電極８０４とソース電極８０３はともに負電極８１１に
接続されている。これらの定電流素子は、正電極８１０
と負電極８１１との間に形成され、正電極８１０は、負
電極８１１ともに、列方向配線１３と電気的に接続され
る。
【０１４８】次に、図５３Ａー図５３Ｌを参照して、図
５２に示した構造の機能素子の製造工程の一例を説明す
る。図５３Ａー図５３Ｌは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図５３Ａ
参照）では、Ｐ型シリコン基板８０１を用意する。第２
の工程（図５３Ｂ参照）では、Ｐ型シリコン基板８０１
上に、ＳｉＯ2の絶縁層８０５を被覆し、フォトレジス
トを利用してパターン形成する。
５２に示した構造の機能素子の製造工程の一例を説明す
る。図５３Ａー図５３Ｌは、この製造工程の一例を説明
するための模式的断面図である。第１の工程（図５３Ａ
参照）では、Ｐ型シリコン基板８０１を用意する。第２
の工程（図５３Ｂ参照）では、Ｐ型シリコン基板８０１
上に、ＳｉＯ2の絶縁層８０５を被覆し、フォトレジス
トを利用してパターン形成する。
【０１４９】第３の工程（図５３Ｃ参照）では、シリコ
ン基板８０１の所望の領域（８０２）にＮ型の不純物
（導電性支配物質）を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
ン基板８０１の所望の領域（８０２）にＮ型の不純物
（導電性支配物質）を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
【０１５０】第４の工程（図５３Ｄ参照）では、ゲート
電極８０４を形成する。第５の工程（図５３Ｅ参照）で
は、ＳｉＯ2の絶縁層８０７を被覆し、フォトレジスト
を利用してパターン形成する。第６の工程（図５３Ｆ参
照）では、ソース電極８０３、ドレイン電極８０５を形
成する。更に、ゲート電極８０４とドレイン電極８０５
を接続させた正電極８１０を形成する。負電極８１１は
ソース電極８０３である。
電極８０４を形成する。第５の工程（図５３Ｅ参照）で
は、ＳｉＯ2の絶縁層８０７を被覆し、フォトレジスト
を利用してパターン形成する。第６の工程（図５３Ｆ参
照）では、ソース電極８０３、ドレイン電極８０５を形
成する。更に、ゲート電極８０４とドレイン電極８０５
を接続させた正電極８１０を形成する。負電極８１１は
ソース電極８０３である。
【０１５１】第７の工程（図５３Ｇ参照）では、その上
に更に、ＳｉＯ2の絶縁層８０９を被覆し、またそのパ
ターニングを行なう第８の工程（図５３Ｈ参照）では正
電極８１０、負電極８１１のそれぞれに接続するよう
に、列方向配線１３を配置する。第９の工程（図５３Ｉ
参照）では、その上に更に、ＳｉＯ2の絶縁層８０８を
被覆し、またそのパターニングを行なう。
に更に、ＳｉＯ2の絶縁層８０９を被覆し、またそのパ
ターニングを行なう第８の工程（図５３Ｈ参照）では正
電極８１０、負電極８１１のそれぞれに接続するよう
に、列方向配線１３を配置する。第９の工程（図５３Ｉ
参照）では、その上に更に、ＳｉＯ2の絶縁層８０８を
被覆し、またそのパターニングを行なう。
【０１５２】第１０の工程（図５３Ｊ参照）では、表面
伝導型放出素子の電極８１６と行方向配線１２を電気的
に接続するためのアルミ配線８１２と、列方向配線１３
と表面伝導型放出素子の電極８１７を電気的に接続する
ためのアルミ配線８１３を配置する。第１１の工程（図
５３Ｋ参照）では、行方向配線１２をアルミ配線８１２
と電気的に接続するように形成する。
伝導型放出素子の電極８１６と行方向配線１２を電気的
に接続するためのアルミ配線８１２と、列方向配線１３
と表面伝導型放出素子の電極８１７を電気的に接続する
ためのアルミ配線８１３を配置する。第１１の工程（図
５３Ｋ参照）では、行方向配線１２をアルミ配線８１２
と電気的に接続するように形成する。
【０１５３】以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い第１２
の工程（図５３Ｌ参照）では、表面伝導型放出素子１４
を形成する。形成法は、実施の形態１と同一である。以
上説明した工程では、トランジスタを形成するために、
半導体基板上にＦＥＴ（電解効果トランジスタ）を形成
したが、ガラス基板等の絶縁性基板上にＴＦＴ（電解効
果型薄膜トランジスタ）を形成したものを用いても良
い。
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ｇａ−Ａｓ基板でも良い第１２
の工程（図５３Ｌ参照）では、表面伝導型放出素子１４
を形成する。形成法は、実施の形態１と同一である。以
上説明した工程では、トランジスタを形成するために、
半導体基板上にＦＥＴ（電解効果トランジスタ）を形成
したが、ガラス基板等の絶縁性基板上にＴＦＴ（電解効
果型薄膜トランジスタ）を形成したものを用いても良
い。
【０１５４】以上説明した実施の形態によれば、複数の
表面伝導型放出素子が、行列状に配置された電子源を電
圧変調駆動をする際に、非線形素子の作用により、印加
電圧に対する放出電流のリニアリティを増すことがで
き、簡易なガンマ補正をすることが可能である。次に、
本発明に係る一実施の形態の表面伝導型放出素子のフォ
ーミングを行う際での前述した問題を解決する好ましい
実施の形態について、以下に説明する。 ＜実施の形態７＞実施の形態７は、複数の表面伝導型放
出素子が、行列状に配置された電子源の製造方法、とり
わけ、通電フォーミング処理方法に関するものであっ
て、表面伝導型放出素子の電子放出部が形成される前の
導電性膜に、非線形な電圧電流特性を有する非線形素子
を介して通電フォーミング処理を行うことで、均一な素
子を形成するものである。
表面伝導型放出素子が、行列状に配置された電子源を電
圧変調駆動をする際に、非線形素子の作用により、印加
電圧に対する放出電流のリニアリティを増すことがで
き、簡易なガンマ補正をすることが可能である。次に、
本発明に係る一実施の形態の表面伝導型放出素子のフォ
ーミングを行う際での前述した問題を解決する好ましい
実施の形態について、以下に説明する。 ＜実施の形態７＞実施の形態７は、複数の表面伝導型放
出素子が、行列状に配置された電子源の製造方法、とり
わけ、通電フォーミング処理方法に関するものであっ
て、表面伝導型放出素子の電子放出部が形成される前の
導電性膜に、非線形な電圧電流特性を有する非線形素子
を介して通電フォーミング処理を行うことで、均一な素
子を形成するものである。
【０１５５】この接続された非線形素子が通電フォーミ
ング時に流れる過大な電流を遮断するように作用するの
で、導電性膜に過大な電流が流れることによる電子放出
特性の著しく悪い表面伝導型放出素子を形成することを
防ぐことが出来る。図５４は、本実施の形態における通
電フォーミングを行う電気回路の概略構成を示したブロ
ック図である。
ング時に流れる過大な電流を遮断するように作用するの
で、導電性膜に過大な電流が流れることによる電子放出
特性の著しく悪い表面伝導型放出素子を形成することを
防ぐことが出来る。図５４は、本実施の形態における通
電フォーミングを行う電気回路の概略構成を示したブロ
ック図である。
【０１５６】図５４において、１４は、表面伝導型放出
素子であり、電子放出部形成用薄膜（１４の内部）に通
電フォーミング処理を実行することにより、電子放出部
を含む薄膜が形成されるものである。表面伝導型放出素
子１４は、Ｍ×Ｎのマトリクス配置となっている。１８
は定電流ダイオード素子であり、表面伝導型放出素子１
４と直列に接続されている。これらの表面伝導型放出素
子１４及び定電流ダイオード素子１８により電子源素子
１が形成される。電子源素子１はＭ×Ｎのマトリクス上
に配置され、表面伝導型放出素子１４を多数個備える電
子源３（以降電子源３と称する）を構成する。４はパル
ス発生電源であり、フォーミングパルスを発生する。
素子であり、電子放出部形成用薄膜（１４の内部）に通
電フォーミング処理を実行することにより、電子放出部
を含む薄膜が形成されるものである。表面伝導型放出素
子１４は、Ｍ×Ｎのマトリクス配置となっている。１８
は定電流ダイオード素子であり、表面伝導型放出素子１
４と直列に接続されている。これらの表面伝導型放出素
子１４及び定電流ダイオード素子１８により電子源素子
１が形成される。電子源素子１はＭ×Ｎのマトリクス上
に配置され、表面伝導型放出素子１４を多数個備える電
子源３（以降電子源３と称する）を構成する。４はパル
ス発生電源であり、フォーミングパルスを発生する。
【０１５７】５，６はスイッチング回路であり、７は制
御回路である。スイッチング回路５は、行方向配線の端
子ＤX1〜ＤXmにパルス発生電源４からのフォーミングパ
ルスを印加するかグランドに接地するかを切り換えるス
イッチング素子と、フォーミングを行う素子を選択する
ために、列方向配線の端子ＤY1〜ＤYnを選択するスイッ
チ素子とからなる。スイッチング回路６は、列方向配線
の端子ＤY1〜ＤYnをグランドに接続するか、電位Ｖｙの
状態にするかを切り換えるスイッチ素子からなる。ま
た、スイッチング回路５，６は複数の端子を同時に選択
することも可能である。また、制御回路７は、スイッチ
ング回路５，６の切替動作、及びパルス発生電源４のパ
ルス発生タイミング及びパルスの昇圧を制御する。
御回路である。スイッチング回路５は、行方向配線の端
子ＤX1〜ＤXmにパルス発生電源４からのフォーミングパ
ルスを印加するかグランドに接地するかを切り換えるス
イッチング素子と、フォーミングを行う素子を選択する
ために、列方向配線の端子ＤY1〜ＤYnを選択するスイッ
チ素子とからなる。スイッチング回路６は、列方向配線
の端子ＤY1〜ＤYnをグランドに接続するか、電位Ｖｙの
状態にするかを切り換えるスイッチ素子からなる。ま
た、スイッチング回路５，６は複数の端子を同時に選択
することも可能である。また、制御回路７は、スイッチ
ング回路５，６の切替動作、及びパルス発生電源４のパ
ルス発生タイミング及びパルスの昇圧を制御する。
【０１５８】定電流ダイオード素子１８は、図５５に示
すような電圧電流特性を持ち、電子放出部形成用薄膜
（１４の内部）に通電フォーミング処理を行う際にフォ
ーミングを行うには十分な電流を流すことが出来るが、
電子放出部が破壊もしくは表面伝導型放出素子１４の電
子放出特性が著しく悪くなるような電流が電子放出部形
成用薄膜（１４の内部）に流れるのを防ぐ電圧電流特性
を持っている素子である。
すような電圧電流特性を持ち、電子放出部形成用薄膜
（１４の内部）に通電フォーミング処理を行う際にフォ
ーミングを行うには十分な電流を流すことが出来るが、
電子放出部が破壊もしくは表面伝導型放出素子１４の電
子放出特性が著しく悪くなるような電流が電子放出部形
成用薄膜（１４の内部）に流れるのを防ぐ電圧電流特性
を持っている素子である。
【０１５９】通電処理を詳しく説明するために、図５６
に、パルス発生源４から印加する適宜の電圧波形を示
し、図５７に、そのとき電子放出部形成用薄膜（１４の
内部）に流れる電流波形の一例を示す。本実施の形態で
は、図５６に示すようにパルス幅Ｔ１の三角波パルスを
パルス間隔Ｔ２で連続的に印加した。その際には、三角
波パルスを波高値Ｖｐｆを、順次昇圧した。その際に、
電子放出部形成用薄膜（１４の内部）に定電流ダイオー
ド素子１８を介して通電フォーミング処理がなされるた
めに、電子放出部形成用薄膜（１４の内部）には図５７
に示すような、フォーミング処理には十分だが、素子部
を劣化させない電流のみが流れることによって、通電処
理がなされ、表面伝導型放出素子１４が形成される。
に、パルス発生源４から印加する適宜の電圧波形を示
し、図５７に、そのとき電子放出部形成用薄膜（１４の
内部）に流れる電流波形の一例を示す。本実施の形態で
は、図５６に示すようにパルス幅Ｔ１の三角波パルスを
パルス間隔Ｔ２で連続的に印加した。その際には、三角
波パルスを波高値Ｖｐｆを、順次昇圧した。その際に、
電子放出部形成用薄膜（１４の内部）に定電流ダイオー
ド素子１８を介して通電フォーミング処理がなされるた
めに、電子放出部形成用薄膜（１４の内部）には図５７
に示すような、フォーミング処理には十分だが、素子部
を劣化させない電流のみが流れることによって、通電処
理がなされ、表面伝導型放出素子１４が形成される。
【０１６０】以上説明したように、本実施の形態によれ
ば、表面伝導型放出素子の電子放出部が形成される前の
導電性膜に、非線形な電圧電流特性を有する非線形素子
を介して通電フォーミング処理を行うので、接続された
非線形素子が通電フォーミング時に流れる過大な電流を
遮断するように作用するので、導電性膜に過大な電流が
流れることによる電子放出特性の著しく悪い表面伝導型
放出素子を形成することを防ぐことが出来、均一な素子
を形成することが出来る。 ＜実施の形態８＞実施の形態８では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、本実施の形態では、定電流素子としてトランジ
スタを用いる一例を示す。
ば、表面伝導型放出素子の電子放出部が形成される前の
導電性膜に、非線形な電圧電流特性を有する非線形素子
を介して通電フォーミング処理を行うので、接続された
非線形素子が通電フォーミング時に流れる過大な電流を
遮断するように作用するので、導電性膜に過大な電流が
流れることによる電子放出特性の著しく悪い表面伝導型
放出素子を形成することを防ぐことが出来、均一な素子
を形成することが出来る。 ＜実施の形態８＞実施の形態８では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、本実施の形態では、定電流素子としてトランジ
スタを用いる一例を示す。
【０１６１】図５８は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示したブロック図
である。図５８において、１４は表面伝導型放出素子で
あり、電子放出部形成用薄膜（１４の内部）に通電フォ
ーミング処理を実行することにより、電子放出部を含む
薄膜が形成されるものである。表面伝導型放出素子１４
は、Ｍ×Ｎのマトリクス配置となっている。３１８はト
ランジスタを用いた定電流素子であり、表面伝導型放出
素子１４と直列に接続されている。これらの表面伝導型
放出素子１４及びトランジスタを用いた定電流素子３１
８により電子源素子１が形成される。電子源素子１はＭ
×Ｎのマトリクス上に配置され、表面伝導型放出素子１
４を多数個備える電子源３０３（以降電子源３０３と称
する）を構成する。３０４はパルス発生電源であり、フ
ォーミングパルスを発生する。
ーミングを行う電気回路の概略構成を示したブロック図
である。図５８において、１４は表面伝導型放出素子で
あり、電子放出部形成用薄膜（１４の内部）に通電フォ
ーミング処理を実行することにより、電子放出部を含む
薄膜が形成されるものである。表面伝導型放出素子１４
は、Ｍ×Ｎのマトリクス配置となっている。３１８はト
ランジスタを用いた定電流素子であり、表面伝導型放出
素子１４と直列に接続されている。これらの表面伝導型
放出素子１４及びトランジスタを用いた定電流素子３１
８により電子源素子１が形成される。電子源素子１はＭ
×Ｎのマトリクス上に配置され、表面伝導型放出素子１
４を多数個備える電子源３０３（以降電子源３０３と称
する）を構成する。３０４はパルス発生電源であり、フ
ォーミングパルスを発生する。
【０１６２】３０５，３０６はスイッチング回路であ
り、３０７は制御回路である。スイッチング回路３０５
は、行方向配線の端子ＤX1〜ＤXmにパルス発生電源３０
４からのフォーミングパルスを印加するかグランドに接
地するかを切り換えるスイッチング素子と、フォーミン
グを行う素子を選択するために、列方向配線の端子ＤY1
〜ＤYnを選択するスイッチ素子とからなる。スイッチン
グ回路３０６は、列方向配線の端子ＤY1〜ＤYnをグラン
ドに接続するか、電位Ｖｙの状態にするかを切り換える
スイッチ素子からなる。また、スイッチング回路３０
５，３０６は複数の端子を同時に選択することも可能で
ある。また、制御回路３０７は、スイッチング回路３０
５，３０６の切替動作、及びパルス発生電源３０４のパ
ルス発生タイミング及びパルスの昇圧を制御する。
り、３０７は制御回路である。スイッチング回路３０５
は、行方向配線の端子ＤX1〜ＤXmにパルス発生電源３０
４からのフォーミングパルスを印加するかグランドに接
地するかを切り換えるスイッチング素子と、フォーミン
グを行う素子を選択するために、列方向配線の端子ＤY1
〜ＤYnを選択するスイッチ素子とからなる。スイッチン
グ回路３０６は、列方向配線の端子ＤY1〜ＤYnをグラン
ドに接続するか、電位Ｖｙの状態にするかを切り換える
スイッチ素子からなる。また、スイッチング回路３０
５，３０６は複数の端子を同時に選択することも可能で
ある。また、制御回路３０７は、スイッチング回路３０
５，３０６の切替動作、及びパルス発生電源３０４のパ
ルス発生タイミング及びパルスの昇圧を制御する。
【０１６３】トランジスタを用いた定電流素子３１８
は、トランジスタのドレインとゲートを接続し、その時
のソース・ドレイン間の特性が図１１に示すような電圧
電流特性を持ち、電子放出部形成用薄膜（１４の内部）
に通電フォーミング処理を行う際にフォーミングを行う
には十分な電流は流すことが出来るが、電子放出部が破
壊もしくは表面伝導型放出素子１４の電子放出特性が著
しく悪くなるような電流が電子放出部形成用薄膜（１４
の内部）に流れるのを防ぐ電圧電流特性を持っている素
子である。
は、トランジスタのドレインとゲートを接続し、その時
のソース・ドレイン間の特性が図１１に示すような電圧
電流特性を持ち、電子放出部形成用薄膜（１４の内部）
に通電フォーミング処理を行う際にフォーミングを行う
には十分な電流は流すことが出来るが、電子放出部が破
壊もしくは表面伝導型放出素子１４の電子放出特性が著
しく悪くなるような電流が電子放出部形成用薄膜（１４
の内部）に流れるのを防ぐ電圧電流特性を持っている素
子である。
【０１６４】通電処理については、既に、図５６、図５
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態９＞実施の形態７、８では、表面伝導型放
出素子に直列に形成する定電流素子を形成したが、本実
施の形態では、定電流素子を列方向配線端に形成した場
合の一例を示す。
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態９＞実施の形態７、８では、表面伝導型放
出素子に直列に形成する定電流素子を形成したが、本実
施の形態では、定電流素子を列方向配線端に形成した場
合の一例を示す。
【０１６５】図５９は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示す図である。図
５９において、１４は、表面伝導型放出素子であり、電
子放出部形成用薄膜（１４の内部）に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子１４のみで電子源素子１が形成され、Ｍ×
Ｎのマトリクス配置となっている。１２は行方向配線、
１３は列方向配線である。５１８は定電流ダイオード素
子であり、行方向配線１２の端に形成されている。この
ようにＭ×Ｎのマトリクス上に配置された表面伝導型放
出素子１４を多数個備える電子源４５３（以降電子源４
５３と称する）を構成する。
ーミングを行う電気回路の概略構成を示す図である。図
５９において、１４は、表面伝導型放出素子であり、電
子放出部形成用薄膜（１４の内部）に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子１４のみで電子源素子１が形成され、Ｍ×
Ｎのマトリクス配置となっている。１２は行方向配線、
１３は列方向配線である。５１８は定電流ダイオード素
子であり、行方向配線１２の端に形成されている。この
ようにＭ×Ｎのマトリクス上に配置された表面伝導型放
出素子１４を多数個備える電子源４５３（以降電子源４
５３と称する）を構成する。
【０１６６】４５４はパルス発生電源であり、フォーミ
ングパルスを発生する。４５５，４５６は、スイッチン
グ回路であり、４５７は制御回路である。スイッチング
回路４５５は、行方向配線の端子ＤX1〜ＤXmにパルス発
生電源４５４からのフォーミングパルスを印加するかグ
ランドに接地するかを切り換えるスイッチング素子と、
フォーミングを行う素子を選択するために、列方向配線
の端子ＤY1〜ＤYnを選択するスイッチ素子とからなる。
スイッチング回路４５６は、列方向配線の端子ＤY1〜Ｄ
Ynをグランドに接続するか、電位Ｖｙの状態にするかを
切り換えるスイッチ素子からなる。また、スイッチング
素子４５５，４５６は複数の端子を同時に選択すること
も可能である。また、制御回路４５７は、スイッチング
回路４５５，４５６の切替動作、及びパルス発生電源４
５４のパルス発生タイミング及びパルスの昇圧を制御す
る。
ングパルスを発生する。４５５，４５６は、スイッチン
グ回路であり、４５７は制御回路である。スイッチング
回路４５５は、行方向配線の端子ＤX1〜ＤXmにパルス発
生電源４５４からのフォーミングパルスを印加するかグ
ランドに接地するかを切り換えるスイッチング素子と、
フォーミングを行う素子を選択するために、列方向配線
の端子ＤY1〜ＤYnを選択するスイッチ素子とからなる。
スイッチング回路４５６は、列方向配線の端子ＤY1〜Ｄ
Ynをグランドに接続するか、電位Ｖｙの状態にするかを
切り換えるスイッチ素子からなる。また、スイッチング
素子４５５，４５６は複数の端子を同時に選択すること
も可能である。また、制御回路４５７は、スイッチング
回路４５５，４５６の切替動作、及びパルス発生電源４
５４のパルス発生タイミング及びパルスの昇圧を制御す
る。
【０１６７】通電処理については、既に、図５６、図５
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態１０＞本実施の形態では、定電流素子とし
てトランジスタを表面伝導型放出素子の列方向配線端に
形成した一例を示す。
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態１０＞本実施の形態では、定電流素子とし
てトランジスタを表面伝導型放出素子の列方向配線端に
形成した一例を示す。
【０１６８】図６０は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示す図である。図
６０において、１４は、表面伝導型放出素子であり、電
子放出部形成用薄膜（１４の内部）に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子１４のみで電子源素子１が形成され、Ｍ×
Ｎのマトリクス配置となっている。１２は行方向配線、
１３は列方向配線である。６１８はトランジスタを用い
た定電流素子であり、行方向配線１２の端に形成されて
いる。このようにＭ×Ｎのマトリクス上に配置された表
面伝導型放出素子１４を多数個備える電子源５５３（以
降電子源５５３と称する）を構成する。
ーミングを行う電気回路の概略構成を示す図である。図
６０において、１４は、表面伝導型放出素子であり、電
子放出部形成用薄膜（１４の内部）に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子１４のみで電子源素子１が形成され、Ｍ×
Ｎのマトリクス配置となっている。１２は行方向配線、
１３は列方向配線である。６１８はトランジスタを用い
た定電流素子であり、行方向配線１２の端に形成されて
いる。このようにＭ×Ｎのマトリクス上に配置された表
面伝導型放出素子１４を多数個備える電子源５５３（以
降電子源５５３と称する）を構成する。
【０１６９】５５４はパルス発生源であり、フォーミン
グパルスを発生する。５５５，５５６はスイッチング回
路であり、５５７は制御回路である。スイッチング回路
５５５は、行方向配線の端子ＤX1〜ＤXmにパルス発生電
源５５４からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子ＤY1〜ＤYnを選択するスイッチ素子とからなる。スイ
ッチング回路５５６は、列方向配線の端子ＤY1〜ＤYnを
グランドに接続するか、電位Ｖｙの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
５５５，５５６は複数の端子を同時に選択することも可
能である。また、制御回路５５７は、スイッチング回路
５５５，５５６の切替動作、及びパルス発生電源５５４
のパルス発生タイミング及びパルスの昇圧を制御する。
グパルスを発生する。５５５，５５６はスイッチング回
路であり、５５７は制御回路である。スイッチング回路
５５５は、行方向配線の端子ＤX1〜ＤXmにパルス発生電
源５５４からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子ＤY1〜ＤYnを選択するスイッチ素子とからなる。スイ
ッチング回路５５６は、列方向配線の端子ＤY1〜ＤYnを
グランドに接続するか、電位Ｖｙの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
５５５，５５６は複数の端子を同時に選択することも可
能である。また、制御回路５５７は、スイッチング回路
５５５，５５６の切替動作、及びパルス発生電源５５４
のパルス発生タイミング及びパルスの昇圧を制御する。
【０１７０】通電処理については、既に、図５６、図５
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態１１＞実施の形態１１では、定電流ダイオ
ードを行方向配線端に形成した場合の一例を示す。
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態１１＞実施の形態１１では、定電流ダイオ
ードを行方向配線端に形成した場合の一例を示す。
【０１７１】図６１は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示す図である。図
６１において、１４は、表面伝導型放出素子であり、電
子放出部形成用薄膜（１４の内部）に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子１４のみで電子源素子１が形成され、Ｍ×
Ｎのマトリクス配置となっている。１２は行方向配線、
１３は列方向配線である。７１８は定電流ダイオード素
子であり、行方向配線１２の端に形成されている。この
ようにＭ×Ｎのマトリクス上に配置された表面伝導型放
出素子１４を多数個備える電子源６５３（以降電子源６
５３と称する）を構成する。
ーミングを行う電気回路の概略構成を示す図である。図
６１において、１４は、表面伝導型放出素子であり、電
子放出部形成用薄膜（１４の内部）に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子１４のみで電子源素子１が形成され、Ｍ×
Ｎのマトリクス配置となっている。１２は行方向配線、
１３は列方向配線である。７１８は定電流ダイオード素
子であり、行方向配線１２の端に形成されている。この
ようにＭ×Ｎのマトリクス上に配置された表面伝導型放
出素子１４を多数個備える電子源６５３（以降電子源６
５３と称する）を構成する。
【０１７２】６５４はパルス発生源であり、フォーミン
グパルスを発生する。６５５，６５６はスイッチング回
路であり、６５７は制御回路である。スイッチング回路
６５５は、行方向配線の端子ＤX1〜ＤXmにパルス発生電
源６５４からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子ＤY1〜ＤYnを選択するスイッチ素子とからなる。スイ
ッチング回路６５６は、列方向配線の端子ＤY1〜ＤYnを
グランドに接続するか、電位Ｖｙの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
６５５，６５６は複数の端子を同時に選択することも可
能である。また、制御回路６５７は、スイッチング回路
６５５，６５６の切替動作、及びパルス発生電源６５４
のパルス発生タイミング及びパルスの昇圧を制御する。
グパルスを発生する。６５５，６５６はスイッチング回
路であり、６５７は制御回路である。スイッチング回路
６５５は、行方向配線の端子ＤX1〜ＤXmにパルス発生電
源６５４からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子ＤY1〜ＤYnを選択するスイッチ素子とからなる。スイ
ッチング回路６５６は、列方向配線の端子ＤY1〜ＤYnを
グランドに接続するか、電位Ｖｙの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
６５５，６５６は複数の端子を同時に選択することも可
能である。また、制御回路６５７は、スイッチング回路
６５５，６５６の切替動作、及びパルス発生電源６５４
のパルス発生タイミング及びパルスの昇圧を制御する。
【０１７３】通電処理については、既に、図５６、図５
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態１２＞本実施の形態では、定電流素子とし
てのトランジスタを行方向配線端に形成した場合の一例
を示す。
７を用いて説明した方法と同じであるので説明を省略す
る。 ＜実施の形態１２＞本実施の形態では、定電流素子とし
てのトランジスタを行方向配線端に形成した場合の一例
を示す。
【０１７４】図２７は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示したブロック図
である。図２７において、１４は、表面伝導型放出素子
であり、電子放出部形成用薄膜（１４の内部）に通電フ
ォーミング処理を実行することにより、電子放出部を含
む薄膜が形成されるものである。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子１が形成
され、Ｍ×Ｎのマトリクス配置となっている。１２は行
方向配線、１３は列方向配線である。８１８はトランジ
スタを用いた定電流素子であり、行方向配線１２の端に
形成されている。このようにＭ×Ｎのマトリクス上に配
置された表面伝導型放出素子１４を多数個備える電子源
７５３（以降電子源７５３と称する）を構成する。
ーミングを行う電気回路の概略構成を示したブロック図
である。図２７において、１４は、表面伝導型放出素子
であり、電子放出部形成用薄膜（１４の内部）に通電フ
ォーミング処理を実行することにより、電子放出部を含
む薄膜が形成されるものである。本実施の形態において
は、表面伝導型放出素子１４のみで電子源素子１が形成
され、Ｍ×Ｎのマトリクス配置となっている。１２は行
方向配線、１３は列方向配線である。８１８はトランジ
スタを用いた定電流素子であり、行方向配線１２の端に
形成されている。このようにＭ×Ｎのマトリクス上に配
置された表面伝導型放出素子１４を多数個備える電子源
７５３（以降電子源７５３と称する）を構成する。
【０１７５】７５４はパルス発生源であり、フォーミン
グパルスを発生する。７５５，７５６はスイッチング回
路であり、７５７は制御回路である。スイッチング回路
７５５は、行方向配線の端子ＤX1〜ＤXmにパルス発生電
源７５４からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子ＤY1〜ＤYnを選択するスイッチ素子とからなる。スイ
ッチング回路７５６は、列方向配線の端子ＤY1〜ＤYnを
グランドに接続するか、電位Ｖｙの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
７５５，７５６は複数の端子を同時に選択することも可
能である。また、制御回路７５７は、スイッチング回路
７５５，７５６の切替動作、及びパルス発生電源７５４
のパルス発生タイミング及びパルスの昇圧を制御する。
グパルスを発生する。７５５，７５６はスイッチング回
路であり、７５７は制御回路である。スイッチング回路
７５５は、行方向配線の端子ＤX1〜ＤXmにパルス発生電
源７５４からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子ＤY1〜ＤYnを選択するスイッチ素子とからなる。スイ
ッチング回路７５６は、列方向配線の端子ＤY1〜ＤYnを
グランドに接続するか、電位Ｖｙの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
７５５，７５６は複数の端子を同時に選択することも可
能である。また、制御回路７５７は、スイッチング回路
７５５，７５６の切替動作、及びパルス発生電源７５４
のパルス発生タイミング及びパルスの昇圧を制御する。
【０１７６】通電処理については、既に、図５６、図５
７を用いて説明した方法と同じであるので説明を省略す
る。以上、第１４−第１９の実施の形態によれば、表面
伝導型放出素子の電子放出部が形成される前の導電性膜
に、非線形な電圧電流特性を有する非線形素子を介して
通電フォーミング処理を行うことで、接続された非線形
素子が通電フォーミング時に流れる過大な電流を遮断す
るように作用するので、導電性膜に過大な電流が流れる
ことによる電子放出特性の著しく悪い表面伝導型放出素
子を形成することを防ぐことが出き、均一な素子を形成
することが出来る。
７を用いて説明した方法と同じであるので説明を省略す
る。以上、第１４−第１９の実施の形態によれば、表面
伝導型放出素子の電子放出部が形成される前の導電性膜
に、非線形な電圧電流特性を有する非線形素子を介して
通電フォーミング処理を行うことで、接続された非線形
素子が通電フォーミング時に流れる過大な電流を遮断す
るように作用するので、導電性膜に過大な電流が流れる
ことによる電子放出特性の著しく悪い表面伝導型放出素
子を形成することを防ぐことが出き、均一な素子を形成
することが出来る。
【０１７７】尚、本発明は、ホストコンピュータ、イン
ターフェイス、表示装置等の複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明は、システム或は装置に記憶
媒体に格納されたプログラムを供給することによって達
成される場合にも適用できることは言うまでもない。こ
の場合、本発明に係るプログラムを格納した記録媒体
が、本発明を構成することになる。そして、該記録媒体
からそのプログラムをシステム或いは装置に読み出すこ
とによって、そのシステム或いは装置が、予め定められ
たし方で動作する。
ターフェイス、表示装置等の複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明は、システム或は装置に記憶
媒体に格納されたプログラムを供給することによって達
成される場合にも適用できることは言うまでもない。こ
の場合、本発明に係るプログラムを格納した記録媒体
が、本発明を構成することになる。そして、該記録媒体
からそのプログラムをシステム或いは装置に読み出すこ
とによって、そのシステム或いは装置が、予め定められ
たし方で動作する。
【０１７８】
【発明の効果】以上説明したように本発明によれば、複
数の電子放出素子が、行列上に配置された電子源を電圧
変調駆動をする際に、所定の電圧値まで定抵抗状態を保
ち、その電圧値以上の電圧が印加されると定電流状態と
なる電圧電流特性を持つ非線形素子の作用により、簡易
なガンマ補正をすることが可能であると同時に、過度の
電流が流れることにより素子の劣化や破壊を防止する。
数の電子放出素子が、行列上に配置された電子源を電圧
変調駆動をする際に、所定の電圧値まで定抵抗状態を保
ち、その電圧値以上の電圧が印加されると定電流状態と
なる電圧電流特性を持つ非線形素子の作用により、簡易
なガンマ補正をすることが可能であると同時に、過度の
電流が流れることにより素子の劣化や破壊を防止する。
【０１７９】また、電子放出素子の電子放出部が形成さ
れる前の導電性膜に、非線形な電圧電流特性を有する非
線形素子を介して通電フォーミング処理を行うので、接
続された非線形素子が通電フォーミング時に流れる過大
な電流を遮断するように作用するので、導電性膜に過大
な電流が流れることによる電子放出特性の著しく悪い電
子放出素子を形成することを防ぐことができ、均一な素
子を形成することが出来る。そのため、形成された電子
源を含む画像形成装置は、安定して高品質な画像を形成
できるようになった。
れる前の導電性膜に、非線形な電圧電流特性を有する非
線形素子を介して通電フォーミング処理を行うので、接
続された非線形素子が通電フォーミング時に流れる過大
な電流を遮断するように作用するので、導電性膜に過大
な電流が流れることによる電子放出特性の著しく悪い電
子放出素子を形成することを防ぐことができ、均一な素
子を形成することが出来る。そのため、形成された電子
源を含む画像形成装置は、安定して高品質な画像を形成
できるようになった。
【図１】従来知られた表面伝導型放出素子の一例であ
る。
る。
【図２】課題の発生した電子放出素子の配線方法を説明
する図である。
する図である。
【図３】表面伝導型放出素子の印加電圧Ｖｆに対する放
出電流Ｉｅの特性の典型的な例を示す図である。
出電流Ｉｅの特性の典型的な例を示す図である。
【図４】放出電流Ｉｅにおいて、ｎ階調出す場合（Ｉｅ
１〜Ｉｅｎ）に必要な印加電圧（Ｖｆ１〜Ｖｆｎ）を示
す図である。
１〜Ｉｅｎ）に必要な印加電圧（Ｖｆ１〜Ｖｆｎ）を示
す図である。
【図５】平面型の表面伝導型放出素子の構成を説明する
ための平面図である。
ための平面図である。
【図６】平面型の表面伝導型放出素子の構成を説明する
ための断面図である。
ための断面図である。
【図７Ａ】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
めの断面図である。
【図７Ｂ】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
めの断面図である。
【図７Ｃ】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
めの断面図である。
【図７Ｄ】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
めの断面図である。
【図７Ｅ】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
めの断面図である。
【図８】通電フォーミング処理の際の印加電圧波形の一
例を示す図である。
例を示す図である。
【図９Ａ】通電活性化処理の際の印加電圧波形の一例を
示す図である。
示す図である。
【図９Ｂ】通電活性化処理の際の放出電流Ｉｅの変化の
一例を示す図である。
一例を示す図である。
【図１０】垂直型の表面伝導型放出素子の断面図であ
る。
る。
【図１１Ａ】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
示す断面図である。
【図１１Ｂ】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
示す断面図である。
【図１１Ｃ】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
示す断面図である。
【図１１Ｄ】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
示す断面図である。
【図１１Ｅ】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
示す断面図である。
【図１１Ｆ】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
示す断面図である。
【図１２】表面伝導型放出素子の典型的な特性を示す図
である。
である。
【図１３】マルチ電子ビーム源の基板の平面図である。
【図１４】マルチ電子ビーム源の基板の一部断面図であ
る。
る。
【図１５】画像表示装置の表示パネルの一部を切り欠い
て示した斜視図である。
て示した斜視図である。
【図１６Ａ】表示パネルのフェースプレートの蛍光体配
列を例示した平面図である。
列を例示した平面図である。
【図１６Ｂ】表示パネルのフェースプレートの別の蛍光
体配列を例示した平面図である。
体配列を例示した平面図である。
【図１７】ＮＴＳＣ方式のテレビ信号に基づきテレビジ
ョン表示を行なうための駆動回路の概略構成図である。
ョン表示を行なうための駆動回路の概略構成図である。
【図１８】６行６列の行列状に非形成素子を直列に接続
した表面伝導型放出素子をマトリクス配線したマルチ電
子ビーム源を示す図である。
した表面伝導型放出素子をマトリクス配線したマルチ電
子ビーム源を示す図である。
【図１９】表示する画像パターンの例を示す図である。
【図２０】図１９の画像の第３ライン目を発光させる間
に、端子Ｄｘ１ないしＤｘ６、および端子Ｄｙ１ないし
Ｄｙ６を通じてマルチ電子ビーム源に印加する電圧値を
示す図である。
に、端子Ｄｘ１ないしＤｘ６、および端子Ｄｙ１ないし
Ｄｙ６を通じてマルチ電子ビーム源に印加する電圧値を
示す図である。
【図２１】図１９の表示パターンにしたがってマルチ電
子ビーム源を駆動する様子を示したタイムミングチャー
トである。
子ビーム源を駆動する様子を示したタイムミングチャー
トである。
【図２２】図１７の装置の全体動作のタイムミングチャ
ートである。
ートである。
【図２３】表面伝導型放出素子の印加電圧に対する素子
電流及び放出電流特性の一例を示した図である。
電流及び放出電流特性の一例を示した図である。
【図２４】表面伝導型放出素子に３００Ωの抵抗を介し
て駆動した場合の印加電圧に対する放出電流特性を示し
た図である。
て駆動した場合の印加電圧に対する放出電流特性を示し
た図である。
【図２５】非線形素子の印加電圧に対する放出電流特性
を示した図である。
を示した図である。
【図２６】表面伝導型放出素子に非線形素子を介して駆
動した場合の印加電圧に対する電子放出電流特性を示し
た図である。
動した場合の印加電圧に対する電子放出電流特性を示し
た図である。
【図２７】定電流素子としてのトランジスタを行方向配
線端に形成した電子源の通電フォーミング処理を実行す
るための回路構成を示す図である。
線端に形成した電子源の通電フォーミング処理を実行す
るための回路構成を示す図である。
【図２８】電子源の駆動の概略構成の一部を示す図であ
る。
る。
【図２９】マルチ電子源の平面図である。
【図３０】マルチ電子源の断面図である。
【図３１Ａ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｂ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｃ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｄ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｅ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｆ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｇ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｈ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｉ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｊ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３１Ｋ】マルチ電子源の非線形素子部分の製造工程
の説明図である。
の説明図である。
【図３２】表面伝導型放出素子を形成する電子放出部形
成用薄膜マスクの一部を示す平面図である
成用薄膜マスクの一部を示す平面図である
【図３３】表面伝導型放出素子と低電流ダイオード素子
の連接構成の電子源素子を適用した画像形成装置の表示
パネルの１例を示す図である。
の連接構成の電子源素子を適用した画像形成装置の表示
パネルの１例を示す図である。
【図３４】定電流素子としてトランジスタを用いた電子
源の駆動の構成の一部を示す図である。
源の駆動の構成の一部を示す図である。
【図３５】図３４のマルチ電子源の平面図である。
【図３６】図３４のマルチ電子源の断面図である。
【図３７Ａ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｂ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｃ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｄ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｅ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｆ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｇ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｈ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｉ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３７Ｊ】図３４のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図３８】定電流素子を列方向配線端に形成したマルチ
電子源の駆動の概略構成の一部を示す図である。
電子源の駆動の概略構成の一部を示す図である。
【図３９】図３８のマルチ電子源の平面図である。
【図４０】図３８のマルチ電子源の断面図である。
【図４１Ａ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｂ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｃ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｄ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｅ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｆ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｇ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｈ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｉ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｊ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４１Ｋ】図３８のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４２】定電流素子としてのトランジスタを列方向配
線端に形成したマルチ電子源の駆動の概略構成の一部を
示す図である。
線端に形成したマルチ電子源の駆動の概略構成の一部を
示す図である。
【図４３】図４２のマルチ電子源の平面図である。
【図４４】図４２のマルチ電子源の断面図である。
【図４５Ａ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｂ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｃ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｄ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｅ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｆ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｇ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｈ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｉ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｊ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４５Ｋ】図４２のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４６】定電流素子を行方向配線端に形成したマルチ
電子源の駆動の概略構成の一部を示す図である。
電子源の駆動の概略構成の一部を示す図である。
【図４７】図４６のマルチ電子源の平面図である。
【図４８】図４６のマルチ電子源の断面図である。
【図４９Ａ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｂ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｃ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｄ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｅ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｆ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｇ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｈ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｉ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｊ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｋ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図４９Ｌ】図４６のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５０】定電流素子としてのトランジスタを行方向配
線端に形成したマルチ電子源の駆動の概略構成の一部を
示す図である。
線端に形成したマルチ電子源の駆動の概略構成の一部を
示す図である。
【図５１】図５０のマルチ電子源の平面図である。
【図５２】図５０のマルチ電子源の断面図である。
【図５３Ａ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｂ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｃ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｄ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｅ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｆ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｇ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｈ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｉ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｊ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｋ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５３Ｌ】図５０のマルチ電子源の非線形素子部分の
製造工程の説明図である。
製造工程の説明図である。
【図５４】定電流ダイオード素子を連結した表面伝導型
放出素子に通電フォーミング処理を実行するための回路
構成を示す図である。
放出素子に通電フォーミング処理を実行するための回路
構成を示す図である。
【図５５】定電流ダイオードの電圧電流特性を示す図で
ある。
ある。
【図５６】低電流素子を連接した表面伝導型放出素子に
通電フォーミングを行う際にパルス発生源から印加する
電圧波形を示す図である。
通電フォーミングを行う際にパルス発生源から印加する
電圧波形を示す図である。
【図５７】低電流素子を連接した表面伝導型放出素子に
通電フォーミングを行う際にパルス発生源から印加する
電圧に基づき、電子放出部形成用薄膜に流れる電流波形
の一例を示す図である。
通電フォーミングを行う際にパルス発生源から印加する
電圧に基づき、電子放出部形成用薄膜に流れる電流波形
の一例を示す図である。
【図５８】定電流素子としてトランジスタを連結した表
面伝導型放出素子に通電フォーミング処理を実行するた
めの回路構成を示す図である。
面伝導型放出素子に通電フォーミング処理を実行するた
めの回路構成を示す図である。
【図５９】定電流ダイオード素子を列方向配線端に形成
した電子源の通電フォーミング処理を実行するための回
路構成を示す図である。
した電子源の通電フォーミング処理を実行するための回
路構成を示す図である。
【図６０】定電流素子としてのトランジスタを列方向配
線端に形成した電子源の通電フォーミング処理を実行す
るための回路構成を示す図である。
線端に形成した電子源の通電フォーミング処理を実行す
るための回路構成を示す図である。
【図６１】定電流ダイオード素子を行方向配線端に形成
した電子源の通電フォーミング処理を実行するための回
路構成を示す図である。
した電子源の通電フォーミング処理を実行するための回
路構成を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−28137（ＪＰ，Ａ) 特開 平６−68820（ＪＰ，Ａ) 特開 平４−249026（ＪＰ，Ａ) 特開 平８−234696（ＪＰ，Ａ) 特開 平８−180799（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/316 G09G 3/20 G09G 3/22 H01J 9/02 H01J 31/12 H01J 31/15
Claims (17)
- 【請求項１】 複数の表面伝導型放出素子が、行方向配
線と列方向配線とに接続されて、基板上に行列状に配列
された電子源の駆動方法において、電圧変調駆動する際の印加電圧に対する放出電流の関係
がリニアリティを増加させるために所定電圧値まで定抵
抗状態を保つと共に、表面伝導型放出素子の過電流を抑
制させるために、前記所定電圧値以上の電圧が印加され
ると定電流状態を保つ電圧電流特性を有する非線形素
子、及び、当該非線形素子に直列に接続された前記表面
伝導型放出素子に、前記行方向配線及び前記列方向配線
を介して、電圧変調信号を印加する ことを特徴とする電
子源の駆動方法。 - 【請求項２】 前記非線形素子が、行方向配線端に接続
されていることを特徴とする請求項１に記載の電子源の
駆動方法。 - 【請求項３】 前記非線形素子が、列方向配線端に接続
されていることを特徴とする請求項１に記載の電子源の
駆動方法。 - 【請求項４】 前記非線形素子は、定電流ダイオードで
あることを特徴とする請求項１及至請求項３のいずれか
１つに記載の電子源の駆動方法。 - 【請求項５】 前記非線形素子は、トランジスタで構成
されることを特徴とする請求項１及至請求項３のいずれ
か１つに記載の電子源の駆動方法。 - 【請求項６】 複数の表面伝導型放出素子が、行方向配
線と列方向配線とに接続されて、基板上に行列状に配列
された電子源において、電圧変調駆動する際の印加電圧に対する放出電流の関係
がリニアリティを増加させるために所定電圧値まで定抵
抗状態を保つと共に、表面伝導型放出素子の過電流を抑
制させるために、前記所定電圧値以上の電圧が印加され
ると定電流状態を保つ電圧電流特性を有する非線形素子
を、前記表面伝導型放出素子に直列に接続する構造を有
する ことを特徴とする電子源。 - 【請求項７】 前記非線形素子が、行方向配線端に接続
されていることを特徴とする請求項６に記載の電子源。 - 【請求項８】 前記非線形素子が、列方向配線端に接続
されていることを特徴とする請求項６に記載の電子源。 - 【請求項９】 前記非線形素子は、定電流ダイオードで
あることを特徴とする請求項６及至請求項８のいずれか
１つに記載の電子源。 - 【請求項１０】 前記非線形素子は、トランジスタで構
成されることを特徴とする請求項６及至請求項８のいず
れか１つに記載の電子源。 - 【請求項１１】 電子源と、前記電子源から放出される
電子源の照射により画像を形成する画像形成部材とを有
する画像形成装置において、 前記電子源が、請求項６乃至請求項１０のいずれか１つ
に記載の電子源であることを特徴とする画像形成装置。 - 【請求項１２】 前記画像形成部材は、蛍光体を有する
ことを特徴とする請求項１１に記載の画像形成装置。 - 【請求項１３】 複数の表面伝導型放出素子が、行方向
配線と列方向配線とに接続されて、基板上に行列状に配
列された電子源の製造方法において、所定印加電圧値まで定抵抗状態を保つと共に、過電流を
抑制するために、前記所定電圧値以上の電圧が印加され
ると定電流状態となる非線形素子を、前記電子放出素子
となる電子放出部形成用薄膜に直列に接続し、 直列に接続された前記電子放出部形成用薄膜と前記非線
形素子に対して、パルス状の電圧信号を印加すること
で、前記電子放出素子形成用薄膜に電子放出部を形成さ
せる通電フォーミング工程と を備えることを特徴とする
電子源の製造方法。 - 【請求項１４】 前記非線形素子が、行方向配線端に接
続されていることを特徴とする請求項１３に記載の電子
源の製造方法。 - 【請求項１５】 前記非線形素子が、列方向配線端に接
続されていることを特徴とする請求項１３に記載の電子
源の製造方法。 - 【請求項１６】 前記非線形素子は、定電流ダイオード
であることを特徴とする請求項１３及至請求項１５のい
ずれか１つに記載の電子源の製造方法。 - 【請求項１７】 前記非線形素子は、トランジスタで構
成されることを特徴とする請求項１３及至請求項１５の
いずれか１つに記載の電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24584195A JP3162968B2 (ja) | 1995-09-25 | 1995-09-25 | 電子源とその駆動方法、それを用いた画像形成装置、並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24584195A JP3162968B2 (ja) | 1995-09-25 | 1995-09-25 | 電子源とその駆動方法、それを用いた画像形成装置、並びにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992129A JPH0992129A (ja) | 1997-04-04 |
| JP3162968B2 true JP3162968B2 (ja) | 2001-05-08 |
Family
ID=17139654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24584195A Expired - Fee Related JP3162968B2 (ja) | 1995-09-25 | 1995-09-25 | 電子源とその駆動方法、それを用いた画像形成装置、並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162968B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147120A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 発光型表示装置 |
| WO2009122581A1 (ja) * | 2008-04-03 | 2009-10-08 | パイオニア株式会社 | 回路装置の駆動方法及び回路装置 |
-
1995
- 1995-09-25 JP JP24584195A patent/JP3162968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992129A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09251277A (ja) | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 | |
| JPH09259753A (ja) | 電子発生装置、画像形成装置及びそれらの製造方法と調整方法 | |
| JPH09319327A (ja) | 電子線発生装置、それを備える画像表示装置、およびそれらの駆動方法 | |
| JPH11288249A (ja) | 画像形成方法及び装置 | |
| JP2000242208A (ja) | 画像表示装置、電子線発生装置及びマルチ電子ビーム源の駆動装置 | |
| JPH10326579A (ja) | 画像形成装置とその製造方法 | |
| JPH10302684A (ja) | 画像形成装置とその製造方法 | |
| JP3162968B2 (ja) | 電子源とその駆動方法、それを用いた画像形成装置、並びにその製造方法 | |
| JP3302293B2 (ja) | 画像形成装置 | |
| JP3332703B2 (ja) | 画像形成装置 | |
| JPH09219164A (ja) | 電子発生装置、それを用いた画像形成装置とそれらの駆動方法 | |
| JP3287713B2 (ja) | 画像形成装置 | |
| JP3639732B2 (ja) | スペーサの製造方法及び画像表示装置の製造方法 | |
| JP3323706B2 (ja) | 電子源の製造方法及び装置及び画像表示装置の製造方法 | |
| JP2000250471A (ja) | マルチ電子源の駆動装置と方法及び画像形成装置 | |
| JPH11185654A (ja) | 表示盤及び該表示盤を有する画像表示装置 | |
| JPH09258687A (ja) | 画像形成装置及びその発光特性の変化防止方法 | |
| JP3256132B2 (ja) | 画像表示装置 | |
| JPH06289814A (ja) | 電子源及びこれを用いた画像形成装置の駆動方法 | |
| JP3119417B2 (ja) | 画像表示装置 | |
| JP3337929B2 (ja) | 画像形成装置 | |
| JPH10144203A (ja) | 電子線発生装置及びそれを用いた画像形成装置 | |
| JPH11288245A (ja) | 画像表示方法及び装置 | |
| JP2000251709A (ja) | 画像形成装置 | |
| JPH09231920A (ja) | 電子発生装置及びそれを用いた画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |