JP3337929B2 - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP3337929B2 JP3337929B2 JP00371297A JP371297A JP3337929B2 JP 3337929 B2 JP3337929 B2 JP 3337929B2 JP 00371297 A JP00371297 A JP 00371297A JP 371297 A JP371297 A JP 371297A JP 3337929 B2 JP3337929 B2 JP 3337929B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- group
- phosphor
- emitting devices
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像形成装置とそ
の駆動方法及びその画像形成方法に関するものであり、
特に前記装置の外囲器に加わる大気圧を外囲器内部より
支持するために、外囲器内部にスペーサを備えた画像形
成装置とその駆動方法及びその画像形成方法に関する。 【０００２】 【背景技術】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、たとえば表面伝導型放出素子や、電界放出型
素子（以下、「ＦＥ型」と記す）や、金属／絶縁層／金
属型放出素子（以下、「ＭＩＭ型」と記す）、などが知
られている。 【０００３】この表面伝導型放出素子としては、たとえ
ば、M.I.Elinson,Radio Eng.Electron Phys.,10,129
0,(1965)や、後述する他の例が知られている。表面伝導
型放出素子は、基板上に形成された小面積の薄膜に、膜
面に平行に電流を流すことにより電子放出が生ずる現象
を利用するものである。この表面伝導型放出素子として
は、前記エリンソン等によるＳｎＯ2薄膜を用いたもの
の他に、Ａｕ薄膜によるもの［G.Dittmer:“Thin Soli
d Films",9,317(1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜に
よるもの［M.Hartwell and C.G.Fonstad:“IEEE Tra
ns.ED Conf.",519(1975)］や、カ−ボン薄膜によるも
の［荒木久 他：真空、第２６巻、第１号、２２（１９
８３）］等が報告されている。これらの表面伝導型放出
素子の素子構成の典型的な例として、図１７に前述のM.
Hartwellらによる素子の平面図を示す。同図において、
３００１は基板で、３００４はスパッタで形成された金
属酸化物よりなる導電性薄膜である。導電性薄膜３００
４は図示のようにＨ字形の平面形状に形成されている。
該導電性薄膜３００４に後述の通電フォ−ミングと呼ば
れる通電処理を施すことにより、電子放出部３００５が
形成される。図中の間隔Ｌは、０.５〜１［ｍｍ］，Ｗ
は、０.１［ｍｍ］で設定されている。尚、図示の便宜
から、電子放出部３００５は導電性薄膜３００４の中央
に矩形の形状で示したが、これは模式的なものであり、
実際の電子放出部の位置や形状を忠実に表現しているわ
けではない。 【０００４】上記M.Hartwellらによる素子をはじめとし
て、上述の表面伝導型放出素子においては、電子放出を
行う前に導電性薄膜３００４に通電フォ−ミングと呼ば
れる通電処理を施すことにより、電子放出部３００５を
形成するのが一般的であった。すなわち、通電フォ−ミ
ングとは、前記導電性薄膜３００４の両端に一定の直流
電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくり
としたレ−トで昇圧する直流電圧を印加して通電し、導
電性薄膜３００４を局所的に破壊もしくは変形、もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形、もしくは変質した導電性薄膜３００４の一部に
は、亀裂が発生する。前記通電フォ−ミング後に導電性
薄膜３００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。 【０００５】また、ＦＥ型の例は、たとえば、W.P.Dyke
&W.W.Dolan,“Field emission",Advance in Electron P
hysics,8,89(1956)や、あるいは、C.A.Spindt,“Physic
al properties of thin-film field emission cathode
s with molybdenum cones“,J.Appl.Phys.,47,5248(1
976)などが知られている。ＦＥ型の素子構成の典型的な
例として、図１８に前述のC.A.Spindtらによる素子の断
面図を示す。同図において、３０１０は基板で、３０１
１は導電材料よりなるエミッタ配線、３０１２はエミッ
タコ−ン、３０１３は絶縁層、３０１４はゲ−ト電極で
ある。本素子は、エミッタコ−ン３０１２とゲ−ト電極
３０１４の間に適宜の電圧を印加することにより、エミ
ッタコ−ン３０１２の先端部より電界放出を起こさせる
ものである。また、ＦＥ型の他の素子構成として、図２
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲ−ト電極を配置した例もある。 【０００６】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices,
J.Appl.Phys.,32,646(1961)などが知られている。ＭＩ
Ｍ型の素子構成の典型的な例を図１９に示す。同図は断
面図であり、図において、３０２０は基板で、３０２１
は金属よりなる下電極、３０２２は厚さ１００オングス
トロ−ム程度の薄い絶縁層、３０２３は厚さ８０〜３０
０オングストロ−ム程度の金属よりなる上電極である。
ＭＩＭ型においては、上電極３０２３と下電極３０２１
の間に適宜の電圧を印加することにより、上電極３０２
３の表面より電子放出を起こさせるものである。 【０００７】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒ−
タ−を必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
−タ−の加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。 【０００８】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。たとえば、表面伝導型放
出素子は、冷陰極素子のなかでも特に構造が単純で製造
も容易であることから、大面積にわたり多数の素子を形
成できる利点がある。そこで、たとえば本出願人による
特開昭６４−３１３３２号公報において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビ−ム源、等が研究されている。 【０００９】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５０６６８８３や特開平２
−２５７５５１号公報や特開平４−２８１３７号公報に
おいて開示されているように、表面伝導型放出素子と電
子ビ−ムの照射により発光する蛍光体とを組み合わせて
用いた画像表示装置が研究されている。表面伝導型放出
素子と蛍光体とを組み合わせて用いた画像表示装置は、
従来の他の方式の画像表示装置よりも優れた特性が期待
されている。たとえば、近年普及してきた液晶表示装置
と比較しても、自発光型であるためバックライトを必要
としない点や、視野角が広い点が優れていると言える。 【００１０】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４９０４８９５に
開示されている。また、ＦＥ型を画像表示装置に応用し
た例として、たとえば、R.Meyerらにより報告された平
板型表示装置が知られている。即ち、［R.Meyer:“Rece
nt Development on Microtips Display at LETI“,Tec
h.Digest of 4th Int. Vacuum Microelectronics Con
f.,Nagahama,pp.6〜9(1991)］によって明らかにされて
いる。 【００１１】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、たとえば本出願人による特開平３−
５５７３８号公報に開示されている。 【００１２】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。 【００１３】図２０は平面型の画像表示装置をなす表示
パネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。図中、３１
１５はリアプレート、３１１６は側壁である支持枠、３
１１７はフェースプレートであり、リアプレート３１１
５、側壁３１１６およびフュースプレート３１１７によ
り、表示パネルの内部を真空に維持するための外囲器
（気密容器）を形成している。リアプレート３１１５に
は基板３１１１が固定されているが、この基板３１１１
上には冷陰極素子３１１２が、Ｎ×Ｍ個形成されてい
る。但し、Ｎ、Ｍは２以上の正の整数であり、目的とす
る表示画素数に応じて適宜設定される。また、前記Ｎ×
Ｍ個の冷陰極素子３１１２は、図２０に示すとおり、Ｍ
本の行方向配線３１１３とＮ本の列方向配線３１１４に
より配線されている。これら基板３１１１、冷陰極素子
３１１２、行方向配線３１１３および列方向配線３１１
４によって構成される部分をマルチ電子ビーム源と呼
ぶ。また、行方向配線３１１３と列方向配線３１１４の
少なくとも交差する部分には、両配線間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。 【００１４】また、フェースプレート３１１７の下面に
は、蛍光体からなる蛍光膜３１１８が形成されており、
赤（Ｒ）、緑（Ｇ）、育（Ｂ）の３原色の蛍光体（不図
示）が塗り分けられている。また、蛍光膜３１１８をな
す上記各色蛍光体の間にはコントラストの向上のための
黒色体（不図示）が設けてあり、さらに蛍光膜３１１８
のリアプレート３１１５側の面には、Ａｌ等からなるメ
タルバック３１１９が形成されている。 【００１５】さらに、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄ
ｙｎおよびＨｖは、当該表示パネルと不図示の走査ドラ
イブ用電気回路等とを電気的に接続するために設けた気
密構造の電気接続用端子である。Ｄｘ１〜Ｄｘｍはマル
チ電子ビーム源の行方向配線３１１３と、Ｄｙ１〜Ｄｙ
ｎはマルチ電子ビーム源の列方向配線３１１４と、Ｈｖ
はメタルバック３１１９と各々電気的に接続している。 【００１６】また、上記気密容器の内部は１０のマイナ
ス６乗Ｔｏｒｒ程度の真空に保持されており、画像表示
装置の表示面積が大きくなるに従い、気密容器内部と外
部の気圧差によるリアプレート３１１５およびフェース
プレート３１１７の変形あるいは破壊を防止する手段が
必要となる。リアプレート３１１５およびフェースプレ
ート３１１６を厚くすることによる方法は、画像表示装
置の重量を増加させるのみならず、斜め方向から見たと
きに画像のゆがみや視差を生ずる。これに対し、図２０
においては、比較的薄いガラス板からなり大気圧を支え
るための構造支持体（スペーサあるいはリブと呼ばれ
る）３１２０が設けられている。このようにして、マル
チビーム電子源が形成された基板３１１１と蛍光膜３１
１８が形成されたフェースプレート３１１６間は通常サ
ブミリないし数ミリに保たれ、前述したように気密容器
内部は高真空に保持されている。 【００１７】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子３１１２に電圧を印加する
と、各冷陰極素子３１１２から電子が放出される。それ
と同時にメタルバック３１１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート３１１７の
内面に衝突させる。これにより、蛍光膜３１１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。 【００１８】 【発明が解決しようとする課題】以上説明した画像表示
装置の表示パネルにおいては、以下のような問題点があ
った。 【００１９】第１に、スペーサ３１２０の近傍から放出
された電子の一部がスペーサ３１２０に当たることによ
り、あるいは放出電子の作用でイオン化したイオンがス
ペーサに付着することにより、スペーサ帯電をひきおこ
す可能性がある。このスペーサの帯電により冷陰極素子
３１１２から放出された電子はその軌道を曲げられ、蛍
光体上の正規な位置とは異なる場所に到達し、スペーサ
近傍の画像がゆがんで表示される。 【００２０】第２に、冷陰極素子３１１２からの放出電
子を加速するためにマルチビーム電子源とフェースプレ
ート３１１７との間には数百Ｖ以上の高電圧（即ち１ｋ
Ｖ／ｍｍ以上の高電界）が印加されるため、スペーサ３
１２０表面での沿面放電が懸念される。特に、上記のよ
うにスペーサが帯電している場合は、放電が誘発される
可能性がある。 【００２１】この問題点を解決するために、スペーサに
微小電流が流れるようにして帯電を除去する提案がなさ
れている（特開昭57-118355号公報、特開昭61-124031号
公報）。そこでは絶縁性のスペーサの表面に高抵抗薄膜
を形成することにより、スペーサ表面に微小電流が流れ
るようにしている。 【００２２】しかしながら、輝度を上げるため単位時間
当たりの放出電子量を大きくしていった場合、スペーサ
の除電能が不足するという問題が出てきた。その場合、
上記２点の問題が再び生じてしまう。 【００２３】本発明は、上記画像表示装置の問題点を克
服するものであり、単位時間当たりの放出電子量を大き
くしていった場合及びそれにより画像の輝度を高くした
場合にも、電子軌道は曲がらず、また放電もしないよう
な画像形成方法およびそれを用いた画像形成装置を提供
するものである。 【００２４】 【発明を解決するための手段】上記問題を解決するため
本発明の画像形成装置は、以下の構成を備える。 【００２５】すなわち、電子放出素子を有する電子源
と、前記電子源より放出された電子ビームの照射により
発光する蛍光体と、前記電子源と前記蛍光体との間に電
気的に接続され配置された半導電性スペーサとを有し、
前記スペーサ近傍の画素を駆動するタイミングを分散さ
せることを特徴とする。また前記半導電性スペーサは、
表面に半導電性膜を有する。 【００２６】また前記電子ビームを照射するタイミング
は、スペーサが均等に配置される様画像領域を大領域に
分割し、各大領域内の画素が連続して発光しないよう大
領域を単位として画素をスキップしながら駆動すること
を特徴とする。 【００２７】また前記各大領域内の駆動順序において、
前記スペーサからの距離に応じて画素をいくつかに小領
域に分割し前記スペーサ近傍の小領域が連続した順序に
ならない様にすることを特徴とする。 【００２８】また前記電子源は、配線にて結線された複
数の電子放出素子を有し、前記スペーサ表面の半導電性
膜は、前記配線と前記蛍光体に対して電気的に接続され
ている。 【００２９】また前記電子源は、配線にて結線された複
数の電子放出素子を有し、前記スペーサは、長手方向が
前記配線と平行になるように前記配線と前記蛍光体との
間に配置された矩形形状のスペーサであり、前記スペー
サ表面の半導電性膜が前記配線と前記蛍光体に対して電
気的に接続されている。 【００３０】また前記電子源は、複数の行方向配線と複
数の列方向配線とでマトリクス配線された複数の電子放
出素子を有し、前記スペーサ表面の半導電性膜は、前記
行方向配線あるいは列方向配線と前記蛍光体に対して電
気的に接続されている。 【００３１】また前記電子源は、複数の行方向配線と複
数の列方向配線とでマトリクス配線された複数の電子放
出素子を有し、前記スペーサは、矩形形状のスペーサ
で、その長手方向と前記行方向配線あるいは列方向配線
とが平行になるように、前記行方向配線あるいは列方向
配線と前記蛍光体との間に配置されており、前記スペー
サ表面の半導電性膜は、前記行方向配線あるいは列方向
配線と前記蛍光体に対して電気的に接続されている。ま
た前記電子放出素子は、冷陰極素子であっても、表面伝
導型放出素子であってもよい。 【００３２】［作用］上記の通り本発明の画像形成装置
は、導電性スペーサの近傍を連続させず分散させて駆動
することを最大の特徴としている。これにより各スペー
サの帯電量を少なくし、また帯電緩和時間を稼ぐことが
でき、ビーム曲がりや、スペーサ部放電のない、高品位
な画像形成装置が実現できる。 【００３３】 【発明の実施の形態】本発明による画像形成装置の実施
形態を、図面を参照しつつ詳細に説明する。 【００３４】（１）画像形成装置の表示パネルの構成 先ず、本発明を適用した画像形成装置の表示パネルの構
成と製造法について、具体的な例を示して説明する。 【００３５】図１は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの一部を切り
欠いて示している。図中、１０１５はリアプレ−ト、１
０１６は側壁、１０１７はフェ−スプレ−トであり、こ
のリアプレ−ト１０１５と側壁１０１６及びフェ−スプ
レ−ト１０１７により表示パネルの内部を真空に維持す
るための気密容器を形成している。気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、たとえばフリ
ットガラスを接合部に塗布し、大気中あるいは窒素雰囲
気中で、摂氏４００〜５００度で１０分以上焼成するこ
とにより封着を達成した。気密容器内部を真空に排気す
る方法については後述する。また、上記気密容器の内部
は１０のマイナス６乗［Ｔｏｒｒ］程度の真空に保持さ
れるので、大気圧や不意の衝撃などによる気密容器の破
壊を防止する目的で、耐大気圧構造体として、適宜スペ
ーサ１０２０が設けられている。 【００３６】リアプレ−ト１０１５には、基板１０１１
が固定されているが、該基板上には冷陰極素子１０１２
がＮ×Ｍ個形成されている。ここで、Ｎ，Ｍは２以上の
正の整数であり、目的とする表示画素数に応じて適宜設
定される。たとえば、高品位テレビジョンの表示を目的
とした表示装置においては、Ｎ＝３０００，Ｍ＝１００
０以上の数を設定することが望ましい。前記Ｎ×Ｍ個の
冷陰極素子は、Ｍ本の行方向配線１０１３とＮ本の列方
向配線１０１４により単純マトリクス配線されている。
前記、１０１１〜１０１４によって構成される部分をマ
ルチ電子ビ−ム源と呼ぶ。 【００３７】本発明の画像形成装置に用いるマルチ電子
ビ−ム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型放出素子や
ＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いるこ
とができる。 【００３８】次に、冷陰極素子として表面伝導型放出素
子（後述）を基板上に配列して単純マトリクス配線した
マルチ電子ビ−ム源の構造について述べる。 【００３９】図２に示すのは、図１の表示パネル中基板
１０１１上に形成したマルチ電子ビ−ム源の平面図であ
る。基板１０１１上には、後述の図１０２で示すものと
同様な表面伝導型放出素子が配列され、これらの素子は
行方向配線電極１０１３と列方向配線電極１０１４によ
り単純マトリクス状に配線されている。行方向配線電極
１０１３と列方向配線電極１０１４の交差する部分に
は、電極間に絶縁層（不図示）が形成されており、電気
的な絶縁が保たれている。また、図２のＢ−Ｂ‘に沿っ
た断面を、図３に示す。 【００４０】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１０１３、列方向配
線電極１０１４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１０１３および列方向配線電極１０１４
を介して各素子に給電して通電フォ−ミング処理（後
述）と通電活性化処理（後述）を行うことにより製造し
た。 【００４１】本実施形態においては、気密容器のリアプ
レ−ト１０１５にマルチ電子ビ−ム源の基板１０１１を
固定する構成としたが、マルチ電子ビ−ム源の基板１０
１１が十分な強度を有するものである場合には、気密容
器のリアプレ−トとしてマルチ電子ビ−ム源の基板１０
１１自体を用いてもよい。 【００４２】また、フェ−スプレ−ト１０１７の下面に
は、蛍光膜１０１８が形成されている。本実施形態はカ
ラ−表示装置であるため、蛍光膜１０１８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図４
の（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間にはブラックストライプとして黒
色の導電体１０１０が設けてある。黒色の導電体１０１
０を設ける目的は、電子ビ−ムの照射位置に多少のずれ
があっても表示色にずれが生じないようにする事や、外
光の反射を防止して表示コントラストの低下を防ぐ事、
電子ビ−ムによる蛍光膜のチャ−ジアップを防止する事
などである。黒色の導電体１０１０には、黒鉛を主成分
として用いたが、上記の目的に適するものであればこれ
以外の材料を用いても良い。 【００４３】また、３原色の蛍光体の塗り分け方は前記
図４（ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図４（ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。 【００４４】なお、本実施形態においては、蛍光膜１０
１８は、図５に示すように、各色蛍光体２１ａが列方向
（Ｙ方向）に延びるストライプ形状を採用し、黒色の導
電体２１ｂは各色蛍光体（Ｒ，Ｇ，Ｂ）２１ａだけでな
く、Ｙ方向の各画素間をも分離するように配置された蛍
光膜が用いられ、スペーサ１０２０は、行方向（Ｘ方
向）に平行な黒色の導電体２１ｂ領域（線幅３００マイ
クロメートル）内にメタルバック１０１９を介して配置
された。なお、前述の封着を行う際には、各色蛍光体２
１ａと基板１０１１上に配置された各素子とを対応させ
なければならないため、リアプレート１０１５、フェー
スプレート１０１７及びスペーサ１２０は、十分な位置
合わせを行った。 【００４５】また、モノクロ−ムの表示パネルを作成す
る場合には、単色の蛍光体材料をフェースプレート全面
に蛍光膜１０１８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。 【００４６】また、蛍光膜１０１８のリアプレ−ト側の
面には、ＣＲＴの分野では公知のメタルバック１０１９
を設けてある。メタルバック１０１９を設けた目的は、
蛍光膜１０１８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１０１
８を保護する事や、電子ビ−ム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１０１８を励起し
た電子の導電路として作用させる事などである。メタル
バック１０１９は、蛍光膜１０１８をフェ−スプレ−ト
基板１０１７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１０１８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１０１９は用いない。 【００４７】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェ−スプレ−ト基板１０１７と蛍光膜１０１８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。 【００４８】図６は図１のＡ−Ａ‘の断面模式図であ
り、各部の番号は図１に対応している。スペーサ１０２
０は絶縁牲部材１０２０ａの表面に帯電防止を目的とし
た高抵抗膜１０２０ｂを成膜し、かつフェースプレート
１０１７の内側（メタルバック１０１９等）及び基板１
０１１の表面（行方向配線１０１３または列方向配線１
０１４）に面したスペーサの当接面に低抵抗膜１０２０
ｃを成膜した部材からなるもので、上記目的を達成する
のに必要な数だけ、かつ必要な間隔をおいて配置され、
フェースプレート１０１７の内側および基板１０１１の
表面に接合材１０４１により固定される。また、高抵抗
膜１０２０ｂは、絶縁性部材１０２０ａの表面のうち、
少なくとも気密容器内の真空中に露出している面に成膜
されており、スペーサ１０２０上の低抵抗膜１０２０ｃ
および接合材１０４１を介して、フェースプレート１０
１７の内側（メタルバック１０１９等）及び基板１０１
１の表面（行方向配線１０１３または列方向配線１０１
４）に電気的に接続される。ここで説明される態様にお
いては、スペーサ１０２０の形状は薄板状とし、行方向
配線１０１３に平行に配置され、行方向配線１０１３に
電気的に接続されている。 【００４９】スペーサ１０２０としては、基板１０１１
上の行方向配線１０１３および列方向配線１０１４とフ
ェースプレート１０１７内面のメタルバック１０１９と
の間に印加される高電圧に耐えるだけの絶縁性を有し、
かつスペーサ１０２０の表面への帯電を防止する程度の
導電性を有する必要がある。この点に関しては、既に述
べた通りである。 【００５０】スペーサ１０２０の絶縁性部材１０２０ａ
としては、例えば石英ガラス、Ｎａ等の不純物含有量を
減少したガラス、ソーダライムガラス、アルミナ等のセ
ラミックス部材等が挙げられる。なお、絶縁性部材１０
２０ａはその熱膨張率が気密容器および基板１０１１を
成す部材と近いものが好ましい。 【００５１】また、高抵抗膜１０２０ｂとしては、既に
述べたように帯電防止効果の維持及びリーク電流による
消費電力抑制を考慮して、その表面抵抗値が１０の５乗
［Ω／□］から１０の１２乗［Ω／□］の範囲のもので
あることが好ましく、その材料としては、例えばＮｉＯ
等が用いられる。 【００５２】また、低抵抗膜１０２０ｃは、高抵抗膜１
０２０ｂに比べ十分に低い抵抗値を選択すればよく、N
i，Cr，Au，Mo，W，Pt，Ti，Al，Cu，Pd等の金属、ある
いは合金、及びPd，Ag．Au，RuO2、Pd−Ag等の金属や金
属酸化物とガラス等から構成される印刷導体、あるいは
Ｉｎ2Ｏ3−ＳｎＯ2等の透明導体及びポリシリコン等の
半導体材料等より適宜選択される。 【００５３】接合材１０４１はスペーサ１０２０が行方
向配線１０１３およびメタルバック１０１９と電気的に
接続するように、導電性をもたせる必要がある。すなわ
ち、導電性接着材や金属粒子や導電性フィラーを添加し
たフリットガラスが好適である。 【００５４】また、図１に示すように、Ｄx1〜Ｄxmおよ
びＤy1〜ＤynおよびＨｖは、当該表示パネルと不図示の
電気回路とを電気的に接続するために設けた気密構造の
電気接続用端子である。Ｄx1〜Ｄxmはマルチ電子ビ−ム
源の行方向配線１０１３と、Ｄy1〜Ｄynはマルチ電子ビ
−ム源の列方向配線１０１４と、Ｈｖはフェ−スプレ−
トのメタルバック１０１９と電気的に接続している。 【００５５】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッタ−膜（不図示）を形成する。ゲッタ−膜とは、たと
えばＢａを主成分とするゲッタ−材料をヒ−タ−もしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッタ−膜の吸着作用により気密容器内は１×１０マ
イナス５乗ないしは１×１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。 【００５６】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子１０１２に電圧を印加する
と、各冷陰極素子１０１２から電子が放出される。それ
と同時にメタルバック１０１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート１０１７の
内面に衝突させる。これにより、蛍光膜１０１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。 【００５７】通常、冷陰極素子である本発明の表面伝導
型放出素子１０１２への印加電圧は１２〜１６［Ｖ］程
度、メタルバック１０１９と冷陰極素子１０１２との距
離ｄは０.１［ｍｍ］から８［ｍｍ］程度、メタルバッ
ク１０１９と冷陰極素子１０１２間の電圧０.１［ｋ
Ｖ］から１０［ｋＶ］程度である。 【００５８】以上、本発明の実施形態の表示パネルの基
本構成と製法、および画像形成装置の概要を説明した。 【００５９】（２）マルチ電子ビーム源の製造方法 次に、前記実施形態の表示パネルに用いたマルチ電子ビ
−ム源の製造方法について説明する。本発明の画像形成
装置に用いるマルチ電子ビ−ム源は、冷陰極素子を単純
マトリクス配線した電子源であれば、冷陰極素子の材料
や形状あるいは製法に制限はない。したがって、たとえ
ば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型など
の冷陰極素子を用いることができる。ただし、表示画面
が大きくてしかも安価な表示装置が求められる状況のも
とでは、これらの冷陰極素子の中でも、表面伝導型放出
素子が特に好ましい。すなわち、ＦＥ型ではエミッタコ
−ンとゲ−ト電極の相対位置や形状が電子放出特性を大
きく左右するため、極めて高精度の製造技術を必要とす
るが、これは大面積化や製造コストの低減を達成するに
は不利な要因となる。また、ＭＩＭ型では、絶縁層と上
電極の膜厚を薄くてしかも均一にする必要があるが、こ
れも大面積化や製造コストの低減を達成するには不利な
要因となる。その点、表面伝導型放出素子は、比較的製
造方法が単純なため、大面積化や製造コストの低減が容
易である。また、発明者らは、表面伝導型放出素子の中
でも、電子放出部もしくはその周辺部を微粒子膜から形
成したものがとりわけ電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像形成装置のマルチ電子ビ−ム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビ−ム源の
構造について述べる。 【００６０】（ｉ）表面伝導型放出素子の好適な素子構
成と製法 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の２種類があげられる。 【００６１】（ii）平面型の表面伝導型放出素子 まず最初に、平面型の表面伝導型放出素子の素子構成と
製法について説明する。図７に示すのは、平面型の表面
伝導型放出素子の構成を説明するための平面図（ａ）お
よび断面図（ｂ）である。図中、１１０１は基板、１１
０２と１１０３は素子電極、１１０４は導電性薄膜、１
１０５は通電フォ−ミング処理により形成した電子放出
部、１１１３は通電活性化処理により形成した薄膜であ
る。 【００６２】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2を材料とする絶縁層
を積層した基板、などを用いることができる。また、基
板１１０１上に基板面と平行に対向して設けられた素子
電極１１０２と１１０３は、導電性を有する材料によっ
て形成されている。たとえば、Ni,Cr,Au,Mo,W,Pt,Ti,C
u,Pd,Ag等をはじめとする金属、あるいはこれらの金属
の合金、あるいはＩｎ2Ｏ3 −ＳｎＯ2をはじめとする金
属酸化物、ポリシリコンなどの半導体、などの中から適
宜材料を選択して用いればよい。電極を形成するには、
たとえば真空蒸着などの製膜技術とフォトリソグラフィ
−、エッチングなどのパタ−ニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。 【００６３】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストロ−ム
から数百マイクロメ−タ−の範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメ−タ−より数十マイクロメ−タ
−の範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロ−ムから数マイクロメ−タ−の
範囲から適当な数値が選ばれる。 【００６４】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。 【００６５】微粒子膜に用いた微粒子の粒径は、数オン
グストロ−ムから数千オングストロ−ムの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロ−ムから２００オングストロ−ムの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォ−ミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。具体的には、
数オングストロ−ムから数千オングストロ−ムの範囲の
なかで設定するが、なかでも好ましいのは１０オングス
トロ−ムから５００オングストロ−ムの間である。 【００６６】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb,などをはじめとする金属や、PdO,
SnO2,In2O3,PbO,Sb2O3，などをはじめとする酸化物や、
HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB4 ,GdB4 ,などをはじめと
する硼化物や、TiC,ZrC,HfC,TaC,SiC,WC,などをはじめ
とする炭化物や、TiN,ZrN,HfN,などをはじめとする窒化
物や、Si,Ge,などをはじめとする半導体や、カ−ボン、
などがあげられ、これらの中から適宜選択される。 【００６７】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシ−ト抵抗値については、
１０の３乗から１０の７乗［オ−ム／ｓｑ］の範囲に含
まれるよう設定した。 【００６８】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図７の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。 【００６９】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォ−ミングの処理を行うことにより形成する。亀裂
内には、数オングストロ−ムから数百オングストロ−ム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図７においては模式的に示した。また、薄膜
１１１３は、炭素もしくは炭素化合物よりなる薄膜で、
電子放出部１１０５およびその近傍を被覆している。薄
膜１１１３は、通電フォ−ミング処理後に、後述する通
電活性化の処理を行うことにより形成する。 【００７０】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カ−ボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
−ム］以下とするが、３００［オングストロ−ム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図７に
おいては模式的に示した。また、平面図（ａ）において
は、薄膜１１１３の一部を除去した素子を図示した。 【００７１】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。す
なわち、基板１１０１には青板ガラスを用い、素子電極
１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の
厚さｄは１０００［オングストロ−ム］、電極間隔Ｌは
２［マイクロメ−タ−］とした。 【００７２】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
−ム］、幅Ｗは１００［マイクロメ−タ］とした。 【００７３】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図８の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図７と同一である。 【００７４】（１）まず、図８（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。形成するにあたっては、あらかじめ基板１１０１
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極の材料を堆積させる。（堆積する方法としては、たと
えば、蒸着法やスパッタ法などの真空成膜技術を用れば
よい。）その後、堆積した電極材料を、フォトリソグラ
フィ−・エッチング技術を用いてパタ−ニングし、
（ａ）に示した一対の素子電極（１１０２と１１０３）
を形成する。 【００７５】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。形成するにあたっては、
まず前記（ａ）の基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子膜を成膜した後、フォトリ
ソグラフィ−・エッチングにより所定の形状にパタ−ニ
ングする。ここで、有機金属溶液とは、導電性薄膜に用
いる微粒子の材料を主要元素とする有機金属化合物の溶
液である。（具体的には、本実施形態では主要元素とし
てＰｄを用いた。また、実施形態では塗布方法として、
ディッピング法を用いたが、それ以外のたとえばスピン
ナ−法やスプレ−法を用いてもよい。）また、微粒子膜
で作られる導電性薄膜の成膜方法としては、本実施形態
で用いた有機金属溶液の塗布による方法以外の、たとえ
ば真空蒸着法やスパッタ法、あるいは化学的気相堆積法
などを用いる場合もある。 【００７６】（３）次に、同図（ｃ）に示すように、フ
ォ−ミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォ−ミング処理
を行って、電子放出部１１０５を形成する。通電フォ−
ミング処理とは、微粒子膜で作られた導電性薄膜１１０
４に通電を行って、その一部を適宜に破壊、変形、もし
くは変質せしめ、電子放出を行うのに好適な構造に変化
させる処理のことである。微粒子膜で作られた導電性薄
膜のうち電子放出を行うのに好適な構造に変化した部分
（すなわち電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。通電方法をより詳しく説明するために、図９
に、フォ−ミング用電源１１１０から印加する適宜の電
圧波形の一例を示す。微粒子膜で作られた導電性薄膜を
フォ−ミングする場合には、パルス状の電圧が好まし
く、本実施形態の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
タ−するためのモニタ−パルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。実施形態においては、たとえば１０
のマイナス５乗［ｔｏｒｒ］程度の真空雰囲気下におい
て、たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔
Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスご
とに０.１［Ｖ］ずつ昇圧した。そして、三角波を５パ
ルス印加するたびに１回の割りで、モニタ−パルスＰｍ
を挿入した。フォ−ミング処理に悪影響を及ぼすことが
ないように、モニタ−パルスの電圧Ｖｐｍは０.１
［Ｖ］に設定した。そして、素子電極１１０２と１１０
３の間の電気抵抗が１×１０の６乗［オ−ム］になった
段階、すなわちモニタ−パルス印加時に電流計１１１１
で計測される電流が１×１０のマイナス７乗［Ａ］以下
になった段階で、フォ−ミング処理にかかわる通電を終
了した。 【００７７】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。 【００７８】（４）次に、図８の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。通電活性化処理とは、前記
通電フォ−ミング処理により形成された電子放出部１１
０５に適宜の条件で通電を行って、その近傍に炭素もし
くは炭素化合物を堆積せしめる処理のことである。（図
においては、炭素もしくは炭素化合物よりなる堆積物を
部材１１１３として模式的に示した。）なお、通電活性
化処理を行うことにより、行う前と比較して、同じ印加
電圧における放出電流を典型的には１００倍以上に増加
させることができる。 【００７９】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カ−ボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストロ−ム］以下、より好ましくは３００［オ
ングストロ−ム］以下である。通電方法をより詳しく説
明するために、図１０の（ａ）に、活性化用電源１１１
２から印加する適宜の電圧波形の一例を示す。本実施形
態においては、一定電圧の矩形波を定期的に印加して通
電活性化処理を行ったが、具体的には，矩形波の電圧Ｖ
ａｃは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パル
ス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電
条件は、本実施形態の表面伝導型放出素子に関する好ま
しい条件であり、表面伝導型放出素子の設計を変更した
場合には、それに応じて条件を適宜変更するのが望まし
い。 【００８０】図８の（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノ−ド電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノ−ド電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニタ−し、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１０（ｂ）に示すが、活性化電源
１１１２からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ｉｅは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ｉｅが
ほぼ飽和した時点で活性化用電源１１１２からの電圧印
加を停止し、通電活性化処理を終了する。 【００８１】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。 【００８２】以上のようにして、図８（ｅ）に示す平面
型の表面伝導型放出素子を製造した。 【００８３】（iii）垂直型の表面伝導型放出素子 次に、電子放出部もしくはその周辺を微粒子膜から形成
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直型の表面伝導型放出素子の構成について説
明する。 【００８４】図１１は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォ−ミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方（１２０２）が段差形成部材１２０６上に設
けられており、導電性薄膜１２０４が段差形成部材１２
０６の側面を被覆している点にある。したがって、前記
図７の平面型における素子電極間隔Ｌは、垂直型におい
ては段差形成部材１２０６の段差高Ｌｓとして設定され
る。なお、基板１２０１、素子電極１２０２および１２
０３、微粒子膜を用いた導電性薄膜１２０４、について
は、前記平面型の説明中に列挙した材料を同様に用いる
ことが可能である。また、段差形成部材１２０６には、
たとえばＳｉＯ2のような電気的に絶縁性の材料を用い
る。 【００８５】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１２の（ａ）〜（ｆ）は、製造工
程を説明するための断面図で、各部材の表記は前記図１
１と同一である。 【００８６】（１）まず、図１２（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。 【００８７】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。 【００８８】（３）次に、同図（ｃ）に示すように、絶
縁層の上に素子電極１２０２を形成する。 【００８９】（４）次に、同図（ｄ）に示すように、絶
縁層の一部を、たとえばエッチング法を用いて除去し、
素子電極１２０３を露出させる。 【００９０】（５）次に、同図（ｅ）に示すように、微
粒子膜を用いた導電性薄膜１２０４を形成する。形成す
るには、前記平面型の場合と同じく、たとえば塗布法な
どの成膜技術を用いればよい。 【００９１】（６）次に、前記平面型の場合と同じく、
通電フォ−ミング処理を行い、電子放出部を形成する。
（図８（ｃ）を用いて説明した平面型の通電フォ−ミン
グ処理と同様の処理を行えばよい。） （７）次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。（図８（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。） 以上のようにして、図１２（ｆ）に示す垂直型の表面伝
導型放出素子を製造した。 【００９２】（iv）表示装置に用いた表面伝導型放出素
子の特性 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に表示装置に用いた素子
の特性について述べる。 【００９３】図１３に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメ−タ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。 【００９４】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。 【００９５】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。すな
わち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを
持った非線形素子である。 【００９６】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。 【００９７】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。 【００９８】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。 【００９９】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。 【０１００】（v）多数素子を単純マトリクス配線した
マルチ電子ビ−ム源の構造 次に、上述の表面伝導型放出素子を基板上に配列して単
純マトリクス配線したマルチ電子ビ−ム源の構造につい
て述べる。 【０１０１】図２に示すのは、図１の表示パネルに用い
たマルチ電子ビ−ム源の平面図である。基板上には、図
７で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。 【０１０２】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォ−ミング処理と通電
活性化処理を行うことにより製造した。 【０１０３】（３）駆動回路構成およびその駆動方法 図１４は、ＮＴＳＣ方式のテレビ信号に基づいてテレビ
ジョン表示を行う為の駆動回路の概略構成をプロック図
で示したものである。同図中、表示パネル１７０１は前
述した表示パネルに相当するもので、前述した様に製造
され、動作する。また、走査回路１７０２は表示ライン
をあらかじめ指定された順に従って走査し、制御回路１
７０３は走査回路へ入力する信号等を生成する。シフト
レジスタ１７０４は１ライン毎のデータをシフトし、フ
レームメモリａ１７１０及びフレームメモリｂ１７１１
は、シフトレジスタ１７０４からのデータをライン毎に
１画面分記憶し、あらかじめ指定された走査順にしたが
って、対応する１ライン分のデータを変調信号発生器１
７０７に入力する。 【０１０４】フレームメモリａ１７１０及びフレームメ
モリｂ１７１１は同様の機能を有し、片方がシフトレジ
スタ１７０４からデータ入力している間（入力モー
ド）、もう片方は変調信号発生器１７０７へデータを出
力する（出力モード）。 【０１０５】また、入力モード及び出力モードは、単純
なスイッチ回路１７２０で切り替え、１画面のデータが
終了したときに、制御回路１７０３から出される信号Ｔ
ｓｗにもとずいて行われる。同期信号分離回路１７０６
はＮＴＳＣ信号から同期信号を分離する。 【０１０６】以下、図１４の装置各部の機能を詳しく説
明する。 【０１０７】まず表示パネル１７０１は、端子Ｄx1ない
しＤxmおよび端子Ｄy1ないしＤyn、および高圧端子Ｈｖ
を介して外部の電気回路と接続されている。このうち、
端子Ｄx1ないしＤxmには、表示パネル１７０１内に設け
られているマルチ電子ビーム源、すなわちｍ行ｎ列の行
列状にマトリクス配線された冷陰極素子を１行（ｎ素
子）ずつあらかじめ指定された順にしたがって順次駆動
してゆく為の走査信号が印加される。一方、端子Ｄy1な
いしＤynには、前記走査信号により選択された１行分の
ｎ個の各素子の出力電子ビームを制御する為の変調信号
が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖ
ａより、たとえば５［ｋＶ］の直流電圧が供給される
が、これはマルチ電子ビーム源より出力される電子ビー
ムに蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。 【０１０８】次に、走査回路１７０２について説明す
る。同回路は、内部にｍ個のスイッチング素子（図中、
Ｓ1ないしＳmで模式的に示されている）を備えるもの
で、各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１７０１の端子Ｄx1ないしＤxmと電
気的に接続するものである。Ｓ1ないしＳmの各スイッチ
ング素子は、制御回路１７０３が出力する制御信号Ｔsc
anに基づいて動作するものだが、実際にはたとえばＦＥ
Ｔのようなスイッチング素子を組合わせる事により容易
に構成することが可能である。なお、前記直流電圧源Ｖ
ｘは、図１３に例示した電子放出素子の特性に基づき走
査されていない素子に印加される駆動電圧が電子放出し
きい値電圧Ｖｔｈ電圧以下となるよう、一定電圧を出力
するよう設定されている。 【０１０９】また、スイッチ回路１７２０は、内部にｎ
個のスイッチング素子をもち、フレームメモリａ１７１
０かフレームメモリｂ１７１１をｎ個同時にどちらかが
入力モード、他方が出力モードになるように切り替え
る。 【０１１０】また、制御回路１７０３は、外部より入力
する画像信号に基づいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。次に説
明する同期信号分離回路１７０６より送られる同期信号
Ｔsyncに基づいて、各部に対してＴscanおよびＴsftお
よびＴmryoおよびＴmryiおよびＴｓｗの各制御信号を発
生する。 【０１１１】また、制御回路１７０３は、あらかじめ指
定した順序で走査が行われるように、走査回路１７０２
およびフレームメモリａ１７１０およびフレームメモリ
ｂ１７１１を制する。同期信号分離回路１７０６は、外
部から入力されるＮＴＳＣ方式のテレビ信号から、同期
信号成分と輝度信号成分とを分離する為の回路で、良く
知られているように周波数分離（フィルタ）回路を用い
れば容易に構成できるものである。同期信号分離回路１
７０６により分離された同期信号は、良く知られるよう
に垂直同期信号と水平同期信号より成るが、ここでは説
明の便宜上、Ｔsync信号として図示した。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と表すが、同信号はシフトレジスタ１７０４
に入力される。 【０１１２】さらに、シフトレジスタ１７０４は、時系
列的にシリアルに入力される前記ＤＡＴＡ信号を、画像
の１ライン毎にシリアル／パラレル変換するためのもの
で、前記制御回路１７０３より送られる制御信号Ｔsft
に基づいて動作する。すなわち、制御信号Ｔsftは、シ
フトレジスタ１７０４のシフトクロックであると言い換
えることもできる。シリアル／パラレル変換された画像
１ライン分（電子放出素子ｎ素子分の駆動データに相当
する）のデータは、Ｉd1ないしＩdnのｎ個の信号として
前記シフトレジスタ１７０４より出力される。 【０１１３】フレームメモリａ１７１０およびフレーム
メモリｂ１７１１は、画像１画面分のデータを必要時間
の間だけ記憶する為の記憶装置であり、制御回路１７０
３より送られる制御信号Tmryiにしたがって適宜Ｉd1な
いしＩdnの内容を各ライン毎に記憶する。記憶された内
容は、制御回路１７０３にあらかじめセットしてあるラ
イン順に制御信号Ｔmryoによって読み出され、Ｉ'd1な
いしＩ'dnとして出力され、変調信号発生器１７０７に
入力される。 TmryiとTmryoは、制御信号Ｔｓｗによっ
て不図示のスイッチにより対応するモードのフレームメ
モリに切り替えられる。 【０１１４】変調信号発生器１７０７は、前記画像デー
タＩ'd1ないしＩ'dnの各々に応じて、電子放出素子１０
１５の各々を適切に駆動変調する為の信号源で、その出
力信号は、端子Ｄy1ないしＤynを通じて表示パネル１７
０１内の電子放出素子１０１５に印加される。 【０１１５】図１３を用いて説明したように、本発明に
関わる表面伝導型放出素子は放出電流Ｉｅに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Ｖｔｈ（後述する実施形態の表面伝導型放出
素子では８［Ｖ］）があり、閾値Ｖｔｈ以上の電圧を印
加された時のみ電子放出が生じる。また、電子放出閾値
Ｖｔｈ以上の電圧に対しては、図１３のグラフのように
電圧の変化に応じて放出電流Ｉｅも変化する。このこと
から、本素子にパルス状の電圧を印加する場合、たとえ
ば電子放出閾値Ｖｔｈ以下の電圧を印加しても電子放出
は生じないが、電子放出閾値Ｖｔｈ以上の電圧を印加す
る場合には表面伝導型放出素子から電子ビームが出力さ
れる。その際、パルスの波高値Ｖｍを変化させることに
より出力電子ビームの強度を制御することが可能であ
る。 【０１１６】また、パルスの幅Ｐｗを変化させることに
より出力される電子ビームの電荷の総量を制御すること
が可能である。従って、入力信号に応じて、電子放出素
子を変調する方式としては、電圧変調方式、パルス幅変
調方式等が採用できる。電圧変調方式を実施するに際し
ては、変調信号発生器１７０７として、一定長さの電圧
パルスを発生し、入力されるデータに応じて適宜パルス
の波高値を変調するような電圧変調方式の回路を用いる
ことができる。また、パルス幅変調方式を実施するに際
しては、変調信号発生器１７０７として、一定の波高値
の電圧パルスを発生し、入力されるデータに応じて適宜
電圧パルスの幅を変調するようなパルス幅変調方式の回
路を用いることができる。 【０１１７】シフトレジスタ１７０４やフレームメモリ
ａ１７１０およびフレームメモリｂ１７１１は、デジタ
ル信号式のものでもアナログ信号式のものでも採用でき
る。すなわち、画像信号のシリアル／パラレル変換や記
憶が所定の速度で行われればよいからである。 【０１１８】デジタル信号式を用いる場合には、同期信
号分離回路１７０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路１７０
６の出力部にＡ／Ｄ変換器を設ければよい。これに関連
してフレームメモリａ１７１０およびフレームメモリｂ
１７１の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器に用いられる回路が若干異なったも
のとなる。すなわち、デジタル信号を用いた電圧変調方
式の場合、変調信号発生器１７０７には、例えばＤ／Ａ
変換回路を用い、必要に応じて増幅回路などを付加す
る。パルス幅変調方式の場合、変調信号発生器１７０７
には、例えば高速の発振器および発振器の出力する波数
を計数する計数器（カウンタ）および計数器の出力値と
前記メモリの出力値を比較する比較器（コンパレータ）
を組み合せた回路を用いる。必要に応じて、比較器の出
力するパルス幅変調された変調信号を電子放出素子の駆
動電圧にまで電圧増幅するための増幅器を付加すること
もできる。 【０１１９】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１７０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。 【０１２０】このような構成をとりうる本発明の適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄx1乃至Ｄxm、Ｄy1乃至Ｄynを介して電圧を印加
することにより、電子放出が生じる。高圧端子Ｈｖを介
してメタルバック１０１９あるいは透明電極（不図示）
に高圧を印加し、電子ビームを加速する。加速された電
子は、蛍光膜１０１８に衝突し、発光が生じて画像が形
成される。 【０１２１】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはＮＴＳＣ方式を挙げたが、入力信号はこれに限るも
のではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、これらよ
り多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじ
めとする高品位ＴＶ）方式をも採用でき、さらにデジタ
ルコンピュータ用のノンインターレース方式のモニタ信
号であっても適用できる。 【０１２２】 【実施例】以下に、本発明による実施例について、図面
を参照しつつ詳述する。以下に述べる各実施例において
は、マルチ電子ビーム源として、前述した、電極間の導
電性微粒子膜に電子放出部を有するタイプのＮ×Ｍ個
（Ｎ＝１５３６、Ｍ＝５１２）の表面伝導型放出素子
を、Ｍ本の行方向配線とＮ本の列方向配線とによりマト
リクス配線（図１および図２を参照）したマルチ電子ビ
ーム源を用いた。また画像形成装置の製法および画像の
具体的な表示方法は、前述した通りであり、ここでは走
査順についてのみ述べる。 【０１２３】（実施例１）説明の便宜上、図１５に示す
とおり、走査ラインを２１本（Ｍ＝２１）、スペーサを
３つ有する表示装置を用いる。それぞれの走査ラインを
上からＤｘ１〜Ｄｘ２１、スペーサを上からＳｐ１〜Ｓ
ｐ３と呼ぶことにする。図１５ではＤｘ４上にＳｐ１，
Ｄｘ１１上にＳｐ２，Ｄｘ１８上にＳｐ３がそれぞれ立
つことになる。 【０１２４】この装置において画像を表示する場合に
は、走査周波数（本実施例においては６０Ｈｚとする）
に対応した１フレーム時間内（１／６０秒）に、Ｄｘ１
〜Ｄｘ２１までをそれぞれ１度ずつ駆動して表示するも
のとする。以下に本実施例におけるその駆動の順序につ
いて説明する。 【０１２５】まず画像表示領域をスペーサの数である３
つの大領域に分ける。それぞれの領域はスペーサを中心
に配置しており、Ｄｘ１〜Ｄｘ７を大領域１、Ｄｘ８〜
Ｄｘ１４を大領域２、Ｄｘ１５〜Ｄｘ２１を大領域３と
する。 【０１２６】そして各領域順に、領域内で若い番号順に
走査していく。つまり大領域１の最初のラインを駆動
し、次に大領域２の最初のライン、次に大領域３の最初
のライン、次に大領域１の２番目のラインという順に駆
動していく。 【０１２７】本実施例では、（１／６０）／２１秒毎に
Ｄｘ１、８、１５、２、９、１６．．．．．７、１４、
２１と走査し、１／６０秒後に１フレーム終了し、Ｄｘ
１に戻って順次走査する（図１５参照）。 【０１２８】より具体的には、図１４を参照しつつ、画
像データ（ＤＡＴＡ）はシフトレジスタ１７０４に入力
され、ＴSFT信号によって画像の１ライン毎にシリアル
／パラレル変換され、最初の入力モードにあるフレーム
メモリａ１７１０に送られ、Ｔmryi信号にしたがって１
ライン分のデータを貯える。これを次々繰り返しフレー
ムメモリａ１７１０は１／６０秒間で、最初の１画像分
のデータをライン毎に貯える。この間出力モードにある
フレームメモリｂ１７１１にはまだデータがないため、
画像は表示されない。 【０１２９】次に、Ｔｓｗ信号によりスイッチ回路１７
２０は、フレームメモリａ１７１０を出力モードに、フ
レームメモリｂ１７１１を入力モードに切り替える。次
に、出力モードにあるフレームメモリａ１７１０は、Ｔ
mryo信号にしたがって、あらかじめセットされている最
初の駆動ラインである１ライン目のデータを変調信号発
生器１７０７におくり，同時に走査回路１７０２はＴsc
anにもとずいて、１ライン目を選択する。このような操
作を、Ｄｘ１、８、１５．．．．．と行い、所望のライ
ンを次々に表示させ、１／６０秒間で１画像を描画す
る。この間入力モードにあるフレームメモリｂ１７１１
は、前述したようにして次の１画像分のデータを貯え
る。 【０１３０】次に、Ｔｓｗ信号によりスイッチ回路１７
２０は、フレームメモリｂ１７１１を出力モードに、フ
レームメモリａ１７１０を入力モードに切り替え、同様
にして２画像目を表示する。これを繰り返し、画像を表
示する。 【０１３１】この走査順によれば、スペーサ近傍を連続
して駆動することがなくなり、Ｄｘ１〜Ｄｘ２１と順序
良く駆動したときに比べ、スペーサの帯電緩和時間を大
幅に稼ぐことができる。 【０１３２】つまり、上記大領域１内の駆動が上記Ｓｐ
１の帯電に関与すると考えれば、帯電緩和時間は３倍の
マージンが取れることになる。ここで帯電緩和時間と
は、電子軌道に影響を及ぼさないレベルにまでスペーサ
の帯電量がなくなるまでの時間をいう。 【０１３３】本実施例は便宜上２１ライン３スペーサか
らなるパネルで説明したが、パネルが大型化し、走査
線、スペーサ数が増えたとしてもこの駆動方法で帯電緩
和時間を大きくとることができ、上記Ｎ×Ｍ個（Ｎ＝１
５３６、Ｍ＝５１２）、スペーサを８個立てた構造に対
しても、８領域に分けて（５１２／８＝）６４ラインを
大領域群として、本発明による駆動法を適用したとこ
ろ、従来の駆動法と同様の画像を得ることができ、また
従来よりも放出電子量を多くしても、ビーム曲がり、放
電のない高輝度で良好な画像形成装置を得ることができ
た。 【０１３４】なお、上記各領域内には、必ずしも全走査
線を各領域に含めることはなく、スペーサ帯電に影響の
ある走査線が入っていればよい。その場合、領域に含ま
れなかった走査線はいつ走査してもよい。（たとえば最
初にまとめて走査し、次に各領域の走査に移る。） 我々は、スペーサから数ラインはなれた素子が、スペー
サ帯電にほとんど影響ないことを実験的に確かめてお
り、本発明は、更に走査ラインが増えても、また走査ラ
イン数がスペーサ枚数の倍数でなくても、有効なのは明
らかである。 【０１３５】（実施例２）実施例１と同様な２１ライン
３スペーサのパネルを用いて本発明の第２実施例につい
て走査の順番についてのみ説明する（図１６参照）。他
の走査等は、実施例１と同様である。 【０１３６】画像領域を３つに分け、各領域順に駆動し
ていくのは実施例１と同様だが、第２実施例では領域内
の駆動順序が実施例１と異なる。大領域１を例にとり、
以下に領域内での駆動の順序について説明する。 【０１３７】本実施例の駆動法は、大領域の中を更に、
スペーサ近傍で特にスペーサ帯電に影響が大きいＤｘ３
〜Ｄｘ５（小領域１）と、影響が小さいＤｘ１、Ｄｘ
２、Ｄｘ６、Ｄｘ７（小領域２）の二つのグループに分
け、スペーサ帯電に影響が大きい小領域１のグループの
ラインが連続しないように選択していく方法である。つ
まり大領域１内では、Ｄｘ３（小領域１）、Ｄｘ１（小
領域２）、Ｄｘ４（小領域１）、Ｄｘ２（小領域２）、
Ｄｘ５（小領域１）、Ｄｘ６（小領域２） Ｄｘ７（小領域２）と選択し、Ｄｘ３（小領域１）に戻
る。 【０１３８】全体としては図１６に示すように、Ｄｘ
３、１０、１７、１、８、１５．．．．．７、１４、２
１と走査し、１／６０秒後に１フレーム終了し、再びＤ
ｘ３に戻って繰り返す。この走査順によれば、スペーサ
近傍のスペーサ帯電に大きく影響するラインを駆動する
間隔が更に広がり、実施例１に比べ、スペーサの帯電緩
和時間を更に稼ぐことができる。 【０１３９】本実施例による駆動で、ビーム曲がり、放
電のない更に高輝度で良好な画像形成装置を得ることが
できた。 【０１４０】なお小領域の分け方や小領域内の選択順序
は上記の限りでなく、放出電子量、スペーサ帯電緩和時
間等より適宜決められる。 【０１４１】また、本実施例は、更に走査ラインが増え
ても、また走査ライン数がスペーサ枚数の倍数でなくて
も、有効なのは明らかである。 【０１４２】更に、本実施例では、スペーサを行方向に
配置した例を示して、走査の順序を明確にしたが、画面
上スペーサの水平方向幅を画面の水平ライン一杯に配置
するのか又は中心部分のみに配置するのかによっても領
域分割に考慮を払ってよいが、その他、フェースプレー
トとリアプレートの材質的な強度、真空度合い、画面の
インチサイズ等を考慮して決めることができる。また、
中心部分のみにスペーサが配置される場合、１ライン走
査期間内の中心部周辺のみの領域分割による走査も可能
である。一般には、水平ラインを順次走査して１画面を
表示するので、上記実施例で示した走査例が適切であ
る。 【０１４３】 【発明の効果】以上説明したとおり、本発明の画像形成
装置によって、放出電子量を多くした場合でも、スペー
サ帯電によるビーム軌道ずれや放電のない、高輝度で良
好な画像を表示することが可能となった。 【０１４４】特に、スペーサ帯電による電子線の偏向を
防止するように、スペーサ周辺の走査を大領域及び小領
域に分割して行うので、本画像形成装置を最大限の性能
で発揮させることができる。
の駆動方法及びその画像形成方法に関するものであり、
特に前記装置の外囲器に加わる大気圧を外囲器内部より
支持するために、外囲器内部にスペーサを備えた画像形
成装置とその駆動方法及びその画像形成方法に関する。 【０００２】 【背景技術】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、たとえば表面伝導型放出素子や、電界放出型
素子（以下、「ＦＥ型」と記す）や、金属／絶縁層／金
属型放出素子（以下、「ＭＩＭ型」と記す）、などが知
られている。 【０００３】この表面伝導型放出素子としては、たとえ
ば、M.I.Elinson,Radio Eng.Electron Phys.,10,129
0,(1965)や、後述する他の例が知られている。表面伝導
型放出素子は、基板上に形成された小面積の薄膜に、膜
面に平行に電流を流すことにより電子放出が生ずる現象
を利用するものである。この表面伝導型放出素子として
は、前記エリンソン等によるＳｎＯ2薄膜を用いたもの
の他に、Ａｕ薄膜によるもの［G.Dittmer:“Thin Soli
d Films",9,317(1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜に
よるもの［M.Hartwell and C.G.Fonstad:“IEEE Tra
ns.ED Conf.",519(1975)］や、カ−ボン薄膜によるも
の［荒木久 他：真空、第２６巻、第１号、２２（１９
８３）］等が報告されている。これらの表面伝導型放出
素子の素子構成の典型的な例として、図１７に前述のM.
Hartwellらによる素子の平面図を示す。同図において、
３００１は基板で、３００４はスパッタで形成された金
属酸化物よりなる導電性薄膜である。導電性薄膜３００
４は図示のようにＨ字形の平面形状に形成されている。
該導電性薄膜３００４に後述の通電フォ−ミングと呼ば
れる通電処理を施すことにより、電子放出部３００５が
形成される。図中の間隔Ｌは、０.５〜１［ｍｍ］，Ｗ
は、０.１［ｍｍ］で設定されている。尚、図示の便宜
から、電子放出部３００５は導電性薄膜３００４の中央
に矩形の形状で示したが、これは模式的なものであり、
実際の電子放出部の位置や形状を忠実に表現しているわ
けではない。 【０００４】上記M.Hartwellらによる素子をはじめとし
て、上述の表面伝導型放出素子においては、電子放出を
行う前に導電性薄膜３００４に通電フォ−ミングと呼ば
れる通電処理を施すことにより、電子放出部３００５を
形成するのが一般的であった。すなわち、通電フォ−ミ
ングとは、前記導電性薄膜３００４の両端に一定の直流
電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくり
としたレ−トで昇圧する直流電圧を印加して通電し、導
電性薄膜３００４を局所的に破壊もしくは変形、もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形、もしくは変質した導電性薄膜３００４の一部に
は、亀裂が発生する。前記通電フォ−ミング後に導電性
薄膜３００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。 【０００５】また、ＦＥ型の例は、たとえば、W.P.Dyke
&W.W.Dolan,“Field emission",Advance in Electron P
hysics,8,89(1956)や、あるいは、C.A.Spindt,“Physic
al properties of thin-film field emission cathode
s with molybdenum cones“,J.Appl.Phys.,47,5248(1
976)などが知られている。ＦＥ型の素子構成の典型的な
例として、図１８に前述のC.A.Spindtらによる素子の断
面図を示す。同図において、３０１０は基板で、３０１
１は導電材料よりなるエミッタ配線、３０１２はエミッ
タコ−ン、３０１３は絶縁層、３０１４はゲ−ト電極で
ある。本素子は、エミッタコ−ン３０１２とゲ−ト電極
３０１４の間に適宜の電圧を印加することにより、エミ
ッタコ−ン３０１２の先端部より電界放出を起こさせる
ものである。また、ＦＥ型の他の素子構成として、図２
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲ−ト電極を配置した例もある。 【０００６】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices,
J.Appl.Phys.,32,646(1961)などが知られている。ＭＩ
Ｍ型の素子構成の典型的な例を図１９に示す。同図は断
面図であり、図において、３０２０は基板で、３０２１
は金属よりなる下電極、３０２２は厚さ１００オングス
トロ−ム程度の薄い絶縁層、３０２３は厚さ８０〜３０
０オングストロ−ム程度の金属よりなる上電極である。
ＭＩＭ型においては、上電極３０２３と下電極３０２１
の間に適宜の電圧を印加することにより、上電極３０２
３の表面より電子放出を起こさせるものである。 【０００７】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒ−
タ−を必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
−タ−の加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。 【０００８】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。たとえば、表面伝導型放
出素子は、冷陰極素子のなかでも特に構造が単純で製造
も容易であることから、大面積にわたり多数の素子を形
成できる利点がある。そこで、たとえば本出願人による
特開昭６４−３１３３２号公報において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビ−ム源、等が研究されている。 【０００９】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５０６６８８３や特開平２
−２５７５５１号公報や特開平４−２８１３７号公報に
おいて開示されているように、表面伝導型放出素子と電
子ビ−ムの照射により発光する蛍光体とを組み合わせて
用いた画像表示装置が研究されている。表面伝導型放出
素子と蛍光体とを組み合わせて用いた画像表示装置は、
従来の他の方式の画像表示装置よりも優れた特性が期待
されている。たとえば、近年普及してきた液晶表示装置
と比較しても、自発光型であるためバックライトを必要
としない点や、視野角が広い点が優れていると言える。 【００１０】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４９０４８９５に
開示されている。また、ＦＥ型を画像表示装置に応用し
た例として、たとえば、R.Meyerらにより報告された平
板型表示装置が知られている。即ち、［R.Meyer:“Rece
nt Development on Microtips Display at LETI“,Tec
h.Digest of 4th Int. Vacuum Microelectronics Con
f.,Nagahama,pp.6〜9(1991)］によって明らかにされて
いる。 【００１１】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、たとえば本出願人による特開平３−
５５７３８号公報に開示されている。 【００１２】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。 【００１３】図２０は平面型の画像表示装置をなす表示
パネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。図中、３１
１５はリアプレート、３１１６は側壁である支持枠、３
１１７はフェースプレートであり、リアプレート３１１
５、側壁３１１６およびフュースプレート３１１７によ
り、表示パネルの内部を真空に維持するための外囲器
（気密容器）を形成している。リアプレート３１１５に
は基板３１１１が固定されているが、この基板３１１１
上には冷陰極素子３１１２が、Ｎ×Ｍ個形成されてい
る。但し、Ｎ、Ｍは２以上の正の整数であり、目的とす
る表示画素数に応じて適宜設定される。また、前記Ｎ×
Ｍ個の冷陰極素子３１１２は、図２０に示すとおり、Ｍ
本の行方向配線３１１３とＮ本の列方向配線３１１４に
より配線されている。これら基板３１１１、冷陰極素子
３１１２、行方向配線３１１３および列方向配線３１１
４によって構成される部分をマルチ電子ビーム源と呼
ぶ。また、行方向配線３１１３と列方向配線３１１４の
少なくとも交差する部分には、両配線間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。 【００１４】また、フェースプレート３１１７の下面に
は、蛍光体からなる蛍光膜３１１８が形成されており、
赤（Ｒ）、緑（Ｇ）、育（Ｂ）の３原色の蛍光体（不図
示）が塗り分けられている。また、蛍光膜３１１８をな
す上記各色蛍光体の間にはコントラストの向上のための
黒色体（不図示）が設けてあり、さらに蛍光膜３１１８
のリアプレート３１１５側の面には、Ａｌ等からなるメ
タルバック３１１９が形成されている。 【００１５】さらに、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄ
ｙｎおよびＨｖは、当該表示パネルと不図示の走査ドラ
イブ用電気回路等とを電気的に接続するために設けた気
密構造の電気接続用端子である。Ｄｘ１〜Ｄｘｍはマル
チ電子ビーム源の行方向配線３１１３と、Ｄｙ１〜Ｄｙ
ｎはマルチ電子ビーム源の列方向配線３１１４と、Ｈｖ
はメタルバック３１１９と各々電気的に接続している。 【００１６】また、上記気密容器の内部は１０のマイナ
ス６乗Ｔｏｒｒ程度の真空に保持されており、画像表示
装置の表示面積が大きくなるに従い、気密容器内部と外
部の気圧差によるリアプレート３１１５およびフェース
プレート３１１７の変形あるいは破壊を防止する手段が
必要となる。リアプレート３１１５およびフェースプレ
ート３１１６を厚くすることによる方法は、画像表示装
置の重量を増加させるのみならず、斜め方向から見たと
きに画像のゆがみや視差を生ずる。これに対し、図２０
においては、比較的薄いガラス板からなり大気圧を支え
るための構造支持体（スペーサあるいはリブと呼ばれ
る）３１２０が設けられている。このようにして、マル
チビーム電子源が形成された基板３１１１と蛍光膜３１
１８が形成されたフェースプレート３１１６間は通常サ
ブミリないし数ミリに保たれ、前述したように気密容器
内部は高真空に保持されている。 【００１７】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子３１１２に電圧を印加する
と、各冷陰極素子３１１２から電子が放出される。それ
と同時にメタルバック３１１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート３１１７の
内面に衝突させる。これにより、蛍光膜３１１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。 【００１８】 【発明が解決しようとする課題】以上説明した画像表示
装置の表示パネルにおいては、以下のような問題点があ
った。 【００１９】第１に、スペーサ３１２０の近傍から放出
された電子の一部がスペーサ３１２０に当たることによ
り、あるいは放出電子の作用でイオン化したイオンがス
ペーサに付着することにより、スペーサ帯電をひきおこ
す可能性がある。このスペーサの帯電により冷陰極素子
３１１２から放出された電子はその軌道を曲げられ、蛍
光体上の正規な位置とは異なる場所に到達し、スペーサ
近傍の画像がゆがんで表示される。 【００２０】第２に、冷陰極素子３１１２からの放出電
子を加速するためにマルチビーム電子源とフェースプレ
ート３１１７との間には数百Ｖ以上の高電圧（即ち１ｋ
Ｖ／ｍｍ以上の高電界）が印加されるため、スペーサ３
１２０表面での沿面放電が懸念される。特に、上記のよ
うにスペーサが帯電している場合は、放電が誘発される
可能性がある。 【００２１】この問題点を解決するために、スペーサに
微小電流が流れるようにして帯電を除去する提案がなさ
れている（特開昭57-118355号公報、特開昭61-124031号
公報）。そこでは絶縁性のスペーサの表面に高抵抗薄膜
を形成することにより、スペーサ表面に微小電流が流れ
るようにしている。 【００２２】しかしながら、輝度を上げるため単位時間
当たりの放出電子量を大きくしていった場合、スペーサ
の除電能が不足するという問題が出てきた。その場合、
上記２点の問題が再び生じてしまう。 【００２３】本発明は、上記画像表示装置の問題点を克
服するものであり、単位時間当たりの放出電子量を大き
くしていった場合及びそれにより画像の輝度を高くした
場合にも、電子軌道は曲がらず、また放電もしないよう
な画像形成方法およびそれを用いた画像形成装置を提供
するものである。 【００２４】 【発明を解決するための手段】上記問題を解決するため
本発明の画像形成装置は、以下の構成を備える。 【００２５】すなわち、電子放出素子を有する電子源
と、前記電子源より放出された電子ビームの照射により
発光する蛍光体と、前記電子源と前記蛍光体との間に電
気的に接続され配置された半導電性スペーサとを有し、
前記スペーサ近傍の画素を駆動するタイミングを分散さ
せることを特徴とする。また前記半導電性スペーサは、
表面に半導電性膜を有する。 【００２６】また前記電子ビームを照射するタイミング
は、スペーサが均等に配置される様画像領域を大領域に
分割し、各大領域内の画素が連続して発光しないよう大
領域を単位として画素をスキップしながら駆動すること
を特徴とする。 【００２７】また前記各大領域内の駆動順序において、
前記スペーサからの距離に応じて画素をいくつかに小領
域に分割し前記スペーサ近傍の小領域が連続した順序に
ならない様にすることを特徴とする。 【００２８】また前記電子源は、配線にて結線された複
数の電子放出素子を有し、前記スペーサ表面の半導電性
膜は、前記配線と前記蛍光体に対して電気的に接続され
ている。 【００２９】また前記電子源は、配線にて結線された複
数の電子放出素子を有し、前記スペーサは、長手方向が
前記配線と平行になるように前記配線と前記蛍光体との
間に配置された矩形形状のスペーサであり、前記スペー
サ表面の半導電性膜が前記配線と前記蛍光体に対して電
気的に接続されている。 【００３０】また前記電子源は、複数の行方向配線と複
数の列方向配線とでマトリクス配線された複数の電子放
出素子を有し、前記スペーサ表面の半導電性膜は、前記
行方向配線あるいは列方向配線と前記蛍光体に対して電
気的に接続されている。 【００３１】また前記電子源は、複数の行方向配線と複
数の列方向配線とでマトリクス配線された複数の電子放
出素子を有し、前記スペーサは、矩形形状のスペーサ
で、その長手方向と前記行方向配線あるいは列方向配線
とが平行になるように、前記行方向配線あるいは列方向
配線と前記蛍光体との間に配置されており、前記スペー
サ表面の半導電性膜は、前記行方向配線あるいは列方向
配線と前記蛍光体に対して電気的に接続されている。ま
た前記電子放出素子は、冷陰極素子であっても、表面伝
導型放出素子であってもよい。 【００３２】［作用］上記の通り本発明の画像形成装置
は、導電性スペーサの近傍を連続させず分散させて駆動
することを最大の特徴としている。これにより各スペー
サの帯電量を少なくし、また帯電緩和時間を稼ぐことが
でき、ビーム曲がりや、スペーサ部放電のない、高品位
な画像形成装置が実現できる。 【００３３】 【発明の実施の形態】本発明による画像形成装置の実施
形態を、図面を参照しつつ詳細に説明する。 【００３４】（１）画像形成装置の表示パネルの構成 先ず、本発明を適用した画像形成装置の表示パネルの構
成と製造法について、具体的な例を示して説明する。 【００３５】図１は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの一部を切り
欠いて示している。図中、１０１５はリアプレ−ト、１
０１６は側壁、１０１７はフェ−スプレ−トであり、こ
のリアプレ−ト１０１５と側壁１０１６及びフェ−スプ
レ−ト１０１７により表示パネルの内部を真空に維持す
るための気密容器を形成している。気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、たとえばフリ
ットガラスを接合部に塗布し、大気中あるいは窒素雰囲
気中で、摂氏４００〜５００度で１０分以上焼成するこ
とにより封着を達成した。気密容器内部を真空に排気す
る方法については後述する。また、上記気密容器の内部
は１０のマイナス６乗［Ｔｏｒｒ］程度の真空に保持さ
れるので、大気圧や不意の衝撃などによる気密容器の破
壊を防止する目的で、耐大気圧構造体として、適宜スペ
ーサ１０２０が設けられている。 【００３６】リアプレ−ト１０１５には、基板１０１１
が固定されているが、該基板上には冷陰極素子１０１２
がＮ×Ｍ個形成されている。ここで、Ｎ，Ｍは２以上の
正の整数であり、目的とする表示画素数に応じて適宜設
定される。たとえば、高品位テレビジョンの表示を目的
とした表示装置においては、Ｎ＝３０００，Ｍ＝１００
０以上の数を設定することが望ましい。前記Ｎ×Ｍ個の
冷陰極素子は、Ｍ本の行方向配線１０１３とＮ本の列方
向配線１０１４により単純マトリクス配線されている。
前記、１０１１〜１０１４によって構成される部分をマ
ルチ電子ビ−ム源と呼ぶ。 【００３７】本発明の画像形成装置に用いるマルチ電子
ビ−ム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型放出素子や
ＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いるこ
とができる。 【００３８】次に、冷陰極素子として表面伝導型放出素
子（後述）を基板上に配列して単純マトリクス配線した
マルチ電子ビ−ム源の構造について述べる。 【００３９】図２に示すのは、図１の表示パネル中基板
１０１１上に形成したマルチ電子ビ−ム源の平面図であ
る。基板１０１１上には、後述の図１０２で示すものと
同様な表面伝導型放出素子が配列され、これらの素子は
行方向配線電極１０１３と列方向配線電極１０１４によ
り単純マトリクス状に配線されている。行方向配線電極
１０１３と列方向配線電極１０１４の交差する部分に
は、電極間に絶縁層（不図示）が形成されており、電気
的な絶縁が保たれている。また、図２のＢ−Ｂ‘に沿っ
た断面を、図３に示す。 【００４０】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１０１３、列方向配
線電極１０１４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１０１３および列方向配線電極１０１４
を介して各素子に給電して通電フォ−ミング処理（後
述）と通電活性化処理（後述）を行うことにより製造し
た。 【００４１】本実施形態においては、気密容器のリアプ
レ−ト１０１５にマルチ電子ビ−ム源の基板１０１１を
固定する構成としたが、マルチ電子ビ−ム源の基板１０
１１が十分な強度を有するものである場合には、気密容
器のリアプレ−トとしてマルチ電子ビ−ム源の基板１０
１１自体を用いてもよい。 【００４２】また、フェ−スプレ−ト１０１７の下面に
は、蛍光膜１０１８が形成されている。本実施形態はカ
ラ−表示装置であるため、蛍光膜１０１８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図４
の（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間にはブラックストライプとして黒
色の導電体１０１０が設けてある。黒色の導電体１０１
０を設ける目的は、電子ビ−ムの照射位置に多少のずれ
があっても表示色にずれが生じないようにする事や、外
光の反射を防止して表示コントラストの低下を防ぐ事、
電子ビ−ムによる蛍光膜のチャ−ジアップを防止する事
などである。黒色の導電体１０１０には、黒鉛を主成分
として用いたが、上記の目的に適するものであればこれ
以外の材料を用いても良い。 【００４３】また、３原色の蛍光体の塗り分け方は前記
図４（ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図４（ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。 【００４４】なお、本実施形態においては、蛍光膜１０
１８は、図５に示すように、各色蛍光体２１ａが列方向
（Ｙ方向）に延びるストライプ形状を採用し、黒色の導
電体２１ｂは各色蛍光体（Ｒ，Ｇ，Ｂ）２１ａだけでな
く、Ｙ方向の各画素間をも分離するように配置された蛍
光膜が用いられ、スペーサ１０２０は、行方向（Ｘ方
向）に平行な黒色の導電体２１ｂ領域（線幅３００マイ
クロメートル）内にメタルバック１０１９を介して配置
された。なお、前述の封着を行う際には、各色蛍光体２
１ａと基板１０１１上に配置された各素子とを対応させ
なければならないため、リアプレート１０１５、フェー
スプレート１０１７及びスペーサ１２０は、十分な位置
合わせを行った。 【００４５】また、モノクロ−ムの表示パネルを作成す
る場合には、単色の蛍光体材料をフェースプレート全面
に蛍光膜１０１８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。 【００４６】また、蛍光膜１０１８のリアプレ−ト側の
面には、ＣＲＴの分野では公知のメタルバック１０１９
を設けてある。メタルバック１０１９を設けた目的は、
蛍光膜１０１８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１０１
８を保護する事や、電子ビ−ム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１０１８を励起し
た電子の導電路として作用させる事などである。メタル
バック１０１９は、蛍光膜１０１８をフェ−スプレ−ト
基板１０１７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１０１８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１０１９は用いない。 【００４７】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェ−スプレ−ト基板１０１７と蛍光膜１０１８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。 【００４８】図６は図１のＡ−Ａ‘の断面模式図であ
り、各部の番号は図１に対応している。スペーサ１０２
０は絶縁牲部材１０２０ａの表面に帯電防止を目的とし
た高抵抗膜１０２０ｂを成膜し、かつフェースプレート
１０１７の内側（メタルバック１０１９等）及び基板１
０１１の表面（行方向配線１０１３または列方向配線１
０１４）に面したスペーサの当接面に低抵抗膜１０２０
ｃを成膜した部材からなるもので、上記目的を達成する
のに必要な数だけ、かつ必要な間隔をおいて配置され、
フェースプレート１０１７の内側および基板１０１１の
表面に接合材１０４１により固定される。また、高抵抗
膜１０２０ｂは、絶縁性部材１０２０ａの表面のうち、
少なくとも気密容器内の真空中に露出している面に成膜
されており、スペーサ１０２０上の低抵抗膜１０２０ｃ
および接合材１０４１を介して、フェースプレート１０
１７の内側（メタルバック１０１９等）及び基板１０１
１の表面（行方向配線１０１３または列方向配線１０１
４）に電気的に接続される。ここで説明される態様にお
いては、スペーサ１０２０の形状は薄板状とし、行方向
配線１０１３に平行に配置され、行方向配線１０１３に
電気的に接続されている。 【００４９】スペーサ１０２０としては、基板１０１１
上の行方向配線１０１３および列方向配線１０１４とフ
ェースプレート１０１７内面のメタルバック１０１９と
の間に印加される高電圧に耐えるだけの絶縁性を有し、
かつスペーサ１０２０の表面への帯電を防止する程度の
導電性を有する必要がある。この点に関しては、既に述
べた通りである。 【００５０】スペーサ１０２０の絶縁性部材１０２０ａ
としては、例えば石英ガラス、Ｎａ等の不純物含有量を
減少したガラス、ソーダライムガラス、アルミナ等のセ
ラミックス部材等が挙げられる。なお、絶縁性部材１０
２０ａはその熱膨張率が気密容器および基板１０１１を
成す部材と近いものが好ましい。 【００５１】また、高抵抗膜１０２０ｂとしては、既に
述べたように帯電防止効果の維持及びリーク電流による
消費電力抑制を考慮して、その表面抵抗値が１０の５乗
［Ω／□］から１０の１２乗［Ω／□］の範囲のもので
あることが好ましく、その材料としては、例えばＮｉＯ
等が用いられる。 【００５２】また、低抵抗膜１０２０ｃは、高抵抗膜１
０２０ｂに比べ十分に低い抵抗値を選択すればよく、N
i，Cr，Au，Mo，W，Pt，Ti，Al，Cu，Pd等の金属、ある
いは合金、及びPd，Ag．Au，RuO2、Pd−Ag等の金属や金
属酸化物とガラス等から構成される印刷導体、あるいは
Ｉｎ2Ｏ3−ＳｎＯ2等の透明導体及びポリシリコン等の
半導体材料等より適宜選択される。 【００５３】接合材１０４１はスペーサ１０２０が行方
向配線１０１３およびメタルバック１０１９と電気的に
接続するように、導電性をもたせる必要がある。すなわ
ち、導電性接着材や金属粒子や導電性フィラーを添加し
たフリットガラスが好適である。 【００５４】また、図１に示すように、Ｄx1〜Ｄxmおよ
びＤy1〜ＤynおよびＨｖは、当該表示パネルと不図示の
電気回路とを電気的に接続するために設けた気密構造の
電気接続用端子である。Ｄx1〜Ｄxmはマルチ電子ビ−ム
源の行方向配線１０１３と、Ｄy1〜Ｄynはマルチ電子ビ
−ム源の列方向配線１０１４と、Ｈｖはフェ−スプレ−
トのメタルバック１０１９と電気的に接続している。 【００５５】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッタ−膜（不図示）を形成する。ゲッタ−膜とは、たと
えばＢａを主成分とするゲッタ−材料をヒ−タ−もしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッタ−膜の吸着作用により気密容器内は１×１０マ
イナス５乗ないしは１×１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。 【００５６】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子１０１２に電圧を印加する
と、各冷陰極素子１０１２から電子が放出される。それ
と同時にメタルバック１０１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート１０１７の
内面に衝突させる。これにより、蛍光膜１０１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。 【００５７】通常、冷陰極素子である本発明の表面伝導
型放出素子１０１２への印加電圧は１２〜１６［Ｖ］程
度、メタルバック１０１９と冷陰極素子１０１２との距
離ｄは０.１［ｍｍ］から８［ｍｍ］程度、メタルバッ
ク１０１９と冷陰極素子１０１２間の電圧０.１［ｋ
Ｖ］から１０［ｋＶ］程度である。 【００５８】以上、本発明の実施形態の表示パネルの基
本構成と製法、および画像形成装置の概要を説明した。 【００５９】（２）マルチ電子ビーム源の製造方法 次に、前記実施形態の表示パネルに用いたマルチ電子ビ
−ム源の製造方法について説明する。本発明の画像形成
装置に用いるマルチ電子ビ−ム源は、冷陰極素子を単純
マトリクス配線した電子源であれば、冷陰極素子の材料
や形状あるいは製法に制限はない。したがって、たとえ
ば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型など
の冷陰極素子を用いることができる。ただし、表示画面
が大きくてしかも安価な表示装置が求められる状況のも
とでは、これらの冷陰極素子の中でも、表面伝導型放出
素子が特に好ましい。すなわち、ＦＥ型ではエミッタコ
−ンとゲ−ト電極の相対位置や形状が電子放出特性を大
きく左右するため、極めて高精度の製造技術を必要とす
るが、これは大面積化や製造コストの低減を達成するに
は不利な要因となる。また、ＭＩＭ型では、絶縁層と上
電極の膜厚を薄くてしかも均一にする必要があるが、こ
れも大面積化や製造コストの低減を達成するには不利な
要因となる。その点、表面伝導型放出素子は、比較的製
造方法が単純なため、大面積化や製造コストの低減が容
易である。また、発明者らは、表面伝導型放出素子の中
でも、電子放出部もしくはその周辺部を微粒子膜から形
成したものがとりわけ電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像形成装置のマルチ電子ビ−ム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビ−ム源の
構造について述べる。 【００６０】（ｉ）表面伝導型放出素子の好適な素子構
成と製法 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の２種類があげられる。 【００６１】（ii）平面型の表面伝導型放出素子 まず最初に、平面型の表面伝導型放出素子の素子構成と
製法について説明する。図７に示すのは、平面型の表面
伝導型放出素子の構成を説明するための平面図（ａ）お
よび断面図（ｂ）である。図中、１１０１は基板、１１
０２と１１０３は素子電極、１１０４は導電性薄膜、１
１０５は通電フォ−ミング処理により形成した電子放出
部、１１１３は通電活性化処理により形成した薄膜であ
る。 【００６２】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2を材料とする絶縁層
を積層した基板、などを用いることができる。また、基
板１１０１上に基板面と平行に対向して設けられた素子
電極１１０２と１１０３は、導電性を有する材料によっ
て形成されている。たとえば、Ni,Cr,Au,Mo,W,Pt,Ti,C
u,Pd,Ag等をはじめとする金属、あるいはこれらの金属
の合金、あるいはＩｎ2Ｏ3 −ＳｎＯ2をはじめとする金
属酸化物、ポリシリコンなどの半導体、などの中から適
宜材料を選択して用いればよい。電極を形成するには、
たとえば真空蒸着などの製膜技術とフォトリソグラフィ
−、エッチングなどのパタ−ニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。 【００６３】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストロ−ム
から数百マイクロメ−タ−の範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメ−タ−より数十マイクロメ−タ
−の範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロ−ムから数マイクロメ−タ−の
範囲から適当な数値が選ばれる。 【００６４】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。 【００６５】微粒子膜に用いた微粒子の粒径は、数オン
グストロ−ムから数千オングストロ−ムの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロ−ムから２００オングストロ−ムの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォ−ミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。具体的には、
数オングストロ−ムから数千オングストロ−ムの範囲の
なかで設定するが、なかでも好ましいのは１０オングス
トロ−ムから５００オングストロ−ムの間である。 【００６６】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb,などをはじめとする金属や、PdO,
SnO2,In2O3,PbO,Sb2O3，などをはじめとする酸化物や、
HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB4 ,GdB4 ,などをはじめと
する硼化物や、TiC,ZrC,HfC,TaC,SiC,WC,などをはじめ
とする炭化物や、TiN,ZrN,HfN,などをはじめとする窒化
物や、Si,Ge,などをはじめとする半導体や、カ−ボン、
などがあげられ、これらの中から適宜選択される。 【００６７】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシ−ト抵抗値については、
１０の３乗から１０の７乗［オ−ム／ｓｑ］の範囲に含
まれるよう設定した。 【００６８】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図７の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。 【００６９】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォ−ミングの処理を行うことにより形成する。亀裂
内には、数オングストロ−ムから数百オングストロ−ム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図７においては模式的に示した。また、薄膜
１１１３は、炭素もしくは炭素化合物よりなる薄膜で、
電子放出部１１０５およびその近傍を被覆している。薄
膜１１１３は、通電フォ−ミング処理後に、後述する通
電活性化の処理を行うことにより形成する。 【００７０】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カ−ボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
−ム］以下とするが、３００［オングストロ−ム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図７に
おいては模式的に示した。また、平面図（ａ）において
は、薄膜１１１３の一部を除去した素子を図示した。 【００７１】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。す
なわち、基板１１０１には青板ガラスを用い、素子電極
１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の
厚さｄは１０００［オングストロ−ム］、電極間隔Ｌは
２［マイクロメ−タ−］とした。 【００７２】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
−ム］、幅Ｗは１００［マイクロメ−タ］とした。 【００７３】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図８の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図７と同一である。 【００７４】（１）まず、図８（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。形成するにあたっては、あらかじめ基板１１０１
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極の材料を堆積させる。（堆積する方法としては、たと
えば、蒸着法やスパッタ法などの真空成膜技術を用れば
よい。）その後、堆積した電極材料を、フォトリソグラ
フィ−・エッチング技術を用いてパタ−ニングし、
（ａ）に示した一対の素子電極（１１０２と１１０３）
を形成する。 【００７５】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。形成するにあたっては、
まず前記（ａ）の基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子膜を成膜した後、フォトリ
ソグラフィ−・エッチングにより所定の形状にパタ−ニ
ングする。ここで、有機金属溶液とは、導電性薄膜に用
いる微粒子の材料を主要元素とする有機金属化合物の溶
液である。（具体的には、本実施形態では主要元素とし
てＰｄを用いた。また、実施形態では塗布方法として、
ディッピング法を用いたが、それ以外のたとえばスピン
ナ−法やスプレ−法を用いてもよい。）また、微粒子膜
で作られる導電性薄膜の成膜方法としては、本実施形態
で用いた有機金属溶液の塗布による方法以外の、たとえ
ば真空蒸着法やスパッタ法、あるいは化学的気相堆積法
などを用いる場合もある。 【００７６】（３）次に、同図（ｃ）に示すように、フ
ォ−ミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォ−ミング処理
を行って、電子放出部１１０５を形成する。通電フォ−
ミング処理とは、微粒子膜で作られた導電性薄膜１１０
４に通電を行って、その一部を適宜に破壊、変形、もし
くは変質せしめ、電子放出を行うのに好適な構造に変化
させる処理のことである。微粒子膜で作られた導電性薄
膜のうち電子放出を行うのに好適な構造に変化した部分
（すなわち電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。通電方法をより詳しく説明するために、図９
に、フォ−ミング用電源１１１０から印加する適宜の電
圧波形の一例を示す。微粒子膜で作られた導電性薄膜を
フォ−ミングする場合には、パルス状の電圧が好まし
く、本実施形態の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
タ−するためのモニタ−パルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。実施形態においては、たとえば１０
のマイナス５乗［ｔｏｒｒ］程度の真空雰囲気下におい
て、たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔
Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスご
とに０.１［Ｖ］ずつ昇圧した。そして、三角波を５パ
ルス印加するたびに１回の割りで、モニタ−パルスＰｍ
を挿入した。フォ−ミング処理に悪影響を及ぼすことが
ないように、モニタ−パルスの電圧Ｖｐｍは０.１
［Ｖ］に設定した。そして、素子電極１１０２と１１０
３の間の電気抵抗が１×１０の６乗［オ−ム］になった
段階、すなわちモニタ−パルス印加時に電流計１１１１
で計測される電流が１×１０のマイナス７乗［Ａ］以下
になった段階で、フォ−ミング処理にかかわる通電を終
了した。 【００７７】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。 【００７８】（４）次に、図８の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。通電活性化処理とは、前記
通電フォ−ミング処理により形成された電子放出部１１
０５に適宜の条件で通電を行って、その近傍に炭素もし
くは炭素化合物を堆積せしめる処理のことである。（図
においては、炭素もしくは炭素化合物よりなる堆積物を
部材１１１３として模式的に示した。）なお、通電活性
化処理を行うことにより、行う前と比較して、同じ印加
電圧における放出電流を典型的には１００倍以上に増加
させることができる。 【００７９】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カ−ボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストロ−ム］以下、より好ましくは３００［オ
ングストロ−ム］以下である。通電方法をより詳しく説
明するために、図１０の（ａ）に、活性化用電源１１１
２から印加する適宜の電圧波形の一例を示す。本実施形
態においては、一定電圧の矩形波を定期的に印加して通
電活性化処理を行ったが、具体的には，矩形波の電圧Ｖ
ａｃは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パル
ス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電
条件は、本実施形態の表面伝導型放出素子に関する好ま
しい条件であり、表面伝導型放出素子の設計を変更した
場合には、それに応じて条件を適宜変更するのが望まし
い。 【００８０】図８の（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノ−ド電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノ−ド電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニタ−し、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１０（ｂ）に示すが、活性化電源
１１１２からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ｉｅは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ｉｅが
ほぼ飽和した時点で活性化用電源１１１２からの電圧印
加を停止し、通電活性化処理を終了する。 【００８１】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。 【００８２】以上のようにして、図８（ｅ）に示す平面
型の表面伝導型放出素子を製造した。 【００８３】（iii）垂直型の表面伝導型放出素子 次に、電子放出部もしくはその周辺を微粒子膜から形成
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直型の表面伝導型放出素子の構成について説
明する。 【００８４】図１１は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォ−ミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方（１２０２）が段差形成部材１２０６上に設
けられており、導電性薄膜１２０４が段差形成部材１２
０６の側面を被覆している点にある。したがって、前記
図７の平面型における素子電極間隔Ｌは、垂直型におい
ては段差形成部材１２０６の段差高Ｌｓとして設定され
る。なお、基板１２０１、素子電極１２０２および１２
０３、微粒子膜を用いた導電性薄膜１２０４、について
は、前記平面型の説明中に列挙した材料を同様に用いる
ことが可能である。また、段差形成部材１２０６には、
たとえばＳｉＯ2のような電気的に絶縁性の材料を用い
る。 【００８５】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１２の（ａ）〜（ｆ）は、製造工
程を説明するための断面図で、各部材の表記は前記図１
１と同一である。 【００８６】（１）まず、図１２（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。 【００８７】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。 【００８８】（３）次に、同図（ｃ）に示すように、絶
縁層の上に素子電極１２０２を形成する。 【００８９】（４）次に、同図（ｄ）に示すように、絶
縁層の一部を、たとえばエッチング法を用いて除去し、
素子電極１２０３を露出させる。 【００９０】（５）次に、同図（ｅ）に示すように、微
粒子膜を用いた導電性薄膜１２０４を形成する。形成す
るには、前記平面型の場合と同じく、たとえば塗布法な
どの成膜技術を用いればよい。 【００９１】（６）次に、前記平面型の場合と同じく、
通電フォ−ミング処理を行い、電子放出部を形成する。
（図８（ｃ）を用いて説明した平面型の通電フォ−ミン
グ処理と同様の処理を行えばよい。） （７）次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。（図８（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。） 以上のようにして、図１２（ｆ）に示す垂直型の表面伝
導型放出素子を製造した。 【００９２】（iv）表示装置に用いた表面伝導型放出素
子の特性 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に表示装置に用いた素子
の特性について述べる。 【００９３】図１３に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメ−タ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。 【００９４】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。 【００９５】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。すな
わち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを
持った非線形素子である。 【００９６】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。 【００９７】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。 【００９８】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。 【００９９】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。 【０１００】（v）多数素子を単純マトリクス配線した
マルチ電子ビ−ム源の構造 次に、上述の表面伝導型放出素子を基板上に配列して単
純マトリクス配線したマルチ電子ビ−ム源の構造につい
て述べる。 【０１０１】図２に示すのは、図１の表示パネルに用い
たマルチ電子ビ−ム源の平面図である。基板上には、図
７で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。 【０１０２】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォ−ミング処理と通電
活性化処理を行うことにより製造した。 【０１０３】（３）駆動回路構成およびその駆動方法 図１４は、ＮＴＳＣ方式のテレビ信号に基づいてテレビ
ジョン表示を行う為の駆動回路の概略構成をプロック図
で示したものである。同図中、表示パネル１７０１は前
述した表示パネルに相当するもので、前述した様に製造
され、動作する。また、走査回路１７０２は表示ライン
をあらかじめ指定された順に従って走査し、制御回路１
７０３は走査回路へ入力する信号等を生成する。シフト
レジスタ１７０４は１ライン毎のデータをシフトし、フ
レームメモリａ１７１０及びフレームメモリｂ１７１１
は、シフトレジスタ１７０４からのデータをライン毎に
１画面分記憶し、あらかじめ指定された走査順にしたが
って、対応する１ライン分のデータを変調信号発生器１
７０７に入力する。 【０１０４】フレームメモリａ１７１０及びフレームメ
モリｂ１７１１は同様の機能を有し、片方がシフトレジ
スタ１７０４からデータ入力している間（入力モー
ド）、もう片方は変調信号発生器１７０７へデータを出
力する（出力モード）。 【０１０５】また、入力モード及び出力モードは、単純
なスイッチ回路１７２０で切り替え、１画面のデータが
終了したときに、制御回路１７０３から出される信号Ｔ
ｓｗにもとずいて行われる。同期信号分離回路１７０６
はＮＴＳＣ信号から同期信号を分離する。 【０１０６】以下、図１４の装置各部の機能を詳しく説
明する。 【０１０７】まず表示パネル１７０１は、端子Ｄx1ない
しＤxmおよび端子Ｄy1ないしＤyn、および高圧端子Ｈｖ
を介して外部の電気回路と接続されている。このうち、
端子Ｄx1ないしＤxmには、表示パネル１７０１内に設け
られているマルチ電子ビーム源、すなわちｍ行ｎ列の行
列状にマトリクス配線された冷陰極素子を１行（ｎ素
子）ずつあらかじめ指定された順にしたがって順次駆動
してゆく為の走査信号が印加される。一方、端子Ｄy1な
いしＤynには、前記走査信号により選択された１行分の
ｎ個の各素子の出力電子ビームを制御する為の変調信号
が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖ
ａより、たとえば５［ｋＶ］の直流電圧が供給される
が、これはマルチ電子ビーム源より出力される電子ビー
ムに蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。 【０１０８】次に、走査回路１７０２について説明す
る。同回路は、内部にｍ個のスイッチング素子（図中、
Ｓ1ないしＳmで模式的に示されている）を備えるもの
で、各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１７０１の端子Ｄx1ないしＤxmと電
気的に接続するものである。Ｓ1ないしＳmの各スイッチ
ング素子は、制御回路１７０３が出力する制御信号Ｔsc
anに基づいて動作するものだが、実際にはたとえばＦＥ
Ｔのようなスイッチング素子を組合わせる事により容易
に構成することが可能である。なお、前記直流電圧源Ｖ
ｘは、図１３に例示した電子放出素子の特性に基づき走
査されていない素子に印加される駆動電圧が電子放出し
きい値電圧Ｖｔｈ電圧以下となるよう、一定電圧を出力
するよう設定されている。 【０１０９】また、スイッチ回路１７２０は、内部にｎ
個のスイッチング素子をもち、フレームメモリａ１７１
０かフレームメモリｂ１７１１をｎ個同時にどちらかが
入力モード、他方が出力モードになるように切り替え
る。 【０１１０】また、制御回路１７０３は、外部より入力
する画像信号に基づいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。次に説
明する同期信号分離回路１７０６より送られる同期信号
Ｔsyncに基づいて、各部に対してＴscanおよびＴsftお
よびＴmryoおよびＴmryiおよびＴｓｗの各制御信号を発
生する。 【０１１１】また、制御回路１７０３は、あらかじめ指
定した順序で走査が行われるように、走査回路１７０２
およびフレームメモリａ１７１０およびフレームメモリ
ｂ１７１１を制する。同期信号分離回路１７０６は、外
部から入力されるＮＴＳＣ方式のテレビ信号から、同期
信号成分と輝度信号成分とを分離する為の回路で、良く
知られているように周波数分離（フィルタ）回路を用い
れば容易に構成できるものである。同期信号分離回路１
７０６により分離された同期信号は、良く知られるよう
に垂直同期信号と水平同期信号より成るが、ここでは説
明の便宜上、Ｔsync信号として図示した。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と表すが、同信号はシフトレジスタ１７０４
に入力される。 【０１１２】さらに、シフトレジスタ１７０４は、時系
列的にシリアルに入力される前記ＤＡＴＡ信号を、画像
の１ライン毎にシリアル／パラレル変換するためのもの
で、前記制御回路１７０３より送られる制御信号Ｔsft
に基づいて動作する。すなわち、制御信号Ｔsftは、シ
フトレジスタ１７０４のシフトクロックであると言い換
えることもできる。シリアル／パラレル変換された画像
１ライン分（電子放出素子ｎ素子分の駆動データに相当
する）のデータは、Ｉd1ないしＩdnのｎ個の信号として
前記シフトレジスタ１７０４より出力される。 【０１１３】フレームメモリａ１７１０およびフレーム
メモリｂ１７１１は、画像１画面分のデータを必要時間
の間だけ記憶する為の記憶装置であり、制御回路１７０
３より送られる制御信号Tmryiにしたがって適宜Ｉd1な
いしＩdnの内容を各ライン毎に記憶する。記憶された内
容は、制御回路１７０３にあらかじめセットしてあるラ
イン順に制御信号Ｔmryoによって読み出され、Ｉ'd1な
いしＩ'dnとして出力され、変調信号発生器１７０７に
入力される。 TmryiとTmryoは、制御信号Ｔｓｗによっ
て不図示のスイッチにより対応するモードのフレームメ
モリに切り替えられる。 【０１１４】変調信号発生器１７０７は、前記画像デー
タＩ'd1ないしＩ'dnの各々に応じて、電子放出素子１０
１５の各々を適切に駆動変調する為の信号源で、その出
力信号は、端子Ｄy1ないしＤynを通じて表示パネル１７
０１内の電子放出素子１０１５に印加される。 【０１１５】図１３を用いて説明したように、本発明に
関わる表面伝導型放出素子は放出電流Ｉｅに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Ｖｔｈ（後述する実施形態の表面伝導型放出
素子では８［Ｖ］）があり、閾値Ｖｔｈ以上の電圧を印
加された時のみ電子放出が生じる。また、電子放出閾値
Ｖｔｈ以上の電圧に対しては、図１３のグラフのように
電圧の変化に応じて放出電流Ｉｅも変化する。このこと
から、本素子にパルス状の電圧を印加する場合、たとえ
ば電子放出閾値Ｖｔｈ以下の電圧を印加しても電子放出
は生じないが、電子放出閾値Ｖｔｈ以上の電圧を印加す
る場合には表面伝導型放出素子から電子ビームが出力さ
れる。その際、パルスの波高値Ｖｍを変化させることに
より出力電子ビームの強度を制御することが可能であ
る。 【０１１６】また、パルスの幅Ｐｗを変化させることに
より出力される電子ビームの電荷の総量を制御すること
が可能である。従って、入力信号に応じて、電子放出素
子を変調する方式としては、電圧変調方式、パルス幅変
調方式等が採用できる。電圧変調方式を実施するに際し
ては、変調信号発生器１７０７として、一定長さの電圧
パルスを発生し、入力されるデータに応じて適宜パルス
の波高値を変調するような電圧変調方式の回路を用いる
ことができる。また、パルス幅変調方式を実施するに際
しては、変調信号発生器１７０７として、一定の波高値
の電圧パルスを発生し、入力されるデータに応じて適宜
電圧パルスの幅を変調するようなパルス幅変調方式の回
路を用いることができる。 【０１１７】シフトレジスタ１７０４やフレームメモリ
ａ１７１０およびフレームメモリｂ１７１１は、デジタ
ル信号式のものでもアナログ信号式のものでも採用でき
る。すなわち、画像信号のシリアル／パラレル変換や記
憶が所定の速度で行われればよいからである。 【０１１８】デジタル信号式を用いる場合には、同期信
号分離回路１７０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路１７０
６の出力部にＡ／Ｄ変換器を設ければよい。これに関連
してフレームメモリａ１７１０およびフレームメモリｂ
１７１の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器に用いられる回路が若干異なったも
のとなる。すなわち、デジタル信号を用いた電圧変調方
式の場合、変調信号発生器１７０７には、例えばＤ／Ａ
変換回路を用い、必要に応じて増幅回路などを付加す
る。パルス幅変調方式の場合、変調信号発生器１７０７
には、例えば高速の発振器および発振器の出力する波数
を計数する計数器（カウンタ）および計数器の出力値と
前記メモリの出力値を比較する比較器（コンパレータ）
を組み合せた回路を用いる。必要に応じて、比較器の出
力するパルス幅変調された変調信号を電子放出素子の駆
動電圧にまで電圧増幅するための増幅器を付加すること
もできる。 【０１１９】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１７０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。 【０１２０】このような構成をとりうる本発明の適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄx1乃至Ｄxm、Ｄy1乃至Ｄynを介して電圧を印加
することにより、電子放出が生じる。高圧端子Ｈｖを介
してメタルバック１０１９あるいは透明電極（不図示）
に高圧を印加し、電子ビームを加速する。加速された電
子は、蛍光膜１０１８に衝突し、発光が生じて画像が形
成される。 【０１２１】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはＮＴＳＣ方式を挙げたが、入力信号はこれに限るも
のではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、これらよ
り多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじ
めとする高品位ＴＶ）方式をも採用でき、さらにデジタ
ルコンピュータ用のノンインターレース方式のモニタ信
号であっても適用できる。 【０１２２】 【実施例】以下に、本発明による実施例について、図面
を参照しつつ詳述する。以下に述べる各実施例において
は、マルチ電子ビーム源として、前述した、電極間の導
電性微粒子膜に電子放出部を有するタイプのＮ×Ｍ個
（Ｎ＝１５３６、Ｍ＝５１２）の表面伝導型放出素子
を、Ｍ本の行方向配線とＮ本の列方向配線とによりマト
リクス配線（図１および図２を参照）したマルチ電子ビ
ーム源を用いた。また画像形成装置の製法および画像の
具体的な表示方法は、前述した通りであり、ここでは走
査順についてのみ述べる。 【０１２３】（実施例１）説明の便宜上、図１５に示す
とおり、走査ラインを２１本（Ｍ＝２１）、スペーサを
３つ有する表示装置を用いる。それぞれの走査ラインを
上からＤｘ１〜Ｄｘ２１、スペーサを上からＳｐ１〜Ｓ
ｐ３と呼ぶことにする。図１５ではＤｘ４上にＳｐ１，
Ｄｘ１１上にＳｐ２，Ｄｘ１８上にＳｐ３がそれぞれ立
つことになる。 【０１２４】この装置において画像を表示する場合に
は、走査周波数（本実施例においては６０Ｈｚとする）
に対応した１フレーム時間内（１／６０秒）に、Ｄｘ１
〜Ｄｘ２１までをそれぞれ１度ずつ駆動して表示するも
のとする。以下に本実施例におけるその駆動の順序につ
いて説明する。 【０１２５】まず画像表示領域をスペーサの数である３
つの大領域に分ける。それぞれの領域はスペーサを中心
に配置しており、Ｄｘ１〜Ｄｘ７を大領域１、Ｄｘ８〜
Ｄｘ１４を大領域２、Ｄｘ１５〜Ｄｘ２１を大領域３と
する。 【０１２６】そして各領域順に、領域内で若い番号順に
走査していく。つまり大領域１の最初のラインを駆動
し、次に大領域２の最初のライン、次に大領域３の最初
のライン、次に大領域１の２番目のラインという順に駆
動していく。 【０１２７】本実施例では、（１／６０）／２１秒毎に
Ｄｘ１、８、１５、２、９、１６．．．．．７、１４、
２１と走査し、１／６０秒後に１フレーム終了し、Ｄｘ
１に戻って順次走査する（図１５参照）。 【０１２８】より具体的には、図１４を参照しつつ、画
像データ（ＤＡＴＡ）はシフトレジスタ１７０４に入力
され、ＴSFT信号によって画像の１ライン毎にシリアル
／パラレル変換され、最初の入力モードにあるフレーム
メモリａ１７１０に送られ、Ｔmryi信号にしたがって１
ライン分のデータを貯える。これを次々繰り返しフレー
ムメモリａ１７１０は１／６０秒間で、最初の１画像分
のデータをライン毎に貯える。この間出力モードにある
フレームメモリｂ１７１１にはまだデータがないため、
画像は表示されない。 【０１２９】次に、Ｔｓｗ信号によりスイッチ回路１７
２０は、フレームメモリａ１７１０を出力モードに、フ
レームメモリｂ１７１１を入力モードに切り替える。次
に、出力モードにあるフレームメモリａ１７１０は、Ｔ
mryo信号にしたがって、あらかじめセットされている最
初の駆動ラインである１ライン目のデータを変調信号発
生器１７０７におくり，同時に走査回路１７０２はＴsc
anにもとずいて、１ライン目を選択する。このような操
作を、Ｄｘ１、８、１５．．．．．と行い、所望のライ
ンを次々に表示させ、１／６０秒間で１画像を描画す
る。この間入力モードにあるフレームメモリｂ１７１１
は、前述したようにして次の１画像分のデータを貯え
る。 【０１３０】次に、Ｔｓｗ信号によりスイッチ回路１７
２０は、フレームメモリｂ１７１１を出力モードに、フ
レームメモリａ１７１０を入力モードに切り替え、同様
にして２画像目を表示する。これを繰り返し、画像を表
示する。 【０１３１】この走査順によれば、スペーサ近傍を連続
して駆動することがなくなり、Ｄｘ１〜Ｄｘ２１と順序
良く駆動したときに比べ、スペーサの帯電緩和時間を大
幅に稼ぐことができる。 【０１３２】つまり、上記大領域１内の駆動が上記Ｓｐ
１の帯電に関与すると考えれば、帯電緩和時間は３倍の
マージンが取れることになる。ここで帯電緩和時間と
は、電子軌道に影響を及ぼさないレベルにまでスペーサ
の帯電量がなくなるまでの時間をいう。 【０１３３】本実施例は便宜上２１ライン３スペーサか
らなるパネルで説明したが、パネルが大型化し、走査
線、スペーサ数が増えたとしてもこの駆動方法で帯電緩
和時間を大きくとることができ、上記Ｎ×Ｍ個（Ｎ＝１
５３６、Ｍ＝５１２）、スペーサを８個立てた構造に対
しても、８領域に分けて（５１２／８＝）６４ラインを
大領域群として、本発明による駆動法を適用したとこ
ろ、従来の駆動法と同様の画像を得ることができ、また
従来よりも放出電子量を多くしても、ビーム曲がり、放
電のない高輝度で良好な画像形成装置を得ることができ
た。 【０１３４】なお、上記各領域内には、必ずしも全走査
線を各領域に含めることはなく、スペーサ帯電に影響の
ある走査線が入っていればよい。その場合、領域に含ま
れなかった走査線はいつ走査してもよい。（たとえば最
初にまとめて走査し、次に各領域の走査に移る。） 我々は、スペーサから数ラインはなれた素子が、スペー
サ帯電にほとんど影響ないことを実験的に確かめてお
り、本発明は、更に走査ラインが増えても、また走査ラ
イン数がスペーサ枚数の倍数でなくても、有効なのは明
らかである。 【０１３５】（実施例２）実施例１と同様な２１ライン
３スペーサのパネルを用いて本発明の第２実施例につい
て走査の順番についてのみ説明する（図１６参照）。他
の走査等は、実施例１と同様である。 【０１３６】画像領域を３つに分け、各領域順に駆動し
ていくのは実施例１と同様だが、第２実施例では領域内
の駆動順序が実施例１と異なる。大領域１を例にとり、
以下に領域内での駆動の順序について説明する。 【０１３７】本実施例の駆動法は、大領域の中を更に、
スペーサ近傍で特にスペーサ帯電に影響が大きいＤｘ３
〜Ｄｘ５（小領域１）と、影響が小さいＤｘ１、Ｄｘ
２、Ｄｘ６、Ｄｘ７（小領域２）の二つのグループに分
け、スペーサ帯電に影響が大きい小領域１のグループの
ラインが連続しないように選択していく方法である。つ
まり大領域１内では、Ｄｘ３（小領域１）、Ｄｘ１（小
領域２）、Ｄｘ４（小領域１）、Ｄｘ２（小領域２）、
Ｄｘ５（小領域１）、Ｄｘ６（小領域２） Ｄｘ７（小領域２）と選択し、Ｄｘ３（小領域１）に戻
る。 【０１３８】全体としては図１６に示すように、Ｄｘ
３、１０、１７、１、８、１５．．．．．７、１４、２
１と走査し、１／６０秒後に１フレーム終了し、再びＤ
ｘ３に戻って繰り返す。この走査順によれば、スペーサ
近傍のスペーサ帯電に大きく影響するラインを駆動する
間隔が更に広がり、実施例１に比べ、スペーサの帯電緩
和時間を更に稼ぐことができる。 【０１３９】本実施例による駆動で、ビーム曲がり、放
電のない更に高輝度で良好な画像形成装置を得ることが
できた。 【０１４０】なお小領域の分け方や小領域内の選択順序
は上記の限りでなく、放出電子量、スペーサ帯電緩和時
間等より適宜決められる。 【０１４１】また、本実施例は、更に走査ラインが増え
ても、また走査ライン数がスペーサ枚数の倍数でなくて
も、有効なのは明らかである。 【０１４２】更に、本実施例では、スペーサを行方向に
配置した例を示して、走査の順序を明確にしたが、画面
上スペーサの水平方向幅を画面の水平ライン一杯に配置
するのか又は中心部分のみに配置するのかによっても領
域分割に考慮を払ってよいが、その他、フェースプレー
トとリアプレートの材質的な強度、真空度合い、画面の
インチサイズ等を考慮して決めることができる。また、
中心部分のみにスペーサが配置される場合、１ライン走
査期間内の中心部周辺のみの領域分割による走査も可能
である。一般には、水平ラインを順次走査して１画面を
表示するので、上記実施例で示した走査例が適切であ
る。 【０１４３】 【発明の効果】以上説明したとおり、本発明の画像形成
装置によって、放出電子量を多くした場合でも、スペー
サ帯電によるビーム軌道ずれや放電のない、高輝度で良
好な画像を表示することが可能となった。 【０１４４】特に、スペーサ帯電による電子線の偏向を
防止するように、スペーサ周辺の走査を大領域及び小領
域に分割して行うので、本画像形成装置を最大限の性能
で発揮させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態である画像形成装置の、表示
パネルの一部を切り欠いて示した斜視図である。 【図２】本発明による実施形態で用いたマルチ電子ビ−
ム源の基板の平面図である。 【図３】本発明による実施形態で用いたマルチ電子ビ−
ム源の基板の一部断面図である。 【図４】本発明による表示パネルのフェ−スプレ−トの
蛍光体配列を例示した平面図である。 【図５】本発明による蛍光体の他の構成例を説明する為
の図である。 【図６】本発明の実施形態である表示パネルのＡ−Ａ’
断面図である。 【図７】本発明による実施形態で用いた平面型の表面伝
導型放出素子の平面図（ａ）及び断面図（ｂ）である。 【図８】本発明による平面型の表面伝導型放出素子の製
造工程を示す断面図である。 【図９】本発明による通電フォ−ミング処理の際の印加
電圧波形である。 【図１０】本発明による通電活性化処理の際の印加電圧
波形（ａ）及び放出電流Ｉｅの変化（ｂ）図形である。 【図１１】本発明による実施形態で用いた垂直型の表面
伝導型放出素子の断面図である。 【図１２】本発明による垂直型の表面伝導型放出素子の
製造工程を示す断面図である。 【図１３】本発明による実施形態で用いた表面伝導型放
出素子の典型的な特性を示すグラフである。 【図１４】本発明の実施形態である画像形成装置の駆動
回路の概略構成を示すブロック図である。 【図１５】本発明による実施例１の駆動順を説明する図
である。 【図１６】本発明による実施例２の駆動順を説明する図
である。 【図１７】従来知られた表面伝導型放出素子の一例であ
る。 【図１８】従来知られたＦＥ型素子の一例である。 【図１９】従来知られたＭＩＭ型素子の一例である。 【図２０】画像形成装置の表示パネルの一部を切り欠い
て示した斜視図である。 【符号の説明】 １０１０ 黒色導電材 １０１１ 基板 １０１２ 電子放出素子 １０１３ Ｘ方向電極 １０１４ Ｙ方向電極 １０１５ リアプレート １０１６ 支持枠 １０１７ フェースプレート １０１８ 蛍光膜 １０１９ メタルバック １１０５ 電子放出部
パネルの一部を切り欠いて示した斜視図である。 【図２】本発明による実施形態で用いたマルチ電子ビ−
ム源の基板の平面図である。 【図３】本発明による実施形態で用いたマルチ電子ビ−
ム源の基板の一部断面図である。 【図４】本発明による表示パネルのフェ−スプレ−トの
蛍光体配列を例示した平面図である。 【図５】本発明による蛍光体の他の構成例を説明する為
の図である。 【図６】本発明の実施形態である表示パネルのＡ−Ａ’
断面図である。 【図７】本発明による実施形態で用いた平面型の表面伝
導型放出素子の平面図（ａ）及び断面図（ｂ）である。 【図８】本発明による平面型の表面伝導型放出素子の製
造工程を示す断面図である。 【図９】本発明による通電フォ−ミング処理の際の印加
電圧波形である。 【図１０】本発明による通電活性化処理の際の印加電圧
波形（ａ）及び放出電流Ｉｅの変化（ｂ）図形である。 【図１１】本発明による実施形態で用いた垂直型の表面
伝導型放出素子の断面図である。 【図１２】本発明による垂直型の表面伝導型放出素子の
製造工程を示す断面図である。 【図１３】本発明による実施形態で用いた表面伝導型放
出素子の典型的な特性を示すグラフである。 【図１４】本発明の実施形態である画像形成装置の駆動
回路の概略構成を示すブロック図である。 【図１５】本発明による実施例１の駆動順を説明する図
である。 【図１６】本発明による実施例２の駆動順を説明する図
である。 【図１７】従来知られた表面伝導型放出素子の一例であ
る。 【図１８】従来知られたＦＥ型素子の一例である。 【図１９】従来知られたＭＩＭ型素子の一例である。 【図２０】画像形成装置の表示パネルの一部を切り欠い
て示した斜視図である。 【符号の説明】 １０１０ 黒色導電材 １０１１ 基板 １０１２ 電子放出素子 １０１３ Ｘ方向電極 １０１４ Ｙ方向電極 １０１５ リアプレート １０１６ 支持枠 １０１７ フェースプレート １０１８ 蛍光膜 １０１９ メタルバック １１０５ 電子放出部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
H04N 5/66 - 5/74
H01J 1/30
H01J 29/98
H01J 31/12
Claims (1)
- (57)【特許請求の範囲】 【請求請１】 複数の電子放出素子が配列された電子源
と、前記電子源より放出された電子ビームの照射により
発光する蛍光体と、前記電子源と前記蛍光体との間に配
置された複数のスペーサと、を有する画像形成装置の駆
動方法において、 前記スペーサ近傍領域の蛍光体に連続して電子ビームが
照射されないように、前記複数の電子放出素子を各スペ
ーサ近傍の電子放出素子群を１グループとする複数のグ
ループに分割し、１単位期間の間は選択した１つのグル
ープ内の任意の１つの走査ライン上の電子放出素子のみ
を駆動し、前記１単位期間ごとに選択するグループを順
次に切り替えることによって、前記複数の電子放出素子
の駆動順番をスキップさせることを特徴とする画像形成
装置の駆動方法。 【請求請２】 前記グループが選択される度に、前記走
査ラインの配置順にしたがって順次に前記グループ内の
電子放出素子を切り替えてゆくことを特徴とする請求項
１に記載の駆動方法。 【請求請３】 複数の電子放出素子が配列された電子源
と、前記電子源より放出された電子ビームの照射により
発光する蛍光体と、前記電子源と前記蛍光体との間に配
置された複数のスペーサと、を有する画像形成装置の駆
動方法において、 前記スペーサ近傍領域の蛍光体に連続して電子ビームが
照射されないように、前記複数の電子放出素子を各スペ
ーサ近傍の電子放出素子群を１グループとする複数のグ
ループに分割し、各グループ内の電子放出素子を複数の
サブグループに分割し、１単位期間の間は選択した１つ
のグループ内の任意の１つのサブグループ内の任意の１
つの走査ライン上の電子放出素子のみを駆動し、前記１
単位期間ごとに選択するグループを順次に切り替えると
共に、再度同じ前記グループが選択される度に前記グル
ープ内の前記サブグループを切り替えることによって、
前記複数の電子放出素子の駆動順番をスキップさせるこ
とを特徴とする画像形成装置の駆動方法。 【請求請４】 前記グループが選択される度に駆動する
前記サブグループを切り替えることとは、前記グループ
間においては、同じ位置に配置された前記サ ブグループ
が選択されることを特徴とする請求項３に記載の駆動方
法。 【請求請５】 前記各グループ内の電子放出素子を複数
のサブグループに分割するステップは、前記グループ内
の複数の電子放出素子を前記スペーサからの距離に応じ
て複数のサブグループに分割することを特徴とする請求
項３に記載の駆動方法。 【請求請６】 前記グループが選択される度に駆動する
前記サブグループを切り替えることとは、前記グループ
内の配置において前記スペーサからの距離が遠い前記サ
ブグループと近い前記サブグループが交互に駆動される
ように切り替えてゆくことを特徴とする請求項５に記載
の駆動方法。 【請求請７】 複数の電子放出素子が配列された電子源
と、前記電子源より放出された電子ビームの照射により
発光する蛍光体と、前記電子源と前記蛍光体との間に配
置された複数のスペーサと、を有する画像形成装置にお
いて、 前記スペーサ近傍領域の蛍光体に連続して電子ビームが
照射されないように、前記複数の電子放出素子を駆動す
る駆動手段を有し、 前記駆動手段は、前記複数の電子放出素子を各スペーサ
近傍の電子放出素子群を１グループとする複数のグルー
プに分割して１単位期間ごとにグループを順次に選択し
て、選択した１つのグループ内の任意の１つの走査ライ
ン上の電子放出素子のみを駆動するグループ選択手段を
有することを特徴とする画像形成装置。 【請求請８】 複数の電子放出素子が配列された電子源
と、前記電子源より放出された電子ビームの照射により
発光する蛍光体と、前記電子源と前記蛍光体との間に配
置された複数のスペーサと、を有する画像形成装置にお
いて、 前記スペーサ近傍領域の蛍光体に連続して電子ビームが
照射されないように、前記電子放出素子を駆動する駆動
手段を有し、 前記駆動手段は、前記複数の電子放出素子を各スペーサ
近傍の電子放出素子群を１グループとする複数のグルー
プに分割して１単位期間ごとにグループを順次に選択す
るグループ選択手段と、前記各グループ内の電子放出素
子を複数のサブグループに分割して、再度同じ前記グル
ープが選択される度に前記グループ内の任意の１つの前
記サブグループを切り替え、１単位期間の間は前記選択
手段によって選択されているグループ内の選択された１
つのサブグループ内の任意の１つ の走査ライン上の電子
放出素子のみを駆動するサブグループ駆動手段とを有す
ることを特徴とする画像形成装置。 【請求請９】 前記電子源は、配線にて結線された複数
の電子放出素子を有し、前記スペーサは、表面に半導電
性膜を有し、前記表面の半導電性膜は、前記配線と前記
蛍光体に対して電気的に接続されていることを特徴とす
る請求項７又は８に記載の画像形成装置。 【請求請１０】 前記電子源は、配線にて結線された複
数の電子放出素子を有し、前記スペーサは、長手方向が
前記配線と平行になるように前記配線と前記蛍光体との
間に配置された矩形形状のスペーサであり、前記スペー
サ表面の半導電性膜が前記配線と前記蛍光体に対して電
気的に接続されていることを特徴とする請求項９に記載
の画像形成装置。 【請求請１１】 前記電子源は、複数の行方向配線と複
数の列方向配線とでマトリクス配線された複数の電子放
出素子を有し、前記スペーサ表面の半導電性膜は、前記
行方向配線あるいは列方向配線と前記蛍光体に対して電
気的に接続されていることを特徴とする請求項９に記載
の画像形成装置。 【請求請１２】 前記電子源は、複数の行方向配線と複
数の列方向配線とでマトリクス配線された複数の電子放
出素子を有し、前記スペーサは、矩形形状のスペーサ
で、その長手方向と前記行方向配線あるいは列方向配線
とが平行になるように、前記行方向配線あるいは列方向
配線と前記蛍光体との間に配置されており、前記スペー
サ表面の半導電性膜は、前記行方向配線あるいは列方向
配線と前記蛍光体に対して電気的に接続されていること
を特徴とする請求項９に記載の画像形成装置。 【請求請１３】 前記電子放出素子は、冷陰極素子であ
ることを特徴とする請求項９乃至１２のいずれか１項に
記載の画像形成装置。 【請求請１４】 前記電子放出素子は、表面伝導型放出
素子であることを特徴とする請求項１３に記載の画像形
成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00371297A JP3337929B2 (ja) | 1997-01-13 | 1997-01-13 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00371297A JP3337929B2 (ja) | 1997-01-13 | 1997-01-13 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10198303A JPH10198303A (ja) | 1998-07-31 |
| JP3337929B2 true JP3337929B2 (ja) | 2002-10-28 |
Family
ID=11564949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00371297A Expired - Fee Related JP3337929B2 (ja) | 1997-01-13 | 1997-01-13 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337929B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4211323B2 (ja) * | 2002-02-27 | 2009-01-21 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
-
1997
- 1997-01-13 JP JP00371297A patent/JP3337929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10198303A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980080946A (ko) | 이미지 형성 장치 및 그 제조방법 | |
| JP3305252B2 (ja) | 画像形成装置 | |
| EP1271600B1 (en) | Image forming apparatus for forming image by electron irradiation | |
| JP3703287B2 (ja) | 画像形成装置 | |
| EP0867911B1 (en) | Image forming apparatus and method of manufacturing the same | |
| JP3466870B2 (ja) | 画像形成装置の製造方法 | |
| JP3302293B2 (ja) | 画像形成装置 | |
| JP4095195B2 (ja) | 電子線発生装置および画像形成装置 | |
| JP3337929B2 (ja) | 画像形成装置 | |
| JP2000251796A (ja) | 電子線装置、画像形成装置、および電子線装置の製造方法 | |
| JP3287713B2 (ja) | 画像形成装置 | |
| JP3619043B2 (ja) | 画像形成装置 | |
| JP3478706B2 (ja) | 電子線装置および画像形成装置 | |
| JP3524418B2 (ja) | 電子線発生装置および、該電子線発生装置を用いた画像形成装置 | |
| JP3466848B2 (ja) | 画像表示装置 | |
| JP2000251785A (ja) | 電子線装置、および画像形成装置 | |
| JP3466868B2 (ja) | 電子線発生装置及び画像形成装置 | |
| JP3119417B2 (ja) | 画像表示装置 | |
| JP3728099B2 (ja) | 帯電防止膜及び表示装置 | |
| JPH10284284A (ja) | 帯電防止膜及び表示装置 | |
| JPH11339696A (ja) | 画像形成装置 | |
| JP2000251789A (ja) | 画像形成装置 | |
| JP2000208032A (ja) | 電子線装置 | |
| JP2000250460A (ja) | 画像形成装置 | |
| JP2000250457A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |