JP2000250460A

JP2000250460A - 画像形成装置

Info

Publication number: JP2000250460A
Application number: JP5154999A
Authority: JP
Inventors: Yoshihisa Sano; 義久左納
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-26
Filing date: 1999-02-26
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】冷陰極電子源を用いた画像形成装置におい
て、該画像形成装置を構成するスペーサの帯電を小さく
抑え、放出される電子の軌道のずれを防止する。【解決手段】スペーサ最近傍の素子の駆動時間を分割
する。具体的には、スペーサの最近接の素子を、１フレ
ーム中に必要な駆動時間ｔ（１００μｓ）を３等分し、
１／１８０（ｓｅｃ）ずつタイミングをずらして順次駆
動した。なお、駆動時の素子からの放出電流は１素子当
たり最大１μＡである。その結果、スペーサ中央の帯電
電位の最大値ΔＶsatは５０Ｖであった。この場合、ス
ペーサ中央の帯電電位の最大値ΔＶsatは従来の駆動時
間を分割しない場合よりも小さい。３回に分割したほう
が、全く分割しない場合に比べてΔＶsatは２０Ｖ小さ
く抑えられ、発明の効果を確認する事ができた。実施例
では、駆動時間を３等分割したが、２、あるいは４以上
の分割でも効果はある。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、電子線を用いた表
示装置等の画像形成装置に関わり、前記画像形成装置の
平面型外囲器に加わる大気圧を平面型外囲器内部より支
持する為に外囲器内部にスペーサを備えた画像形成装置
に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型電子放出素子や、電界
放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金
属型放出素子（以下ＭＩＭ型と記す）、などが知られて
いる。

【０００３】表面伝導型電子放出素子としては、たとえ
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９
６５）や、後述する他の例が知られている。

【０００４】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎＯ２薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ２
Ｏ３／ＳｎＯ２薄膜によるもの［Ｍ．Ｈａｒｔｗｅ
ｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ
Ｔｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７
５）］や、カーボン薄膜によるもの［荒木久他：真
空、第２６巻、第１号、２２（１９８３）］等が報告さ
れている。

【０００５】図25は、Ｍ．Ｈａｒｔｗｅｌｌらによる素
子の平面図である。同図において、３００１は基板で、
３００４はスパッタで形成された金属酸化物よりなる導
電性薄膜である。導電性薄膜３００４は図示のようにＨ
字形の平面形状に形成されている。該導電性薄膜３００
４に後述の通電フォーミングと呼ばれる通電処理を施す
ことにより、電子放出部３００５が形成される。図中の
間隔Ｌは、０．５〜１［ｍｍ］、Ｗは、０．１［ｍｍ］
で設定されている。尚、図示の便宜から、電子放出部３
００５は導電性薄膜３００４の中央に矩形の形状で示し
たが、これは模式的なものであり、実際の電子放出部の
位置や形状を忠実に表現しているわけではない。

【０００６】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型電子放出素子においては、電
子放出を行なう前に導電性薄膜３００４に通電フォーミ
ングと呼ばれる通電処理を施すことにより電子放出部３
００５を形成するのが一般的であった。すなわち、通電
フォーミングとは、前記導電性薄膜３００４の両端に一
定の直流電圧、もしくは、例えば１Ｖ／分程度の非常に
ゆっくりとしたレートで昇圧する直流電圧を印加して通
電し、導電性薄膜３００４を局所的に破壊もしくは変形
もしくは変質せしめ、電気的に高抵抗な状態の電子放出
部３００５を形成することである。尚、局所的に破壊も
しくは変形もしくは変質した導電性薄膜３００４の一部
には、亀裂が発生する。前記通電フォーミング後に導電
性薄膜３００４に適宜の電圧を印加した場合には、前記
亀裂付近において電子放出が行なわれる。

【０００７】また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉ
ｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅ
ｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００８】図26は、Ｃ．Ａ．ＳｐｉｎｄｔらによるFE
型電子放出素子の断面図である。同図において、３０１
０は基板で、３０１１は導電材料よりなるエミッタ配
線、３０１２はエミッタコーン、３０１３は絶縁層、３
０１４はゲート電極である。本素子は、エミッタコーン
３０１２とゲート電極３０１４の間に適宜の電圧を印加
することにより、エミッタコーン３０１２の先端部より
電界放出を起こさせるものである。

【０００９】また、ＦＥ型の他の素子構成として、図２
６のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎｏｆｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。

【００１１】図27は、ＭＩＭ型の素子構成の典型的な例
の断面図である。図において、３０２０は基板で、３０
２１は金属よりなる下電極、３０２２は厚さ１００オン
グストローム程度の薄い絶縁層、３０２３は厚さ８０〜
３００オングストローム程度の金属よりなる上電極であ
る。ＭＩＭ型においては、上電極３０２３と下電極３０
２１の間に適宜の電圧を印加することにより、上電極３
０２３の表面より電子放出を起こさせるものである。

【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。

【００１３】このため、冷陰極素子を応用するための研
究が盛んに行なわれてきている。

【００１４】たとえば、表面伝導型電子放出素子は、冷
陰極素子のなかでも特に構造が単純で製造も容易である
ことから、大面積にわたり多数の素子を形成できる利点
がある。そこで、たとえば本出願人による特開昭６４−
３１３３２号公報において開示されるように、多数の素
子を配列して駆動するための方法が研究されている。

【００１５】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像形成装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。

【００１６】特に、画像形成装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特
開平２−２５７５５１号公報や特開平４−２８１３７号
公報において開示されているように、表面伝導型電子放
出素子と電子ビームの照射により発光する蛍光体とを組
み合わせて用いた画像形成装置が研究されている。表面
伝導型電子放出素子と蛍光体とを組み合わせて用いた画
像形成装置は、従来の他の方式の画像形成装置よりも優
れた特性が期待されている。たとえば、近年普及してき
た液晶表示装置と比較しても、自発光型であるためバッ
クライトを必要としない点や、視野角が広い点が優れて
いると言える。

【００１７】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４，９０４，８９
５に開示されている。また、ＦＥ型を画像形成装置に応
用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報
告された平板型表示装置が知られている。［Ｒ．Ｍｅｙ
ｅｒ：“ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎ
Ｍｉｃｒｏ−ｔｉｐｓＤｉｓｐｌａｙａｔＬＥ
ＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４ｔｈｌｎ
ｔ．ＶａｃｕｕｍＭｉｃｒｏ−ｅｌｅｃｔｒｏｎｉｃ
ｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１
９９１）］また、ＭＩＭ型を多数個並べて画像形成装置
に応用した例は、たとえば本出願人による特開平３−５
５７３８号公報に開示されている。

【００１８】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。

【００１９】図２８は平面型の画像形成装置をなす表示
パネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。図中、３１
１５はリアプレート、３１１６は側壁、３１１７はフェ
ースプレートであり、リアプレート３１１５、側壁３１
１６およびフェースプレート３１１７により、表示パネ
ルの内部を真空に維持するための外囲器（気密容器）を
形成している。

【００２０】リアプレート３１１５には基板３１１１が
固定されているが、この基板３１１１上には冷陰極素子
３１１２が、ｎ×ｍ個形成されている。（ｎ，ｍは２以
上の正の整数であり、目的とする表示画素数に応じて適
宜設定される。）また、前記ｎ×ｍ個の冷陰極素子３１
１２は、図２８に示すとおり、ｍ本の行方向配線３１１
３とｎ本の列方向配線３１１４により配線されている。
これら基板３１１１、冷陰極素子３１１２、行方向配線
３１１３および列方向配線３１１４によって構成される
部分をマルチ電子ビーム源と呼ぶ。また、行方向配線３
１１３と列方向配線３１１４の少なくとも交差する部分
には、両配線間に絶縁層（不図示）が形成されており、
電気的な絶縁が保たれている。

【００２１】フェースプレート３１１７の下面には、蛍
光体からなる蛍光膜３１１８が形成されており、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体（不図
示）が塗り分けられている。また、蛍光膜３１１８をな
す上記各色蛍光体の間には黒色体（不図示）が設けてあ
り、さらに蛍光膜３１１８のリアプレート３１１５側の
面には、Ａｌ等からなるメタルバック３１１９が形成さ
れている。

【００２２】Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙｎおよ
びＨｖは、当該表示パネルと不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方向配
線３１１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源の
列方向配線３１１４と、Ｈｖはメタルバック３１１９と
各々電気的に接続している。

【００２３】また、上記気密容器の内部は１０のマイナ
ス６乗Ｔｏｒｒ程度の真空に保持されており、画像形成
装置の表示面積が大きくなるにしたがい、気密容器内部
と外部の気圧差によるリアプレート３１１５およびフェ
ースプレート３１１７の変形あるいは破壊を防止する手
段が必要となる。リアプレート３１１５およびフェース
プレート３１１６を厚くすることによる方法は、画像形
成装置の重量を増加させるのみならず、斜め方向から見
たときに画像のゆがみや視差を生ずる。これに対し、図
28においては、比較的薄いガラス板からなり大気圧を支
えるための構造支持体（スペーサあるいはリブと呼ばれ
る）３１２０が設けられている。このようにして、マル
チビーム電子源が形成された基板３１１１と蛍光膜３１
１８が形成されたフェースプレート３１１６間は通常サ
ブミリないし数ミリに保たれ、前述したように気密容器
内部は高真空に保持されている。

【００２４】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子３１１２に電圧を印加する
と、各冷陰極素子３１１２から電子が放出される。それ
と同時にメタルバック３１１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート３１１７の
内面に衝突させる。これにより、蛍光膜３１１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。

【００２５】しかし、以上で述べた画像形成装置におい
ては、以下のような問題が生じる。

【００２６】外囲器内スペーサを配置した場合、（１）
高電圧で素子からの電子を加速しようとすると放電が起
きてしまう。（２）前記ターゲット面上での電子線の照
射位置が設計値からずれてしまう（以下ビームずれと呼
ぶ）問題が生じてしまう。特に第２の問題は、画像形成
装置において、蛍光体面上での発光形状、発光位置のず
れを意味し、画像表示の品位を著しく損なう。特に、カ
ラー画像用のＲ，Ｇ，Ｂ各色蛍光体を備える画像形成部
材を用いた場合には、電子線の照射位置ずれとあわせ
て、輝度低下や色ずれの発生もみられる場合がある。ま
た本現象は、特に、電子源と画像形成部材に配置される
スペーサの表面で顕著である。これは、放出された電子
線によって発生した、外囲器内の荷電粒子がスペーサ表
面に飛来したり、電子線がスペーサ表面に当たることに
よる２次電子の放出により、スペーサ表面が帯電し、ス
ペーサ近傍の電場が乱されることによって、電子源の軌
道が設計値よりずれるためだとおもわれる。

【００２７】このような課題を解決するための技術とし
ては、スペーサに導電性を持たせて電荷を除去しようと
する試みがある。

【００２８】例えば、特開昭５７−１１８３５５号公報
では、熱電子線を用いた画像形成装置において熱陰極の
位置に孔部が設けられた板状のスペーサの表面に酸化ス
ズ被膜を設けることで孔部の壁面に付着した電子を除去
することが記載されている。そして、スペーサの電気伝
導性はスペーサを挟む電極間に１０Ｖを印加したときに
流れる電流が１０μＡ〜０．００１μＡの範囲とするこ
とが記載されている。

【００２９】また、ＰＣＴ／ＵＳ９４／００６０２で
は、導電性があるスペーサでかつ二次電子放出係数が１
に近いものを用いて、極力電位変化を押さえようとする
ことが記載されている。ここでは導電性のあるスペーサ
として、シート抵抗が１０⁹〜１０¹⁴Ω／□、層厚が
０．０５〜２０μｍ、材質がクロム酸化物、銅酸化物、
炭素などの物が挙げられている。

【００３０】

【発明が解決しようとする課題】前述した特開昭５７−
１１８３５５号公報ではスペーサは孔部が設けられた板
状のものであり、スペーサを挟む電極間に電圧を印加し
たときに流れる電流（１０〜０．００１μＡ）でスペー
サの導電性を規定しているので、電流範囲はスペーサの
形状によって異なり、形状の異なるスペーサには適用で
きない。

【００３１】また、ＰＴＣ／ＵＳ９４／００６０２の方
法では、仮に帯電の主な原因が２次電子の放出であった
としても広いエネルギー範囲で２次電子放出係数がほぼ
１であるような材料、状態を用いることは不可能に近
い。従って、現実には少なくともスペーサ表面の一部に
は電位ずれが生じてしまう。また、スペーサの電気伝導
度を大きくすれば確かに帯電量は小さくなるが、消費電
力をなるべく押さえるという見地から、むやみに電気伝
導度を上げることはできない。

【００３２】そこで、本発明は、導電性を付与したスペ
ーサを用いた場合に、容量成分、帯電緩和の時定数など
を考慮し、駆動条件を制御することによって、電子線の
ターゲット面上での照射位置ずれを防止することを課題
としている。それにより、本発明は、特に、画像形成装
置の外囲器の間隙を維持するためのスペーサが設けられ
た場合について、消費電力を押さえつつも、ビームずれ
を防ぎ、輝度ずれ、カラーの場合は色ずれなどまでも防
止し、鮮明かつカラーの場合は色再現性の良い画像形成
装置を提供することを課題としている。

【００３３】

【課題を解決するための手段】上記の課題を解決するた
めの本発明は、複数の電子放出素子からなる電子源を有
する素子基板と、前記素子基板に対向配置され前記電子
源より放出された電子を加速する為の加速電極と、前記
複数の電子放出素子を駆動する為の走査配線と、前記電
子源と前記電極との間に配置されたスペーサとを有する
画像形成装置において、前記スペーサ近傍の各電子放出
素子において、任意の画素を表示するために１フレーム
内に必要な電子放出量について、１フレーム内で複数回
の分割駆動により電子放出指せ、１回当たりの駆動時間
を小さくする。

【００３４】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００３５】図１は、本発明の画像形成装置の基本的な
構成を示す断面図である。１１は基板、１５はリアプレ
ート、１６は側壁、１７はフェースプレートであって、
１５，１６，１７をあわせて外囲器が構成される。２０
はスペーサで、絶縁性部材２０ａの上部に高抵抗膜２０
ｂが成膜されている。１８は蛍光体で、１９は導電性の
部材（メタルバック）、１３は電極である。

【００３６】１１１は基板１１上に形成された電子源
で、電子源１１１より電子線１１２が放出され、蛍光体
１８上に像を形成する。この時、何らかの原因によりス
ペーサ表面に荷電粒子が飛来したり、あるいは表面から
飛び去るとスペーサ表面上の電位分布が初期の状態から
変化してしまい、ビームずれが起きる。

【００３７】さらに、スペーサ表面での帯電の動的特性
について、図２、図３を用いて説明する。５０：駆動時
間、５１：除電時間（駆動休止時間）、５２：帯電電
位、５３：駆動状態である。

【００３８】実際の画像形成装置を駆動する際には、電
子放出素子がオン状態のときにどのように帯電していく
か、またオフ状態でどのように除電していくかという、
帯電・除電の動的な特性について考慮することが非常に
大切である。

【００３９】一度の電子放出時の帯電は微少であって
も、次に電子放出されるまでに除電しきれていなけれ
ば、定常的に駆動し続けると大きな帯電量（図２）にな
ってしまう。

【００４０】また、電子放出素子がオフの時の除電が十
分であっても、素子駆動されている期間に発生する帯電
を即座に除電することはきわめて難しい。すなわち、ス
ペーサ表面では、毎回の駆動の終了直前にもっとも大き
な帯電が生じている（図３）。

【００４１】画像形成装置内のスペーサにおいては、帯
電が進行すると、図４（Ａ）、図４（Ｂ）のような平衡
状態を迎えることが確認されている。ここで、１フレー
ム画像表示するための時間をΔＴ＋Δｔ、一素子当たり
の駆動時間（電子放出時間）を５５：Δｔで駆動する場
合、該スペーサの表面の帯電電位をΔＶ、該スペーサの
帯電の時定数を５７：τｕ、休止時間５６：ΔＴ、該ス
ペーサが帯電した状態から帯電していない状態に緩和す
るまでの時定数をτｄ、αを画像形成装置内の電位を規
定する部材の配置、構成、材質により決まる定数、定常
駆動時における該スペーサ表面の帯電飽和電位をΔＶｓ
ａｔと定義したとき、 ΔＶｓａｔ≒α・［１−ｅｘｐ（−Δｔ／τｕ）］／
［１−ｅｘｐ（−Δｔ／τｕ）・ｅｘｐ（−Δｔ／τ
ｄ）］と表現することができる。

【００４２】本発明の駆動方法を示す。図５（Ａ）は従
来の駆動である。６０はスペーサ近傍の素子の放出電流
である。走査配線に順に駆動されていくが、素子の電子
放出量は電流量×パルス幅で決定される。図５（Ｂ）は
本発明の駆動方法である。６１は本発明の駆動を示しス
ペーサ近傍の素子の放出電流である。スペーサ近傍の素
子の駆動について、所望の電子放出量の放出量のうちパ
ルス幅を小さくし、そのかわり１フレーム内で駆動回数
を増やす。当然スペーサ近傍以外の走査配線のよりも駆
動回数は多くなる。単純な例として、パルス幅を１／２
にして、かわりに２回駆動し、必要な電子放出量を確保
する方法がある。

【００４３】従来の駆動方法では、図６（Ａ）に示すよ
うな帯電の進行を示す。６３は駆動ｏｎ／ｏｆｆの条件
を示す。６２は駆動時の帯電の大きさを示す。６５は本
発明の駆動のｏｎ／ｏｆｆであり、駆動時間が短い。６
４は帯電の大きさである。一方、本発明の方法では、駆
動のパルス幅が短いため、図６（Ｂ）のように帯電の最
大到達値を小さくする。

【００４４】上式より、τｄの異なる高抵抗膜２０ｂに
より、ΔＶｓａｔの受ける影響の大きさを図７に示す。

【００４５】Ｎ＝１、Ｎ＝２、Ｎ＝３はスペーサ近傍の
走査配線により１フレーム時間内で分割駆動される素子
の分割数である。例えば、Ｎ＝２の場合は、スペーサの
近傍の電子放出素子の駆動時間を２組に分割し、１フレ
ーム内で２回に分けて等間隔のタイミングで駆動した結
果である。

【００４６】図中、Ｎ＝２、Ｎ＝３のΔＶｓａｔの示す
とおり、分割数の多い方が、ΔＶｓａｔを小さくするこ
とができる。

【００４７】τｄが大きいとき、電子放出素子の駆動が
オフのときの除電が不十分な場合は、次第に帯電が蓄積
していくが、同じτｄでは、分割した方がトータルの帯
電量ΔＶｓａｔが小さくなることが分かる。

【００４８】また、電子放出素子がオフの時の除電が十
分のときも、ΔＶｓａｔは分割数が多いほど小さくでき
る。

【００４９】すなわち駆動中の帯電の最大到達値が小さ
く、ビームずれも小さくなる。

【００５０】次に、本発明を適用した画像形成装置の表
示パネルの構成と製造法について、具体的な例を示して
説明する。

【００５１】図８は、実施例に用いた表示パネルの斜視
図であり、内部構造を示すためにパネルの一部を切り欠
いて示している。

【００５２】図中、１０１５はリアプレート、１０１６
は側壁、１０１７はフェースプレートであり、１０１５
〜１０１７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。また、上記気密容器の内部は１
０のマイナス６乗［Ｔｏｒｒ］程度の真空に保持される
ので、大気圧や不意の衝撃などによる気密容器の破壊を
防止する目的で、耐大気圧構造体として、スペーサ１０
２０が設けられている。

【００５３】リアプレート１０１５には、基板１０１１
が固定されているが、該基板上には冷陰極素子１０１２
がｎ×ｍ個形成されている。（ｎ、ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、ｎ＝３０００、ｍ＝１０００以上
の数を設定することが望ましい。）前記ＮｘＭ個の冷陰
極素子は、ｍ本の行方向配線１０１３とｎ本の列方向配
線１０１４により単純マトリクス配線されている。前
記、１０１１〜１０１４によって構成される部分をマル
チ電子ビーム源と呼ぶ。

【００５４】本発明の画像形成装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型電子放出素
子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用い
ることができる。

【００５５】次に、冷陰極素子として表面伝導型電子放
出素子（後述）を基板上に配列して単純マトリクス配線
したマルチ電子ビーム源の構造について述べる。

【００５６】図９に示すのは、図８の表示パネルに用い
たマルチ電子ビーム源の平面図である。基板１０１１上
には、表面伝導型電子放出素子が配列され、これらの素
子は行方向配線１０１３と列方向配線１０１４により単
純マトリクス状に配線されている。行方向配線１０１３
と列方向配線１０１４の交差する部分には、電極間に絶
縁層（不図示）が形成されており、電気的な絶縁が保た
れている。

【００５７】図９のＢ−Ｂ′に沿った断面を、図１０に
示す。

【００５８】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線１０１３、列方向配線１
０１４、電極間絶縁層（不図示）、および表面伝導型電
子放出素子の素子電極と導電性薄膜を形成した後、行方
向配線１０１３および列方向配線１０１４を介して各素
子に給電して通電フォーミング処理（後述）と通電活性
化処理（後述）を行なうことにより製造した。

【００５９】本実施例においては、気密容器のリアプレ
ート１０１５にマルチ電子ビーム源の基板１０１１を固
定する構成としたが、マルチ電子ビーム源の基板１０１
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１０１
１自体を用いてもよい。

【００６０】また、フェースプレート１０１７の下面に
は、蛍光膜１０１８が形成されている。本実施例はカラ
ー表示装置であるため、蛍光膜１０１８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青の３原色の蛍光体が塗
り分けられている。各色の蛍光体は、たとえば図１１
（a）に示すようにストライプ状に塗り分けられ、蛍光
体のストライプの間には黒色の導電体１０１０が設けて
ある。黒色の導電体１０１０を設ける目的は、電子ビー
ムの照射位置に多少のずれがあっても表示色にずれが生
じないようにする事や、外光の反射を防止して表示コン
トラストの低下を防ぐ事、電子ビームによる蛍光膜のチ
ャージアップを防止する事などである。黒色の導電体１
０１０には、黒鉛を主成分として用いたが、上記の目的
に適するものであればこれ以外の材料を用いても良い。

【００６１】また、３原色の蛍光体の塗り分け方は前記
図１１（a）に示したストライプ状の配列に限られるも
のではなく、たとえば図１１（b）に示すようなデルタ
状配列や、それ以外の配列であってもよい。

【００６２】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１０１８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００６３】また、蛍光膜１０１８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１０１９
を設けてある。メタルバック１０１９を設けた目的は、
蛍光膜１０１８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１０１
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１０１８を励起し
た電子の導電路として作用させる事などである。メタル
バック１０１９は、蛍光膜１０１８をフェースプレート
基板１０１７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１０１８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１０１９は用いない。

【００６４】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１０１７と蛍光膜１０１８との間に、
たとえばＩＴＯを材料とする透明電極を設けてもよい。

【００６５】図１２は図８のＡ−Ａ′の断面模式図であ
り、各部の番号は図８に対応している。スペーサ１０２
０は絶縁性部材１の表面に帯電防止を目的とした高抵抗
膜１１を成膜し、かつフェースプレート１０１７の内側
（メタルバック１０１９等）および基板１０１１の表面
（行方向配線１０１３または列方向配線１０１４）に面
したスペーサの当接面３および接する側面部５に低抵抗
膜２１を成膜した部材からなるもので、上記目的を達成
するのに必要な数だけ、かつ必要な間隔をおいて配置さ
れ、フェースプレートの内側および基板１０１１の表面
に接合材１０４１により固定される。また、高抵抗膜
は、絶縁性部材１の表面のうち、少なくとも気密容器内
の真空中に露出している面に成膜されており、スペーサ
１０２０上の低抵抗膜２１および接合材１０４１を介し
て、フェースプレート１０１７の内側（メタルバック１
０１９等）および基板１０１１の表面（行方向配線１０
１３または列方向配線１０１４）に電気的に接続され
る。ここで説明される態様においては、スペーサ１０２
０の形状は薄板状とし、行方向配線１０１３に平行に配
置され、行方向配線１０１３に電気的に接続されてい
る。

【００６６】スペーサ１０２０としては、基板１０１１
上の行方向配線１０１３および列方向配線１０１４とフ
ェースプレート１０１７内面のメタルバック１０１９と
の間に印加される高電圧に耐えるだけの絶縁性を有し、
かつスペーサ１０２０の表面への帯電を防止する程度の
導電性を有する必要がある。

【００６７】スペーサ１０２０の絶縁性部材１として
は、例えば石英ガラス、Ｎａ等の不純物含有量を減少し
たガラス、ソーダライムガラス、アルミナ等のセラミッ
クス部材等が挙げられる。なお、絶縁性部材１はその熱
膨張率が気密容器および基板１０１１を成す部材と近い
ものが好ましい。

【００６８】スペーサ１０２０を構成する高抵抗膜１１
には、高電位側のフェースプレート１０１７（メタルバ
ック１０１９等）に印加される加速電圧Ｖａを帯電防止
膜である高抵抗膜２１の抵抗値Ｒｓで除した電流が流さ
れる。そこで、スペーサの抵抗値Ｒｓは帯電防止および
消費電力からその望ましい範囲に設定される。帯電防止
の観点から表面抵抗Ｒ／□は１０の１２乗Ω以下である
ことが好ましい。十分な帯電防止効果を得るためには１
０の１１乗Ω以下がさらに好ましい。表面抵抗の下限は
スペーサ形状とスペーサ間に印加される電圧により左右
されるが、１０の５乗Ω以上であることが好ましい。

【００６９】絶縁材料上に形成された帯電防止膜の厚み
ｔは１０ｎｍ〜１μｍの範囲が望ましい。材料の表面エ
ネルギーおよび基板との密着性や基板温度によっても異
なるが、一般的に１０ｎｍ以下の薄膜は島状に形成さ
れ、抵抗が不安定で再現性に乏しい。一方、膜厚ｔが１
μｍ以上では膜応力が大きくなって膜はがれの危険性が
高まり、かつ成膜時間が長くなるため生産性が悪い。従
って、膜厚は５０〜５００ｎｍであることが望ましい。
表面抵抗Ｒ／□はρ／ｔであり、以上に述べたＲ□とｔ
の好ましい範囲から、帯電防止膜の比抵抗ρは０．１
［Ωｃｍ］乃至１０の８乗［Ωｃｍ］が好ましい。さら
に表面抵抗と膜厚のより好ましい範囲を実現するために
は、ρは１０の２乗乃至１０の６乗Ωｃｍとするのが良
い。

【００７０】スペーサは上述したようにその中に形成し
た帯電防止膜を電流が流れることにより、あるいはディ
スプレイ全体が動作中に発熱することによりその温度が
上昇する。帯電防止膜の抵抗温度係数が大きな負の値で
あると温度が上昇した時に抵抗値が減少し、スペーサに
流れる電流が増加し、さらに温度上昇をもたらす。そし
て電流は電源の限界を越えるまで増加しつづける。この
ような電流の暴走が発生する抵抗温度係数の値は経験的
に負の値で絶対値が１％以上である。すなわち、帯電防
止膜の抵抗温度係数は−１％未満であることが望まし
い。

【００７１】帯電防止特性を有する高抵抗膜１１の材料
としては、例えば金属酸化物を用いることが出来る。金
属酸化物の中でも、クロム、ニッケル、銅の酸化物が好
ましい材料である。その理由はこれらの酸化物は二次電
子放出効率が比較的小さく、冷陰極素子１０１２から放
出された電子がスペーサ１０２０に当たった場合におい
ても帯電しにくいためと考えられる。金属酸化物以外に
も炭素は二次電子放出効率が小さく好ましい材料であ
る。特に非晶質カーボンは高抵抗であるため、スペーサ
抵抗を所望の値に制御しやすい。

【００７２】帯電防止特性を有する高抵抗膜１１の他の
材料として、アルミと遷移金属合金の窒化物は遷移金属
の組成を調整することにより、良伝導体から絶縁体まで
広い範囲に抵抗値を制御できるので好適な材料である。
さらには後述する表示装置の作製工程において抵抗値の
変化が少なく安定な材料である。かつ、その抵抗温度係
数が−１％未満であり、実用的に使いやすい材料であ
る。遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ等があげら
れる。

【００７３】合金窒化膜はスパッタ、窒素ガス雰囲気中
での反応性スパッタ、電子ビーム蒸着、イオンプレーテ
ィング、イオンアシスト蒸着法等の薄膜形成手段により
絶縁性部材上に形成される。金属酸化膜も同様の薄膜形
成法で作製することができるが、この場合窒素ガスに代
えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキ
シド塗布法でも金属酸化膜を形成できる。カーボン膜は
蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作
製され、特に非晶質カーボンを作製する場合には、成膜
中の雰囲気に水素が含まれるようにするか、成膜ガスに
炭化水素ガスを使用する。

【００７４】スペーサ１０２０を構成する低抵抗膜２１
は、高抵抗膜１１を高電位側のフェースプレート１０１
７（メタルバック１０１９等）および低電位側の基板１
０１１（配線１０１３，１０１４等）と電気的に接続す
る為に設けられたものであり、以下では、中間電極層
（中間層）という名称も用いる。中間電極層（中間層）
は以下に列挙する複数の機能を有することが出来る。

【００７５】高抵抗膜１１をフェースプレート１０１７
および基板１０１１と電気的に接続する。既に記載した
ように、高抵抗膜１１はスペーサ１０２０表面での帯電
を防止する目的で設けられたものであるが、高抵抗膜１
１をフェースプレート１０１７（メタルバック１０１９
等）および基板１０１１（配線１０１３，１０１４等）
と直接或いは当接材１０４１を介して接続した場合、接
続部界面に大きな接触抵抗が発生し、スペーサ表面に発
生した電荷を速やかに除去できなくなる可能性がある。
これを避ける為に、フェースプレート１０１７、基板１
０１１および当接材１０４１と接触するスペーサ１０２
０の当接面３或いは側面部５に低抵抗の中間層を設け
た。

【００７６】冷陰極素子１０１２より放出された電子
は、フェースプレート１０１７と基板１０１１の間に形
成された電位分布に従って電子軌道を成す。スペーサ１
０２０の近傍で電子軌道に乱れが生じないようにする為
には、高抵抗膜１１の電位分布を全域にわたって制御す
る必要がある。高抵抗膜１１をフェースプレート１０１
７（メタルバック１０１９等）および基板１０１１（配
線１０１３，１０１４等）と直接或いは当接材１０４１
を介して接続した場合、接続部界面の接触抵抗の為に、
接続状態のむらが発生し、高抵抗膜１１の電位分布が所
望の値からずれてしまう可能性がある。これを避ける為
に、スペーサ１０２０がフェースプレート１０１７およ
び基板１０１１と当接するスペーサ端部（当接面３或い
は側面部５）の全長域に低抵抗の中間層を設け、この中
間層部に所望の電位を印加することによって、高抵抗膜
１１全体の電位を制御可能とした。

【００７７】冷陰極素子１０１２より放出された電子
は、フェースプレート１０１７と基板１０１１の間に形
成された電位分布に従って電子軌道を成す。スペーサ近
傍の冷陰極素子から放出された電子に関しては、スペー
サを設置することに伴う制約（配線、素子位置の変更
等）が生じる場合がある。このような場合、歪みやむら
の無い画像を形成する為には、放出された電子の軌道を
制御してフェースプレート１０１７上の所望の位置に電
子を照射する必要がある。フェースプレート１０１７お
よび基板１０１１と当接する面の側面部５に低抵抗の中
間層を設けることにより、スペーサ１０２０近傍の電位
分布に所望の特性を持たせ、放出された電子の軌道を制
御することが出来る。

【００７８】低抵抗膜２１は、高抵抗膜１１に比べ十分
に低い抵抗値を有する材料を選択すればよく、Ｎｉ，Ｃ
ｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等
の金属、あるいは合金、およびＰｄ，Ａｇ，Ａｕ，Ｒｕ
Ｏ２，Ｐｄ−Ａｇ等の金属や金属酸化物とガラス等か
ら構成される印刷導体、あるいはＩｎ２Ｏ３ −Ｓｎ
Ｏ２等の透明導体およびポリシリコン等の半導体材料等
より適宜選択される。

【００７９】接合材１０４１はスペーサ１０２０が行方
向配線１０１３およびメタルバック１０１９と電気的に
接続するように、導電性をもたせる必要がある。すなわ
ち、導電性接着材や金属粒子や導電性フィラーを添加し
たフリットガラスが好適である。

【００８０】また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙ
ｎおよびＨｖは、当該表示パネルと不図示の気回路とを
電気的に接続するために設けた気密構造の電気接続用端
子である。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方
向配線１０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム
源の列方向配線１０１４と、Ｈｖはフェースプレートの
メタルバック１０１９と電気的に接続している。

【００８１】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１×１０マ
イナス５乗ないしは１×１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００８２】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子１０１２に電圧を印加する
と、各冷陰極素子１０１２から電子が放出される。それ
と同時にメタルバック１０１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート１０１７の
内面に衝突させる。これにより、蛍光膜１０１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。

【００８３】通常、冷陰極素子である本発明の表面伝導
型電子放出素子への１０１２への印加電圧は１２〜１６
［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１
２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メ
タルバック１０１９と冷陰極素子１０１２間の電圧０．
１［ｋＶ］から１０［ｋＶ］程度である。

【００８４】以上、本発明の実施例の表示パネルの基本
構成と製法、および画像形成装置の概要を説明した。

【００８５】次に、前記実施例の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像形成装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型電子放出素子やＦＥ型、あるい
はＭＩＭ型などの冷陰極素子を用いることができる。

【００８６】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型電子放出素子が特に好まし
い。すなわち、ＦＥ型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも大面積化や
製造コストの低減を達成するには不利な要因となる。そ
の点、表面伝導型電子放出素子は、比較的製造方法が単
純なため、大面積化や製造コストの低減が容易である。
また、発明者らは、表面伝導型電子放出素子の中でも、
電子放出部もしくはその周辺部を微粒子膜から形成した
ものがとりわけ電子放出特性に優れ、しかも製造が容易
に行なえることを見いだしている。したがって、高輝度
で大画面の画像形成装置のマルチ電子ビーム源に用いる
には、最も好適であると言える。そこで、上記実施例の
表示パネルにおいては、電子放出部もしくはその周辺部
を微粒子膜から形成した表面伝導型電子放出素子を用い
た。そこで、まず好適な表面伝導型電子放出素子につい
て基本的な構成と製法および特性を説明し、その後で多
数の素子を単純マトリクス配線したマルチ電子ビーム源
の構造について述べる。（表面伝導型電子放出素子の好適な素子構成と製法）電
子放出部もしくはその周辺部を微粒子膜から形成する表
面伝導型電子放出素子の代表的な構成には、平面型と垂
直型の２種類があげられる。（平面型の表面伝導型電子放出素子）まず最初に、平面
型の表面伝導型電子放出素子の素子構成と製法について
説明する。図１３に示すのは、平面型の表面伝導型電子
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【００８７】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ２を材料とする絶縁
層を積層した基板、などを用いることができる。

【００８８】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ２Ｏ３ −ＳｎＯ２をはじめとす
る金属酸化物、ポリシリコンなど等の半導体、などの中
から適宜材料を選択して用いればよい。電極を形成する
には、たとえば真空蒸着などの製膜技術とフォトリソグ
ラフィー、エッチングなどのパターニング技術を組み合
わせて用いれば容易に形成できるが、それ以外の方法
（たとえば印刷技術）を用いて形成してもさしつかえな
い。

【００８９】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００９０】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００９１】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行なうの
に必要な条件、微粒子膜自身の電気抵抗を後述する適宜
の値にするために必要な条件、などである。具体的に
は、数オングストロームから数千オングストロームの範
囲のなかで設定するが、なかでも好ましいのは１０オン
グストロームから５００オングストロームの間である。

【００９２】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ２，Ｉｎ２Ｏ３，ＰｂＯ，Ｓｂ２Ｏ３，
などをはじめとする酸化物や、ＨｆＢ２，ＺｒＢ２，
ＬａＢ６，ＣｅＢ６，ＹＢ４，ＧｄＢ４，など
をはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、Ｔ
ｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、
Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、
などがあげられ、これらの中から適宜選択される。

【００９３】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００９４】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１３の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００９５】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行なうことにより形成する。亀
裂内には、数オングストロームから数百オングストロー
ムの粒径の微粒子を配置する場合がある。なお、実際の
電子放出部の位置や形状を精密かつ正確に図示するのは
困難なため、図１１２においては模式的に示した。

【００９６】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行なうことに
より形成する。

【００９７】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図１３
においては模式的に示した。また、平面図（ａ）におい
ては、薄膜１１１３の一部を除去した素子を図示した。

【００９８】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。

【００９９】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【０１００】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメーター］とした。

【０１０１】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。

【０１０２】図１４（ａ）〜（ｄ）は、表面伝導型電子
放出素子の製造工程を説明するための断面図で、各部材
の表記は前記図１１２と同一である。

【０１０３】１）まず、図１４（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。

【０１０４】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用いればよい。）その後、堆積した電極材料を、フォ
トリソグラフィー・エッチング技術を用いてパターニン
グし、（ａ）に示した一対の素子電極（１１０２と１１
０３）を形成する。

【０１０５】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【０１０６】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトグラフィー・エッチン
グにより所定の形状にパターニングする。ここで、有機
金属溶液とは、導電性薄膜に用いる微粒子の材料を主要
元素とする有機金属化合物の溶液である。（具体的に
は、本実施例では主要元素としてＰｄを用いた。また、
実施例では塗布方法として、ディッピング法を用いた
が、それ以外のたとえばスピンナー法やスプレー法を用
いてもよい。）また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施例で用いた有機金属溶液の塗布による方法以
外の、たとえば真空蒸着法やスパッタ法、あるいは化学
的気相堆積法などを用いる場合もある。

【０１０７】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行なって、電子放出部１１０５を形成する。

【０１０８】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行なって、その一部
を適宜に破壊、変形、もしくは変質せしめ、電子放出を
行なうのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行なう
のに好適な構造に変化した部分（すなわち電子放出部１
１０５）においては、薄膜に適当な亀裂が形成されてい
る。なお、電子放出部１１０５が形成される前と比較す
ると、形成された後は素子電極１１０２と１１０３の間
で計測される電気抵抗は大幅に増加する。

【０１０９】通電方法をより詳しく説明するために、図
１５に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施例の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
ターするためのモニターパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【０１１０】実施例においては、たとえば１０のマイナ
ス５乗［Ｔｏｒｒ］程度の真空雰囲気下において、たと
えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１
０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．
１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加
するたびに１回の割りで、モニターパルスＰｍを挿入し
た。フォーミング処理に悪影響を及ぼすことがないよう
に、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×１０の６乗［オーム］になった段階、すなわ
ちモニターパルス印加時に電流計１１１１で計測される
電流が１×１０のマイナス７乗［Ａ］以下になった段階
で、フォーミング処理にかかわる通電を終了した。

【０１１１】なお、上記の方法は、本実施例の表面伝導
型電子放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表
面伝導型電子放出素子の設計を変更した場合には、それ
に応じて通電の条件を適宜変更するのが望ましい。

【０１１２】４）次に、図１４（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行なって、
電子放出特性の改善を行なう。

【０１１３】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行なって、その近傍に炭素もしくは炭素化合
物を堆積せしめる処理のことである。（図においては、
炭素もしくは炭素化合物よりなる堆積物を部材１１１３
として模式的に示した。）なお、通電活性化処理を行な
うことにより、行なう前と比較して、同じ印加電圧にお
ける放出電流を典型的には１００倍以上に増加させるこ
とができる。

【０１１４】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［Ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１１５】通電方法をより詳しく説明するために、図
１６（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施例においては、一定電
圧の矩形波を定期的に印加して通電活性化処理を行なっ
たが、具体的には、矩形波の電圧Ｖａｃは１４［Ｖ］、
パルス幅Ｔ３は１［ミリ秒］、パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施例
の表面伝導型電子放出素子に関する好ましい条件であ
り、表面伝導型電子放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０１１６】図１３（ｄ）に示す１１１４は該表面伝導
型電子放出素子から放出される放出電流Ｉｅを捕捉する
ためのアノード電極で、直流高電圧電源１１１５および
電流計１１１６が接続されている。（なお、基板１１０
１を、表示パネルの中に組み込んでから活性化処理を行
なう場合には、表示パネルの蛍光面をアノード電極１１
１４として用いる。）活性化用電源１１１２から電圧を印加する間、電流計１
１１６で放出電流Ｉｅを計測して通電活性化処理の進行
状況をモニターし、活性化用電源１１１２の動作を制御
する。電流計１１１６で計測された放出電流Ｉｅの一例
を図１６（ｂ）に示すが、活性化電源１１１２からパル
ス電圧を印加しはじめると、時間の経過とともに放出電
流Ｉｅは増加するが、やがて飽和してほとんど増加しな
くなる。このように、放出電流Ｉｅがほぼ飽和した時点
で活性化用電源１１１２からの電圧印加を停止し、通電
活性化処理を終了する。

【０１１７】なお、上述の通電条件は、本実施例の表面
伝導型電子放出素子に関する好ましい条件であり、表面
伝導型電子放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【０１１８】以上のようにして、図１４（ｅ）に示す平
面型の表面伝導型電子放出素子を製造した。（垂直型の表面伝導型電子放出素子）次に、電子放出部
もしくはその周辺を微粒子膜から形成した表面伝導型電
子放出素子のもうひとつの代表的な構成、すなわち垂直
型の表面伝導型電子放出素子の構成について説明する。

【０１１９】図１７は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化合物処理により形成した薄膜、であ
る。

【０１２０】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１１２の平面型における素子電極間隔
Ｌは、垂直型においては段差形成部材１２０６の段差高
Ｌｓとして設定される。なお、基板１２０１、素子電極
１２０２および１２０３、微粒子膜を用いた導電性薄膜
１２０４、については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材１２０６には、たとえばＳｉＯ２のような電気的
に絶縁性の材料を用いる。

【０１２１】次に、垂直型の表面伝導型電子放出素子の
製法について説明する。図１８（ａ）〜（ｆ）は、製造
工程を説明するための断面図で、各部材の表記は図１７
と同一である。

【０１２２】１）まず、図１８（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１２３】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ２をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１２４】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１２５】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１２６】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１２７】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行ない、電子放出部を形成する。
（図１４（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行なえばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行ない、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。（図１４（ｄ）を用いて説明した平面型の
通電活性化処理と同様の処理を行なえばよい。）以上のようにして、図１８（ｆ）に示す垂直型の表面伝
導型電子放出素子を製造した。（表示装置に用いた表面伝導型電子放出素子の特性）以
上、平面型と垂直型の表面伝導型電子放出素子について
素子構成と製法を説明したが、次に表示装置に用いた素
子の特性について述べる。

【０１２８】図１９に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１２９】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１３０】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１３１】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１３２】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１３３】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１３４】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。たとえば多数の素子を表示画面の画素に対応して設
けた表示装置において、第一の特性を利用すれば、表示
画面を順次走査して表示を行なうことが可能である。す
なわち、駆動中の素子には所望の発光輝度に応じて閾値
電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子
には閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素
子を順次切り替えてゆくことにより、表示画面を順次走
査して表示を行なうことが可能である。

【０１３５】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行なうことが可能である。（多数素子を単純マトリクス配線したマルチ電子ビーム
源の構造）次に、上述の表面伝導型電子放出素子を基板
上に配列して単純マトリクス配線したマルチ電子ビーム
源の構造について述べる。

【０１３６】図９に示すのは、前記図８の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図１３で示したものと同様な表面伝導型電子放
出素子が配列され、これらの素子は行方向配線電極１０
０３と列方向配線電極１００４により単純マトリクス状
に配線されている。行方向配線電極１００３と列方向配
線電極１００４の交差する部分には、電極間に絶縁層
（不図示）が形成されており、電気的な絶縁が保たれて
いる。

【０１３７】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１０１３、列方向配
線電極１０１４、電極間絶縁層（不図示）、および表面
伝導型電子放出素子の素子電極と導電性薄膜を形成した
後、行方向配線電極１０１３および列方向配線電極１０
１４を介して各素子に給電して通電フォーミング処理と
通電活性化処理を行なうことにより製造した。

【０１３８】（駆動回路構成および駆動方法）図２０
は、ＮＴＳＣ方式のテレビ信号に基づいてテレビジョン
表示を行なう為の駆動回路の概要構成をブロック図で示
したものである。同図中、表示パネル１７０１は前述し
た表示パネルに相当するもので、前述した様に製造さ
れ、動作する。また、走査回路１７０２は表示ラインを
走査し、制御回路１７０３は走査回路へ入力する信号等
を生成する。シフトレジスタ１７０４は１ライン毎のデ
ータをシフトし、ラインメモリ１７０５は、シフトレジ
スタ１７０４からの１ライン分のデータを変調信号発生
器１７０７に入力する。同期信号分離回路１７０６はＮ
ＴＳＣ信号から同期信号を分離する。

【０１３９】以下、図２０の装置各部の機能を詳しく説
明する。

【０１４０】まず表示パネル１７０１は、端子Ｄｘ１な
いしＤｘｍおよび端子Ｄｙ１ないしＤｙｎ、および高圧
端子Ｈｖを介して外部の電気回路と接続されている。こ
のうち、端子Ｄｘ１ないしＤｘｍには、表示パネル１７
０１内に設けられているマルチ電子ビーム源、すなわち
ｍ行ｎ列の行列状にマトリクス配線された冷陰極素子を
１行（ｎ素子）ずつ順次駆動してゆく為の走査信号が印
加される。一方、端子Ｄｙ１ないしＤｙｎには、前記走
査信号により選択された１行分のｎ個の各素子の出力電
子ビームを制御する為の変調信号が印加される。また、
高圧端子Ｈｖには、直流電圧源Ｖａより、たとえば５
［ｋＶ］の直流電圧が供給されるが、これはマルチ電子
ビーム源より出力される電子ビームに蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。

【０１４１】次に、走査回路１７０２について説明す
る。同回路は、内部にｍ個のスイッチング素子（図中、
Ｓ１ないしＳｍで模式的に示されている）を備えるもの
で、各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１７０１の端子Ｄｘ１ないしＤｘｍ
と電気的に接続するものである。Ｓ１ないしＳｍの各ス
イッング素子は、制御回路１７０３が出力する制御信号
Ｔｓｃａｎに基づいて動作するものだが、実際にたとえ
ばＦＥＴのようなスイッチング素子を組み合わせる事に
より容易に構成することが可能である。なお、前記直流
電圧源Ｖｘは、図１９に例示した電子放出素子の特性に
基づき走査されていない素子に印加される駆動電圧が電
子放出しきい値電圧Ｖｔｈ電圧以下となるよう、一定電
圧を出力するよう設定されている。

【０１４２】また、制御回路１７０３は、外部より入力
する画像信号に基づいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。次に説
明する同期信号分離回路１７０６より送られる同期信号
Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよび
ＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。同期
信号分離回路１７０６は、外部から入力されるＮＴＳＣ
方式のテレビ信号から、同期信号成分と輝度信号成分と
を分離する為の回路で、良く知られているように周波数
分離（フィルタ）回路を用いれば容易に構成できるもの
である。同期信号分離回路１７０６により分離された同
期信号は、良く知られるように垂直同期信号と水平同期
信号より成るが、ここでは説明の便宜上、Ｔｓｙｎｃ信
号として図示した。一方、前記テレビ信号から分離され
た画像の輝度信号成分を便宜上ＤＡＴＡ信号と表すが、
同信号はシフトレジスタ１７０４に入力される。

【０１４３】シフトレジスタ１７０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１７０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する。すなわち、制御信号Ｔｓｆｔは、シフト
レジスタ１７０４のシフトクロックであると言い換える
こともできる。シリアル／パラレル変換された画像１ラ
イン分（電子放出素子ｎ素子分の駆動データに相当す
る）のデータは、Ｉｄ１ないしＩｄｎのｎ個の信号とし
て前記シフトレジスタ１７０４より出力される。

【０１４４】ラインメモリ１７０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１７０３より送られる制御信号Ｔｍｒｙに
したがって適宜Ｉｄ１ないしＩｄｎの内容を記憶する。
記憶された内容は、Ｉ′ｄ１ないしＩ′ｄｎとして出力
され、変調信号発生器１７０７に入力される。

【０１４５】変調信号発生器１７０７は、前記画像デー
タＩ′ｄ１ないしＩ′ｄｎの各々に応じて、電子放出素
子１０１５の各々を適切に駆動変調する為の信号源で、
その出力信号は、端子Ｄｙ１ないしＤｙｎを通じて表示
パネル１７０１内の電子放出素子１０１５に印加され
る。

【０１４６】図１９を用いて説明したように、本発明に
関わる表面伝導型電子放出素子は放出電流Ｉｅに対して
以下の基本特性を有している。すなわち、電子放出には
明確な閾値電圧Ｖｔｈ（後述する実施例の表面伝導型電
子放出素子では８［Ｖ］）があり、閾値Ｖｔｈ以上の電
圧を印加された時のみ電子放出が生じる。また、電子放
出閾値Ｖｔｈ以上の電圧に対しては、図１１８のグラフ
のように電圧の変化に応じて放出電流Ｉｅも変化する。
このことから、本素子にパルス状の電圧を印加する場
合、たとえば電子放出閾値Ｖｔｈ以下の電圧を印加して
も電子放出は生じないが、電子放出閾値Ｖｔｈ以上の電
圧を印加する場合には表面伝導型電子放出素子から電子
ビームが出力される。その際、パルスの波高値Ｖｍを変
化させることにより出力電子ビームの強度を制御するこ
とが可能である。また、パルスの幅Ｐｗを変化させるこ
とにより出力される電子ビームの電荷の総量を制御する
ことが可能である。

【０１４７】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１７０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。また、パルス幅変調方式を実施するに際し
ては、変調信号発生器１７０７として、一定の波高値の
電圧パルスを発生し、入力されるデータに応じて適宜電
圧パルスの幅を変調するようなパルス幅変調方式の回路
を用いることができる。

【０１４８】シフトレジスタ１７０４やラインメモリ１
７０５は、デジタル信号式のものでもアナログ信号式の
ものでも採用できる。すなわち、画像信号のシリアル／
パラレル変換や記憶が所定の速度で行なわれればよいか
らである。

【０１４９】デジタル信号式を用いる場合には、同期信
号分離回路１７０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路１７０
６の出力部にＡ／Ｄ変換器を設ければよい。これに関連
してラインメモリ１１５の出力信号がデジタル信号かア
ナログ信号かにより、変調信号発生器に用いられる回路
が若干異なったものとなる。すなわち、デジタル信号を
用いた電圧変調方式の場合、変調信号発生器１７０７に
は、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回
路などを付加する。パルス幅変調方式の場合、変調信号
発生器１７０７には、例えば高速の発振器および発振器
の出力する波数を計数する計数器（カウンタ）および計
数器の出力値と前記メモリの出力値を比較する比較器
（コンパレータ）を組み合わせた回路を用いる。必要に
応じて、比較器の出力するパルス幅変調された変調信号
を電子放出素子の駆動電圧にまで電圧増幅するための増
幅器を付加することもできる。

【０１５０】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１７０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。

【０１５１】このような構成をとりうる本発明の適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
Ｈｖを介してメタルバック１０１９あるいは透明電極
（不図示）に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜１０１８に衝突し、発光が生じ
て画像が形成される。

【０１５２】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはＮＴＳＣ方式を挙げたが、入力信号はこれに限るも
のではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、これらよ
り多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじ
めとする高品位ＴＶ）方式をも採用できる。

【０１５３】

【実施例】本実施例は、スペーサに近接する素子につい
て、一フレームに必要な駆動時間を、一パルスのみで駆
動せず、３分割して、かつタイミングをずらして駆動
し、帯電の絶対値を小さく抑えるというものである。

【０１５４】以下に述べる実施例は、マルチビーム電子
源として、前述した、電極間の導電性微粒子膜に電子放
出素子を利用したＳＣＥ素子を用いた。なお、これらの
電子ビーム源ｎ×ｍ個（ｎ＝３０７２、ｍ＝１０２４）
を、ｍ本の行方向配線とｎ方向の列方向配線とによりマ
トリックス配線した。長さ４０ｍｍ、幅３ｍｍ、厚み
０．２ｍｍのリアプレートと同質のガラス表面に窒化シ
リコン膜を０．５μｍスパッタ法により形成し、これを
絶縁性部材とした。帯電防止膜として、厚さ２００nmの
Ｃｒ−Ａｌ合金窒化膜を使用した。これに限らず本発明
帯電防止膜を使用することが可能である。

【０１５５】次に低抵抗膜６２として、フェースプレー
ト、リアプレートとの接続部に接続部と平行に３０μｍ
の帯状に０．１μｍ厚みのＡｕ膜を形成した。

【０１５６】スペーサはＸ方向配線上およびフェースプ
レート上のメタルバックと導電性フリットガラスを用い
て接続されている。導電性フリットガラスはフリットガ
ラスに、表面を金コーティングした導電性微粒子を混合
したものを使用し、スペーサ表面の帯電防止膜とＸ方向
配線あるいはフェースプレートと電気的に接続してあ
る。

【０１５７】スペーサの、リアプレートとフェースプレ
ート間の抵抗値は、幅（３ｍｍ）方向に対し１×１０¹⁰
Ωとなるように成膜条件を設定した。

【０１５８】本実施例では、図８に示すスペーサ１０２
０を配置した表示パネルを作製した。まず、あらかじめ
基板上に行方向配線電極１０１３、列方向配線電極１０
１４、電極間絶縁層（不図示）、および表面伝導型電子
放出素子の素子電極と導電性薄膜を形成した基板１０１
１を、リアプレート１０１５に固定した。

【０１５９】次に、ソーダライムガラスからなる絶縁性
部材の表面のうち、気密容器内に露出する４面に後述の
高抵抗膜を成膜し、当接面に低抵抗膜２１を成膜したス
ペーサ１０２０（高さ５［ｍｍ］、板厚２００［マイク
ロメートル］、長さ２０ｍｍ）を基板１０１１の行方向
配線１０１３上に等間隔で、行方向配線１０１３と平行
に固定した。その後、基板１０１１の５ｍｍ上方に、内
面に蛍光膜１０１８とメタルバック１０１９が付設され
たフェースプレート１０１７を側壁１０１６を介し配置
し、リアプレート１０１５、フェースプレート１０１
７、側壁１０１６およびスペーサ１０２０の各接合部を
固定した。基板１０１１とリアプレート１０１５の接合
部、リアプレート１０１５と側壁１０１６の接合部、お
よびフェースプレート１０１７と１０側壁１０１６の接
合部は、フリットガラス（不図示）を塗布し、大気中で
４００℃乃至５００℃で１０分以上焼成することで封着
した。

【０１６０】また、スペーサ１０２０は、基板１０１１
側では行方向配線１０１３（線幅３００［マイクロメー
トル］）上に、フェースプレート１０１７側ではメタル
バック１０１９面上に、導電性のフィラーあるいは金属
等の導電材を混合した導電性フリットガラス（不図示）
を介して配置し、上記気密容器の封着と同時に、大気中
で４００℃乃至５００℃で１０分以上焼成することで、
接着しかつ電気的な接続も行なった。

【０１６１】なお、本実施例においては、蛍光膜１０１
８は、図２１に示すように、各色蛍光体２１ａが列方向
（Ｙ方向）に延びるストライプ形状を採用し、黒色の導
電体２１ｂは各色蛍光体（Ｒ，Ｇ，Ｂ）２１ａ間だけで
なく、Ｙ方向の各画素間をも分離するように配置された
蛍光膜が用いられ、スペーサ１０２０は、行方向（Ｘ方
向）に平行な黒色の導電体２１ｂ領域（線幅３００［マ
イクロメートル］）内にメタルバック１０１９を介して
配置された。なお、前述の封着を行なう際には、各色蛍
光体２１ａと基板１０１１上に配置された各素子とを対
応させなくてはいけないため、リアプレート１０１５、
フェースプレート１０１７およびスペーサ１０２０は十
分な位置合わせを行なった。

【０１６２】以上のようにして完成した気密容器内を排
気管（不図示）を通じ真空ポンプにて排気し、十分な真
空度に達した後、容器外端子Ｄｘ１〜ＤｘｍとＤｙ１〜
Ｄｙｎを通じ、行方向配線電極１０１３および列方向配
線電極１０１４を介して各素子に給電して前述の通電フ
ォーミング処理と通電活性化処理を行なうことによりマ
ルチ電子ビーム源を製造した。

【０１６３】次に、１０のマイナス６乗［Ｔｏｒｒ］程
度の真空度で、不図示の排気管をガスバーナーで熱する
ことで溶着し外囲器（気密容器）の封止を行なった。

【０１６４】最後に、封止後の真空度を維持するため
に，ゲッター処理を行なった。

【０１６５】以上のように完成した、図８および図１２
に示されるような表示パネルを用いた画像形成装置にお
いて、各冷陰極素子（表面伝導型電子放出素子）１０１
２には、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを
通じ、走査信号および変調信号を不図示の信号発生手段
よりそれぞれ印加することにより電子を放出させ、メタ
ルバック１０１９には、高圧端子Ｈｖを通じて高圧を印
加することにより放出電子ビームを加速し、蛍光膜１０
１８に電子を衝突させ、各色蛍光体２１ａ（図２４の
Ｒ，Ｇ，Ｂ）を励起・発光させることで画像を表示し
た。

【０１６６】本実施例において、加速電圧５ｋＶ、画像
周波数６０Ｈｚ、１素子当たりの駆動パルス幅が最大１
００μｓ（Δｔ＝１００μｓ）での駆動を行なった。な
お、本実験の前に、予備実験として、帯電の時定数τｕ
と除電の時定数τｄ、の測定を実施した。その後、本発
明の駆動方法で、効果を検証した。

【０１６７】まず、予備実験の説明をする。予備実験と
して、図２２に示した評価装置で駆動パルス１４（Ｖ）
で１（ｍｓ）、１（Ｈｚ）の駆動を行ない、帯電の時定
数τｕと除電の時定数τｄ、を測定した。ここで、加速
電圧はＶａ＝５（ｋＶ）、スペーサ長はｌ＝４００（μ
ｍ）、スペーサ高さはｄ＝３（ｍｍ）とし、実際に作製
する画像形成装置と同じにした。なお、駆動時の素子か
らの放出電流は１素子当たり１μＡである。各測定結果
は、τｕ＝１（ｍｓ）、τｄ＝１０（ｍｓ）であった。

【０１６８】次に、本発明の画像形成装置の実際の画像
表示の条件での駆動条件への適用例を示す。

【０１６９】まず従来の駆動方法でスペーサ近傍の素子
を駆動した。この時は、スペーサに近接する素子の駆動
も、３分割せず、１パルス中に１フレームに必要な時間
の素子駆動を行なった。このときのスペーサ中央の帯電
電位の最大値ΔＶsatは、図２３のように、 ΔＶsat＝７０（Ｖ）であった。

【０１７０】次に、スペーサ最近傍の素子の駆動時間を
分割した。具体的には、スペーサの最近接の素子を、１
フレーム中に必要な駆動時間ｔ（１００μｓ）を３等分
し、１／１８０（ｓｅｃ）ずつタイミングをずらして順
次駆動した。なお、駆動時の素子からの放出電流は１素
子当たり最大１μＡである。

【０１７１】その結果、スペーサ中央の帯電電位の最大
値ΔＶsatは、図２４に示すように、ΔＶsat＝５０
（Ｖ）であった。この場合、スペーサ中央の帯電電位の
最大値ΔＶsatは従来の駆動時間を分割しない場合より
も小さい。

【０１７２】以上の結果が示すとおり、３回に分割した
ほうが、ΔＶsatは２０Ｖ小さく抑えられ、発明の効果
を確認する事ができた。

【０１７３】本実施例では、駆動時間を３等分割した
が、２、あるいは４以上の分割でも効果はある。

【０１７４】本実施例では、駆動を、１フレームを３等
分割したタイミングで行なったが、これに限らない。

【０１７５】

【発明の効果】以上説明した本発明によれば、スペーサ
表面に電子源および電極、あるいは互いに異なる電位が
印加される少なくとも２つの電極に対して電気的に接続
される高抵抗薄膜を有し、かつ高抵抗薄膜の帯電および
帯電緩和の時定数、スペーサ配置、電極配置を考慮する
ことによって、さらには、帯電緩和の時定数が大きい場
合にも、本発明の駆動方法を適用することによって、ス
ペーサ表面の帯電を抑えることができる。

【０１７６】それによって、電子源からの放出電子の軌
道が乱されることはなく、良好な表示特性を有すること
になる。特にカラー画像を表示する場合には、色ずれを
防止することができ、鮮明な画像表示が可能になる。

【図面の簡単な説明】

【図１】本発明の画像形成装置の断面図

【図２】スペーサ表面での帯電の動特性を説明するため
のグラフ

【図３】駆動毎のスペーサ表面での帯電の動特性を説明
するためのグラフ

【図４】スペーサ表面での帯電の平衡状態を説明するた
めのグラフ

【図５】駆動パルス毎の電子放出量と駆動パルス数の関
係を説明するためのタイムチャート

【図６】駆動パルス毎の帯電量の時間変化を説明するた
めのタイムチャート

【図７】駆動分割数と帯電量との関係を示すグラフ

【図８】実施例に用いた画像形成装置の表示パネルの斜
視図

【図９】図8の表示パネルに用いたマルチ電子ビーム源

【図１０】図9のマルチ電子ビーム源のB-B'に沿った断
面図

【図１１】蛍光体の塗り分けを示すレイアウト図

【図１２】図8の表示パネルのA-A'に沿った断面図

【図１３】平面型の表面伝導型電子放出素子の平面図及
び断面図

【図１４】平面型の表面伝導型電子放出素子の製造工程
図

【図１５】フォーミング電圧の波形図

【図１６】活性化処理を説明するためのタイムチャート

【図１７】垂直型の表面伝導型電子放出素子の断面図

【図１８】垂直型の表面伝導型電子放出素子の製造工程
図

【図１９】表面伝導型電子放出素子の特性を示すグラフ

【図２０】テレビジョン表示を行う駆動回路のブロック
図

【図２１】実施例で用いた蛍光膜のレイアウト図

【図２２】評価装置の概念図

【図２３】従来の駆動方法による帯電電位の波形図

【図２４】本発明の駆動方法による帯電電位の波形図

【図２５】従来の表面伝導型電子放出素子の平面図

【図２６】電界放出型電子放出素子の断面図

【図２７】MIM型電子放出素子の平面図

【図２８】画像形成装置の表示パネルの一部を切り欠い
て示した斜視図

【符号の説明】

１０１０黒色の導電体１０１１基板１０１２冷陰極素子１０１３行方向配線１０１４列方向配線１０１５リアプレート１０１６側壁１０１７フェースプレート１０１８蛍光膜１０１９メタルバック１０２０スペーサ１１０１基板１１０２，１１０３素子電極１１０４導電性薄膜１１０５電子放出部１１１０フォーミング用電源１１１１電流計１１１２活性化用電源１１１３通電活性化処理により形成した薄膜１１１４アノード電極１１１５直流高電圧電源１１１６電流計１２０１基板１２０２，１２０３素子電極１２０４導電性薄膜１２０５電子放出部１２０６段差形成部材１２１３通電活性化処理により形成した薄膜１７０１表示パネル１７０２走査回路１７０３制御回路１７０４シフトレジスタ１７０５ラインメモリ１７０６同期信号分離回路１７０７変調信号発生器３００１基板３００４導電性薄膜３００５電子放出部３０１０基板３０１１エミッタ配線３０１２エミッタコーン３０１３絶縁層３０１４ゲート電極３０２０基板３０２１下電極３０２２絶縁層３０２３上電極３１１１基板３１１２冷陰極素子３１１３行方向配線３１１４列方向配線３１１５リアプレート３１１６側壁３１１７フェースプレート３１１８蛍光膜３１１９メタルバック３１２０スペーサ４５０１基板４５０２電子放出素子４５０３スペーサ４５０４高抵抗膜４５０５プローブ電極４５０６加速電極４５０７表面電位計４５０８真空槽

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子からなる電子源を有
する素子基板と、前記素子基板に対向配置され前記電子源より放出された
電子を加速する為の加速電極と、前記複数の電子放出素子を駆動する為の走査配線と、前記電子源と前記電極との間に配置されたスペーサとを
有する画像形成装置において、前記スペーサ近傍の各電子放出素子において、任意の画
素を表示するために１フレーム内に必要な電子放出量に
ついて、１フレーム内で複数回の分割駆動により電子放出させ、
１回当たりの駆動時間を小さくすることを特徴とする画
像形成装置。
【請求項２】請求項１に記載の画像形成装置におい
て、前記スペーサ近傍の電子放出素子について、１フレーム
に必要な駆動時間をＮ分割し、Ｎ回の駆動を行なうこと
を特徴とする画像形成装置。
【請求項３】請求項２に記載の画像形成装置におい
て、前記電子放出素子の駆動について、Ｎ分割を、均等な時
間に分割することを特徴とする画像形成装置。
【請求項４】請求項３に記載の画像形成装置におい
て、前記電子放出素子の駆動について、Ｎ回の駆動を、均等
な時間間隔で順次行なうことを特徴とする画像形成装
置。
【請求項５】請求項２に記載の画像形成装置におい
て、前記電子放出素子の駆動について、Ｎ分割を、不均等な
時間に分割することを特徴とする画像形成装置。
【請求項６】請求項５に記載の画像形成装置におい
て、前記電子放出素子の１フレームに必要な駆動時間につい
て、「１走査配線当たりの駆動時間」（フル駆動時間）
÷前記Ｎ）を超えない範囲に任意に分割することを特徴
とする画像形成装置。
【請求項７】請求項１に記載の画像形成装置におい
て、任意のスペーサ近傍の電子放出素子の分割駆動につい
て、別走査配線上の他のスペーサ近傍の素子の分割駆動の後
に駆動することを特徴とする画像形成装置。
【請求項８】請求項７に記載の画像形成装置におい
て、本来の駆動時間である「１走査配線の表示時間」の間
に、スペーサＮ個分の近傍素子の分割駆動の各１回分（「１
走査配線の表示時間」÷前記Ｎ）の時間の駆動を行なう
ことを特徴とする画像形成装置。
【請求項９】前記スペーサを、前記素子基板と前記加
速電極の間に配置することを特徴とする請求項1記載の
画像形成装置。
【請求項１０】前記スペーサを、前記走査配線上に形
成することを特徴とする請求項1記載の画像形成装置。
【請求項１１】前記素子基板と、前記加速電極とを内
側に有する外囲器を前記スペーサが支持することを特徴
とする請求項1記載の画像形成装置。