JP2000250457A

JP2000250457A - 画像形成装置

Info

Publication number: JP2000250457A
Application number: JP11047131A
Authority: JP
Inventors: Yoshihisa Sano; 義久左納
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-24
Filing date: 1999-02-24
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】冷陰極電子源を用いた画像形成装置におい
て、該画像形成装置を構成するスペーサの帯電を小さく
抑え、該電子源から放出される電子の軌道のずれを防止
する。【解決手段】スペーサに平行な特定の走査配線に接続
され、かつスペーサの近接に配置された素子の駆動につ
いて、電流を小さくするかわりに、１フレーム内の駆動
回数を増やす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置に関
し、特に、前記画像形成装置の平面型外囲器に加わる大
気圧を平面型外囲器内部より支持する為に外囲器内部に
スペーサを備えた画像形成装置に関する。

【０００２】

【従来の技術】従来、電子放出素子として熱陰極素子と
冷陰極素子の２種類が知られている。このうち冷陰極素
子では、たとえば表面伝導型電子放出素子や、電界放出
型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型
放出素子（以下ＭＩＭ型と記す）、などが知られてい
る。

【０００３】表面伝導型電子放出素子としては、たとえ
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９
６５）が知られている。

【０００４】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎＯ２薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ２
Ｏ３／ＳｎＯ２薄膜によるもの［Ｍ．Ｈａｒｔｗｅ
ｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ
Ｔｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７
５）］や、カーボン薄膜によるもの［荒木久他：真
空、第２６巻、第１号、２２（１９８３）］等が報告さ
れている。

【０００５】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図２６に前述のＭ．Ｈａｒｔｗ
ｅｌｌらによる素子の平面図を示す。同図において、３
００１は基板で、３００４はスパッタで形成された金属
酸化物よりなる導電性薄膜である。導電性薄膜３００４
は図示のようにＨ字形の平面形状に形成されている。該
導電性薄膜３００４に後述の通電フォーミングと呼ばれ
る通電処理を施すことにより、電子放出部３００５が形
成される。図中の間隔Ｌは、０．５〜１［ｍｍ］、Ｗ、
は０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００６】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型電子放出素子においては、電
子放出を行う前に導電性薄膜３００４に通電フォーミン
グと呼ばれる通電処理を施すことにより電子放出部３０
０５を形成するのが一般的であった。すなわち、通電フ
ォーミングとは、前記導電性薄膜３００４の両端に一定
の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆ
っくりとしたレートで昇圧する直流電圧を印加して通電
し、導電性薄膜３００４を局所的に破壊もしくは変形も
しくは変質せしめ、電気的に高抵抗な状態の電子放出部
３００５を形成することである。尚、局所的に破壊もし
くは変形もしくは変質した導電性薄膜３００４の一部に
は、亀裂が発生する。前記通電フォーミング後に導電性
薄膜３００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。

【０００７】また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉ
ｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅ
ｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００８】ＦＥ型の素子構成の典型的な例として、図
２７に前述のＣ．Ａ．Ｓｐｉｎｔらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。

【０００９】また、ＦＥ型の他の素子構成として、図２
７のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎｏｆｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。ＭＩＭ型の素子構成の典型的な例を図２
８に示す。同図は断面図であり、図において、３０２０
は基板で、３０２１は金属よりなる下電極、３０２２は
厚さ１００オングストローム程度の薄い絶縁層、３０２
３は厚さ８０〜３００オングストローム程度の金属より
なる上電極である。

【００１１】ＭＩＭ型においては、上電極３０２３と下
電極３０２１の間に適宜の電圧を印加することにより、
上電極３０２３の表面より電子放出を起こさせるもので
ある。

【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。

【００１３】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。

【００１４】たとえば、表面伝導型電子放出素子は、冷
陰極素子のなかでも特に構造が単純で製造も容易である
ことから、大面積にわたり多数の素子を形成できる利点
がある。そこで、たとえば本出願人による特開昭６４−
３１３３２号公報において開示されるように、多数の素
子を配列して駆動するための方法が研究されている。

【００１５】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像形成装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。

【００１６】特に、画像形成装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特
開平２−２５７５５１号公報や特開平４−２８１３７号
公報において開示されているように、表面伝導型電子放
出素子と電子ビームの照射により発光する蛍光体とを組
み合わせて用いた画像形成装置が研究されている。表面
伝導型電子放出素子と蛍光体とを組み合わせて用いた画
像形成装置は、従来の他の方式の画像形成装置よりも優
れた特性が期待されている。たとえば、近年普及してき
た液晶表示装置と比較しても、自発光型であるためバッ
クライトを必要としない点や、視野角が広い点が優れて
いると言える。

【００１７】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４，９０４，８９
５に開示されている。また、ＦＥ型を画像形成装置に応
用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報
告された平板型表示装置が知られている。［Ｒ．Ｍｅｙ
ｅｒ：“ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎ
ＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙａｔＬＥＴ
Ｉ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４ｔｈＩｎ
ｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌｅ−ｃｔｒｏｎｉｃ
ｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１
９９１）］また、ＭＩＭ型を多数個並べて画像形成装置に応用した
例は、たとえば本出願人による特開平３−５５７３８号
公報に開示されている。

【００１８】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。

【００１９】図２９は平面型の画像形成装置をなす表示
パネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。

【００２０】図中、３１１５はリアプレート、３１１６
は側壁、３１１７はフェースプレートであり、リアプレ
ート３１１５、側壁３１１６およびフェースプレート３
１１７により、表示パネルの内部を真空に維持するため
の外囲器（気密容器）を形成している。

【００２１】リアプレート３１１５には基板３１１１が
固定されているが、この基板３１１１上には冷陰極素子
３１１２が、ｎ×ｍ個形成されている。（ｎ，ｍは２以
上の正の整数であり、目的とする表示画素数に応じて適
宜設定される。）また、前記ｎ×ｍ個の冷陰極素子３１
１２は、図４３に示すとおり、ｍ本の行方向配線３１１
３とｎ本の列方向配線３１１４により配線されている。
これら基板３１１１、冷陰極素子３１１２、行方向配線
３１１３および列方向配線３１１４によって構成される
部分をマルチ電子ビーム源と呼ぶ。また、行方向配線３
１１３と列方向配線３１１４の少なくとも交差する部分
には、両配線間に絶縁層（不図示）が形成されており、
電気的な絶縁が保たれている。

【００２２】フェースプレート３１１７の下面には、蛍
光体からなる蛍光膜３１１８が形成されており、赤
（Ｒ）、緑（Ｇ）、育（Ｂ）の３原色の蛍光体（不図
示）が塗り分けられている。また、蛍光膜３１１８をな
す上記各色蛍光体の間には黒色体（不図示）が設けてあ
り、さらに蛍光膜３１１８のリアプレート３１１５側の
面には、Ａｌ等からなるメタルバック３１１９が形成さ
れている。

【００２３】Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙｎおよ
びＨｖは、当該表示パネルと不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方向配
線３１１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源の
列方向配線３１１４と、Ｈｖはメタルバック３１１９と
各々電気的に接続している。

【００２４】また、上記気密容器の内部は１０のマイナ
ス６乗Ｔｏｒｒ程度の真空に保持されており、画像形成
装置の表示面積が大きくなるにしたがい、気密容器内部
と外部の気圧差によるリアプレート３１１５およびフェ
ースプレート３１１７の変形あるいは破壊を防止する手
段が必要となる。リアプレート３１１５およびフェース
プレート３１１６を厚くすることによる方法は、画像形
成装置の重量を増加させるのみならず、斜め方向から見
たときに画像のゆがみや視差を生ずる。これに対し、図
４３においては、比較的薄いガラス板からなり大気圧を
支えるための構造支持体（スペーサあるいはリブと呼ば
れる）３１２０が設けられている。このようにして、マ
ルチビーム電子源が形成された基板３１１１と蛍光膜３
１１８が形成されたフェースプレート３１１６間は通常
サブミリないし数ミリに保たれ、前述したように気密容
器内部は高真空に保持されている。

【００２５】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子３１１２に電圧を印加する
と、各冷陰極素子３１１２から電子が放出される。それ
と同時にメタルバック３１１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート３１１７の
内面に衝突させる。これにより、蛍光膜３１１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。

【００２６】ところが、以上で述べた画像形成装置にお
いては、以下のような問題が生じる。

【００２７】外囲器内へスペーサを配置した場合、
（１）高電圧で素子からの電子を加速しようとすると放
電が起きてしまう。（２）前記ターゲット面上での電子
線の照射位置が設計値からずれてしまう（以下ビームず
れと呼ぶ）問題が生じてしまう。特に第２の問題は、画
像形成装置において、蛍光体面上での、発光形状、発光
位置のずれを意味し、画像表示の品位を著しく損なう。
特に、カラー画像用のＲ，Ｇ，Ｂ各色蛍光体を備える画
像形成部材を用いた場合には、電子線の照射位置ずれと
あわせて、輝度低下や色ずれの発生もみられる場合があ
る。また本現象は、特に、電子源と画像形成部材に配置
されるスペーサの表面で顕著である。これは、放出され
た電子線によって発生した、外囲器の荷電粒子がスペー
サ表面に飛来したり、電子線がスペーサ表面に当たるこ
とによる２次電子の放出により、スペーサ表面が帯電
し、スペーサ近傍の電場が見だされることによって、電
子線の軌道が設計値よりずれるためだとおもわれる。

【００２８】このような課題を解決するための技術とし
ては、スペーサに導電性を持たせて電荷を除去しようと
する試みがある。

【００２９】例えば、特開昭５７−１１８３５５号公報
では、熱電子線を用いた画像形成装置において熱陰極の
位置に孔部が設けられた板状のスペーサの表面に酸化ス
ズ被膜を設けることで孔部の壁面に付着した電子を除去
することが記載されている。そして、スペーサの電気伝
導性はスペーサを挟む電極間に１０Ｖを印加したときに
流れる電流が１０μＡ〜０．００１μＡの範囲とするこ
とが記載されている。

【００３０】また、ＰＣＴ／ＵＳ９４／００６０２で
は、導電性があるスペーサでかつ二次電子放出係数が１
に近いものを用いて、極力電位変化を押さえようとする
ことが記載されている。ここでは導電性のあるスペーサ
として、シート抵抗が１０⁹〜１０¹⁴Ω／□、層厚が
０．０５〜２０μｍ、材質がクロム酸化物、銅酸化物、
炭素などの物が挙げられている。

【００３１】

【発明が解決しようとする課題】しかし、前述した特開
昭５７−１１８３５５号公報ではスペーサは孔部が設け
られた板状のものであり、スペーサを挟む電極間に電圧
を印可したときに流れる電流（１０〜０．００１μＡ）
でスペーサの導電性を規定しているので、電流範囲はス
ペーサの形状によって異なり、形状の異なるスペーサに
は適用できない。

【００３２】また、ＰＴＣ／ＵＳ９４／００６０２の方
法では、仮に帯電の主な原因が２次電子の放出であった
としても広いエネルギー範囲で２次電子放出係数がほぼ
１であるような材料、状態を用いることは不可能に近
い。従って、現実には少なくともスペーサ表面の一部に
は電位ずれが生じてしまう。また、スペーサの電気伝導
を大きくすれば確かに帯電量は小さくなるが、消費電力
をなるべく押さえるという見地から、むやみに電気伝導
度を上げることはできない。

【００３３】そこで、本発明は、多粒界をもつ薄膜、あ
るいは非晶質をスペーサの導電性付与のために用いた場
合に、容量成分、帯電緩和の時定数などを考慮し、駆動
条件を制御することによって、電子線のターゲット面上
での照射位置ずれを防止することを課題としている。

【００３４】又、本発明は、特に、画像形成装置の外囲
器の間隙をいじするためのスペーサが設けられた場合に
ついて、消費電力を押さえつつも、ビームずれを防ぎ、
輝度ずれ、カラーの場合は色ずれなどまでも防止し、鮮
明かつカラーの場合は色再現性の良い画像形成装置を提
供することができる。

【００３５】

【課題を解決するための手段】上記の課題を解決するた
めの本発明は、複数の冷陰極型電子放出素子からなる電
子源を有する素子基板と、前記素子基板に対向配置され
前記電子源より放出された電子を加速する為の加速電極
と、少なくとも前記素子基板と前記加速電極を維持する
為の密閉構造を有する外囲器と、複数の前記電子放出素
子を駆動する為の走査配線と、前記走査配線上に配置さ
れ前記外囲器を支持する為のスペーサを有する画像形成
装置であって、前記スペーサ近傍の各素子において、１
フレーム内に必要な電荷放出量について、１フレーム内
で複数回分割駆動し、１回当りの素子から放出される電
流を小さくしている。

【００３６】上述した本発明においては、前記スペーサ
近傍の素子について、１フレームに必要な電荷放出量を
Ｍ分割し、１パルスでの電流量を小さくして、かわりに
Ｍ回の駆動を行なうこともできる。

【００３７】そのＭ分割は、均等な大きさの電流量に分
割してもよい。

【００３８】また駆動のタイミングについて、Ｍ回の駆
動を、均等な時間間隔で順次行なってもよい。

【００３９】前記素子の駆動について、Ｍ分割を、均等
な時間に分割しないで任意の電流に分割してもよい。

【００４０】前記素子の１フレームに必要な電流を、
「任意の素子が規定されている最大放出量÷Ｍ」を超え
ない電荷量の範囲で任意に分割してもよい。

【００４１】

【発明の実施の形態】以下、図面を参照して、本は他名
の実施の形態について説明する。

【００４２】図１は、本発明の画像形成装置の基本的な
構成を示す断面図である。１１は基板、１５はリアプレ
ート、１６は側壁、１７はフェースプレートであって、
１５，１６，１７をあわせて外囲器が構成される。２０
はスペーサで、絶縁性部材２０ａの上部に高抵抗膜２０
ｂが成膜されている。１８は蛍光体で、１９は導電性の
部材（メタルバック）、１３は電極である。

【００４３】１１１は基板１１上に形成された電子源
で、電子源１１１より電子線１１２が放出され、蛍光体
１８上に像を形成する。この時、何らかの原因によりス
ペーサ表面に荷電粒子が飛来したり、あるいは表面から
飛び去るとスペーサ表面上の電位分布が初期の状態から
変化してしまい、ビームずれが起きる。

【００４４】さらに、スペーサ表面での帯電の動的特性
について図２、図３を用いて説明する。

【００４５】実際の画像形成装置を駆動する際には、電
子放出素子がオン状態のときにどのように帯電していく
か、またオフ状態でどのように除電していくかという、
帯電・除電の動的な特性について考慮することが非常に
大切である。

【００４６】一度の電子放出時の帯電は微少であって
も、次に電子放出されるまでに除電しきれていなけれ
ば、定常的に駆動し続けると大きな帯電量（図２）にな
ってしまう。

【００４７】また、電子放出素子がオフの時の除電が十
分であっても、素子駆動されている期間に発生する帯電
を即座に除電することはきわめて難しい。すなわち、ス
ペーサ表面では、毎回の駆動の終了直前にもっとも大き
な帯電が生じている（図３）。

【００４８】画像形成装置内のスペーサにおいては、帯
電が進行すると、図４（Ａ）、図４（Ｂ）（図４（Ａ）
の拡大図）のような平衡状態を迎えることが確認されて
いる。

【００４９】ここで、１フレーム画像表示するための時
間をΔＴ＋Δｔ、一素子当たりの駆動時間（電子放出時
間）を５５：Δｔで駆動する場合、該スペーサの表面の
帯電電位をΔＶ、該スペーサの帯電の時定数を５７：τ
ｕ、１フレーム中の休止時間５６：ΔＴ、該スペーサが
帯電した状態から帯電していない状態に緩和するまでの
時定数を５８：τｄ、αを画像形成装置内の電位を規定
する部材の配置、構成、材質により決まる定数、定常駆
動時における該スペーサ表面の帯電飽和電位を５４：Δ
Ｖｓａｔと定義したとき、 ΔＶｓａｔ≒α・［１−ｅｘｐ（−Δｔ／τｕ）］／
［１−ｅｘｐ（−Δｔ／τｕ）・ｅｘｐ（−ΔＴ／τ
ｄ）］と表現することができる。

【００５０】本発明の駆動方法を示す。図５（Ａ）は従
来の駆動である。走査配線に順に駆動されていくが、素
子の電子放出量は電流量×パルス幅で決定される。図５
（Ｂ）は本発明の駆動方法である。スペーサ近傍の素子
の駆動について、所望の電子放出量のうち電流量を小さ
くし、そのかわり１フレーム内で駆動回数を増やす。当
然スペーサ近傍以外の走査配線よりも駆動回数は多くな
る。単純な例として、電流を１／２にして、かわりに２
回駆動し、必要な電子放出量を確保する方法がある。

【００５１】従来の駆動方法では、図６（Ａ）に示すよ
うな帯電の進行を示す。

【００５２】一方、本発明の方法では、素子からの電子
放出量が少ないため、図６（Ｂ）の６３のように帯電の
進行を小さくすることができる。

【００５３】図７には、本発明において、τｄの異なる
高抵抗膜２０ｂにより、ΔＶｓａｔの受ける影響の大き
さを示す。Ｎ＝１，Ｎ＝２，Ｎ＝３はスペーサ近傍の走
査配線により駆動される素子電流の分割数である。例え
ば、Ｎ＝２の場合は、スペーサの傍の素子の放出電流を
２組に分割し、１フレーム内で２回に分けて等間隔のタ
イミングで駆動した結果である。図中、Ｎ＝２，Ｎ＝３
のΔＶｓａｔの示すとおり、分割数の多い方が、ΔＶｓ
ａｔを小さくすることができる。τｄが大きいとき、電
子放出素子の駆動がオフのときの除電が不十分な場合
は、次第に帯電が蓄積していくが、同じτｄでは、分割
した方がトータルの帯電量ΔＶｓａｔが小さくなること
が分かる。また、電子放出素子がオフの時の除電が十分
のときも、Δｓａｔは分割数が多いほど小さくできる。
いずれにしても駆動中の帯電の進行が小さく、ビームず
れも小さくなる。

【００５４】次に、本発明を適用した画像形成装置の表
示パネルの構成と製造法について、具体的な例を示して
説明する。

【００５５】図８は、実施例に用いた表示パネルの斜視
図であり、内部構造を示すためにパネルの一部を切り欠
いて示している。

【００５６】図中、１０１５はリアプレート、１０１６
は側壁、１０１７はフェースプレートであり、１０１５
〜１０１７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。また、上記気密容器の内部は１
０のマイナス６乗［Ｔｏｒｒ］程度の真空に保持される
ので、大気圧や不意の衝撃などによる気密容器の破壊を
防止する目的で、耐大気圧構造体として、スペーサ１０
２０が設けられている。

【００５７】リアプレート１０１５には、基材１０１１
が固定されているが、該基板上には冷陰極素子１０１２
がｎ×ｍ個形成されている。（ｎ，ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、ｎ＝３０００，ｍ＝１０００以上
の数を設定することが望ましい。）前記ｎ×ｍ個の冷陰
極素子は、ｍ本の行方向配線１０１３とｎ本の列方向配
線１０１４により単純マトリクス配線されている。前
記、１０１１〜１０１４によって構成される部分をマル
チ電子ビーム源と呼ぶ。

【００５８】本発明の画像形成装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型電子放出素
子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用い
ることができる。

【００５９】次に、冷陰極素子として表面伝導型電子放
出素子（後述）を基板上に配列して単純マトリクス配線
したマルチ電子ビーム源の構造について述べる。

【００６０】図９に示すのは、図８の表示パネルに用い
たマルチ電子ビーム源の平面図である。基板１０１１上
には、表面伝導型電子放出素子が配列され、これらの素
子は行方向配線１０１３と列方向配線１０１４により単
純マトリクス状に配線されている。行方向配線１０１３
と列方向配線１０１４の交差する部分には、電極間に絶
縁層（不図示）が形成されており、電気的な絶縁が保た
れている。

【００６１】図９のＢ−Ｂ′に沿った断面を、図１０に
示す。

【００６２】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線１０１３、列方向配線１
０１４、電極間絶縁層（不図示）、および表面伝導型電
子放出素子の電子電極と導電性薄膜を形成した後、行方
向配線１０１３および列方向配線１０１４を介して各素
子に給電して通電フォーミング処理（後述）と通電活性
化処理（後述）を行うことにより製造した。

【００６３】本実施例においては、気密容器のリアプレ
ート１０１５にマルチ電子ビーム源の基板１０１１を固
定する構成としたが、マルチ電子ビーム源の基板１０１
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１０１
１自体を用いてもよい。

【００６４】また、フェースプレート１０１７の下面に
は、蛍光膜１０１８が形成されている。本実施例はカラ
ー表示装置であるため、蛍光膜１０１８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青の３原色の蛍光体が塗
り分けられている。各色の蛍光体は、たとえば図１１
（ａ）に示すようにストライプ状に塗り分けられ、蛍光
体のストライプの間には黒色の導電体１０１０が設けて
ある。黒色の導電体１０１０を設ける目的は、電子ビー
ムの照射位置に多少のずれがあっても表示色にずれが生
じないようにする事や、外光の反射を防止して表示コン
トラストの低下を防ぐ事、電子ビームによる蛍光膜のチ
ャージアップを防止する事などである。黒色の導電体１
０１０には、黒鉛を主成分として用いたが、上記の目的
に適するものであればこれ以外の材料を用いても良い。

【００６５】また、３原色の蛍光体の塗り分け方は前記
図１１（ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図１１（ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。

【００６６】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１０１８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００６７】また、蛍光膜１０１８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１０１９
を設けてある。メタルバック１０１９を設けた目的は、
蛍光膜１０１８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１０１
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１０１８を励起し
た電子の導電路として作用させる事などである。メタル
バック１０１９は、蛍光膜１０１８をフェースプレート
基板１０１７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１０１８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１０１９は用いない。

【００６８】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１０１７と蛍光膜１０１８との間に、
たとえばＩＴＯを材料とする透明電極を設けてもよい。

【００６９】図１２は図８のＡ−Ａ′の断面模式図であ
り、各部の番号は図８に対応している。スペーサ１０２
０は絶縁性部材１の表面に帯電防止を目的とした高抵抗
膜１１を成膜し、かつフェースプレート１０１７の内側
（メタルバック１０１９等）及び基板１０１１の表面
（行方向配線１０１３または列方向配線１０１４）に面
したスペーサの当接面３及び接する側面部５に低抵抗膜
２１を成膜した部材からなるもので、上記目的を達成す
るのに必要な数だけ、かつ必要な間隔をおいて配置さ
れ、フェースプレートの内側および基板１０１１の表面
に接合材１０４１により固定される。また、高抵抗膜
は、絶縁性部材１の表面のうち、少なくとも気密容器内
の真空中に露出している面に成膜されており、スペーサ
１０２０上の低抵抗膜２２および接合材１０４１を介し
て、フェースプレート１０１７の内側（メタルバック１
０１９等）及び基板１０１１の表面（行方向配線１０１
３または列方向配線１０１４）に電気的に接続される。
ここで説明される態様においては、スペーサ１０２０の
形状は薄板状とし、行方向配線１０１３に平行に配置さ
れ、行方向配線１０１３に電気的に接続されている。

【００７０】スペーサ１０２０としては、基板１０１１
上の行方向配線１０１３および列方向配線１０１４とフ
ェースプレート１０１７内面のメタルバック１０１９と
の間に印加される高電圧に耐えるだけの絶縁性を有し、
かつスペーサ１０２０の表面への帯電を防止する程度の
導電性を有する必要がある。

【００７１】スペーサ１０２０の絶縁性部材１として
は、例えば石英ガラス、Ｎａ等の不純物含有量を減少し
たガラス、ソーダライムガラス、アルミナ等のセラミッ
クス部材等が挙げられる。なお、絶縁性部材１はその熱
膨張率が気密容器および基板１０１１を成す部材と近い
ものが好ましい。

【００７２】スペーサ１０２０を構成する高抵抗膜１１
には、高電位側のフェースプレート１０１７（メタルバ
ック１０１９等）に印加される加速電圧Ｖａを帯電防止
膜である高抵抗膜２１の抵抗値Ｒｓで除した電流が流さ
れる。そこで、スペーサの抵抗値Ｒｓは帯電防止および
消費電力からその望ましい範囲に設定される。帯電防止
の観点から表面抵抗Ｒ／□は１０の１２乗Ω以下である
ことが望ましい。十分な帯電防止効果を得るためには１
０の１１乗Ω以下がさらに好ましい。表面抵抗の下限は
スペーサ形状とスペーサ間に印加される電圧により左右
されるが、１０の５乗Ω以上であることが好ましい。

【００７３】絶縁材料上に形成された帯電防止膜の厚み
ｔは１０ｎｍ〜１μｍの範囲が望ましい。材料の表面エ
ネルギーおよび基板との密着性や基板温度によっても異
なるが、一般的に１０ｎｍ以下の薄膜は島状に形成さ
れ、抵抗が不安定で再現性に乏しい。一方、膜厚ｔが１
μｍ以上では膜応力が大きくなって膜はがれの危険性が
高まり、かつ成膜時間が長くなるため生産性が悪い。従
って、膜厚は５０〜５００ｎｍであることが望ましい。
表面抵抗Ｒ／□はρ／ｔであり、以上に述べたＲ□とｔ
の好ましい範囲から、帯電防止膜の比抵抗ρは０．１
［Ωｃｍ］乃至１０の８乗［Ωｃｍ］が好ましい。さら
に表面抵抗と膜厚のより好ましい範囲を実現するために
は、ρは１０の２乗乃至１０の６乗Ωｃｍとするのが良
い。

【００７４】スペーサは上述したようにその上に形成し
た帯電防止膜を電流が流れることにより、あるいはディ
スプレイ全体が動作中に発熱することによりその温度が
上昇する。帯電防止膜の抵抗温度係数が大きな負の値で
あると温度が上昇した時に抵抗値が減少し、スペーサに
流れる電流が増加し、さらに温度上昇をもたらす。そし
て電流は電源の限界を越えるまで増加しつづける。この
ような電流の暴走が発生する抵抗温度係数の値は経験的
に負の値で絶対値が１％以上である。すなわち、帯電防
止膜の抵抗温度係数は−１％未満であることが望まし
い。

【００７５】帯電防止特性を有する高抵抗膜１１の材料
としては、例えば金属酸化物を用いることが出来る。金
属酸化物の中でも、クロム、ニッケル、銅の酸化物が好
ましい材料である。その理由はこれらの酸化物は二次電
子放出効率が比較的小さく、冷陰極素子１０１２から放
出された電子がスペーサ１０２０に当たった場合におい
ても帯電しにくいためと考えられる。金属酸化物以外に
も炭素は二次電子放出効率が小さく好ましい材料であ
る。特に、非晶質カーボンは高抵抗であるため、スペー
サ抵抗を所望の値に制御しやすい。

【００７６】帯電防止特性を有する高抵抗膜１１の他の
材料として、アルミと遷移金属合金の窒化物は遷移金属
の組成を調整することにより、良伝導体から絶縁体まで
広い範囲に抵抗値を制御できるので好適な材料である。
さらには後述する表示装置の作製工程において抵抗値の
変化が少なく安定な材料である。かつ、その抵抗温度係
数が−１％未満であり、実用的に使いやすい材料であ
る。遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ等があげら
れる。

【００７７】合金窒化膜はスパッタ、窒素ガス雰囲気中
での反応性スパッタ、電子ビーム蒸着、イオンプレーテ
ィング、イオンアシスト蒸着法等の薄膜形成手段により
絶縁性部材上に形成される。金属酸化膜も同様の薄膜形
成法で作製することができるが、この場合窒素ガスに代
えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキ
シド塗布法でも金属酸化膜を形成できる。カーボン膜は
蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作
製され、特に非晶質カーボンを作製する場合には、成膜
中の雰囲気に水素が含まれるようにするか、成膜ガスに
炭化水素ガスを使用する。

【００７８】スペーサ１０２０を構成する低抵抗膜２１
は、高抵抗膜１１を高電位側のフェースプレート１０１
７（メタルバック１０１９等）及び低電位側の基板１０
１１（配線１０１３，１０１４等）と電気的に接続する
為に設けられたものであり、以下では、中間電極層（中
間層）という名称も用いる。中間電極層（中間層）は以
下に列挙する複数の機能を有することが出来る。

【００７９】高抵抗膜１１をフェースプレート１０１７
及び基板１０１１と電気的に接続する。既に記載したよ
うに、高抵抗膜１１はスペーサ１０２０表面での帯電を
防止する目的で設けられたものであるが、高抵抗膜１１
をフェースプレート１０１７（メタルバック１０１９
等）及び基板１０１１（配線１０１３，１０１４等）と
直接或いは当接材１０４１を介して接続した場合、接続
部界面に大きな接触抵抗が発生し、スペーサ表面に発生
した電荷を速やかに除去できなくなる可能性がある。こ
れを避ける為に、フェースプレート１０１７、基板１０
１１及び当接材１０４１と接触するスペーサ１０２０の
当接面３或いは側面部５に低抵抗の中間層を設けた。

【００８０】冷陰極素子１０１２より放出された電子
は、フェースプレート１０１７と基板１０１１の間に形
成された電位分布に従って電子軌道を成す。スペーサ１
０２０の近傍で電子軌道に乱れが生じないようにする為
には、高抵抗膜１１の電位分布を全域にわたって制御す
る必要がある。高抵抗膜１１をフェースプレート１０１
７（メタルバック１０１９等）及び基板１０１１（配線
１０１３，１０１４等）と直接或いは当接材１０４１を
介して接続した場合、接続部界面の接触抵抗の為に、接
続状態のむらが発生し、高抵抗膜１１の電位分布が所望
の値からずれてしまう可能性がある。これを避ける為
に、スペーサ１０２０がフェースプレート１０１７及び
基板１０１１と当接するスペーサ端部（当接面３或いは
側面部５）の全長域に低抵抗の中間層を設け、この中間
層部に所望の電位を印加することによって、高抵抗膜１
１全体の電位を制御可能とした。

【００８１】冷陰極素子１０１２より放出された電子
は、フェースプレート１０１７と基板１０１１の間に形
成された電位分布に従って電子軌道を成す。スペーサ近
傍の冷陰極素子から放出された電子に関しては、スペー
サを設置することに伴う制約（配線、素子位置の変更
等）が生じる場合がある。このような場合、歪みやむら
の無い画像を形成する為には、放出された電子の軌道を
制御してフェースプレート１０１７上の所望の位置に電
子を照射する必要がある。フェースプレート１０１７及
び基板１０１１と当接する面の側面部５に低抵抗の中間
層を設けることにより、スペーサ１０２０近傍の電位分
布に所望の特性を持たせ、放出された電子の軌道を制御
することが出来る。

【００８２】低抵抗膜２１は、高抵抗膜１１に比べ十分
に低い抵抗値を有する材料を選択すればよく、Ｎｉ，Ｃ
ｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等
の金属、あるいは合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ
２，Ｐｄ−Ａｇ等の金属や金属酸化物とガラス等から
構成される印刷導体、あるいはＩｎ２Ｏ３ −ＳｎＯ
２等の透明導体及びポリシリコン等の半導体材料等よ
り適宜選択される。

【００８３】接合材１０４１はスペーサ１０２０が行方
向配線１０１３およびメタルバック１０１９と電気的に
接続するように、導電性をもたせる必要がある。すなわ
ち、導電性接着材や金属粒子や導電性フィラーを添加し
たフリットガラスが好適である。

【００８４】また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙ
ｎおよびＨｖは、当該表示パネルと不図示の気回路とを
電気的に接続するために設けた気密構造の電気接続用端
子である。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行方
向配線１０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム
源の列方向配線１０１４と、Ｈｖはフェースプレートの
メタルバック１０１９と電気的に接続している。

【００８５】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１×１０マ
イナス５乗ないしは１×１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００８６】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子１０１２に電圧を印加する
と、各冷陰極素子１０１２から電子が放出される。それ
と同時にメタルバック１０１９に容器外端子Ｈｖを通じ
て数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記
放出された電子を加速し、フェースプレート１０１７の
内面に衝突させる。これにより、蛍光膜１０１８をなす
各色の蛍光体が励起されて発光し、画像が表示される。

【００８７】通常、冷陰極素子である本発明の表面伝導
型電子放出素子への１０１２への印加電圧は１２〜１６
［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１
２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メ
タルバック１０１９と冷陰極素子１０１２間の電圧０．
１［ｋＶ］から１０［ｋＶ］程度である。

【００８８】以上、本発明の実施例の表示パネルの基本
構成と製法、および画像形成装置の概要を説明した。

【００８９】次に、前記実施例の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像形成装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型電子放出素子やＦＥ型、あるい
はＭＩＭ型などの冷陰極素子を用いることができる。

【００９０】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型電子放出素子が特に好まし
い。すなわち、ＦＥ型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも大面積化や
製造コストの低減を達成するには不利な要因となる。そ
の点、表面伝導型電子放出素子は、比較的製造方法が単
純なため、大面積化や製造コストの低減が容易である。
また、発明者らは、表面伝導型電子放出素子の中でも、
電子放出部もしくはその周辺部を微粒子膜から形成した
ものがとりわけ電子放出特性に優れ、しかも製造が容易
に行えることを見いだしている。したがって、高輝度で
大画面の画像形成装置のマルチ電子ビーム源に用いるに
は、最も好適であると言える。そこで、上記実施例の表
示パネルにおいては、電子放出部もしくはその周辺部を
微粒子膜から形成した表面伝導型電子放出素子を用い
た。そこで、まず好適な表面伝導型電子放出素子につい
て基本的な構成と製法および特性を説明し、その後で多
数の素子を単純マトリクス配線したマルチ電子ビーム源
の構造について述べる。

【００９１】（表面伝導型電子放出素子の好適な素子構
成と製法）電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の２種類があげられる。

【００９２】（平面型の表面伝導型電子放出素子）まず
最初に、平面型の表面伝導型電子放出素子の素子構成と
製造について説明する。図１３に示すのは、平面型の表
面伝導型電子放出素子の構成を説明するための平面図
（ａ）および断面図（ｂ）である。図中、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。

【００９３】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ２を材料とする絶縁
層を積層した基板、などを用いることができる。

【００９４】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ２Ｏ３ −ＳｎＯ２をはじめとす
る金属酸化物、ポリシリコンなどの半導体、などの中か
ら適宜材料を選択して用いればよい。電極を形成するに
は、たとえば真空蒸着などの製膜技術とフォトリソグラ
フィー、エッチングなどのパターニング技術を組み合わ
せて用いれば容易に形成できるが、それ以外の方法（た
とえば印刷技術）を用いて形成してもさしつかえない。

【００９５】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００９６】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００９７】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子の膜厚は、以下に述べるような諸条件
を考慮して適宜設定される。すなわち、素子電極１１０
２あるいは１１０３と電気的に良好に接続するのに必要
な条件、後述する通電フォーミングを良好に行うのに必
要な条件、微粒子膜自身の電気抵抗を後述する適宜の値
にするために必要な条件、などである。具体的には、数
オングストロームから数千オングストロームの範囲のな
かで設定するが、なかでも好ましいのは１０オングスト
ロームから５００オングストロームの間である。

【００９８】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ２，Ｉｎ２Ｏ３，ＰｂＯ，Ｓｂ２Ｏ３，
などをはじめとする酸化物や、ＨｆＢ２，ＺｒＢ２，
ＬａＢ６，ＣｅＢ６ＹＢ４，ＧｄＢ４，などを
はじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔａ
Ｃ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、Ｔｉ
Ｎ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓ
ｉ，Ｇｅ，などをはじめとする半導体や、カーボン、な
どがあげられ、これらの中から適宜選択される。

【００９９】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１００】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。

【０１０１】その重なり方は、図１３の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１０２】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１３においては模式的に示した。

【０１０３】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１０４】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図１３
においては模式的に示した。また、平面図（ａ）におい
ては、薄膜１１１３の一部を除去した素子を図示した。

【０１０５】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。

【０１０６】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【０１０７】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメーター］とした。

【０１０８】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。

【０１０９】図１４（ａ）〜（ｄ）は、表面伝導型電子
放出素子の製造工程を説明するための断面図で、各部材
の表記は前記図１３と同一である。

【０１１０】１）まず、図１４（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。

【０１１１】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０１１２】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【０１１３】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。（具体的
には、本実施例では主要元素としてＰｄを用いた。ま
た、実施例では塗布方法として、ディッピング法を用い
たが、それ以外のたとえばスピンナー法やスプレー法を
用いてもよい。）また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施例で用いた有機金属溶液の塗布による方法以
外の、たとえば真空蒸着法やスパッタ法、あるいは化学
的気相堆積法などを用いる場合もある。

【０１１４】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【０１１５】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０１１６】通電方法をより詳しく説明するために、図
１５に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施例の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
ターするためのモニターパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【０１１７】実施例においては、たとえば１０のマイナ
ス５乗［ｔｏｒｒ］程度の真空雰囲気下において、たと
えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１
０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．
１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加
するたびに１回の割りで、モニターパルスＰｍを挿入し
た。フォーミング処理に悪影響を及ぼすことがないよう
に、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×１０の６乗［オーム］になった段階、すなわ
ちモニターパルス印加時に電流計１１１１で計測される
電流が１×１０のマイナス７乗［Ａ］以下になった段階
で、フォーミング処理にかかわる通電を終了した。

【０１１８】なお、上記の方法は、本実施例の表面伝導
型電子放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表
面伝導型電子放出素子の設計を変更した場合には、それ
に応じて通電の条件を適宜変更するのが望ましい。

【０１１９】４）次に、図１４（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【０１２０】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【０１２１】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１２２】通電方法をより詳しく説明するために、図
１６（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施例においては、一定電
圧の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には、矩形波の電圧Ｖａｃは１４［Ｖ］、パ
ルス幅Ｔ３は１［ミリ秒］、パルス間隔Ｔ４は１０［ミ
リ秒］とした。なお、上述の通電条件は、本実施例の表
面伝導型電子放出素子に関する好ましい条件であり、表
面伝導型電子放出素子の設計を変更した場合には、それ
に応じて条件を適宜変更するのが望ましい。

【０１２３】図１４（ｄ）に示す１１１４は該表面伝導
型電子放出素子から放出される放出電流Ｉｅを捕捉する
ためのアノード電極で、直流高電圧電源１１１５および
電流計１１１６が接続されている。（なお、基板１１０
１を、表示パネルの中に組み込んでから活性化処理を行
う場合には、表示パネルの蛍光面をアノード電極１１１
４として用いる。）活性化用電源１１１２から電圧を印加する間、電流計１
１１６で放出電流Ｉｅを計測して通電活性化処理の進行
状況をモニターし、活性化用電源１１１２の動作を制御
する。電流計１１１６で計測された放出電流Ｉｅの一例
を図１６（ｂ）に示すが、活性化電源１１１２からパル
ス電圧を印加しはじめると、時間の経過とともに放出電
流Ｉｅは増加するが、やがて飽和してほとんど増加しな
くなる。このように、放出電流Ｉｅがほぼ飽和した時点
で活性化用電源１１１２からの電圧印加を停止し、通電
活性化処理を終了する。

【０１２４】なお、上述の通電条件は、本実施例の表面
伝導型電子放出素子に関する好ましい条件であり、表面
伝導型電子放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【０１２５】以上のようにして、図１４（ｅ）に示す平
面型の表面伝導型電子放出素子を製造した。

【０１２６】（垂直型の表面伝導型電子放出素子）次
に、電子放出部もしくはその周辺を微粒子膜から形成し
た表面伝導型電子放出素子のもうひとつの代表的な構
成、すなわち垂直型の表面伝導型電子放出素子の構成に
ついて説明する。

【０１２７】図１７は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。

【０１２８】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１０２の平面型における素子電極間隔
Ｌは、垂直型においては段差形成部材１２０６の段差高
Ｌｓとして設定される。なお、基板１２０１、素子電極
１２０２および１２０３、微粒子膜を用いた導電性薄膜
１２０４、については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材１２０６には、たとえばＳｉＯ２のような電気的
に絶縁性の材料を用いる。

【０１２９】次に、垂直型の表面伝導型電子放出素子の
製法について説明する。図１８（ａ）〜（ｆ）は、製造
工程を説明するための断面図で、各部材の表記は前記図
１６と同一である。

【０１３０】１）まず、図１８（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１３１】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ２をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１３２】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１３３】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１３４】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１３５】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１４（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１４（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。）以上のようにして、図１８（ｆ）に示す垂直型の表面伝
導型電子放出素子を製造した。

【０１３６】（表示装置に用いた表面伝導型電子放出素
子の特性）以上、平面型と垂直型の表面伝導型電子放出
素子について素子構成と製法を説明したが、次に表示装
置に用いた素子の特性について述べる。

【０１３７】図１９に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１３８】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１３９】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１４０】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１４１】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１４２】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１４３】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。たとえば多数の素子を表示画面の画素に対応して設
けた表示装置において、第一の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。すな
わち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０１４４】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。

【０１４５】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子ビーム源の構造について述べる。

【０１４６】図９に示すのは、前記図８の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図１３で示したものと同様な表面伝導型電子放
出素子が配列され、これらの素子は行方向配線電極１０
０３と列方向配線電極１００４により単純マトリクス状
に配線されている。行方向配線電極１００３と列方向配
線電極１００４の交差する部分には、電極間に絶縁層
（不図示）が形成されており、電気的な絶縁が保たれて
いる。

【０１４７】図９のＢ−Ｂ′に沿った断面を、図１０に
示す。

【０１４８】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１０１３、列方向配
線電極１０１４、電極間絶縁層（不図示）、および表面
伝導型電子放出素子の素子電極と導電性薄膜を形成した
後、行方向配線電極１０１３および列方向配線電極１０
１４を介して各素子に給電して通電フォーミング処理と
通電活性化処理を行うことにより製造した。

【０１４９】（３）駆動回路構成（および駆動方法）図２０は、ＮＴＳＣ方式のテレビ信号に基づいてテレビ
ジョン表示を行う為の駆動回路の概略構成をブロック図
で示したものである。同図中、表示パネル１７０１は前
述した表示パネルに相当するもので、前述した様に製造
され、動作する。また、走査回路１７０２は表示ライン
を走査し、制御回路１７０３は走査回路へ入力する信号
等を生成する。シフトレジスタ１７０４は１ライン毎の
データをシフトし、ラインメモリ１７０５は、シフトレ
ジスタ１７０４からの１ライン分のデータを変調信号発
生器１７０７に入力する。同期信号分離回路１７０６は
ＮＴＳＣ信号から同期信号を分離して制御回路１７０３
に出力するとともに、画面信号を画面メモリ１７１０を
介してシフトレジスタ１７０４に出力する。

【０１５０】以下、図２０の装置各部の機能を詳しく説
明する。

【０１５１】ます表示パネル１７０１は、端子Ｄｘ１な
いしＤｘｍおよび端子Ｄｙ１ないしＤｙｎ、および高圧
端子Ｈｖを介して外部の電気回路と接続されている。こ
のうち、端子Ｄｘ１ないしＤｘｍには、表示パネル１７
０１内に設けられているマルチ電子ビーム源、すなわち
ｍ行ｎ列の行列状にマトリクス配線された冷陰極素子を
１行（ｎ素子）ずつ順次駆動してゆく為の走査信号が印
加される。一方、端子Ｄｙ１ないしＤｙｎには、前記走
査信号により選択された１行分のｎ個の各素子の出力電
子ビームを制御する為の変調信号が印加される。また、
高圧端子Ｈｖには、直流電圧源Ｖａより、たとえば５
［ｋＶ］の直流電圧が供給されるが、これはマルチ電子
ビーム源より出力される電子ビームに蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。

【０１５２】次に、走査回路１７０２について説明す
る。同回路は、内部にｍ個のスイッチング素子（図中、
Ｓ１ないしＳｍで模式的に示されている）を備えるもの
で、各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１７０１の端子Ｄｘ１ないしＤｘｍ
と電気的に接続するものである。Ｓ１ないしＳｍの各ス
イッチング素子は、制御回路１７０３が出力する制御信
号Ｔｓｃａｎに基づいて動作するものだが、実際にはた
とえばＦＥＴのようなスイッチング素子を組合わせる事
により容易に構成することが可能である。なお、前記直
流電圧源Ｖｘは、図１９に例示した電子放出素子の特性
に基づき走査されていない素子に印加される駆動電圧が
電子放出しきい値電圧Ｖｔｈ電圧以下となるよう、一定
電圧を出力するよう設定されている。

【０１５３】また、制御回路１７０３は、外部より入力
する画像信号に基づいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。次に説
明する同期信号分離回路１７０６より送られる同期信号
Ｔｓｙｎｃに基づいて、本発明の時分割駆動に対応し
て、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍ
ｒｙの各制御信号を発生する。同期信号分離回路１７０
６は、外部から入力されるＮＴＳＣ方式のテレビ信号か
ら、同期信号成分と輝度信号成分とを分離する為の回路
で、良く知られているように周波数分離（フィルタ）回
路を用いれば容易に構成できるものである。同期信号分
離回路１７０６により分離された同期信号は、良く知ら
れるように垂直同期信号と水平同期信号より成るが、こ
こでは説明の便宜上、Ｔｓｙｎｃ信号として図示した。
一方、前記テレビ信号から分離された画像の輝度信号成
分を便宜上ＤＡＴＡ信号と表すが、同信号はシフトレジ
スタ１７０４に入力される。

【０１５４】シフトレジスタ１７０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１７０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する。すなわち、制御信号Ｔｓｆｔは、シフト
レジスタ１７０４のシフトクロックであると言い換える
こともできる。シリアル／パラレル変換された画像１ラ
イン分（電子放出素子ｎ素子分の駆動データに相当す
る）のデータは、Ｉｄ１ないしＩｄｎのｎ個の信号とし
て前記シフトレジスタ１７０４より出力される。

【０１５５】ラインメモリ１７０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１７０３より送られる制御信号Ｔｍｒｙに
したがって適宜Ｉｄ１ないしＩｄｎの内容を記憶する。
記憶された内容は、Ｉ′ｄ１ないしＩ′ｄｎとして出力
され、変調信号発生器１７０７に入力される。

【０１５６】変調信号発生器１７０７は、前記画像デー
タＩ′ｄ１ないしＩ′ｄｎの各々に応じて、電子放出素
子１０１５の各々を適切に駆動変調する為の信号源で、
その出力信号は、端子Ｄｙ１ないしＤｙｎを通じて表示
パネル１７０１内の電子放出素子１０１５に印加され
る。

【０１５７】図１９を用いて説明したように、本発明に
関わる表面伝導型電子放出素子は放出電流Ｉｅに対して
以下の基本特性を有している。すなわち、電子放出には
明確な閾値電圧Ｖｔｈ（後述する実施例の表面伝導型電
子放出素子では８［Ｖ］）があり、閾値Ｖｔｈ以上の電
圧を印加された時のみ電子放出が生じる。また、電子放
出閾値Ｖｔｈ以上の電圧に対しては、図１９のグラフの
ように電圧の変化に応じて放出電流Ｉｅも変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
たとえば電子放出閾値Ｖｔｈ以下の電圧を印加しても電
子放出は生じないが、電子放出閾値Ｖｔｈ以上の電圧を
印加する場合には表面伝導型電子放出素子から電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより出力電子ビームの強度を制御することが
可能である。また、パルスの幅Ｐｗを変化させることに
より出力される電子ビームの電荷の総量を制御すること
が可能である。

【０１５８】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１７０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。また、パルス幅変調方式を実施するに際し
ては、変調信号発生器１７０７として、一定の波高値の
電圧パルスを発生し、入力されるデータに応じて適宜電
圧パルスの幅を変調するようなパルス幅変調方式の回路
を用いることができる。

【０１５９】シフトレジスタ１７０４やラインメモリ１
７０５は、デジタル信号式のものでもアナログ信号式の
ものでも採用できる。すなわち、画像信号のシリアル／
パラレル変換や記憶が所定の速度で行われればよいから
である。

【０１６０】デジタル信号式を用いる場合には、同期信
号分離回路１７０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路１７０
６の出力部にＡ／Ｄ変換器を設ければよい。これに関連
してラインメモリ１１５の出力信号がデジタル信号かア
ナログ信号かにより、変調信号発生器に用いられる回路
が若干異なったものとなる。すなわち、デジタル信号を
用いた電圧変調方式の場合、変調信号発生器１７０７に
は、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回
路などを付加する。パルス幅変調方式の場合、変調信号
発生器１７０７には、例えば高速の発振器および発振器
の出力する波数を計数する計数器（カウンタ）および計
数器の出力値と前記メモリの出力値を比較する比較器
（コンパレータ）を組み合せた回路を用いる。必要に応
じて、比較器の出力するパルス幅変調された変調信号を
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１６１】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１７０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。

【０１６２】このような構成をとりうる本発明の適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
Ｈｖを介してメタルバック１０１９あるいは透明電極
（不図示）に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜１０１８に衝突し、発光が生じ
て画像が形成される。

【０１６３】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはＮＴＳＣ方式を挙げたが、入力信号はこれに限るも
のではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これらよ
り多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじ
めとする高品位ＴＶ）方式をも採用できる。

【０１６４】

【実施例】本実施例は、スペーサに近接する素子につい
て、一フレームに必要な駆動時間を、一パルスのみで駆
動せず、３分割して、かつタイミングをずらして駆動
し、帯電の絶対値を小さく抑えるというものである。

【０１６５】以下に述べる実施例は、マルチビーム電子
源として、前述した、電極間の導電性微粒子膜に電子放
出素子を利用したＳＣＥ素子を用いた。なお、これらの
電子ビーム源ｎ×ｍ個（ｎ＝２０７２，ｍ＝１０２４）
を、Ｍ本の行方向配線とＮ方向の列方向配線とによりマ
トリックス配線した。

【０１６６】長さ４０ｍｍ、幅３ｍｍ、厚み０．２ｍｍ
のリアプレートと同質のガラス表面に窒化シリコン膜を
０．５μｍスパッタ法により形成し、これを絶縁性部材
とした。帯電防止膜として、実施例２で用いたＣｒ−Ａ
ｌ合金窒化膜にトップコーン層として酸化クロム膜を積
層したものを使用した。厚みはそれぞれ２００ｎｍ，５
ｎｍである。これに限らず本発明帯電防止膜を使用する
ことが可能である。

【０１６７】次に低抵抗膜６２として、フェースプレー
ト、リアプレートとの接続部に接続部と平行に３０μｍ
の帯状に０．１μｍ厚みのＡｕ膜を形成した。

【０１６８】スペーサはＸ方向配線上およびフェースプ
レート上のメタルバックと導電性フリットガラスを用い
て接続されている。導電性フリットガラスはフリットガ
ラスに、表面を金コーティングした導電性微粒子を混合
したものを使用し、スペーサ表面の帯電防止膜とＸ方向
配線あるいはフェースプレートと電気的に接続してあ
る。

【０１６９】スペーサの、リアプレートとフェースプレ
ート間の抵抗値は、幅（３ｍｍ）方向に対し１×１０⁹
Ωに設定した。

【０１７０】本実施例では、前述した図８に示すスペー
サ１０２０を配置した表示パネルを作製した。以下、図
８および図１２を用いて詳述する。まず、あらかじめ基
板上に行方向配線電極１０１３、列方向配線電極１０１
４、電極間絶縁層（不図示）、および表面伝導型電子放
出素子の素子電極と導電性薄膜を形成した基板１０１１
を、リアプレート１０１５に固定した。次に、ソーダラ
イムガラスからなる絶縁性部材１０２０ａの表面のう
ち、気密容器内に露出する４面に後述の高抵抗膜１０２
０ｂを成膜し、当接面に導電膜１０２０ｃを成膜したス
ペーサ１０２０（高さ５［ｍｍ］、板厚２００［マイク
ロメートル］、長さ２０ｍｍ）を基板１０１１の行方向
配線１０１３上に等間隔で、行方向配線１０１３と平行
に固定した。その後、基板１０１１の５ｍｍ上方に、内
面に蛍光膜１０１８とメタルバック１０１９が付設され
たフェースプレート１０１７を側壁１０１６を介し配置
し、リアプレート１０１５、フェースプレート１０１
７、側壁１０１６およびスペーサ１０２０の各接合部を
固定した。基板１０１１とリアプレート１０１５の接合
部、リアプレート１０１５と側壁１０１６の接合部、お
よびフェースプレート１０１７と１０側壁１０１６の接
合部は、フリットガラス（不図示）を塗布し、大気中で
４００℃乃至５００℃で１０分以上焼成することで封着
した。

【０１７１】また、スペーサ１０２０は、基板１０１１
側では行方向配線１０１３（線幅３００［マイクロメー
トル］）上に、フェースプレート１０１７側ではメタル
バック１０１９面上に、導電性のフィラーあるいは金属
等の導電材を混合した導電性フリットガラス（不図示）
を介して配置し、上記気密器の封着と同時に、大気中で
４００℃乃至５００℃で１０分以上焼成することで、接
着しかつ電気的な接続も行った。

【０１７２】なお、本実施例においては、蛍光膜１０１
８は、図２１に示すように、各色蛍光体２１ａが列方向
（Ｙ方向）に延びるストライプ形状を採用し、黒色の導
電体２１ｂは各色蛍光体（Ｒ，Ｇ，Ｂ）２１ａ間だけで
なく、Ｙ方向の各画素間をも分離するように配置された
蛍光膜が用いられ、スペーサ１０２０は、行方向（Ｘ方
向）に平行な黒色の導電体２１ｂ領域（線幅３００［マ
イクロメートル］）内にメタルバック１０１９を介して
配置された。なお、前述の封着を行う際には、各色蛍光
体２１ａと基板１０１１上に配置された各素子とを対応
させなくてはいけないため、リアプレート１０１５、フ
ェースプレート１０１７およびスペーサ１０２０は十分
な位置合わせを行った。

【０１７３】以上のようにして完成した気密容器内を排
気管（不図示）を通じ真空ポンプにて排気し、十分な真
空度に達した後、容器外端子Ｄｘ１〜ＤｘｍとＤｙ１〜
Ｄｙｎを通じ、行方向配線電極１０１３および列方向配
線電極１０１４を介して各素子に給電して前述の通電フ
ォーミング処理と通電活性化処理を行うことによりマル
チ電子ビーム源を製造した。

【０１７４】次に、１０のマイナス６乗［Ｔｏｒｒ］程
度の真空度で、不図示の排気管をガスバーナーで熱する
ことで溶着し外囲器（気密容器）の封止を行った。

【０１７５】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。

【０１７６】以上のように完成した、図８および図１２
に示されるような表示パネルを用いた画像形成装置にお
いて、各冷陰極素子（表面伝導型電子放出素子）１０１
２には、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを
通じ、走査信号及び変調信号を不図示の信号発生手段よ
りそれぞれ印加することにより電子をの放出させ、メタ
ルバック１０１９には、高圧端子Ｈｖを通じて高圧を印
加することにより放出電子ビームを加速し、蛍光膜１０
１８に電子で衝突させ、各色蛍光体２１ａ（図２１の
Ｒ，Ｇ，Ｂ）を励起・発光させることで画像を表示し
た。

【０１７７】本実施例において、加速電圧５ｋＶ、画像
周波数６０Ｈｚ、１素子当たりの駆動パルス幅が最大１
００μｓ（Δｔ＝１００μｓ）での駆動を行なった。な
お、本実験の前に、予備実験として、帯電の時定数τｕ
と除電の時定数τｄ、の測定を実施した。その後、本発
明の駆動方法で、効果を検証した。

【０１７８】まず予備実験の説明をする。予備実験とし
て、図２２に示した評価装置で駆動パルス１４（Ｖ）で
１（ｍｓ）、１（Ｈｚ）の駆動を行い、帯電の時定数τ
ｕと除電の時定数τｄ、を測定した。ここで、加速電圧
はＶａ＝５（ｋＶ）、スペーサ長はｌ＝４００（μ
ｍ）、スペーサ高さはｄ＝３（ｍｍ）とし、実際に作製
する画像形成装置と同じにした。なお、駆動時の素子か
らの放出電流は１素子当たり１μＡである。各測定結果
は、τｕ＝１（ｍｓ）、τｄ＝５（ｍｓ）であった。

【０１７９】つぎに、本発明の画像形成装置の実際の画
像表示の条件での駆動条件への適用例を示す。

【０１８０】まず従来の駆動方法でスペーサ近傍の素子
を駆動した（図２３（Ａ））。この時は、スペーサに近
接する素子の駆動も、２分割せず、１パルス中に１フレ
ームに必要な時間の素子駆動を行なった。このときのス
ペーサ中央の帯電電位の最大値７０：ΔＶは、図２４の
ように、 ΔＶ＝５０（Ｖ）であった。

【０１８１】駆動は図の〜の順で行った。なおと
の間にスペーサが配置されている、図の矩形が電子放
出量を示す。

【０１８２】次に、本発明の駆動方法を使用したときの
効果について説明する。

【０１８３】スペーサ最近傍の素子の駆動時間を分割し
た（図２３（Ｂ））。具体的には、スペーサの近接の素
子を、１フレームに必要な駆動時間ｔ（１００μｓ）を
２等分割した。そして、１／１８０（ｓｅｃ）ずつタイ
ミングをずらして順次駆動した。なお、駆動時の素子か
らの放出電流は１素子当たり最大１μＡである。

【０１８４】その結果、スペーサ中央の帯電電位の最大
値ΔＶは、図２５に示すように、７１：ΔＶ＝２５
（Ｖ）であった。この場合も、スペーサ中央の帯電電位
の最大値ΔＶは従来の駆動時間を分割しない場合よりも
小さい。

【０１８５】以上の結果が示すとおり、２回に分割した
ほうが、ΔＶは２５Ｖ小さく抑えられ、発明の効果を確
認する事ができた。

【０１８６】本実施例では、駆動時間を２等分割した
が、３、あるいは４以上の分割でも効果はある。

【０１８７】本実施例では、駆動を、１フレームを２等
分割したタイミングで行なったが、これに限らない。

【０１８８】

【発明の効果】以上説明した本発明によれば、スペーサ
表面に電子源および電極、あるいは互いに異なる電位が
印加される少なくとも２つの電極に対して電気的に接続
される高抵抗薄膜を有し、かつ高抵抗薄膜の帯電及び帯
電緩和の時定数、スペーサ配置、電極配置を考慮するこ
とによって、さらには、帯電緩和の時定数が大きい場合
にも、本発明の駆動方法を適用することによって、スペ
ーサ表面の帯電を抑えることができる。それによって、
電子源からの放出電子の軌道が乱されることはなく、良
好な表示特性を有することになる。特にカラー画像を表
示する場合には、色ずれを防止することができ、鮮明な
画像表示が可能になる。

【図面の簡単な説明】

【図１】本発明の画像形成装置の断面図

【図２】スペーサ表面での帯電の動特性を説明するため
のグラフ

【図３】駆動毎のスペーサ表面での帯電の動特性を説明
するためのグラフ

【図４】スペーサ表面での帯電の平衡状態を説明するた
めのグラフ

【図５】駆動パルス毎の電子放出量と駆動パルス数の関
係を説明するためのタイムチャート

【図６】駆動パルス毎の帯電量の時間変化を説明するた
めのタイムチャート

【図７】駆動分割数と帯電量との関係を示すグラフ

【図８】実施例に用いた画像形成装置の表示パネルの斜
視図

【図９】図８の表示パネルに用いたマルチ電子ビーム源

【図１０】図９のマルチ電子ビーム源のＢ−Ｂ’に沿っ
た断面図

【図１１】蛍光体の塗り分けを示すレイアウト図

【図１２】図８の表示パネルのＡ−Ａ’に沿った断面図

【図１３】平面型の表面伝導型電子放出素子の平面図及
び断面図

【図１４】平面型の表面伝導型電子放出素子の製造工程
図

【図１５】フォーミング電圧の波形図

【図１６】活性化処理を説明するためのタイムチャート

【図１７】垂直型の表面伝導型電子放出素子の断面図

【図１８】垂直型の表面伝導型電子放出素子の製造工程
図

【図１９】表面伝導型電子放出素子の特性を示すグラフ

【図２０】テレビジョン表示を行う駆動回路のブロック
図

【図２１】実施例で用いた蛍光膜のレイアウト図

【図２２】評価装置の概念図

【図２３】走査配線の駆動方法を説明するためのタイム
チャート

【図２４】従来の駆動方法による帯電電位の波形図

【図２５】本発明の駆動方法による帯電電位の波形図

【図２６】従来の表面伝導型電子放出素子の平面図

【図２７】電界放出型電子放出素子の断面図

【図２８】ＭＩＭ型電子放出素子の平面図

【図２９】画像形成装置の表示パネルの一部を切り欠い
て示した斜視図

【符号の説明】

１０１０黒色の導電体１０１１基板１０１２冷陰極素子１０１３行方向配線１０１４列方向配線１０１５リアプレート１０１６側壁１０１７フェースプレート１０１８蛍光膜１０１９メタルバック１０２０スペーサ１１０１基板１１０２，１１０３素子電極１１０４導電性薄膜１１０５電子放出部１１１０フォーミング用電源１１１１電流計１１１２活性化用電源１１１３通電活性化処理により形成した薄膜１１１４アノード電極１１１５直流高電圧電源１１１６電流計１２０１基板１２０２，１２０３素子電極１２０４導電性薄膜１２０５電子放出部１２０６段差形成部材１２１３通電活性化処理により形成した薄膜１７０１表示パネル１７０２走査回路１７０３制御回路１７０４シフトレジスタ１７０５ラインメモリ１７０６同期信号分離回路１７０７変調信号発生器１７１０画面メモリ３００１基板３００４導電性薄膜３００５電子放出部３０１０基板３０１１エミッタ配線３０１２エミッタコーン３０１３絶縁層３０１４ゲート電極３０２０基板３０２１下電極３０２２絶縁層３０２３上電極３１１１基板３１１２冷陰極素子３１１３行方向配線３１１４列方向配線３１１５リアプレート３１１６側壁３１１７フェースプレート３１１８蛍光膜３１１９メタルバック３１２０スペーサ４５０１基板４５０２電子放出素子４５０３スペーサ４５０４高抵抗膜４５０５プローブ電極４５０６加速電極４５０７表面電位計４５０８真空槽

Claims

【特許請求の範囲】

【請求項１】複数の冷陰極型電子放出素子からなる電
子源を有する素子基板と、前記素子基板に対向配置され前記電子源より放出された
電子を加速する為の加速電極と、少なくとも前記素子基板と前記加速電極を維持する為の
密閉構造を有する外囲器と、複数の前記電子放出素子を駆動する為の走査配線と、前記走査配線上に配置され前記外囲器を支持する為のス
ペーサを有する画像形成装置において、前記スペーサ近傍の各素子において、１フレーム内に必
要な電荷放出量について、１フレーム内で複数回分割駆動することをすることを特
徴とする画像形成装置。
【請求項２】請求項１に記載の画像形成装置におい
て、前記スペーサ近傍の素子について、１フレームに必要な
電荷放出量をＭ分割しＭ回の駆動を行なうことを特徴と
する画像形成装置。
【請求項３】請求項２に記載の画像形成装置におい
て、前記Ｍ回の駆動のそれぞれにおいて放出される電子の量
は互いに等しいことを特徴とする画像形成装置。
【請求項４】請求項２に記載の画像形成装置におい
て、前記Ｍ回の駆動を、均等な時間間隔で順次行なうことを
特徴とする画像形成装置。
【請求項５】請求項２に記載の画像形成装置におい
て、前記Ｍ回の駆動を、不均等な時間間隔で順次行なうこと
を特徴とする画像形成装置。
【請求項６】請求項５に記載の画像形成装置において、前記電子放出素子の１フレームに必要な電子放出量を、
（任意の素子が規定されている最大放出量÷前記Ｍ）を
超えない電荷量の範囲で任意に分割することを特徴とす
る画像形成装置。