JP3162968B2 - Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof - Google Patents

Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof

Info

Publication number
JP3162968B2
JP3162968B2 JP24584195A JP24584195A JP3162968B2 JP 3162968 B2 JP3162968 B2 JP 3162968B2 JP 24584195 A JP24584195 A JP 24584195A JP 24584195 A JP24584195 A JP 24584195A JP 3162968 B2 JP3162968 B2 JP 3162968B2
Authority
JP
Japan
Prior art keywords
electron
electron source
surface conduction
voltage
direction wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24584195A
Other languages
Japanese (ja)
Other versions
JPH0992129A (en
Inventor
青児 磯野
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24584195A priority Critical patent/JP3162968B2/en
Publication of JPH0992129A publication Critical patent/JPH0992129A/en
Application granted granted Critical
Publication of JP3162968B2 publication Critical patent/JP3162968B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子源とその駆動
方法、それを用いた画像形成法装置、並びにその製造方
法に関し、特に、電子放出素子を備えた電子源及びその
応用である表示装置等の画像形成装置に関する。また、
その駆動方法と製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source, a method of driving the same, an image forming apparatus using the same, and a method of manufacturing the same. More particularly, the present invention relates to an electron source having an electron-emitting device and a display device as an application thereof. And the like. Also,
The present invention relates to a driving method and a manufacturing method.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子(以下、FE型と
記す)や、金属/絶縁層/金属型放出素子(以下、MI
M型と記す)や、表面伝導型放出素子などが知られてい
る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, the cold cathode device includes, for example, a field emission device (hereinafter, referred to as FE type) and a metal / insulating layer / metal type emission device (hereinafter, MI).
M-type), surface conduction electron-emitting devices, and the like.

【0003】FE型の例としては、たとえば、W.P.Dyke
&W.W.Dolan,"Field emission",Advance in Electron Ph
ysics, 8, 89(1956)や、あるいは、C.A.Spindt,"Physic
al properties of thin-film field emission cathodes
withmolybdenium cones", J.Appl.Phys., 47,5248(197
6) などが知られている。また、MIM型の例として
は、たとえば、C.A.Mead,"Operation oftunnel-emissio
n Devices, J.Appl.Phys., 32,646(1961) などが知られ
ている。
As an example of the FE type, for example, WPDyke
& W.W.Dolan, "Field emission", Advance in Electron Ph
ysics, 8, 89 (1956) or CASpindt, "Physic
al properties of thin-film field emission cathodes
withmolybdenium cones ", J. Appl. Phys., 47, 5248 (197
6) are known. Further, as an example of the MIM type, for example, CAMead, "Operation of tunnel-emissio
n Devices, J. Appl. Phys., 32, 646 (1961) and the like are known.

【0004】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson, RadioEng.Electron Phys., 10,129
0,(1965)や、後述する他の例が知られている。表面伝導
型放出素子は、基板上に形成された小面積の薄膜に、膜
面に平行に電流を流すことにより電子放出が生ずる現象
を利用するものである。この表面伝導型放出素子として
は、前記エリンソン等によるSnO2 薄膜を用いたもの
の他に、Au薄膜によるもの[G.Dittmer:"Thin Solid F
ilms",9,317(1972)]や、In2O 3 /SnO2 薄膜による
もの[M.Hartwell and C.G.Fonstad:"IEEE Trans.EDCon
f.",519(1975)]や、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22(1983)]等が報告され
ている。
[0004] Further, as a surface conduction type emission element, for example,
For example, M.I.Elinson, RadioEng.Electron Phys., 10,129
0, (1965) and other examples described later. Surface conduction
The type emission device is a thin film with a small area formed on a substrate.
Phenomenon in which electron emission occurs when a current flows in parallel to a plane
Is used. As this surface conduction type emission element
Is SnO by Elinson et al.Two Using thin film
In addition to those using Au thin film [G. Dittmer: "Thin Solid F
ilms ", 9,317 (1972)] and InTwoO Three / SnOTwo By thin film
Stuff [M.Hartwell and C.G.Fonstad: "IEEE Trans.EDCon
f. ", 519 (1975)] and those using carbon thin films [Hisashi Araki
Others: Vacuum, Vol. 26, No. 1, 22 (1983)]
ing.

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図1に前述のM.Hartwell
らによる素子の平面図を示す。同図において、3001
は基板で、3004はスパッタで形成された金属酸化物
よりなる導電性薄膜である。導電性薄膜3004は図示
のようにH字形の平面形状に形成されている。該導電性
薄膜3004に後述の通電フォーミングと呼ばれる通電
処理を施すことにより、電子放出部3005が形成され
る。図中の間隔Lは、0.5〜1[mm],Wは、0.
1[mm]で設定されている。
[0005] As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwell
1 shows a plan view of an element according to the present invention. In the figure, 3001
, A substrate; and 3004, a conductive thin film made of metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is 0 to 1 [mm].
It is set at 1 [mm].

【0006】尚、図示の便宜から、電子放出部3005
は導電性薄膜3004の中央に矩形の形状で示したが、
これは模式的なものであり、実際の電子放出部の位置や
形状を忠実に表現しているわけではない。M.Hart
wellらによる素子をはじめとして上述の表面伝導型
放出素子においては、電子放出を行う前に導電性薄膜3
004に通電フォーミングと呼ばれる通電処理を施すこ
とにより電子放出部3005を形成するのが一般的であ
った。すなわち、通電フォーミングとは、前記導電性薄
膜3004の両端に一定の直流電圧、もしくは、例えば
1V/分程度の非常にゆっくりとしたレートで昇圧する
直流電圧を印加して通電し、導電性薄膜3004を局所
的に破壊もしくは変形もしくは変質せしめ、電気的に高
抵抗な状態の電子放出部3005を形成することであ
る。尚、局所的に破壊もしくは変形もしくは変質した導
電性薄膜3004の一部には、亀裂が発生する。前記通
電フォーミング後に導電性薄膜3004に適宜の電圧を
印加した場合には、前記亀裂付近において電子放出が行
われる。
[0006] For convenience of illustration, the electron emitting portion 3005 is shown.
Is shown in a rectangular shape at the center of the conductive thin film 3004,
This is a schematic one, and does not faithfully represent the actual position or shape of the electron-emitting portion. M. Hart
In the surface conduction electron-emitting device described above, including the device by Well et al.
In general, the electron-emitting portion 3005 is formed by performing an energization process called energization forming on 004. In other words, the energization forming means that a constant DC voltage or a DC voltage that increases at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004 to energize the conductive thin film 3004. Is locally destroyed, deformed, or altered to form an electron emitting portion 3005 in a state of high electrical resistance. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0007】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源等が研究されている。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because of its simple structure and easy manufacture. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied. As for the application of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources have been studied.

【0008】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5066883や特開平2
−257551において開示されているように、表面伝
導型放出素子と電子ビームの照射により発光する蛍光体
とを組み合わせて用いた画像表示装置が研究されてい
る。表面伝導型放出素子と蛍光体とを組み合わせて用い
た画像表示装置は、従来の他の方式の画像表示装置より
も優れた特性が期待されている。たとえば、近年普及し
てきた液晶表示装置と比較しても、自発光型であるため
バックライトを必要としない点や、視野角が広い点が優
れていると言える。
In particular, as an application to an image display device, for example, US Pat.
As disclosed in US Pat. No. 2,575,551, an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0009】[0009]

【発明が解決しようとする課題】発明者らは、上記従来
例をはじめとして、さまざまな材料、製法、構造の表面
伝導型放出素子を試みてきた。さらに、多数の表面伝導
型放出素子を配列したマルチ電子ビーム源、ならびに、
このマルチ電子ビーム源を応用した画像表示装置につい
て研究を行ってきた。
The present inventors have attempted surface conduction type emission devices having various materials, manufacturing methods and structures, including the above-mentioned conventional example. Further, a multi-electron beam source in which a large number of surface conduction electron-emitting devices are arranged, and
We have been studying image display devices using this multi-electron beam source.

【0010】発明者らは、たとえば、図2に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を2次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。図中、4001は表面伝
導型放出素子を模式的に示したもの、4002は行方向
配線、4003は列方向配線である。行方向配線400
2および列方向配線4003は、実際には有限の電気抵
抗を有するものであるが、図においては配線抵抗400
4および4005として示されている。上述のような配
線方法を、単純マトリクス配線と呼ぶ。
The inventors have tried a multi-electron beam source by the electric wiring method shown in FIG. 2, for example. That is, it is a multi-electron beam source in which a large number of surface conduction emission devices are two-dimensionally arranged and these devices are wired in a matrix as shown in the figure. In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 shows a row direction wiring, and 4003 shows a column direction wiring. Row direction wiring 400
2 and the column wiring 4003 actually have a finite electric resistance, but in the drawing, the wiring resistance 400
4 and 4005. The above-described wiring method is called simple matrix wiring.

【0011】なお、図示の便宜上、6x6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。表面伝導型放
出素子を単純マトリクス配線したマルチ電子ビーム源に
おいては、所望の電子ビームを出力させるため、行方向
配線4002および列方向配線4003に適宜の電気信
号を印加する。たとえば、マトリクスの中の任意の1行
の表面伝導型放出素子を駆動するには、選択する行の行
方向配線4002には選択電圧Vsを印加し、同時に非
選択の行の行方向配線4002には非選択電圧Vnsを
印加する。これと同期して列方向配線4003に電子ビ
ームを出力するための駆動電圧Veを印加する。この方
法によれば、配線抵抗4004および4005による電
圧降下を無視すれば、選択する行の表面伝導型放出素子
には、Ve−Vsの電圧が印加され、また非選択行の表
面伝導型放出素子にはVe−Vnsの電圧が印加され
る。Ve,Vs,Vnsを適宜の大きさの電圧にすれば
選択する行の表面伝導型放出素子だけから所望の強度の
電子ビームが出力されるはずであり、また列方向配線の
各々に異なる駆動電圧Veを印加すれば、選択する行の
素子の各々から異なる強度の電子ビームが出力されるは
ずである。また、表面伝導型放出素子の応答速度は高速
であるため、駆動電圧Veを印加する時間の長さを変え
れば、電子ビームが出力される時間の長さも変えること
ができるはずである。
Although a 6 × 6 matrix is shown for convenience of illustration, the size of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image display is performed. Elements that are sufficient to perform are arranged and wired. In a multi-electron beam source in which the surface conduction electron-emitting devices are arranged in a simple matrix wiring, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example, to drive a surface conduction electron-emitting device of an arbitrary row in a matrix, a selection voltage Vs is applied to a row-directional wiring 4002 of a selected row, and at the same time, a row-directional wiring 4002 of an unselected row is applied. Applies a non-selection voltage Vns. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column wiring 4003. According to this method, if the voltage drop due to the wiring resistances 4004 and 4005 is ignored, a voltage of Ve−Vs is applied to the surface conduction type emission element of the selected row, and the surface conduction type emission element of the non-selected row is used. Is applied with a voltage of Ve−Vns. If Ve, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the surface conduction electron-emitting device of the selected row, and a different drive voltage is applied to each of the column wirings. If Ve is applied, each of the elements in the selected row should output a different intensity electron beam. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the driving voltage Ve is changed, the length of time for outputting the electron beam should be changed.

【0012】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな応用
可能性があり、たとえば画像情報に応じた電気信号を適
宜印加すれば、画像表示装置用の電子源として好適に用
いることができる。次に、表面伝導型放出素子の特性に
ついて述べる。図3に、表面伝導型放出素子の印加電圧
Vfに対する放出電流Ieの特性の典型的な例を示す。
表面伝導型放出素子は、放出電流Ieに関して次の2つ
の特性を有している。第一に、ある電圧(これを閾値電
圧Vthと呼ぶ)以上の大きさの電圧を素子に印加する
と急激に放出電流Ieが増加するが、一方、閾値電圧V
th未満の電圧では放出電流Ieはほとんど検出されな
い。第二に、放出電流Ieは素子に印加する電圧Vfに
依存して変化するため、電圧Vfで放出電流Ieの大き
さを制御できる。これらの特性を利用し、印加電圧Vf
を制御することにより、発光輝度を制御することができ
るため、階調表示を行なうことが可能である。
Therefore, a multi-electron beam source in which surface conduction electron-emitting devices are arranged in a simple matrix has a variety of applications. For example, if an electric signal corresponding to image information is appropriately applied, the multi-electron beam source can be used as an electron source for an image display device. It can be suitably used. Next, characteristics of the surface conduction electron-emitting device will be described. FIG. 3 shows a typical example of the characteristics of the emission current Ie with respect to the applied voltage Vf of the surface conduction electron-emitting device.
The surface conduction electron-emitting device has the following two characteristics with respect to the emission current Ie. First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie rapidly increases.
At a voltage lower than th, the emission current Ie is hardly detected. Second, since the emission current Ie changes depending on the voltage Vf applied to the element, the magnitude of the emission current Ie can be controlled by the voltage Vf. Utilizing these characteristics, the applied voltage Vf
, The light emission luminance can be controlled, so that gradation display can be performed.

【0013】次に、図4を参照して、表面伝導型放出素
子の印加電圧Vfに対する放出電流Ieの特性の典型的
な例の場合における、電圧制御による階調制御方法の説
明をする。図4において、n階調表示のために、放出電
流Ieにおいてn階調出す場合(Ie1〜Ien)の、
その時に必要な印加電圧(Vf1〜Vfn)を示してい
る。ここで、大きな放出電流(Ien付近)制御するた
めには、印加電圧のVfn付近での微少電圧制御が必要
となる。
Next, with reference to FIG. 4, a description will be given of a gradation control method by voltage control in the case of a typical example of the characteristic of the emission current Ie with respect to the applied voltage Vf of the surface conduction electron-emitting device. In FIG. 4, in the case where the emission current Ie outputs n gradations (Ie1 to Ien) for n gradation display,
The required voltages (Vf1 to Vfn) required at that time are shown. Here, in order to control a large emission current (around Ien), it is necessary to control a minute voltage around the applied voltage Vfn.

【0014】このことは、高階調になればなるほど高印
加電圧部の微少電圧制御が難しくなることを示してい
る。そのため、必要な階調表示をすることができないこ
とがあり、かかるマルチ電子ビーム源を表示装置などに
応用する上で大きな問題となっていた。一方、表面伝導
型放出素子に対して通電フォーミングを行い電子放出部
を形成する際に、過大な電流が表面伝導型放出素子に流
れ込み、電子放出特性が著しく悪い表面伝導型放出素子
が形成される問題があった。
This indicates that as the gradation becomes higher, it becomes more difficult to control the minute voltage of the high applied voltage section. For this reason, necessary gradation display cannot be performed in some cases, and this has been a major problem in applying such a multi-electron beam source to a display device or the like. On the other hand, when the surface conduction type emission device is subjected to energization forming to form an electron emission portion, an excessive current flows into the surface conduction type emission device, and a surface conduction type emission device having extremely poor electron emission characteristics is formed. There was a problem.

【0015】即ち、本発明の目的とするところは、上述
のような問題を克服した電子源とその駆動方法、それを
用いた画像形成法装置、並びにその製造方法を提供する
ことにある。
That is, an object of the present invention is to provide an electron source which overcomes the above-mentioned problems, a driving method thereof, an image forming apparatus using the same, and a manufacturing method thereof.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するた
め、本発明の電子源とその駆動方法、それを用いた画像
形成法装置、並びにその製造方法は以下の構成を備え
る。即ち、複数の表面伝導型放出素子が、行方向配線と
列方向配線とに接続されて、基板上に行列状に配列され
た電子源の駆動方法において、電圧変調駆動する際の印
加電圧に対する放出電流の関係がリニアリティを増加さ
せるために所定電圧値まで定抵抗状態を保つと共に、表
面伝導型放出素子の過電流を抑制させるために、前記所
定電圧値以上の電圧が印加されると定電流状態を保つ電
圧電流特性を有する非線形素子、及び、当該非線形素子
に直列に接続された前記表面伝導型放出素子に、前記行
方向配線及び前記列方向配線を介して、電圧変調信号を
印加する
In order to achieve the above object, an electron source and a method of driving the same, an image forming apparatus using the same, and a method of manufacturing the same according to the present invention have the following configurations. That is, in the method of driving the electron sources in which the plurality of surface conduction electron - emitting devices are connected to the row-direction wiring and the column-direction wiring and arranged in a matrix on the substrate, a mark for performing voltage modulation driving is provided.
Emission current vs. applied voltage increases linearity
To maintain the constant resistance state up to the specified voltage value,
In order to suppress the overcurrent of the surface conduction electron-emitting device,
When a voltage higher than the constant voltage value is applied,
Nonlinear element having piezo-current characteristics, and the nonlinear element
The surface conduction emission device connected in series to the
A voltage modulation signal is transmitted through the direction wiring and the column direction wiring.
Apply .

【0017】また、別の発明は、複数の表面伝導型放出
素子が、行方向配線と列方向配線とに接続されて、基板
上に行列状に配列された電子源において、 電圧変調駆動
する際の印加電圧に対する放出電流の関係がリニアリテ
ィを増加させるために所定電圧値まで定抵抗状態を保つ
と共に、表面伝導型放出素子の過電流を抑制させるため
に、前記所定電圧値以上の電圧が印加されると定電流状
態を保つ電圧電流特性を有する非線形素子を、前記表面
伝導型放出素子に直列に接続する構造を有する
Another invention is directed to a plurality of surface conduction emission devices.
The element is connected to the row direction wiring and the column direction wiring, and
Voltage modulation drive with electron sources arranged in a matrix above
The relationship between the applied current and the emission current during
Maintain constant resistance state up to specified voltage value to increase
To suppress the overcurrent of the surface conduction electron-emitting device
When a voltage equal to or higher than the predetermined voltage value is applied,
A non-linear element having a voltage-current characteristic to maintain
It has a structure to be connected in series to the conduction type emission element .

【0018】[0018]

【0019】[0019]

【0020】また、別の発明は、上述の電子源と、前記
電子源から放出される電子の照射により画像を形成する
画像形成部材とを有する。また、別の発明は、複数の表
面伝導型放出素子が、行方向配線と列方向配線とに接続
されて、基板上に行列状に配列された電子源の製造方法
において、 所定印加電圧値まで定抵抗状態を保つと共
に、過電流を抑制するために、前記所定電圧値以上の電
圧が印加されると定電流状態となる非線形素子を、前記
表面伝導型放出素子となる電子放出部形成用薄膜に直列
に接続し、 直列に接続された前記電子放出部形成用薄膜
と前記非線形素子に対して、パルス状の電圧信号を印加
することで、前記電子放出素子形成用薄膜に電子放出部
を形成させる通電フォーミング工程とを備える。
According to another aspect of the present invention, there is provided the electron source described above, and an image forming member for forming an image by irradiating electrons emitted from the electron source. Another aspect of the present invention, a plurality of tables
Surface conduction electron-emitting device is connected to row-direction wiring and column-direction wiring
For producing electron sources arranged in rows and columns on a substrate
At the same time, maintaining the constant resistance state up to the predetermined applied voltage value
In order to suppress overcurrent, a voltage higher than the predetermined voltage value is used.
A non-linear element that is in a constant current state when
In series with the thin film for forming the electron emission part to be a surface conduction type emission device
Connected to each other and connected in series to the thin film for forming an electron emission portion.
And applying a pulse-like voltage signal to the nonlinear element
By doing so, the electron-emitting portion is formed on the thin film for forming the electron-emitting device.
And an energization forming step of forming

【0021】[0021]

【発明の実施の形態】以下、図面を参照しながら本実施
の形態について詳細に説明していく。まず最初に、本実
施の形態を実施する際に用いた表面伝導型放出素子につ
いて説明する。本実施の形態に用いる表面伝導型放出素
子は、材料や構造に特に制限があるわけではなく、例え
ば、従来技術に記載したものであってもよい。しかしな
がら、発明者らは、表面伝導型放出素子の中では、電子
放出部もしくはその周辺部を微粒子膜から形成したもの
が電子放出特性に優れ、しかも製造が容易に行えること
を見いだしている。したがって、高輝度で大画面の画像
表示装置のマルチ電子ビーム源に用いるには、最も好適
であると言える。 (好ましい表面伝導型放出素子の形態)好ましい表面伝
導型放出素子の基本的な構成には、平面型及び垂直型の
2つの構成があげられる。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, a surface conduction electron-emitting device used in carrying out the present embodiment will be described. The material and structure of the surface conduction electron-emitting device used in this embodiment are not particularly limited, and may be, for example, those described in the related art. However, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. (Preferred form of surface conduction electron-emitting device) The basic structure of a preferable surface conduction electron-emitting device includes two structures of a planar type and a vertical type.

【0022】次に、前記実施の形態の表示パネルに用い
たマルチ電子ビーム源の製造方法について説明する。本
実施の形態の画像表示装置に用いるマルチ電子ビーム源
は、表面伝導型放出素子を単純マトリクス配線した電子
源であれば、表面伝導型放出素子の材料や形状あるいは
製法に制限はない。そこで、まず好適な表面伝導型放出
素子について基本的な構成と製法および特性を説明し、
その後で多数の素子を単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。 (表面伝導型放出素子の好適な素子構成と製法)電子放
出部もしくはその周辺部を微粒子膜から形成する表面伝
導型放出素子の代表的な構成には、平面型と垂直型の2
種類があげられる。 (平面型の表面伝導型放出素子)まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図5,図6に示すのは、平面型の表面伝導型放出素
子の構成を説明するための平面図(図5)および断面図
(図6)である。図中、1101は基板、1102と1
103は素子電極、1104は導電性薄膜、1105は
通電フォーミング処理により形成した電子放出部、11
13は通電活性化処理により形成した薄膜である。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The multi-electron beam source used in the image display device of the present embodiment is not limited as long as it is an electron source in which surface conduction electron-emitting devices are arranged in a simple matrix, and the material, shape, and manufacturing method of the surface conduction electron-emitting device are not limited. Therefore, first, a basic configuration, a manufacturing method, and characteristics of a preferable surface conduction type emission element are described,
After that, the structure of a multi-electron beam source in which many elements are arranged in a simple matrix will be described. (Suitable device configuration and manufacturing method of surface conduction type emission device) The typical configuration of the surface conduction type emission device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is a flat type or a vertical type.
Kinds are given. (Flat-type surface conduction electron-emitting device) First, an element configuration and a manufacturing method of a flat-type surface conduction electron-emitting device will be described. FIGS. 5 and 6 are a plan view (FIG. 5) and a cross-sectional view (FIG. 6) for explaining the configuration of the planar type surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1
103, a device electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Reference numeral 13 denotes a thin film formed by the activation process.

【0023】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、シリコン基板をはじめとする半導体基
板などを用いることができる。また、基板1101上に
基板面と平行に対向して設けられた素子電極1102と
1103は、導電性を有する材料によって形成されてい
る。たとえば、Ni,Cr,Au,Mo,W,Pt,T
i,Cu,Pd,Ag等をはじめとする金属、あるいは
これらの金属の合金、あるいはIn23 −SnO2
はじめとする金属酸化物、ポリシリコンなどの半導体、
などの中から適宜材料を選択して用いればよい。電極を
形成するには、たとえば真空蒸着などの製膜技術とフォ
トリソグラフィー、エッチングなどのパターニング技術
を組み合わせて用いれば容易に形成できるが、それ以外
の方法(たとえば印刷技術)を用いて形成してもさしつ
かえない。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A stacked substrate, a semiconductor substrate including a silicon substrate, or the like can be used. The device electrodes 1102 and 1103 provided on the substrate 1101 so as to be opposed to the substrate surface in parallel are formed of a conductive material. For example, Ni, Cr, Au, Mo, W, Pt, T
metals such as i, Cu, Pd, Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 -SnO 2 , and semiconductors such as polysilicon;
A material may be appropriately selected from the above and used. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0024】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0025】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0026】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
The particle size of the fine particles used for the fine particle film is in the range of several Angstroms to several thousand Angstroms, and preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0027】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。また、微粒子膜を形成するのに用
いられうる材料としては、たとえば、Pd,Pt,R
u,Ag,Au,Ti,In,Cu,Cr,Fe,Z
n,Sn,Ta,W,Pb,などをはじめとする金属
や、PdO,SnO2 ,In23 ,PbO,Sb2
3 ,などをはじめとする酸化物や、HfB2 ,ZrB
2 ,LaB6 ,CeB6 ,YB4 ,GdB4 などをはじ
めとする硼化物や、TiC,ZrC,HfC,TaC,
SiC,WC,などをはじめとする炭化物や、TiN,
ZrN,HfN,などをはじめとする窒化物や、Si,
Ge,などをはじめとする半導体や、カーボン、などが
あげられ、これらの中から適宜選択される。
More specifically, the setting is made in the range of several angstroms to several thousand angstroms, and the most preferable is between 10 angstroms and 500 angstroms. Materials that can be used to form the fine particle film include, for example, Pd, Pt, R
u, Ag, Au, Ti, In, Cu, Cr, Fe, Z
metals such as n, Sn, Ta, W, Pb, etc .; PdO, SnO 2 , In 2 O 3 , PbO, Sb 2 O
Oxides such as 3 , HfB 2 , ZrB
Boride such as 2 , LaB 6 , CeB 6 , YB 4 , GdB 4 , TiC, ZrC, HfC, TaC,
Carbides such as SiC, WC, etc., TiN,
Nitrides such as ZrN, HfN, etc., Si,
Examples include semiconductors such as Ge, carbon, and the like, and are appropriately selected from these.

【0028】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。なお、導電性薄膜1104と素子
電極1102および1103とは、電気的に良好に接続
されるのが望ましいため、互いの一部が重なりあうよう
な構造をとっている。その重なり方は、図5,6Bの例
においては、下から、基板、素子電極、導電性薄膜の順
序で積層したが、場合によっては下から基板、導電性薄
膜、素子電極、の順序で積層してもさしつかえない。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq]. Note that since the conductive thin film 1104 and the device electrodes 1102 and 1103 are desirably electrically connected well, they have a structure in which a part of each of them overlaps. In the example of FIGS. 5 and 6B, the layers are stacked from the bottom in the order of the substrate, the element electrode, and the conductive thin film. However, in some cases, the layers are stacked in the order of the substrate, the conductive thin film, and the element electrode from the bottom. I can do it.

【0029】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図5,6Bにおいては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical property than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIGS.

【0030】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
The thin film 1113 is a thin film made of carbon or a carbon compound and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process. The thin film 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, and more preferably 300 Å or less. preferable.

【0031】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図5,6Bにおいては
模式的に示した。また、平面図(図5)においては、薄
膜1113の一部を除去した素子を図示した。以上、好
ましい素子の基本構成を述べたが、実施の形態において
は以下のような素子を用いた。
Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIGS. In the plan view (FIG. 5), an element in which a part of the thin film 1113 is removed is shown. The basic configuration of the preferred elements has been described above. In the embodiment, the following elements are used.

【0032】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。微
粒子膜の主要材料としてPdもしくはPdOを用い、微
粒子膜の厚さは約100[オングストローム]、幅Wは
100[マイクロメータ]とした。
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer]. Pd or PdO was used as the main material of the fine particle film, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].

【0033】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図7A−7Eは、表面伝
導型放出素子の製造工程を説明するための断面図で、各
部材の表記は前記図5と同一である。 1)まず、図7Aに示すように、基板1101上に素子
電極1102および1103を形成する。
Next, a description will be given of a method of manufacturing a suitable flat surface conduction electron-emitting device. 7A to 7E are cross-sectional views for explaining a manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as that in FIG. 1) First, as shown in FIG. 7A, device electrodes 1102 and 1103 are formed on a substrate 1101.

【0034】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、図7Aに示した一対の素子電極(1102と110
3)を形成する。
Before formation, the substrate 1
After sufficiently washing 101 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Then, the deposited electrode material is patterned by using a photolithography / etching technique, and is shown in FIG. 7A. A pair of device electrodes (1102 and 110)
Form 3).

【0035】2)次に、図7Bに示すように、導電性薄
膜1104を形成する。形成するにあたっては、まず図
7Aの基板に有機金属溶液を塗布して乾燥し、加熱焼成
処理して微粒子膜を成膜した後、フォトリソグラフィー
・エッチングにより所定の形状にパターニングする。こ
こで、有機金属溶液とは、導電性薄膜に用いる微粒子の
材料を主要元素とする有機金属化合物の溶液である。
(具体的には、本実施の形態では主要元素としてPdを
用いた。また、実施の形態では塗布方法として、ディッ
ピング法を用いたが、それ以外のたとえばスピンナー法
やスプレー法を用いてもよい。) また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施の形態で用いた有機金属溶液の塗布による方
法以外の、たとえば真空蒸着法やスパッタ法、あるいは
化学的気相堆積法などを用いる場合もある。
2) Next, as shown in FIG. 7B, a conductive thin film 1104 is formed. In formation, first, an organic metal solution is applied to the substrate of FIG. 7A, dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film.
(Specifically, in the present embodiment, Pd is used as a main element. In the embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used. As a method for forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method Method may be used.

【0036】3)次に、図7Cに示すように、フォーミ
ング用電源1110から素子電極1102と1103の
間に適宜の電圧を印加し、通電フォーミング処理を行っ
て、電子放出部1105を形成する。通電フォーミング
処理とは、微粒子膜で作られた導電性薄膜1104に通
電を行って、その一部を適宜に破壊、変形、もしくは変
質せしめ、電子放出を行うのに好適な構造に変化させる
処理のことである。微粒子膜で作られた導電性薄膜のう
ち電子放出を行うのに好適な構造に変化した部分(すな
わち電子放出部1105)においては、薄膜に適当な亀
裂が形成されている。なお、電子放出部1105が形成
される前と比較すると、形成された後は素子電極110
2と1103の間で計測される電気抵抗は大幅に増加す
る。
3) Next, as shown in FIG. 7C, an appropriate voltage is applied between the device electrodes 1102 and 1103 from a forming power supply 1110, and an energization forming process is performed to form an electron emission portion 1105. The energization forming process is a process of energizing the conductive thin film 1104 made of a fine particle film, and appropriately breaking, deforming, or altering a part of the conductive thin film 1104 to change the structure into a structure suitable for emitting electrons. That is. In a portion of the conductive thin film made of the fine particle film which has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 1105), an appropriate crack is formed in the thin film. Note that, after the formation of the electron emission portion 1105, the device electrode 110 is formed after the formation.
The electrical resistance measured between 2 and 1103 increases significantly.

【0037】通電方法をより詳しく説明するために、図
8に、フォーミング用電源1110から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施の形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
FIG. 8 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 1111.

【0038】実施の形態においては、たとえば10のマ
イナス5乗[torr]程度の真空雰囲気下において、
たとえばパルス幅T1を1[ミリ秒]、パルス間隔T2
を10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割りで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1x10の6乗[オーム]になった段階、す
なわちモニターパルス印加時に電流計1111で計測さ
れる電流が1x10のマイナス7乗[A]以下になった
段階で、フォーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr],
For example, the pulse width T1 is 1 [millisecond], the pulse interval T2
Was set to 10 [milliseconds], and the peak value Vpf was increased by 0.1 [V] for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1 × 10 −7 [A] or less. At this stage, the energization related to the forming process was terminated.

【0039】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表
面伝導型放出素子の設計を変更した場合には、それに応
じて通電の条件を適宜変更するのが望ましい。 4)次に、図7Dに示すように、活性化用電源1112
から素子電極1102と1103の間に適宜の電圧を印
加し、通電活性化処理を行って、電子放出特性の改善を
行う。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly. 4) Next, as shown in FIG.
After that, an appropriate voltage is applied between the device electrodes 1102 and 1103, and the activation process is performed to improve the electron emission characteristics.

【0040】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。(図においては、炭
素もしくは炭素化合物よりなる堆積物を部材1113と
して模式的に示した。)なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には100倍以上に増加させることがで
きる。
The energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0041】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 minus the fourth power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0042】通電方法をより詳しく説明するために、図
9Aに、活性化用電源1112から印加する適宜の電圧
波形の一例を示す。本実施の形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には,矩形波の電圧Vacは14[V],パ
ルス幅T3は,1[ミリ秒],パルス間隔T4は10
[ミリ秒]とした。
FIG. 9A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave of a constant voltage. Specifically, the voltage Vac of the rectangular wave is 14 [V], and the pulse width T3 is 1 [Millisecond], pulse interval T4 is 10
[Milliseconds].

【0043】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。図7Dに示す11
14は,該表面伝導型放出素子から放出される放出電流
Ieを捕捉するためのアノード電極で、直流高電圧電源
1115および電流計1116が接続されている。(な
お、基板1101を、表示パネルの中に組み込んでから
活性化処理を行う場合には、表示パネルの蛍光面をアノ
ード電極1114として用いる。)活性化用電源111
2から電圧を印加する間、電流計1116で放出電流I
eを計測して通電活性化処理の進行状況をモニターし、
活性化用電源1112の動作を制御する。電流計111
6で計測された放出電流Ieの一例を図9Bに示すが、
活性化電源1112からパルス電圧を印加しはじめる
と、時間の経過とともに放出電流Ieは増加するが、や
がて飽和してほとんど増加しなくなる。このように、放
出電流Ieがほぼ飽和した時点で活性化用電源1112
からの電圧印加を停止し、通電活性化処理を終了する。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable. 11 shown in FIG. 7D
Reference numeral 14 denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power supply 1115 and an ammeter 1116 are connected. (If the activation process is performed after the substrate 1101 is incorporated into the display panel, the phosphor screen of the display panel is used as the anode electrode 1114.) The activation power supply 111
While the voltage is applied from step 2, the emission current I is measured by the ammeter 1116.
e to monitor the progress of the energization activation process,
The operation of the activation power supply 1112 is controlled. Ammeter 111
FIG. 9B shows an example of the emission current Ie measured in FIG.
When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is almost saturated, the activation power supply 1112 is activated.
Is stopped, and the energization activation process ends.

【0044】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。以上のようにし
て、図7Eに示す平面型の表面伝導型放出素子を製造し
た。 (垂直型の表面伝導型放出素子)次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、すなわち垂直型の表面
伝導型放出素子の構成について説明する。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable. As described above, the plane type surface conduction electron-emitting device shown in FIG. 7E was manufactured. (Vertical type surface conduction electron-emitting device) Next, another typical structure of a surface conduction electron-emitting device in which an electron-emitting portion or its periphery is formed of a fine particle film, that is, the structure of a vertical surface conduction electron-emitting device Will be described.

【0045】図10は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方(1202)が段差形成部材1206上に設
けられており、導電性薄膜1204が段差形成部材12
06の側面を被覆している点にある。したがって、図5
−図6の平面型における素子電極間隔Lは、垂直型にお
いては段差形成部材1206の段差高Lsとして設定さ
れる。なお、基板1201、素子電極1202および1
203、微粒子膜を用いた導電性薄膜1204、につい
ては、前記平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材1206に
は、たとえばSiO2 のような電気的に絶縁性の材料を
用いる。
FIG. 10 is a schematic cross-sectional view for explaining the basic structure of the vertical type.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.
The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is connected to the step forming member 1212.
06 is covered. Therefore, FIG.
The element electrode interval L in the planar type shown in FIG. 6 is set as the step height Ls of the step forming member 1206 in the vertical type. The substrate 1201, the device electrodes 1202 and 1
As for 203 and the conductive thin film 1204 using the fine particle film, the materials listed in the description of the flat type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO 2 is used.

【0046】次に、垂直型の表面伝導型放出素子の製法
について説明する。図11A〜Fは、製造工程を説明す
るための断面図で、各部材の表記は図10と同一であ
る。 1)まず、図11Aに示すように、基板1201上に素
子電極1203を形成する。 2)次に、図11Bに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばSi
2 をスパッタ法で積層すればよいが、たとえば真空蒸
着法や印刷法などの他の成膜方法を用いてもよい。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. 11A to 11F are cross-sectional views for explaining a manufacturing process, and the notation of each member is the same as FIG. 1) First, as shown in FIG. 11A, an element electrode 1203 is formed on a substrate 1201. 2) Next, as shown in FIG. 11B, an insulating layer for forming a step forming member is laminated. The insulating layer is made of, for example, Si
O 2 may be deposited by a sputtering method, but another film formation method such as a vacuum evaporation method or a printing method may be used.

【0047】3)次に、図11Cに示すように、絶縁層
の上に素子電極1202を形成する。 4)次に、図11Dに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極1203
を露出させる。 5)次に、図11Eに示すように、微粒子膜を用いた導
電性薄膜1204を形成する。形成するには、前記平面
型の場合と同じく、たとえば塗布法などの成膜技術を用
いればよい。
3) Next, as shown in FIG. 11C, a device electrode 1202 is formed on the insulating layer. 4) Next, as shown in FIG. 11D, a part of the insulating layer is removed by using, for example, an etching method, and the device electrode 1203 is removed.
To expose. 5) Next, as shown in FIG. 11E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0048】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
(図7Cを用いて説明した平面型の通電フォーミング処
理と同様の処理を行えばよい。) 7)次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。(図7を用いて説明した平面型の通電活性化
処理と同様の処理を行えばよい。) 以上のようにして、図11Fに示す垂直型の表面伝導型
放出素子を製造した。 (表示装置に用いた表面伝導型放出素子の特性)以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。
6) Next, as in the case of the flat type, the energization forming process is performed to form an electron emitting portion.
(A process similar to the planar type energization forming process described with reference to FIG. 7C may be performed.) 7) Next, as in the case of the planar type, an energization activation process is performed, and carbon is deposited near the electron emission portion. Alternatively, a carbon compound is deposited. (The same process as the planar activation process described with reference to FIG. 7 may be performed.) As described above, the vertical surface conduction electron-emitting device shown in FIG. 11F was manufactured. (Characteristics of the surface conduction electron-emitting device used in the display device)
The device configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described. Next, the characteristics of the devices used in the display device will be described.

【0049】図12に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 12 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0050】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。第一に、
ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさ
の電圧を素子に印加すると急激に放出電流Ieが増加す
るが、一方、閾値電圧Vth未満の電圧では放出電流I
eはほとんど検出されない。
The element used in the display device has the following three characteristics with respect to the emission current Ie. Primarily,
When a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie is increased.
e is hardly detected.

【0051】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。第二に、放
出電流Ieは素子に印加する電圧Vfに依存して変化す
るため、電圧Vfで放出電流Ieの大きさを制御でき
る。第三に、素子に印加する電圧Vfに対して素子から
放出される電流Ieの応答速度が速いため、電圧Vfを
印加する時間の長さによって素子から放出される電子の
電荷量を制御できる。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie. Second, since the emission current Ie changes depending on the voltage Vf applied to the element, the magnitude of the emission current Ie can be controlled by the voltage Vf. Third, since the response speed of the current Ie emitted from the element with respect to the voltage Vf applied to the element is high, the amount of charge of electrons emitted from the element can be controlled by the length of time during which the voltage Vf is applied.

【0052】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば,多数の素子を表示画面の画素に対応して設けた
表示装置において、第一の特性を利用すれば、表示画面
を順次走査して表示を行うことが可能である。すなわ
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Vth以上の電圧を適宜印加し、非選択状態の素子には
閾値電圧Vth未満の電圧を印加する。駆動する素子を
順次切り替えてゆくことにより、表示画面を順次走査し
て表示を行うことが可能である。
Because of the characteristics described above, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, it is possible to sequentially scan and display the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element being driven, and a voltage lower than the threshold voltage Vth is applied to the element in a non-selected state. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0053】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。 (多数素子を単純マトリクス配線したマルチ電子ビーム
源の構造)次に、上述の表面伝導型放出素子を基板上に
配列して単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that a gradation display can be performed. (Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, the structure of a multi-electron beam source in which the above-mentioned surface conduction electron-emitting devices are arranged on a substrate and arranged in a simple matrix will be described.

【0054】図13に示すのは、表示パネルに用いるマ
ルチ電子ビーム源の平面図である。基板上には、図5−
図6で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極1003と列方向配
線電極1004により単純マトリクス状に配線されてい
る。行方向配線電極1003と列方向配線電極1004
の交差する部分には、電極間に絶縁層(不図示)が形成
されており、電気的な絶縁が保たれている。
FIG. 13 is a plan view of a multi-electron beam source used for a display panel. Fig. 5-
Surface conduction type emission elements similar to those shown in FIG. 6 are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. Row direction wiring electrode 1003 and column direction wiring electrode 1004
An insulating layer (not shown) is formed between the electrodes at the intersections of the two to maintain electrical insulation.

【0055】図13のA−A’に沿った断面を、図14
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極1003、列方向配線電
極1004、電極間絶縁層(不図示)、および表面伝導
型放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極1003および列方向配線電極1004を介
して各素子に給電して通電フォーミング処理と通電活性
化処理を行うことにより製造した。 (表示パネルの構成と製造法)次に、本実施の形態を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。
FIG. 14 is a sectional view taken along the line AA ′ of FIG.
Shown in The multi-electron source having such a structure includes a row-direction wiring electrode 1003, a column-direction wiring electrode 1004, an interelectrode insulating layer (not shown), a device electrode of a surface conduction electron-emitting device, and a conductive thin film. Was formed, power was supplied to each element via the row-direction wiring electrodes 1003 and the column-direction wiring electrodes 1004 to perform the energization forming process and the energization activation process. (Configuration and Manufacturing Method of Display Panel) Next, the configuration and manufacturing method of the display panel of the image display device to which the present embodiment is applied will be described with reference to specific examples.

【0056】図15は、実施の形態に用いた表示パネル
の斜視図であり、内部構造を示すためにパネルの1部を
切り欠いて示している。図中、1005はリアプレー
ト、1006は側壁、1007はフェースプレートであ
り、1005〜1007により表示パネルの内部を真空
に維持するための気密容器を形成している。気密容器を
組み立てるにあたっては、各部材の接合部に十分な強度
と気密性を保持させるため封着する必要があるが、たと
えばフリットガラスを接合部に塗布し、大気中あるいは
窒素雰囲気中で、摂氏400〜500度で10分以上焼
成することにより封着を達成した。気密容器内部を真空
に排気する方法については後述する。リアプレート10
05には、基板1001が固定されているが、該基板上
には表面伝導型放出素子1002がNxM個形成されて
いる。(N,Mは2以上の正の整数であり、目的とする
表示画素数に応じて適宜設定される。たとえば、高品位
テレビジョンの表示を目的とした表示装置においては、
N=3000,M=1000以上の数を設定することが
望ましい。本実施の形態においては、N=3072,M
=1024とした。)前記NxM個の表面伝導型放出素
子は、M本の行方向配線1003とN本の列方向配線1
004により単純マトリクス配線されている。前記、1
001〜1004によって構成される部分をマルチ電子
ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法
や構造については、後で詳しく述べる。
FIG. 15 is a perspective view of a display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure. In the figure, 1005 is a rear plate, 1006 is a side wall, 1007 is a face plate, and 1005 to 1007 form an airtight container for maintaining the inside of the display panel in a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later. Rear plate 10
A substrate 1001 is fixed to the substrate 05, and N × M surface conduction electron-emitting devices 1002 are formed on the substrate. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television,
It is desirable to set N = 3000 and M = 1000 or more. In the present embodiment, N = 3072, M
= 1024. ) The NxM surface conduction electron-emitting devices are composed of M row-directional wirings 1003 and N column-directional wirings 1.
004 is a simple matrix wiring. Said 1
The part constituted by 001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【0057】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子ビーム源の基板1001
を固定する構成としたが、マルチ電子ビーム源の基板1
001が十分な強度を有するものである場合には、気密
容器のリアプレートとしてマルチ電子ビーム源の基板1
001自体を用いてもよい。また、フェースプレート1
007の下面には、蛍光膜1008が形成されている。
本実施の形態はカラー表示装置であるため、蛍光膜10
08の部分にはCRTの分野で用いられる赤、緑、青、
の3原色の蛍光体が塗り分けられている。各色の蛍光体
は、たとえば図16Aに示すようにストライプ状に塗り
分けられ、蛍光体のストライプの間には黒色の導電体1
010が設けてある。黒色の導電体1010を設ける目
的は、電子ビームの照射位置に多少のずれがあっても表
示色にずれが生じないようにする事や、外光の反射を防
止して表示コントラストの低下を防ぐ事、電子ビームに
よる蛍光膜のチャージアップを防止する事などである。
黒色の導電体1010には、黒鉛を主成分として用いた
が、上記の目的に適するものであればこれ以外の材料を
用いても良い。
In this embodiment, the substrate 1001 of the multi-electron beam source is provided on the rear plate 1005 of the hermetic container.
Is fixed, but the substrate 1 of the multi-electron beam source is
When 001 has sufficient strength, the substrate 1 of the multi-electron beam source is used as a rear plate of the hermetic container.
001 itself may be used. Also, face plate 1
On the lower surface of 007, a fluorescent film 1008 is formed.
Since the present embodiment is a color display device, the fluorescent film 10
08 is the red, green, blue,
The three primary color phosphors are separately applied. The phosphors of the respective colors are separately applied in stripes as shown in FIG. 16A, for example, and a black conductor 1 is provided between the stripes of the phosphors.
010 are provided. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam.
Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0058】また、3原色の蛍光体の塗り分け方は図1
6Aに示したストライプ状の配列に限られるものではな
く、たとえば図16Bに示すようなデルタ状配列や、そ
れ以外の配列であってもよい。なお、モノクロームの表
示パネルを作成する場合には、単色の蛍光体材料を蛍光
膜1008に用いればよく、また黒色導電材料は必ずし
も用いなくともよい。
FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 6A, but may be, for example, a delta arrangement as shown in FIG. 16B or another arrangement. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【0059】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1008に低電圧用の蛍光体材料を用いた
場合には、メタルバック1009は用いない。
A metal back 1009 known in the field of CRT is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon.
Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0060】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。また、Dx1〜DxmおよびDy1〜DynおよびHvは、
当該表示パネルと不図示の電気回路とを電気的に接続す
るために設けた気密構造の電気接続用端子である。Dx1
〜Dxmはマルチ電子ビーム源の行方向配線1003と、
Dy1〜Dynはマルチ電子ビーム源の列方向配線1004
と、Hvはフェースプレートのメタルバック1009と
電気的に接続している。
Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008. Dx1 to Dxm and Dy1 to Dyn and Hv are
It is an electric connection terminal having an airtight structure provided for electrically connecting the display panel and an electric circuit (not shown). Dx1
Dxm is the row direction wiring 1003 of the multi-electron beam source,
Dy1 to Dyn are column direction wirings 1004 of the multi-electron beam source.
And Hv are electrically connected to the metal back 1009 of the face plate.

【0061】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10-7[Torr]程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜(不
図示)を形成する。ゲッター膜とは、例えば、Baを主
成分とするゲッター材料をヒーターもしくは高周波加熱
により加熱し蒸着して形成した膜であり、該ゲッター膜
の吸着作用により気密容器内は1x10-5乗ないしは1
x10-7[Torr]の真空度に維持される。
In order to evacuate the inside of the airtight container, after the airtight container is assembled, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the airtight container is evacuated to a degree of vacuum of about 10 -7 [Torr]. Exhaust until After that, the exhaust pipe is sealed,
In order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after sealing. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 or 1 due to the adsorption action of the getter film.
The degree of vacuum is maintained at x10 -7 [Torr].

【0062】以上、本発明に係る一実施の形態の表示パ
ネルの基本構成と製法を説明した。 (表示・駆動)前述のようにして作成された表示パネル
で、表示動作を行なう為の電気回路構成を以下に例示す
る。図17は、NTSC方式のテレビ信号に基づきテレ
ビジョン表示を行なうための駆動回路の概略構成をブロ
ック化して示したもので、図中、101は前記表示パネ
ルであり、また、102は走査回路、103は制御回
路、104はシフトレジスタ、105はラインメモリ、
106は同期信号分離回路、107は変調信号発生器、
Vx及びVaは直流電圧源である。
The basic structure and manufacturing method of the display panel according to one embodiment of the present invention have been described above. (Display / Driving) An electric circuit configuration for performing a display operation on the display panel prepared as described above will be exemplified below. FIG. 17 is a block diagram showing a schematic configuration of a driving circuit for performing television display based on an NTSC television signal. In the drawing, 101 is the display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory,
106 is a synchronization signal separation circuit, 107 is a modulation signal generator,
Vx and Va are DC voltage sources.

【0063】以下、各部の機能を説明してゆく。まず、
表示パネル101は、端子Dx1ないしDxm、及び端
子Dy1ないしDyn、および高圧端子Hvを介して外
部の電気回路と接続している。このうち、端子Dx1な
いしDxmには、前記表示パネル内に設けられているマ
ルチ電子ビーム源、すなわちM行N列の行列状にマトリ
クス配線された表面伝導型放出素子群を一行(N素子)
ずつ順次駆動してゆく為の走査信号が印加される。一
方、端子Dy1ないしDynには、前記走査信号により
選択された一行の表面伝導型放出素子の各素子の出力電
子ビームを制御するための変調信号が印加される。ま
た、高圧端子Hvには、直流電圧源Vaより、例えば1
0K[V]の直流電圧が供給されるが、これは表面伝導
型放出素子より出力される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
Hereinafter, the function of each unit will be described. First,
The display panel 101 is connected to an external electric circuit via terminals Dx1 to Dxm, terminals Dy1 to Dyn, and a high voltage terminal Hv. Among these, terminals Dx1 to Dxm are provided with a multi-electron beam source provided in the display panel, that is, a group of surface conduction type emission elements arranged in a matrix of M rows and N columns in one row (N elements).
A scanning signal for sequentially driving each is applied. On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each element of the one row of surface conduction electron-emitting devices selected by the scanning signal is applied. Further, the high voltage terminal Hv is connected to the DC voltage source Va, for example, by one.
A DC voltage of 0 K [V] is supplied, which is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0064】次に、走査回路102について説明する。
同回路は、内部にM個のスイッチング素子を備えるもの
で(図中、S1ないしSmで模式的に示している)、各
スイッチング素子は、直流電圧源Vxの出力電圧もしく
は0[V](グランドレベル)のいずれか一方を選択
し、表示パネル101の端子Dx1ないしDxmと電気
的に接続するものである。S1ないしSmの各スイッチ
ング素子は、制御回路103が出力する制御信号Tsc
anに基づいて動作するものだが、実際には例えばFE
Tのようなスイッチング素子を組み合わせることにより
容易に構成することが可能である。
Next, the scanning circuit 102 will be described.
This circuit includes M switching elements inside (in the figure, schematically indicated by S1 to Sm), and each switching element is connected to an output voltage of a DC voltage source Vx or 0 [V] (ground). Level) is selected and electrically connected to the terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm outputs a control signal Tsc output from the control circuit 103.
It operates based on an, but in fact, for example, FE
It can be easily configured by combining switching elements such as T.

【0065】尚、前記直流電圧源Vxは、本実施の形態
の場合には、前記表面伝導型放出素子の特性に基づき7
[V]の一定電圧を出力するよう設定している。また、
制御回路103は、外部より入力する画像信号に基づい
て適切な表示が行われるように各部の動作を整合させる
働きをもつものである。次に説明する同期信号分離回路
106より送られる同期信号Tscanに基づいて、各
部に対してTscanおよびTsftおよびTmryの
各制御信号を発生する。尚、各制御信号のタイミングに
関しては、後に図22を用いて詳しく説明する。
In the case of the present embodiment, the DC voltage source Vx is controlled based on the characteristics of the surface conduction electron-emitting device.
It is set to output a constant voltage of [V]. Also,
The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on a synchronizing signal Tscan sent from a synchronizing signal separating circuit 106, which will be described next, each control signal Tscan, Tsft, and Tmry is generated for each unit. The timing of each control signal will be described later in detail with reference to FIG.

【0066】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
して輝度信号成分とを分離するための回路で、良く知ら
れているように周波数分離(フィルター)回路を用いれ
ば、容易に構成できるものである。同期信号分離回路1
06により分離された同期信号は、良く知られるように
垂直同期信号と水平同期信号より成るが、ここでは説明
の便宜上、Tsync信号として図示した。一方、前記
テレビ信号から分離された画像の輝度信号成分を便宜上
DATA信号と表すが、同信号はシフトレジスタ104
に入力される。
The synchronizing signal separating circuit 106 is a circuit for separating a luminance signal component as a synchronizing signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) is used. If a circuit is used, it can be easily configured. Synchronous signal separation circuit 1
The sync signal separated by 06 is composed of a vertical sync signal and a horizontal sync signal as is well known, but is shown here as a Tsync signal for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience.
Is input to

【0067】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
ごとにシリアル/パラレル変換するためのもので、前記
制御回路103より送られる制御信号Tsftに基づい
て動作する。(すなわち、制御信号Tsftは、シフト
レジスタ104のシフトクロックであると言い換えても
良い。)シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当する)のデ
ータは、Id1ないしIdnのN個の並列信号として前
記シフトレジスタ104より出力される。
The shift register 104 is for serially / parallel converting the DATA signal inputted serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. Works. (That is, the control signal Tsft may be rephrased as a shift clock of the shift register 104.) The data of one line of the serial / parallel-converted image (corresponding to the drive data of N electron-emitting devices) is , Id1 to Idn are output from the shift register 104 as N parallel signals.

【0068】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryにし
たがって適宜Id1ないしIdnのないようを記憶す
る。記憶されたないようは、I’d1ないしI’dnと
して出力され、変調信号発生器107に入力される。変
調信号発生器107は、前記画像データI’d1ないし
I’dnの各々に応じて、表面伝導型放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Dy1ないしDynを通じて表示パネル101内の
表面伝導型放出素子に印加される。変調信号発生器10
7としては、一定の長さの電圧パルスを発生するが入力
されるデータに応じて適宜電圧パルスの波高値を変調す
るような電圧変調方式のものを用いることが可能であ
る。
The line memory 105 is a storage device for storing data for one line of an image for a required time only, and stores information such that Id1 to Idn do not exist as appropriate in accordance with a control signal Tmry sent from the control circuit 103. . If not stored, they are output as I'd1 to I'dn and input to the modulation signal generator 107. The modulation signal generator 107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I'd1 to I'dn.
The voltage is applied to the surface conduction electron-emitting devices in the display panel 101 through the terminals Dy1 to Dyn. Modulation signal generator 10
As 7, a voltage modulation type that generates a voltage pulse of a fixed length but modulates the peak value of the voltage pulse appropriately according to input data can be used.

【0069】以上、図17に示された各部の機能につい
て述べたが、全体動作の説明に移る前に図18ないし図
21を用いて前記表示パネル101の動作についてより
詳しく説明しておく。図示の便宜上、表示パネルの画素
数を6×6(すなわち M=N=6)として説明する
が、実際に用いる表示パネル101はこれよりもはるか
に多数の画素を備えたものであることは言うまでもな
い。
The function of each unit shown in FIG. 17 has been described above. Before proceeding to the description of the overall operation, the operation of the display panel 101 will be described in more detail with reference to FIGS. For convenience of illustration, the number of pixels of the display panel will be described as 6 × 6 (that is, M = N = 6), but it goes without saying that the display panel 101 actually used has a much larger number of pixels. No.

【0070】図18に示すのは、6行6列の行列状に所
望の非形成素子を直列に接続した表面伝導型放出素子を
マトリクス配線したマルチ電子ビーム源であり、説明
上、各素子を区別するためにD(1,1),D(1,
2)ないしはD(6,6)のように(X,Y)座標で位
置を示している。このようなマルチ電子ビーム源を駆動
して画像を表示していく際には、X軸と平行な画像の1
ラインを単位として、ライン順次に画像を形成する方法
をとっている。画像の1ラインに対応した電子放出素子
を駆動するには、Dx1ないしDx6のうち表示ライン
に対応する行の端子に0[V]を、それ以外の端子には
7[V]を印加する。それと同期して、当該ラインの画
像パターンにしたがってDy1ないしDy6の各端子に
変調信号を印加する。
FIG. 18 shows a multi-electron beam source in which surface conduction electron-emitting devices in which desired non-forming elements are connected in series in a matrix of 6 rows and 6 columns are wired in a matrix. D (1,1), D (1,1)
The position is indicated by (X, Y) coordinates such as 2) to D (6, 6). When an image is displayed by driving such a multi-electron beam source, one of the images parallel to the X axis is displayed.
In this method, an image is formed in a line-by-line manner in a line-sequential manner. To drive the electron-emitting devices corresponding to one line of the image, 0 [V] is applied to the terminals of the rows corresponding to the display lines among Dx1 to Dx6, and 7 [V] is applied to the other terminals. In synchronization with this, a modulation signal is applied to each terminal of Dy1 to Dy6 according to the image pattern of the line.

【0071】例えば、図19に示すような画像パターン
を表示する場合を例にとって説明する。説明の便宜上、
画像パターンの発光部の輝度は等しく、例えば100
[フートランバート]相当であるとする。前記表示パネ
ル101においては、蛍光体に従来公知のP−22を用
い、加速電圧を10K[V]とし、画面表示の繰り返し
周波数を60[Hz]とし、電子放出素子として前記特
性の表面伝導型放出素子を用いたが、この場合には10
0[フートランバート]の輝度を得るのに、発光画素に
対応する素子には10マイクロ[秒]の間14[V]の
電圧を印加するのが適当であった。(尚、この数値は各
パラメータを変更すれば当然変わるべきものである。) そこで、図19の画像のうち、例えば第3ライン目を発
光させる期間中を例にとって説明する。図20は、前記
画像の第3ライン目を発光させる間に、端子Dx1ない
しDx6、および端子Dy1ないしDy6を通じてマル
チ電子ビーム源に印加する電圧値を示したもので、同図
から明らかなように、D(2,3),D(3,3),D
(4,3)の各表面伝導型放出素子には、14[V]が
印加されて電子ビームが出力される一方、上記3素子以
外は7[V](図中斜線で示す素子)もしくは0[V]
(図中白ぬきで示す様子)が印加されるが、これは電子
放出のしきい値電圧以下であるため、これらの素子から
は電子ビームは出力されない。
For example, a case where an image pattern as shown in FIG. 19 is displayed will be described. For convenience of explanation,
The luminance of the light emitting portion of the image pattern is equal, for example, 100
It is assumed to be equivalent to [Foot Lambert]. In the display panel 101, conventionally known P-22 is used as the phosphor, the accelerating voltage is set to 10 K [V], the repetition frequency of the screen display is set to 60 [Hz], and the surface conduction type electron-emitting device has the above characteristics. An emission element was used, but in this case, 10
In order to obtain a luminance of 0 [Foot Lambert], it is appropriate to apply a voltage of 14 [V] to the element corresponding to the luminescent pixel for 10 microseconds. (It should be noted that this numerical value should be changed if each parameter is changed.) Therefore, for example, a period during which the third line of the image in FIG. 19 emits light will be described. FIG. 20 shows the voltage values applied to the multi-electron beam source through the terminals Dx1 to Dx6 and the terminals Dy1 to Dy6 during the emission of the third line of the image. As is apparent from FIG. , D (2,3), D (3,3), D
An electron beam is output by applying 14 [V] to each of the surface conduction electron-emitting devices of (4, 3), while 7 [V] (the device shown by oblique lines in the figure) or 0 is applied to the other devices than the above three devices. [V]
(Shown by a white circle in the figure) is applied, but since this is lower than the threshold voltage of electron emission, no electron beam is output from these elements.

【0072】同様の方法で、他のラインについても図1
9の表示パターンにしたがってマルチ電子ビーム源を駆
動してゆくが、この様子を時系列的に示したのが図21
のタイムチャートである。同図に示すように、第1ライ
ンから順次1ラインずつ駆動して行くことにより1画面
の表示が行われるが、これを毎秒60画面の速さで繰り
返すことにより、ちらつきのない画像表示が可能とな
る。
In the same manner, other lines are also shown in FIG.
The multi-electron beam source is driven according to the display pattern of FIG. 9, and this state is shown in time series in FIG.
It is a time chart. As shown in the figure, one screen is displayed by sequentially driving one line at a time from the first line, but by repeating this at a rate of 60 screens per second, a flicker-free image display is possible. Becomes

【0073】尚、表示パターンの発光輝度を変更する場
合、輝度をより大きく(小さく)するには端子Dy1な
いしDy6に印加される変調信号のパルスの電圧波高値
を14[V]よりも大きく(小さく)することにより変
調が可能である。以上、6×6のマルチ電子ビーム源を
例にとって、表示パネル101の駆動方法を説明した
が、次に図17の装置の全体動作について、図22のタ
イムチャートを参照しながら説明する。
When the light emission luminance of the display pattern is changed, to increase (decrease) the luminance, the voltage peak value of the pulse of the modulation signal applied to the terminals Dy1 to Dy6 should be larger than 14 [V] ( Modulation) is possible. The method of driving the display panel 101 has been described above by taking a 6 × 6 multi-electron beam source as an example. Next, the overall operation of the apparatus in FIG. 17 will be described with reference to a time chart in FIG.

【0074】図22中(1)に示すのは、外部から入力
するNTSC信号から同期信号分離回路106により聞
知された輝度信号DATAのタイミングであり、図に示
すように1ライン目データから順次2ライン目、3ライ
ン目と送られてくるが、これと同期して制御回路103
からシフトレジスタ104に対して図22の(2)に示
すようなシフトクロックTsftが出力される。
In FIG. 22, (1) shows the timing of the luminance signal DATA detected by the synchronizing signal separating circuit 106 from the NTSC signal input from the outside, and as shown in FIG. The second line and the third line are sent, and the control circuit 103
Outputs a shift clock Tsft to the shift register 104 as shown in FIG.

【0075】シフトレジスタ104に1ライン分のデー
タが蓄積されると、同図(3)に示す癩民具で、制御回
路103からラインメモリ105に対してメモリライト
信号Tmryが出力され、1ライン(N素子分)の駆動
データが書き込まれる。その結果、ラインメモリ105
の出力信号であるI’d1ないしI’dnのないようは
同図(4)に示すタイミングで変化する。
When one line of data is accumulated in the shift register 104, a memory write signal Tmry is output from the control circuit 103 to the line memory 105 using the tool shown in FIG. Drive data (for N elements) is written. As a result, the line memory 105
The output signals I'd1 to I'dn change at the timing shown in FIG.

【0076】一方、走査回路102の動作を制御する制
御信号Tscanのないようは同図(5)に示すような
ものとなる。すなわち、1ライン目を駆動する場合に
は、走査回路102内のスイッチング素子S1のみが0
[V]で、他のスイッチング素子は7[V]、また2ラ
イン目を駆動する場合には、スイッチング素子S2のみ
が0[V]で他のスイッチング素子は7[V]、以下同
様というように動作が制御される。
On the other hand, there is no control signal Tscan for controlling the operation of the scanning circuit 102 as shown in FIG. That is, when driving the first line, only the switching element S1 in the scanning circuit 102 is set to 0.
[V], the other switching elements are 7 [V], and when driving the second line, only the switching element S2 is 0 [V], the other switching elements are 7 [V], and so on. The operation is controlled.

【0077】また、これと同期して変調信号発生器10
7から表示パネル101に対しては、図22の(6)に
示すタイミングで変調信号が出力される。以上に説明し
た動作により、表示パネル101を用いてテレビジョン
の表示を行なうことが可能であった。尚、上記説明中、
特に記載しなかったが、シフトレジスタ104やライン
メモリ105は、デジタル信号式のものでもアナログ信
号式のものでも差し支えなく、要は画像信号のシリアル
/パラレル変換や記憶が所定の速度で行われればよい。
尚、デジタル信号式を用いる場合には、同期信号分離回
路106の出力信号DATAをデジタル信号化する必要
があるが、これは106の出力部にA/D変換器を備え
れば容易に可能であることは言うまでもない。
Further, in synchronization with this, the modulation signal generator 10
7 to the display panel 101, the modulation signal is output at the timing shown in FIG. With the operation described above, television display can be performed using the display panel 101. In the above description,
Although not particularly described, the shift register 104 and the line memory 105 may be of a digital signal type or an analog signal type. In short, if the serial / parallel conversion and storage of the image signal are performed at a predetermined speed, Good.
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronizing signal separation circuit 106 into a digital signal. This can be easily performed by providing an A / D converter at the output of the 106. Needless to say, there is.

【0078】また、本実施の形態においてはNTSC方
式のテレビ信号に基づきテレビジョン表示を行なう例を
示したが、本発明適用の表示パネルの応用はこれに限る
ものではない。他の方式のテレビジョン信号、あるい
は、計算機や画像メモリ、通信ネットワークなど種々の
画像信号源と直接あるいは間接に接続する表示装置に広
く用いることが可能であり、とりわけ大容量の画像を表
示する大画面の表示に好適である。
Further, in this embodiment, an example has been described in which television display is performed based on an NTSC television signal, but the application of the display panel according to the present invention is not limited to this. It can be widely used for other types of television signals or display devices that are directly or indirectly connected to various image signal sources such as computers, image memories, and communication networks. It is suitable for displaying a screen.

【0079】次に、前述した問題を解決した本発明の好
ましい実施の形態について、以下に実施の形態1〜実施
の形態6をあげて説明する。これらの実施の形態は、複
数の表面伝導型放出素子が、行列状に配置された電子源
の駆動方法、とりわけ、電圧制御型駆動方法に関するも
のであって、ある電圧値まで定抵抗状態を保ち、その電
圧値以上の電圧が印加されると定電流状態となる、電圧
電流特性を持つ素子を介して駆動する事によって簡易な
ガンマ補正をすることができる。更に、図23〜図26
を用いて詳しく説明する。
Next, a preferred embodiment of the present invention which has solved the above-mentioned problem will be described with reference to Embodiments 1 to 6. These embodiments relate to a method of driving an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix, in particular, a voltage-controlled driving method, which maintains a constant resistance state up to a certain voltage value. By driving through an element having a voltage-current characteristic, which becomes a constant current state when a voltage higher than the voltage value is applied, simple gamma correction can be performed. Further, FIGS.
This will be described in detail with reference to FIG.

【0080】図23は、表面伝導型放出素子の印加電圧
Vfに対する素子電流If、放出電流Ieの一例を示し
た図である。この特性の表面伝導型放出素子に300Ω
の抵抗を直列に接続したところ、図24に示すように、
放出電流量は少なく減少するが、印加電圧Vfに対する
放出電流Ieのリニアリティが大きくなり、印加電圧の
大きいところでの放出電流の制御がし易くなった。更
に、図25のような電圧電流特性の非線形素子(定電流
素子)を上記の表面伝導型放出素子に直列に接続したと
ころ、図26に示すように、放出電流量は減少するが、
印加電圧Vfに対する放出電流Ieのリニアリティが大
きくなり、高印加電圧での放出電流の制御がし易くなっ
た。さらには、非線形素子の定電流特性により流れる電
流が制限されており、ノイズなどにより高電圧がかかっ
たとしても、表面伝導型放出素子には過度の電流が流れ
ることはなく、素子部が破壊されることを防いでいる。
本実施の形態は、以上の特性を利用している。 <実施の形態1>図28は、本実施の形態の電子源の駆
動の概略構成の一部を示す図である。
FIG. 23 is a diagram showing an example of the device current If and the emission current Ie with respect to the applied voltage Vf of the surface conduction electron-emitting device. The surface conduction type emission element having this characteristic has a resistance of 300Ω.
Are connected in series, as shown in FIG.
Although the emission current amount decreases slightly, the linearity of the emission current Ie with respect to the applied voltage Vf increases, and the emission current can be easily controlled at a large applied voltage. Further, when a non-linear element (constant current element) having a voltage-current characteristic as shown in FIG. 25 is connected in series to the above-mentioned surface conduction type emission element, the emission current amount decreases as shown in FIG.
The linearity of the emission current Ie with respect to the applied voltage Vf was increased, and the emission current was easily controlled at a high applied voltage. Furthermore, the current that flows due to the constant current characteristics of the nonlinear element is limited, and even if a high voltage is applied due to noise or the like, excessive current does not flow through the surface conduction type emission element, and the element section is destroyed. Is preventing that.
This embodiment utilizes the above characteristics. <First Embodiment> FIG. 28 is a diagram showing a part of a schematic configuration of driving of an electron source according to the present embodiment.

【0081】図28において、14は、表面伝導型放出
素子である。表面伝導型放出素子14は、M×Nのマト
リクス配置されている。18は定電流ダイオード素子で
あり、表面伝導型放出素子14と直列に接続されてい
る。これらの表面伝導型放出素子14および定電流ダイ
オード素子18により電子源素子1が形成される。電子
源素子1はM×Nのマトリクス上に配置され、表面伝導
型放出素子14を多数個備える電子源を構成する。
In FIG. 28, reference numeral 14 denotes a surface conduction electron-emitting device. The surface conduction electron-emitting devices 14 are arranged in an M × N matrix. Reference numeral 18 denotes a constant current diode element, which is connected in series with the surface conduction type emission element 14. The electron source element 1 is formed by the surface conduction type emission element 14 and the constant current diode element 18. The electron source elements 1 are arranged on an M × N matrix, and constitute an electron source having a large number of surface conduction type emission elements 14.

【0082】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図29に示す。ま
た、図中のA−A’断面図を図30に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図31A
−図31Kに示す。図29において、12は、行方向配
線であり、Dx1〜Dxnのn本の配線で構成される。
13は列方向配線であり、Dy1〜Dymのm本の配線
で構成される。
Next, the electron source of this embodiment will be further described. FIG. 29 shows a plan view of a part of the electron source. FIG. 30 is a cross-sectional view taken along the line AA ′ in the figure. Further, a process for manufacturing the electron source of the present embodiment is shown in FIG. 31A.
-Shown in Figure 31K. In FIG. 29, reference numeral 12 denotes a row-direction wiring, which is composed of n wirings Dx1 to Dxn.
Reference numeral 13 denotes a column-direction wiring, which is composed of m wirings Dy1 to Dym.

【0083】図30は、定電流ダイオードが形成されて
いるP型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。電子源基板構造の上部は、SiO2より
なる絶縁層106で被覆され、正電極110、負電極1
11には、それぞれアルミ配線113、114が接続さ
れている。
FIG. 30 is a schematic sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a P-type silicon substrate on which a constant current diode is formed. The upper part of the electron source substrate structure is covered with an insulating layer 106 made of SiO 2 , and a positive electrode 110 and a negative electrode 1 are formed.
11 are connected to aluminum wirings 113 and 114, respectively.

【0084】図30において、101はP型シリコン基
板、12は行方向配線、13は列方向配線である。表面
伝導型放出素子14は、電子放出部形成用薄膜に通電フ
ォーミング処理を施すことにより電子放出部を含む薄膜
が形成される。P型シリコン基板101上に、二つのP
型領域に挟まれたN型の電流経路領域が形成されてお
り、負電極111は二つのP領域と電流経路の一端に接
続されている。また正電極110は電流経路の他の一端
に接続されて、定電流ダイオード18が形成される。
In FIG. 30, 101 is a P-type silicon substrate, 12 is a wiring in the row direction, and 13 is a wiring in the column direction. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by applying a current forming process to the thin film for forming the electron-emitting portion. On a P-type silicon substrate 101, two P
An N-type current path region sandwiched between the mold regions is formed, and the negative electrode 111 is connected to the two P regions and one end of the current path. The positive electrode 110 is connected to the other end of the current path to form a constant current diode 18.

【0085】定電流素子18は、正電極110と負電極
111との間に形成され、正電極110は、アルミ配線
113により、表面伝導型放出素子14の電極116と
電気的に接続される。表面伝導型放出素子14のもう一
方の電極117は、アルミ配線120により、列方向配
線13と電気的に接続される。また、定電流素子の負電
極111は、アルミ配線114により、行方向配線12
と電気的に接続される。
The constant current element 18 is formed between the positive electrode 110 and the negative electrode 111. The positive electrode 110 is electrically connected to the electrode 116 of the surface conduction electron-emitting device 14 by the aluminum wiring 113. The other electrode 117 of the surface conduction electron-emitting device 14 is electrically connected to the column wiring 13 by the aluminum wiring 120. The negative electrode 111 of the constant current element is connected to the row
Is electrically connected to

【0086】次に、図31A−図31Kを参照して、図
30に示した構造の機能素子の製造工程の一例を説明す
る。図31A−図31Kは、この製造工程の一例を説明
するための模式的断面図である。第1の工程(図31A
参照)では、P型シリコン基板101を用意する。第2
の工程(図31B参照)では、P型シリコン基板101
上に、SiO2の絶縁層118を被覆し、フォトレジス
トを利用してパターン形成する。
Next, with reference to FIGS. 31A to 31K, an example of a manufacturing process of the functional element having the structure shown in FIG. 30 will be described. FIG. 31A to FIG. 31K are schematic cross-sectional views for explaining an example of this manufacturing process. The first step (FIG. 31A)
Then, a P-type silicon substrate 101 is prepared. Second
(See FIG. 31B), the P-type silicon substrate 101
The insulating layer 118 made of SiO 2 is coated thereon, and is patterned using a photoresist.

【0087】第3の工程(図31C参照)では、シリコ
ン基板101の所望の領域(102)にN型の不純物
(導電性支配物質)を拡散し、第4の工程(図31D参
照)では、P型の不純物(導電性支配物質)を拡散する
ことにより電流経路(103)を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
In a third step (see FIG. 31C), an N-type impurity (a conductive material) is diffused into a desired region (102) of the silicon substrate 101. In a fourth step (see FIG. 31D), A current path (103) is formed by diffusing a P-type impurity (conductivity controlling substance). Since the current value of the constant current diode element is determined by the impurity concentration and the width of the current path, in order to obtain desired driving characteristics, special attention is paid to the control of the impurity concentration and the control of the diffusion depth. I have.

【0088】第5の工程(図31E参照)では、SiO
2の絶縁層104を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。 第6の工程(図31F参照)では、電流経路の
N領域のみが露出している部分に正電極110が形成さ
れ、二つのP領域と電流経路が露出している部分に負電
極111を形成する。
In the fifth step (see FIG. 31E), the SiO
The second insulating layer 104 is covered, and a pattern is formed using a photoresist to form a portion connecting the positive electrode and the negative electrode. In the sixth step (see FIG. 31F), a positive electrode 110 is formed in a portion where only the N region of the current path is exposed, and a negative electrode 111 is formed in a portion where the two P regions and the current path are exposed. I do.

【0089】第7の工程(図31G参照)では、列方向
配線13を配置する。第8の工程(図31H参照)で
は、その上に更に、SiO2の絶縁層107を被覆し、
また、そのパターニングを行なう。このSiO2の絶縁
層107は定電流素子各部の絶縁層としての機能に加
え、表面伝導型放出素子および配線電極を形成するため
の下地層にもなっている。
In the seventh step (see FIG. 31G), the column direction wiring 13 is arranged. In an eighth step (see FIG. 31H), an insulating layer 107 of SiO 2 is further coated thereon.
Further, the patterning is performed. The SiO 2 insulating layer 107 functions as an insulating layer of each part of the constant current element, and also serves as a base layer for forming a surface conduction electron-emitting device and a wiring electrode.

【0090】第9の工程(図31I参照)では、定電流
素子の正電極110と表面伝導型放出素子の電極116
を電気的に接続するためのアルミ配線113と、負電極
111と行方向配線12を電気的に接続するためのアル
ミ配線114と、列方向配線13と表面伝導型放出素子
の電極117を電気的に接続するためのアルミ配線12
0を配置する。
In the ninth step (see FIG. 31I), the positive electrode 110 of the constant current device and the electrode 116 of the surface conduction type emission device are used.
An aluminum wiring 113 for electrically connecting the electrodes, an aluminum wiring 114 for electrically connecting the negative electrode 111 and the row wiring 12, a column wiring 13 and an electrode 117 of the surface conduction type emission element. Wiring 12 to connect to
0 is placed.

【0091】第10の工程(図31J参照)では、行方
向配線12をアルミ配線114と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ga−As基板でも良い。第1
1の工程(図31K参照)では、表面伝導型放出素子1
4を形成する。この表面伝導型放出素子14の形成方法
を、次に、図32を参照して詳細に説明する。
In the tenth step (see FIG. 31J), the row-directional wiring 12 is formed so as to be electrically connected to the aluminum wiring 114. In the process described above, a silicon substrate was used to form a constant current element. However, the present invention is not limited to this. For example, a Ga-As substrate may be used. First
In step 1 (see FIG. 31K), the surface-conduction emission device 1
4 is formed. Next, a method of forming the surface conduction electron-emitting device 14 will be described in detail with reference to FIG.

【0092】図32は、本工程に係わる表面伝導型放出
素子14を形成する電子放出部形成用薄膜32マスクの
平面図の一部を示す。このマスクは、素子間ギャップ
G、およびこの近傍に開口を有し、膜厚オングストロー
ムのCr膜(不図示)を真空蒸着により堆積・パターニ
ングする。そして、この上に有機Pdをスピンナーによ
り回転塗布後、300℃で10分間の加熱焼成処理を行
い、Pdからなる電子放出部形成用薄膜形成する。この
ようにして形成された電子放出部形成用薄膜は、Pdを
主元素とする微粒子から構成され、その膜厚は100オ
ングストローム、シート抵抗値は5×104Ω/□であ
る。尚、15bと15cは、それぞれ素子電極である。
FIG. 32 shows a part of a plan view of an electron emission portion forming thin film 32 mask for forming the surface conduction electron-emitting device 14 in this step. This mask has an inter-element gap G and an opening in the vicinity thereof, and deposits and patterns a Cr film (not shown) having a thickness of Å by vacuum evaporation. Then, organic Pd is spin-coated thereon by a spinner, and then heated and baked at 300 ° C. for 10 minutes to form a thin film of Pd for forming an electron emission portion. The electron emitting portion forming thin film thus formed is composed of fine particles containing Pd as a main element, and has a thickness of 100 Å and a sheet resistance of 5 × 10 4 Ω / □. In addition, 15b and 15c are element electrodes, respectively.

【0093】尚、ここで述べる微粒子膜とは、上述した
ように複数の微粒子が集合した膜であり、その微細構造
としては微粒子がここに分散配置した状態のみならず、
微粒子が互いに隣接、或いは、重なりあった状態(島上
も含む)の膜をも指す。また、その粒径とは、前記状態
で粒子形状が忍式可能な微粒子についての径をいう。C
r膜(不図示)および焼成後の電子放出部形成用薄膜
を、酸エッチャントによりウェットエッチングして、所
望のパターンを形成する。このようにして形成された電
子放出部形成用薄膜に、前述のフォーミング処理を施す
ことにより表面伝導型電子放出素子14を形成する。
The fine particle film described here is a film in which a plurality of fine particles are aggregated as described above. The fine structure thereof is not limited to a state in which the fine particles are dispersed and arranged here,
Also refers to a film in which fine particles are adjacent to each other or overlapped (including islands). The particle diameter refers to the diameter of the fine particles whose particle shape can be changed in the above state. C
The r film (not shown) and the fired thin film for forming an electron emission portion are wet-etched with an acid etchant to form a desired pattern. The surface conduction electron-emitting device 14 is formed by performing the above-described forming process on the electron-emitting-portion-forming thin film thus formed.

【0094】以上説明した工程により、同一基板上に行
方向配線12、層間絶縁層106、列方向配線13、素
子電極116、117、電子放出部形成用薄膜14、ダ
イオード素子18等を形成し、表面伝導型放出素子の単
純マトリクス配線基板が形成される(図29参照)。
尚、上記工程は薄膜、フォトリングラフィ、エッチング
等の技術を用いた例であるが、これに限られるものでは
なく、配線形成技術である印刷等を用いてもよいし、そ
の他種々の技術によっても良い。
By the steps described above, the row direction wiring 12, the interlayer insulating layer 106, the column direction wiring 13, the device electrodes 116 and 117, the electron emitting portion forming thin film 14, the diode device 18 and the like are formed on the same substrate. A simple matrix wiring substrate of the surface conduction electron-emitting device is formed (see FIG. 29).
Note that the above process is an example using a technique such as thin film, photolinography, and etching. However, the present invention is not limited to this. For example, printing that is a wiring forming technique may be used. Is also good.

【0095】また、各部材の材料にも自由度があり、例
えば、配線材料は通常電極材として使用されるものであ
ればよく、Au,Ag,Cu,Al,Ni,W,Ti,
Crなどがあげられる。層間絶縁層106もシリコン酸
化膜の他にMgO,TiO2,Ta25,Al23およ
びこれらの積層物、混合物などがあげられる。また素子
電極は先にあげた配線材料以外にも導電性を有する他の
材料を用いてもよい。
The materials of the respective members also have a certain degree of freedom. For example, the wiring material may be any material that is usually used as an electrode material, such as Au, Ag, Cu, Al, Ni, W, Ti,
Cr and the like. In addition to MgO, TiO2, Ta 2 O 5 , Al 2 O 3 and these laminates of interlayer insulating layer 106 is also a silicon oxide film, and a mixture thereof. The element electrodes may be made of other conductive materials other than the above-mentioned wiring materials.

【0096】次に、上述の製造方法を、画像形成装置の
製造に応用した例について図33を参照しながら説明す
る。図33は、上述した図15の表示パネルの構成と基
本的に同じであるが、本実施の形態では、電子源素子の
構成として上述した表面伝導型放出素子とダイオード素
子の連接構成のものを用いる点が異なる。図33を参照
して、多数の平面型表面伝導型放出素子を形成した電子
源(図33の271に対応する)をリアプレート281
上に固定した後、基板271の、例えば5mm上方に、
フェースプレート286(ガラス基板283の内面に蛍
光膜284とメタルバック285が形成されて構成され
る)を支持枠282を介して配置する。フェースプレー
ト286、支持枠282及びリアプレート281の接合
部には、フリットガラスを塗布し、大気中或いは窒素雰
囲気中で、加熱することで逢着する。また、リアプレー
ト281への基板11の固定もフリットガラスで行な
う。274は、表面伝導型放出素子及びダイオード素子
より構成される電子源素子である。また、272、27
3は、それぞれ行方向及び列方向配線である。
Next, an example in which the above-described manufacturing method is applied to the manufacture of an image forming apparatus will be described with reference to FIG. FIG. 33 is basically the same as the configuration of the display panel of FIG. 15 described above. In the present embodiment, however, the configuration of the above-described connection type of the surface conduction type emission element and the diode element is used as the configuration of the electron source element. The difference is in the use. Referring to FIG. 33, an electron source (corresponding to 271 in FIG. 33) in which a large number of planar surface conduction electron-emitting devices are formed is connected to rear plate 281.
After being fixed above, for example, 5 mm above the substrate 271,
A face plate 286 (formed by forming a fluorescent film 284 and a metal back 285 on the inner surface of a glass substrate 283) is disposed via a support frame 282. A frit glass is applied to the joint between the face plate 286, the support frame 282, and the rear plate 281 and is adhered by heating in air or a nitrogen atmosphere. The fixing of the substrate 11 to the rear plate 281 is also performed with frit glass. Reference numeral 274 denotes an electron source element composed of a surface conduction electron-emitting device and a diode device. 272, 27
Reference numeral 3 denotes a row direction wiring and a column direction wiring, respectively.

【0097】蛍光膜284は、モノクロームの場合は蛍
光体のみからなるが、本実施の形態では、蛍光体はスト
ライプ形状を採用し、先にブラックストライプを形成
し、その間隙部に赤、緑、青の蛍光体を塗布し、蛍光膜
284を作製する。ブラックストライプの材料として通
常よく用いられている黒鉛を主成分とする材料を用い
る。
The fluorescent film 284 is made of only a phosphor in the case of monochrome, but in this embodiment, the phosphor adopts a stripe shape, a black stripe is formed first, and red, green, A blue phosphor is applied to form a phosphor film 284. As a material for the black stripe, a material mainly containing graphite, which is generally used, is used.

【0098】ガラス基板283に蛍光体を塗布する方法
として、本実施の形態では、スラリー法を用いた。ま
た、蛍光膜284の内面側には、通常、メタルバック2
85が設けられる。メタルバック285は、蛍光膜製作
後、蛍光膜の内面側表面の平滑化処理(通常フォルミン
グと呼ばれる)を行い、その後、Alを真空上着するこ
とで作製する。
In the present embodiment, a slurry method is used as a method of applying a phosphor onto the glass substrate 283. Also, a metal back 2 is usually provided on the inner side of the fluorescent film 284.
85 are provided. The metal back 285 is manufactured by performing a smoothing process (usually called forming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then vacuum-coating Al.

【0099】フェースプレート286には、更に蛍光膜
284の導電性を高めるため、蛍光膜284の外面側
に、透明電極(不図示)を設ける場合もあるが、本実施
の形態では、メタルバックのみで十分な導電性が得られ
るので省略した。更に、前述の封着を行なう際、カラー
の場合は各色蛍光体と電子放出素子とを対応させなくて
はいけないため、十分な位置合わせを行なう。
The face plate 286 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 284 in order to further increase the conductivity of the fluorescent film 284. In this embodiment, only the metal back is provided. Is omitted because sufficient conductivity can be obtained. Further, when the above-mentioned sealing is performed, in the case of color, since the phosphors of each color and the electron-emitting devices must correspond to each other, sufficient alignment is performed.

【0100】以上のようにして、構成されたガラス容器
内の雰囲気を排気管(不図示)を通じ真空ポンプにて排
気し、十分な真空度に達した後、容器外端子DOX1な
いしDOXmとDOY1ないしDOYnを通じ、電子放
出素子1の素子電極間に電圧を印加し、電子放出形成用
薄膜14に対して前述のフォーミング処理を行って、電
子放出部を有する電子放出素子を形成する。
The atmosphere in the glass container thus constructed is evacuated by a vacuum pump through an exhaust pipe (not shown) to reach a sufficient degree of vacuum. A voltage is applied between the device electrodes of the electron-emitting device 1 through DOYn, and the above-described forming process is performed on the electron-emitting forming thin film 14 to form an electron-emitting device having an electron-emitting portion.

【0101】次に、全ての表面伝導型放出素子のフォー
ミングが終了後、1×10-6トール程度の真空度で、不
図示の排気管をガスバーナーで熱することで溶着し、外
囲器の封止を行った。最後に封止後の真空度を維持する
ために、ゲッター処理を行った。これは、封止を行う直
前に、高周波加熱等の加熱法により、画像形成装置内の
所定の位置(不図示)に配置されたゲッターを加熱し、
蒸着膜を形成する処理した。ゲッターはBa等を主成分
とした。
Next, after the forming of all the surface conduction electron-emitting devices is completed, the exhaust pipe (not shown) is welded by heating with a gas burner at a degree of vacuum of about 1 × 10 −6 Torr, and the envelope is heated. Was sealed. Finally, a getter process was performed to maintain the degree of vacuum after sealing. This involves heating a getter disposed at a predetermined position (not shown) in the image forming apparatus by a heating method such as high-frequency heating immediately before performing sealing,
A treatment for forming a vapor deposition film was performed. The getter was mainly composed of Ba or the like.

【0102】以上のように、構成された本実施の形態の
画像形成装置において、各電子放出素子には、容器外端
子DX1〜DXm、DY1〜DYnを通じ、走査信号及
び変調信号を不図示の信号発生部により、それぞれ印加
することにより、電子放出され、高圧端子Hvを通じ、
メタルバック285、或いは透明電極(不図示)に数k
V以上の高圧を印加し、電子ビームを加速し、蛍光膜2
84に衝突させ、励起・発光させることで画像を形成さ
せる。
In the image forming apparatus of the present embodiment configured as described above, the scanning signals and the modulation signals are supplied to the respective electron-emitting devices through the external terminals DX1 to DXm and DY1 to DYn. The generation unit emits electrons by applying each, and through the high voltage terminal Hv,
Several k on metal back 285 or transparent electrode (not shown)
A high voltage of V or more is applied to accelerate the electron beam,
An image is formed by colliding with 84 to excite and emit light.

【0103】以上述べた概略工程は、画像形成装置を作
製する上で必要であるが、例えば、各部材の材料等、詳
細な部分は上述ないように限られるものではなく、画像
形成装置の用途に適するように適宜選択されるのは言う
までもない。以上説明したように、本実施の形態によれ
ば、複数の表面伝導型放出素子が、行列上に配置された
電子源を電圧変調駆動をする際に、非線形素子の作用に
より、簡易なガンマ補正をすることが可能であると同時
に、過度の電流が流れることにより素子の破壊を防止す
る。 <実施の形態2>実施の形態1では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態2では、定電流素子としてトランジ
スタを用いる一例を示す。
Although the above-described outline steps are necessary for manufacturing an image forming apparatus, the detailed parts such as the materials of the respective members are not limited to those described above. Needless to say, it is appropriately selected so as to be suitable. As described above, according to the present embodiment, when a plurality of surface conduction electron-emitting devices perform voltage modulation driving of the electron sources arranged in a matrix, a simple gamma correction is performed by the action of the nonlinear device. And at the same time, prevent the destruction of the element due to excessive current flowing. <Second Embodiment> In the first embodiment, a constant current diode is used as the constant current element formed in series with the surface conduction electron-emitting device. In the second embodiment, an example in which a transistor is used as the constant current element will be described. .

【0104】図34は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図34において、14
は、表面伝導型放出素子である。表面伝導型放出素子1
4は、M×Nのマトリクス配置となっている。318は
トランジスタを用いた定電流素子であり、表面伝導型放
出素子14と直列に接続されている。これらの表面伝導
型放出素子14およびトランジスタを用いた定電流素子
318により電子源素子1が形成される。電子源素子1
はM×Nのマトリクス上に配置され、表面伝導型放出素
子14を多数個備える電子源を構成する。
FIG. 34 is a diagram showing a part of a schematic configuration of driving the electron source according to the present embodiment. In FIG. 34, 14
Is a surface conduction electron-emitting device. Surface conduction type emission device 1
4 has an M × N matrix arrangement. Reference numeral 318 denotes a constant current element using a transistor, which is connected in series with the surface conduction electron-emitting device 14. The electron source element 1 is formed by the surface conduction electron-emitting element 14 and the constant current element 318 using a transistor. Electron source element 1
Are arranged on an M × N matrix and constitute an electron source having a large number of surface conduction electron-emitting devices 14.

【0105】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図35に示す。ま
た、図中のA−A’断面図を図36に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図37A
−図37Jに示す。図36において、12は、行方向配
線であり、Dx1〜Dxnのn本の配線で構成される。
13は列方向配線であり、Dy1〜Dymのm本の配線
で構成される。
Next, the electron source of this embodiment will be further described. FIG. 35 shows a plan view of a part of the electron source. FIG. 36 shows a cross-sectional view taken along the line AA ′ in the figure. Further, a process for manufacturing the electron source of the present embodiment is shown in FIG.
-Shown in Figure 37J. In FIG. 36, reference numeral 12 denotes a row-direction wiring, which is composed of n wirings Dx1 to Dxn.
Reference numeral 13 denotes a column-direction wiring, which is composed of m wirings Dy1 to Dym.

【0106】図36は、トランジスタが形成されている
P型シリコン基板上に、電子放出素子である表面伝導型
放出素子を形成した電子源基板の一例を示す模式的断面
図である。電子源基板構造の上部は、SiO2よりなる
絶縁層406で被覆され、正電極410、負電極411
には、それぞれアルミ配線413、414が接続されて
いる。
FIG. 36 is a schematic sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a P-type silicon substrate on which a transistor is formed. The upper part of the electron source substrate structure is covered with an insulating layer 406 made of SiO 2 , and a positive electrode 410 and a negative electrode 411 are provided.
Are connected to aluminum wirings 413 and 414, respectively.

【0107】図36において、401はP型シリコン基
板、12は行方向配線、13は列方向配線である。表面
伝導型放出素子14は、電子放出部形成用薄膜に通電フ
ォーミング処理を施すことにより電子放出部を含む薄膜
が形成される。P型シリコン基板401上に、トランジ
スタ(MOSFET)318が形成され、そのドレイン
電極405とゲート電極404は共に正電極410に接
続されている。
In FIG. 36, reference numeral 401 denotes a P-type silicon substrate, 12 denotes a row-direction wiring, and 13 denotes a column-direction wiring. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by applying a current forming process to the thin film for forming the electron-emitting portion. A transistor (MOSFET) 318 is formed on a P-type silicon substrate 401, and its drain electrode 405 and gate electrode 404 are both connected to a positive electrode 410.

【0108】また、ソース電極403は負電極411に
接続されている。これらの定電流素子は、正電極410
と負電極411との間に形成され、正電極410は、ア
ルミ配線413により、表面伝導型放出素子14の電極
416と電気的に接続される。表面伝導型放出素子14
のもう一方の電極417は、アルミ配線420により、
列方向配線13と電気的に接続される。また、定電流素
子の負電極411は、アルミ配線414により、行方向
配線12と電気的に接続される。
The source electrode 403 is connected to the negative electrode 411. These constant current elements are connected to the positive electrode 410
And the positive electrode 410 is electrically connected to the electrode 416 of the surface conduction electron-emitting device 14 by the aluminum wiring 413. Surface conduction type emission device 14
The other electrode 417 of the
It is electrically connected to the column direction wiring 13. Further, negative electrode 411 of the constant current element is electrically connected to row direction wiring 12 by aluminum wiring 414.

【0109】次に、図37A−図37Jを参照して、図
37に示した構造の機能素子の製造工程の一例を説明す
る。図37A−図37Jは、この製造工程の一例を説明
するための模式的断面図である。第1の工程(図37A
参照)では、P型シリコン基板401を用意する。第2
の工程(図37B参照)では、P型シリコン基板401
上に、SiO2の絶縁層418を被覆し、フォトレジス
トを利用してパターン形成する。
Next, with reference to FIGS. 37A to 37J, an example of a manufacturing process of the functional element having the structure shown in FIG. 37 will be described. FIG. 37A to FIG. 37J are schematic cross-sectional views for explaining an example of the manufacturing process. The first step (FIG. 37A)
Then, a P-type silicon substrate 401 is prepared. Second
(See FIG. 37B), the P-type silicon substrate 401
An insulating layer 418 of SiO 2 is coated thereon, and is patterned using a photoresist.

【0110】第3の工程(図37C参照)では、シリコ
ン基板401の所望の領域(402)にN型の不純物
(導電性支配物質)を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
In the third step (see FIG. 37C), an N-type impurity (conductive material) is diffused into a desired region (402) of the silicon substrate 401. Since the drain current of a transistor is determined by the impurity concentration in the channel, the permittivity / thickness of the gate insulating film, the channel width, and the channel length, these controls are specially performed to obtain desired drive characteristics. Attention is paid.

【0111】第4の工程(図37D参照)では、ゲート
電極404を形成する。第5の工程(図37E参照)で
は、SiO2の絶縁層407を被覆し、フォトレジスト
を利用してパターン形成する。第6の工程(図37F参
照)では、ソース電極403、ドレイン電極405を形
成する。更に、ゲート電極404とドレイン電極405
を接続させた正電極410を形成する。負電極411は
ソース電極403である。更に、絶縁層418上に列方
向配線13を配置する。
In a fourth step (see FIG. 37D), a gate electrode 404 is formed. In the fifth step (see FIG. 37E), the insulating layer 407 of SiO 2 is covered, and a pattern is formed using a photoresist. In a sixth step (see FIG. 37F), a source electrode 403 and a drain electrode 405 are formed. Further, the gate electrode 404 and the drain electrode 405
Is formed to form a positive electrode 410 to which the. The negative electrode 411 is the source electrode 403. Further, the column direction wiring 13 is arranged on the insulating layer 418.

【0112】第7の工程(図37G参照)ではその上に
更に、SiO2の絶縁層408を被覆し、またそのパタ
ーニングを行なう。第8の工程(図37H参照)では、
定電流素子の正電極410と表面伝導型放出素子の電極
416を電気的に接続するためのアルミ配線413と、
負電極411と行方向配線12を電気的に接続するため
のアルミ配線414と、列方向配線13と表面伝導型放
出素子の電極417を電気的に接続するためのアルミ配
線420を配置する。
In a seventh step (see FIG. 37G), an insulating layer 408 of SiO 2 is further coated thereon and patterned. In the eighth step (see FIG. 37H),
An aluminum wiring 413 for electrically connecting the positive electrode 410 of the constant current element and the electrode 416 of the surface conduction type emission element;
An aluminum wiring 414 for electrically connecting the negative electrode 411 and the row wiring 12 and an aluminum wiring 420 for electrically connecting the column wiring 13 and the electrode 417 of the surface conduction electron-emitting device are arranged.

【0113】第9の工程(図37I参照)では、行方向
配線12をアルミ配線414と電気的に接続するように
形成する。以上説明した工程では、定電流素子を形成す
るために、シリコン基板を用いたが、これに限られるも
のではなく、例えば、Ga−As基板でも良い第10の
工程(図37J参照)では、表面伝導型放出素子14を
形成する。形成法は、実施の形態1と同一である。
In the ninth step (see FIG. 37I), the row-directional wiring 12 is formed so as to be electrically connected to the aluminum wiring 414. In the process described above, a silicon substrate was used to form a constant current element. However, the present invention is not limited to this. For example, in a tenth process (see FIG. 37J), a Ga-As substrate may be used. The conduction type emission element 14 is formed. The forming method is the same as in the first embodiment.

【0114】以上説明した工程では、トランジスタを形
成するために、半導体基板上にFET(電解効果トラン
ジスタ)を形成したが、ガラス基板等の絶縁性基板上に
TFT(電解効果型薄膜トランジスタ)を形成したもの
を用いても良い。 <実施の形態3>実施の形態1、実施の形態2では、表
面伝導型放出素子に直列に形成する定電流素子を形成し
たが、実施の形態3では、定電流素子を列方向配線端に
形成した場合の一例を示す。
In the process described above, an FET (field effect transistor) was formed on a semiconductor substrate in order to form a transistor, but a TFT (field effect thin film transistor) was formed on an insulating substrate such as a glass substrate. A thing may be used. <Third Embodiment> In the first and second embodiments, the constant current element formed in series with the surface conduction electron-emitting device is formed. However, in the third embodiment, the constant current element is provided at the end of the column direction wiring. An example in the case of forming is shown.

【0115】図38は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図38において、14
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子14のみで電子源素子1が形成
され、M×Nのマトリクス配置となっている。12は行
方向配線、13は列方向配線である。518は定電流ダ
イオード素子であり、行方向配線12の端に形成されて
いる。このようにM×Nのマトリクス上に配置された表
面伝導型放出素子14を多数個備える電子源を構成す
る。
FIG. 38 is a diagram showing a part of a schematic configuration of driving the electron source according to the present embodiment. In FIG. 38, 14
Is a surface conduction electron-emitting device. In the present embodiment, the electron source element 1 is formed only by the surface conduction electron-emitting elements 14 and has an M × N matrix arrangement. Reference numeral 12 denotes a row direction wiring, and 13 denotes a column direction wiring. Reference numeral 518 denotes a constant current diode element, which is formed at an end of the row wiring 12. As described above, an electron source including a large number of surface conduction electron-emitting devices 14 arranged on an M × N matrix is configured.

【0116】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図39に示す。ま
た、図中のA−A’断面図を図40に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図41A
−図41Kに示す。図39において、12は、行方向配
線であり、Dx1〜Dxnのn本の配線で構成される。
13は列方向配線であり、Dy1〜Dymのm本の配線
で構成される。そして、列方向配線13の端には定電流
ダイオード素子が形成されている。
Next, the electron source of this embodiment will be further described. FIG. 39 shows a plan view of a part of the electron source. FIG. 40 is a cross-sectional view taken along the line AA ′ in the figure. Further, a process for manufacturing the electron source of the present embodiment is shown in FIG.
-Shown in FIG. 41K; In FIG. 39, reference numeral 12 denotes a row-direction wiring, which includes n wirings Dx1 to Dxn.
Reference numeral 13 denotes a column-direction wiring, which is composed of m wirings Dy1 to Dym. Further, a constant current diode element is formed at an end of the column direction wiring 13.

【0117】図40は、定電流ダイオードが形成されて
いるP型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。図40において、501はP型シリコン
基板、12は行方向配線、13は列方向配線である。表
面伝導型放出素子14は、電子放出部形成用薄膜に定電
流素子518を介して通電フォーミング処理を施すこと
により電子放出部を含む薄膜が形成される。
FIG. 40 is a schematic sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a P-type silicon substrate on which a constant current diode is formed. In FIG. 40, 501 is a P-type silicon substrate, 12 is a row direction wiring, and 13 is a column direction wiring. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by subjecting a thin film for forming an electron-emitting portion to an energization forming process via a constant current element 518.

【0118】P型シリコン基板501上に、二つのP型
領域に挟まれたN型の電流経路領域が形成されており、
負電極511は二つのP領域と電流経路の一端に接続さ
れている。また、正電極510は電流経路の他の一端に
接続されて、定電流ダイオード素子518が形成され
る。これらの定電流素子は、正電極510と負電極51
1との間に形成され、正電極510は、負電極511と
もに、列方向配線13と電気的に接続される。
On a P-type silicon substrate 501, an N-type current path region sandwiched between two P-type regions is formed.
The negative electrode 511 is connected to the two P regions and one end of the current path. The positive electrode 510 is connected to the other end of the current path, forming a constant current diode element 518. These constant current elements include a positive electrode 510 and a negative electrode 51.
1, the positive electrode 510 and the negative electrode 511 are both electrically connected to the column wiring 13.

【0119】次に、図41A−図41Kを参照して、図
40に示した構造の機能素子の製造工程の一例を説明す
る。図41A−図41Kは、この製造工程の一例を説明
するための模式的断面図である。第1の工程(図41A
参照)では、P型シリコン基板501を用意する。第2
の工程(図41B参照)では、P型シリコン基板501
上に、SiO2の絶縁層505を被覆し、フォトレジス
トを利用してパターン形成する。
Next, with reference to FIGS. 41A to 41K, an example of a manufacturing process of the functional element having the structure shown in FIG. 40 will be described. FIG. 41A to FIG. 41K are schematic cross-sectional views for explaining an example of this manufacturing process. The first step (FIG. 41A)
), A P-type silicon substrate 501 is prepared. Second
In the step (see FIG. 41B), a P-type silicon substrate 501 is formed.
An insulating layer 505 of SiO 2 is coated thereon, and is patterned using a photoresist.

【0120】第3の工程(図41C参照)では、シリコ
ン基板501の所望の領域(502)にN型の不純物
(導電性支配物質)を拡散し、第4の工程(図41D参
照)では、P型の不純物(導電性支配物質)を拡散する
ことにより電流経路(503)を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
In a third step (see FIG. 41C), an N-type impurity (conductive dominant) is diffused into a desired region (502) of the silicon substrate 501. In a fourth step (see FIG. 41D), A current path (503) is formed by diffusing a P-type impurity (conductivity controlling substance). Since the current value of the constant current diode element is determined by the impurity concentration and the width of the current path, in order to obtain desired driving characteristics, special attention is paid to the control of the impurity concentration and the control of the diffusion depth. I have.

【0121】第5の工程(図41E参照)では、SiO
2の絶縁層504を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。 第6の工程(図41F参照)では、電流経路の
N領域のみが露出している部分に正電極510が形成さ
れ、二つのP領域と電流経路が露出している部分に負電
極511を形成する。
In the fifth step (see FIG. 41E), the SiO
The second insulating layer 504 is covered and patterned using a photoresist to form a portion connecting the positive electrode and the negative electrode. In the sixth step (see FIG. 41F), a positive electrode 510 is formed in a portion where only the N region of the current path is exposed, and a negative electrode 511 is formed in a portion where the two P regions and the current path are exposed. I do.

【0122】第7の工程(図41G参照)では、列方向
配線13を配置する。第8の工程(図41H参照)で
は、その上に更に、SiO2の絶縁層506を被覆し、
また、そのパターニングを行なう。第9の工程(図41
I参照)では、行方向配線12と表面伝導型放出素子の
電極516を電気的に接続するためのアルミ配線512
と、列方向配線13と表面伝導型放出素子の電極517
を電気的に接続するためのアルミ配線513を配置す
る。
In the seventh step (see FIG. 41G), the column direction wiring 13 is arranged. In an eighth step (see FIG. 41H), an insulating layer 506 of SiO 2 is further coated thereon.
Further, the patterning is performed. Ninth step (FIG. 41)
I), an aluminum wiring 512 for electrically connecting the row direction wiring 12 and the electrode 516 of the surface conduction electron-emitting device.
And the column direction wiring 13 and the electrode 517 of the surface conduction electron-emitting device
Aluminum wiring 513 for electrically connecting the same is arranged.

【0123】第10の工程(図41J参照)では、行方
向配線12をアルミ配線512と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ga−As基板でも良い。第1
1の工程(図41K参照)では、表面伝導型放出素子1
4を形成する。形成法は、実施の形態1と同一である。 <実施の形態4>実施の形態1では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態4では、定電流素子としてトランジ
スタを用いる一例を示す。
In the tenth step (see FIG. 41J), the row-directional wiring 12 is formed so as to be electrically connected to the aluminum wiring 512. In the process described above, a silicon substrate was used to form a constant current element. However, the present invention is not limited to this. For example, a Ga-As substrate may be used. First
In step 1 (see FIG. 41K), the surface-conduction emission device 1
4 is formed. The forming method is the same as in the first embodiment. Fourth Embodiment In the first embodiment, a constant current diode formed in series with a surface conduction electron-emitting device is used. In the fourth embodiment, an example in which a transistor is used as a constant current device will be described. .

【0124】図42は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図42において、14
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子14のみで電子源素子が形成さ
れ、M×Nのマトリクス配置となっている。12は行方
向配線、13は列方向配線である。618はトランジス
タを用いた定電流素子であり、行方向配線12の端に形
成されている。このようにM×Nのマトリクス上に配置
された表面伝導型放出素子14を多数個備える電子源を
構成する。
FIG. 42 is a diagram showing a part of a schematic configuration of driving the electron source of the present embodiment. In FIG. 42, 14
Is a surface conduction electron-emitting device. In the present embodiment, an electron source element is formed only by the surface conduction electron-emitting devices 14 and has an M × N matrix arrangement. Reference numeral 12 denotes a row direction wiring, and 13 denotes a column direction wiring. Reference numeral 618 denotes a constant current element using a transistor, which is formed at an end of the row wiring 12. As described above, an electron source including a large number of surface conduction electron-emitting devices 14 arranged on an M × N matrix is configured.

【0125】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図43に示す。ま
た、図中のA−A’断面図を図44に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図45A
−図45Kに示す。図43において、12は、行方向配
線であり、Dx1〜Dxnのn本の配線で構成される。
13は列方向配線であり、Dy1〜Dymのm本の配線
で構成される。そして、列方向配線13の端にはトラン
ジスタを用いた定電流素子が形成されている。
Next, the electron source of this embodiment will be further described. FIG. 43 is a plan view of a part of the electron source. FIG. 44 is a sectional view taken along the line AA ′ in the figure. Further, a process for manufacturing the electron source of the present embodiment is shown in FIG.
-Shown in Figure 45K. In FIG. 43, reference numeral 12 denotes a row wiring, which is composed of n wirings Dx1 to Dxn.
Reference numeral 13 denotes a column-direction wiring, which is composed of m wirings Dy1 to Dym. A constant current element using a transistor is formed at an end of the column direction wiring 13.

【0126】図44は、トランジスタを用いた定電流素
子618が形成されているP型シリコン基板上に、電子
放出素子である表面伝導型放出素子を形成した電子源基
板の一例を示す模式的断面図である。図44において、
601はP型シリコン基板、12は行方向配線、13は
列方向配線である。表面伝導型放出素子14は、電子放
出部形成用薄膜に定電流素子618を介して通電フォー
ミング処理を施すことにより電子放出部を含む薄膜が形
成される。
FIG. 44 is a schematic cross section showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a P-type silicon substrate on which a constant current element 618 using a transistor is formed. FIG. In FIG.
601 is a P-type silicon substrate, 12 is a row-direction wiring, and 13 is a column-direction wiring. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by subjecting a thin film for forming an electron-emitting portion to an energization forming process via a constant current element 618.

【0127】P型シリコン基板601上に、トランジス
タ(MOSFET)618が形成され、そのドレイン電
極605とゲート電極604はともに正電極610に接
続されている。また、ソース電極603は負電極611
に接続されている。定電流素子618は、正電極610
と負電極611との間に形成され、正電極610は、負
電極611ともに、列方向配線13と電気的に接続され
る。
A transistor (MOSFET) 618 is formed on a P-type silicon substrate 601, and its drain electrode 605 and gate electrode 604 are both connected to a positive electrode 610. The source electrode 603 is a negative electrode 611.
It is connected to the. The constant current element 618 includes a positive electrode 610
The positive electrode 610 is electrically connected to the column wiring 13 together with the negative electrode 611.

【0128】次に、図45A−図45Kを参照して、図
44に示した構造の機能素子の製造工程の一例を説明す
る。図45A−図45Kは、この製造工程の一例を説明
するための模式的断面図である。第1の工程(図45A
参照)では、P型シリコン基板601を用意する。第2
の工程(図45B参照)では、P型シリコン基板601
上に、SiO2の絶縁層605を被覆し、フォトレジス
トを利用してパターン形成する。
Next, with reference to FIGS. 45A to 45K, an example of a manufacturing process of the functional element having the structure shown in FIG. 44 will be described. FIGS. 45A to 45K are schematic cross-sectional views illustrating an example of the manufacturing process. The first step (FIG. 45A)
Then, a P-type silicon substrate 601 is prepared. Second
In the step (see FIG. 45B), the P-type silicon substrate 601
An insulating layer 605 of SiO 2 is coated thereon, and is patterned using a photoresist.

【0129】第3の工程(図45C参照)では、シリコ
ン基板601の所望の領域(602)にN型の不純物
(導電性支配物質)を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
In the third step (see FIG. 45C), an N-type impurity (conductive material) is diffused into a desired region (602) of the silicon substrate 601. Since the drain current of a transistor is determined by the impurity concentration in the channel, the permittivity / thickness of the gate insulating film, the channel width, and the channel length, these controls are specially performed to obtain desired drive characteristics. Attention is paid.

【0130】第4の工程(図45D参照)では、ゲート
電極604を形成する。第5の工程(図45E参照)で
は、SiO2の絶縁層607を被覆し、フォトレジスト
を利用してパターン形成する。第6の工程(図45F参
照)では、ソース電極603、ドレイン電極605を形
成する。更に、ゲート電極604とドレイン電極605
を接続させた正電極610を形成する。負電極611は
ソース電極603である。
In a fourth step (see FIG. 45D), a gate electrode 604 is formed. In a fifth step (see FIG. 45E), the insulating layer 607 of SiO 2 is covered, and a pattern is formed using a photoresist. In a sixth step (see FIG. 45F), a source electrode 603 and a drain electrode 605 are formed. Further, a gate electrode 604 and a drain electrode 605
Is formed to form a positive electrode 610 connected to the. The negative electrode 611 is the source electrode 603.

【0131】第7の工程(図45G参照)では、正電極
610、負電極611のそれぞれに接続するように、列
方向配線13を配置する。第8の工程(図45H参照)
では、その上に更に、SiO2の絶縁層606を被覆
し、また、そのパターニングを行なう。第9の工程(図
45I参照)では、表面伝導型放出素子の電極616と
行方向配線12を電気的に接続するためのアルミ配線6
12と、列方向配線13と表面伝導型放出素子の電極6
17を電気的に接続するためのアルミ配線613を配置
する。
In the seventh step (see FIG. 45G), the column direction wiring 13 is arranged so as to be connected to each of the positive electrode 610 and the negative electrode 611. Eighth step (see FIG. 45H)
Then, an insulating layer 606 of SiO 2 is further coated thereon and patterned. In the ninth step (see FIG. 45I), the aluminum wiring 6 for electrically connecting the electrode 616 of the surface conduction electron-emitting device to the row wiring 12 is formed.
12, column-directional wiring 13 and electrode 6 of surface conduction electron-emitting device
An aluminum wiring 613 for electrically connecting the semiconductor device 17 is arranged.

【0132】第10の工程(図45J参照)では、行方
向配線12をアルミ配線612と電気的に接続するよう
に形成する。以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ga−As基板でも良い。第1
1の工程(図45K参照)では、表面伝導型放出素子1
4を形成する。形成法は、実施の形態1と同一である。
In the tenth step (see FIG. 45J), the row-direction wiring 12 is formed so as to be electrically connected to the aluminum wiring 612. In the process described above, a silicon substrate was used to form a constant current element. However, the present invention is not limited to this. For example, a Ga-As substrate may be used. First
In step 1 (see FIG. 45K), the surface conduction electron-emitting device 1
4 is formed. The forming method is the same as in the first embodiment.

【0133】以上説明した工程では、トランジスタを形
成するために、半導体基板上にFET(電解効果トラン
ジスタ)を形成したが、ガラス基板等の絶縁性基板上に
TFT(電解効果型薄膜トランジスタ)を形成したもの
を用いても良い。 <実施の形態5>実施の形態1、実施の形態2では、表
面伝導型放出素子に直列に形成する定電流素子を形成し
たが、実施の形態5では、定電流素子を行方向配線端に
形成した場合の一例を示す。
In the steps described above, an FET (field effect transistor) was formed on a semiconductor substrate to form a transistor. However, a TFT (field effect thin film transistor) was formed on an insulating substrate such as a glass substrate. A thing may be used. <Fifth Embodiment> In the first and second embodiments, the constant current element formed in series with the surface conduction electron-emitting device is formed. In the fifth embodiment, the constant current element is provided at the end of the row direction wiring. An example in the case of forming is shown.

【0134】図46は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図46において、14
は、表面伝導型放出素子である。本実施の形態において
は、表面伝導型放出素子14のみで電子源素子1が形成
され、M×Nのマトリクス配置となっている。12は行
方向配線、13は列方向配線である。718は定電流ダ
イオード素子であり、行方向配線12の端に形成されて
いる。このようにM×Nのマトリクス上に配置された表
面伝導型放出素子14を多数個備える電子源を構成す
る。
FIG. 46 is a diagram showing a part of a schematic configuration of driving the electron source of the present embodiment. In FIG. 46, 14
Is a surface conduction electron-emitting device. In the present embodiment, the electron source element 1 is formed only by the surface conduction electron-emitting elements 14 and has an M × N matrix arrangement. Reference numeral 12 denotes a row direction wiring, and 13 denotes a column direction wiring. A constant current diode element 718 is formed at an end of the row wiring 12. As described above, an electron source including a large number of surface conduction electron-emitting devices 14 arranged on an M × N matrix is configured.

【0135】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図47に示す。ま
た、図中のA−A’断面図を図48に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図49A
−図49Lに示す。図47において、12は、行方向配
線であり、Dx1〜Dxnのn本の配線で構成される。
13は列方向配線であり、Dy1〜Dymのm本の配線
で構成される。そして、行方向配線12の端には定電流
ダイオード素子が形成されている。
Next, the electron source of this embodiment will be further described. FIG. 47 shows a plan view of a part of the electron source. FIG. 48 is a sectional view taken along the line AA ′ in the figure. Further, a process for manufacturing the electron source of the present embodiment is shown in FIG.
-Shown in Figure 49L; In FIG. 47, reference numeral 12 denotes a row-direction wiring, which is composed of n wirings Dx1 to Dxn.
Reference numeral 13 denotes a column-direction wiring, which is composed of m wirings Dy1 to Dym. Further, a constant current diode element is formed at an end of the row direction wiring 12.

【0136】図48は、定電流ダイオードが形成されて
いるP型シリコン基板上に、電子放出素子である表面伝
導型放出素子を形成した電子源基板の一例を示す模式的
断面図である。図48において、701はP型シリコン
基板、12は行方向配線、13は列方向配線である。表
面伝導型放出素子14は、電子放出部形成薄膜に定電流
素子718を介して通電フォーミング処理を施すことに
より電子放出部を含む薄膜が形成される。
FIG. 48 is a schematic sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a P-type silicon substrate on which a constant current diode is formed. In FIG. 48, 701 is a P-type silicon substrate, 12 is a row-direction wiring, and 13 is a column-direction wiring. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by subjecting the thin film on which the electron-emitting portion is formed to an energization forming process via the constant current element 718.

【0137】P型シリコン基板701上に、二つのP型
領域に挟まれたN型の電流経路領域が形成されており、
負電極711は二つのP領域と電流経路の一端に接続さ
れている。また、正電極710は電流経路の他の一端に
接続されて、定電流ダイオード素子718が形成され
る。定電流素子718は、正電極710と負電極711
との間に形成され、正電極710は、負電極711とも
に、列方向配線13と電気的に接続される。
On a P-type silicon substrate 701, an N-type current path region sandwiched between two P-type regions is formed.
The negative electrode 711 is connected to the two P regions and one end of the current path. The positive electrode 710 is connected to the other end of the current path to form a constant current diode element 718. The constant current element 718 includes a positive electrode 710 and a negative electrode 711.
The positive electrode 710 and the negative electrode 711 are both electrically connected to the column wiring 13.

【0138】次に、図49A−図49Lを参照して、図
48に示した構造の機能素子の製造工程の一例を説明す
る。図49A−図49Lは、この製造工程の一例を説明
するための模式的断面図である。第1の工程(図49A
参照)では、P型シリコン基板701を用意する。第2
の工程(図49B参照)では、P型シリコン基板701
上に、SiO2の絶縁層705を被覆し、フォトレジス
トを利用してパターン形成する。
Next, with reference to FIGS. 49A to 49L, an example of a manufacturing process of the functional element having the structure shown in FIG. 48 will be described. FIG. 49A to FIG. 49L are schematic sectional views for explaining an example of this manufacturing process. The first step (FIG. 49A)
Next, a P-type silicon substrate 701 is prepared. Second
In the step (see FIG. 49B), a P-type silicon substrate 701 is formed.
An insulating layer 705 of SiO 2 is coated thereon, and a pattern is formed using a photoresist.

【0139】第3の工程(図49C参照)では、シリコ
ン基板701の所望の領域(702)にN型の不純物
(導電性支配物質)を拡散し、第4の工程(図49D参
照)では、P型の不純物(導電性支配物質)を拡散する
ことにより電流経路(703)を形成する。定電流ダイ
オード素子の電流値はこの電流経路の不純物濃度とその
幅により決定されるので、所望の駆動特性を得るため
に、不純物濃度制御と拡散深さの制御には特別の配慮が
払われている。
In a third step (see FIG. 49C), an N-type impurity (conductive dominant) is diffused into a desired region (702) of the silicon substrate 701, and in a fourth step (see FIG. 49D) A current path (703) is formed by diffusing a P-type impurity (conductivity controlling substance). Since the current value of the constant current diode element is determined by the impurity concentration and the width of the current path, in order to obtain desired driving characteristics, special attention is paid to the control of the impurity concentration and the control of the diffusion depth. I have.

【0140】第5の工程(図49E参照)では、SiO
2の絶縁層704を被覆し、フォトレジストを利用して
パターン形成し、正電極と負電極を接続する部分を形成
する。第6の工程(図49F参照)では、電流経路のN
領域のみが露出している部分に正電極710が形成さ
れ、二つのP領域と電流経路が露出している部分に負電
極711を形成する。
In the fifth step (see FIG. 49E), the SiO
The second insulating layer 704 is covered, and a pattern is formed using a photoresist to form a portion connecting the positive electrode and the negative electrode. In the sixth step (see FIG. 49F), the N
The positive electrode 710 is formed in a portion where only the region is exposed, and the negative electrode 711 is formed in a portion where the two P regions and the current path are exposed.

【0141】第7の工程(図49G参照)では、SiO
2の絶縁層707を被覆し、またそのパターニングを行
なう。第8の工程(図49H参照)では、列方向配線1
3を配置する。第9の工程(図49I参照)では、その
上に更に、SiO2の絶縁層706を被覆し、またその
パターニングを行なう。
In the seventh step (see FIG. 49G), the SiO
The second insulating layer 707 is covered and patterned. In the eighth step (see FIG. 49H), in the column-direction wiring 1
Place 3. In a ninth step (see FIG. 49I), an insulating layer 706 of SiO 2 is further coated thereon and patterned.

【0142】第10の工程(図49J参照)では、行方
向配線12と表面伝導型放出素子の電極716を電気的
に接続するためのアルミ配線712と、列方向配線13
と表面伝導型放出素子の電極717を電気的に接続する
ためのアルミ配線713を配置する。第11の工程(図
49K参照)では、行方向配線12をアルミ配線712
と電気的に接続するように形成する。
In a tenth step (see FIG. 49J), an aluminum wiring 712 for electrically connecting the row direction wiring 12 and the electrode 716 of the surface conduction electron-emitting device, and a column direction wiring 13
And an aluminum wiring 713 for electrically connecting the electrode 717 of the surface conduction electron-emitting device to the device. In an eleventh step (see FIG. 49K), the row-directional wiring 12 is
It is formed so as to be electrically connected to.

【0143】以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ga−As基板でも良い。第1
2の工程(図49L参照)では、表面伝導型放出素子1
4を形成する。形成法は、実施の形態1と同一である。 <実施の形態6>実施の形態5では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、実施の形態6では、定電流素子としてトランジ
スタを用いる一例を示す。
In the steps described above, a silicon substrate was used to form a constant current element. However, the present invention is not limited to this. For example, a Ga-As substrate may be used. First
In step 2 (see FIG. 49L), the surface-conduction emission device 1
4 is formed. The forming method is the same as in the first embodiment. <Sixth Embodiment> In the fifth embodiment, a constant current diode formed in series with a surface conduction electron-emitting device is used. In the sixth embodiment, an example in which a transistor is used as a constant current device will be described. .

【0144】図50は、本実施の形態の電子源の駆動の
概略構成の一部を示す図である。図50において、14
は、表面伝導型放出素子であり、電子放出部形成用薄膜
(14の内部)に通電フォーミング処理を実行すること
により、電子放出部を含む薄膜が形成されるものであ
る。本実施の形態においては、表面伝導型放出素子14
のみで電子源素子が形成され、M×Nのマトリクス配置
となっている。12は行方向配線、13は列方向配線で
ある。818はトランジスタを用いた定電流素子であ
り、行方向配線12の端に形成されている。このよう
に、M×Nのマトリクス上に配置された表面伝導型放出
素子14を多数個備える電子源を構成する。
FIG. 50 is a diagram showing a part of a schematic configuration of driving the electron source according to the present embodiment. In FIG. 50, 14
Is a surface conduction electron-emitting device, in which a thin film including an electron-emitting portion is formed by performing an energization forming process on the thin film for forming an electron-emitting portion (inside 14). In the present embodiment, the surface conduction electron-emitting device 14 is used.
Only the electron source elements are formed, and an M × N matrix arrangement is provided. Reference numeral 12 denotes a row direction wiring, and 13 denotes a column direction wiring. A constant current element 818 using a transistor is formed at an end of the row wiring 12. In this manner, an electron source including a large number of surface conduction electron-emitting devices 14 arranged on an M × N matrix is configured.

【0145】次に、本実施の形態の電子源について更に
説明する。電子源の一部の平面図を図51に示す。ま
た、図中のA−A’断面図を図52に示す。更に、本実
施の形態の電子源を製造するためのプロセスを図53Q
Aー図53に示す。図51において、12は、行方向配
線であり、Dx1〜Dxnのn本の配線で構成される。
13は列方向配線であり、Dy1〜Dymのm本の配線
で構成される。そして、列方向配線12の端にはトラン
ジスタを用いた定電流素子が形成されている。
Next, the electron source of this embodiment will be further described. FIG. 51 shows a plan view of a part of the electron source. FIG. 52 shows a cross-sectional view taken along the line AA ′ in the figure. Further, a process for manufacturing the electron source of the present embodiment is shown in FIG.
A- It is shown in FIG. In FIG. 51, reference numeral 12 denotes a row direction wiring, which is composed of n wirings Dx1 to Dxn.
Reference numeral 13 denotes a column-direction wiring, which is composed of m wirings Dy1 to Dym. A constant current element using a transistor is formed at an end of the column direction wiring 12.

【0146】図52は、トランジスタを用いた定電流素
子が形成されているP型シリコン基板上に、電子放出素
子である表面伝導型放出素子を形成した電子源基板の一
例を示す模式的断面図である。図52において、801
はP型シリコン基板、12は行方向配線、13は列方向
配線である。表面伝導型放出素子14は、電子放出部形
成用薄膜に定電流素子818を介して通電フォーミング
処理を施すことにより電子放出部を含む薄膜が形成され
る。
FIG. 52 is a schematic cross-sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a P-type silicon substrate on which a constant current element using a transistor is formed. It is. Referring to FIG.
Denotes a P-type silicon substrate, 12 denotes a row direction wiring, and 13 denotes a column direction wiring. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by subjecting the thin film for forming an electron-emitting portion to an energization forming process via a constant current element 818.

【0147】P型シリコン基板801上に、トランジス
タ(MOSFET)818が形成され、そのドレイン電
極805は正電極810に接続されている。またゲート
電極804とソース電極803はともに負電極811に
接続されている。これらの定電流素子は、正電極810
と負電極811との間に形成され、正電極810は、負
電極811ともに、列方向配線13と電気的に接続され
る。
A transistor (MOSFET) 818 is formed on a P-type silicon substrate 801, and its drain electrode 805 is connected to a positive electrode 810. The gate electrode 804 and the source electrode 803 are both connected to the negative electrode 811. These constant current elements are connected to the positive electrode 810.
And the negative electrode 811, and the positive electrode 810 is electrically connected to the column wiring 13 together with the negative electrode 811.

【0148】次に、図53Aー図53Lを参照して、図
52に示した構造の機能素子の製造工程の一例を説明す
る。図53Aー図53Lは、この製造工程の一例を説明
するための模式的断面図である。第1の工程(図53A
参照)では、P型シリコン基板801を用意する。第2
の工程(図53B参照)では、P型シリコン基板801
上に、SiO2の絶縁層805を被覆し、フォトレジス
トを利用してパターン形成する。
Next, with reference to FIGS. 53A to 53L, an example of a manufacturing process of the functional element having the structure shown in FIG. 52 will be described. FIG. 53A to FIG. 53L are schematic cross-sectional views for explaining an example of the manufacturing process. The first step (FIG. 53A)
Next, a P-type silicon substrate 801 is prepared. Second
In the step (see FIG. 53B), a P-type silicon substrate 801 is formed.
An insulating layer 805 made of SiO 2 is coated thereon, and is patterned using a photoresist.

【0149】第3の工程(図53C参照)では、シリコ
ン基板801の所望の領域(802)にN型の不純物
(導電性支配物質)を拡散する。トランジスタのドレイ
ン電流はチャネル内の不純物濃度、ゲート部絶縁層膜の
誘電率・厚さ、チャネル幅、及びチャネル長により決定
されるので、所望の駆動特性を得るために、これらの制
御には特別の配慮が払われている。
In the third step (see FIG. 53C), an N-type impurity (conductive material) is diffused into a desired region (802) of the silicon substrate 801. Since the drain current of a transistor is determined by the impurity concentration in the channel, the permittivity / thickness of the gate insulating film, the channel width, and the channel length, these controls are specially performed to obtain desired drive characteristics. Attention is paid.

【0150】第4の工程(図53D参照)では、ゲート
電極804を形成する。第5の工程(図53E参照)で
は、SiO2の絶縁層807を被覆し、フォトレジスト
を利用してパターン形成する。第6の工程(図53F参
照)では、ソース電極803、ドレイン電極805を形
成する。更に、ゲート電極804とドレイン電極805
を接続させた正電極810を形成する。負電極811は
ソース電極803である。
In a fourth step (see FIG. 53D), a gate electrode 804 is formed. In a fifth step (see FIG. 53E), the insulating layer 807 of SiO 2 is covered, and a pattern is formed using a photoresist. In a sixth step (see FIG. 53F), a source electrode 803 and a drain electrode 805 are formed. Further, a gate electrode 804 and a drain electrode 805
Is formed to form a positive electrode 810 connected to the. The negative electrode 811 is the source electrode 803.

【0151】第7の工程(図53G参照)では、その上
に更に、SiO2の絶縁層809を被覆し、またそのパ
ターニングを行なう第8の工程(図53H参照)では正
電極810、負電極811のそれぞれに接続するよう
に、列方向配線13を配置する。第9の工程(図53I
参照)では、その上に更に、SiO2の絶縁層808を
被覆し、またそのパターニングを行なう。
In a seventh step (see FIG. 53G), an SiO 2 insulating layer 809 is further coated thereon, and in an eighth step of patterning the same, a positive electrode 810 and a negative electrode 810 are formed. 811 are arranged so as to be connected to each of them. The ninth step (FIG. 53I)
), An insulating layer 808 of SiO 2 is further coated thereon and patterned.

【0152】第10の工程(図53J参照)では、表面
伝導型放出素子の電極816と行方向配線12を電気的
に接続するためのアルミ配線812と、列方向配線13
と表面伝導型放出素子の電極817を電気的に接続する
ためのアルミ配線813を配置する。第11の工程(図
53K参照)では、行方向配線12をアルミ配線812
と電気的に接続するように形成する。
In the tenth step (see FIG. 53J), an aluminum wiring 812 for electrically connecting the electrode 816 of the surface conduction electron-emitting device to the row wiring 12 and a column wiring 13
An aluminum wiring 813 for electrically connecting the electrode 817 of the surface conduction electron-emitting device to the electrode 817 is arranged. In an eleventh step (see FIG. 53K), the row-directional wiring 12 is
It is formed so as to be electrically connected to.

【0153】以上説明した工程では、定電流素子を形成
するために、シリコン基板を用いたが、これに限られる
ものではなく、例えば、Ga−As基板でも良い第12
の工程(図53L参照)では、表面伝導型放出素子14
を形成する。形成法は、実施の形態1と同一である。以
上説明した工程では、トランジスタを形成するために、
半導体基板上にFET(電解効果トランジスタ)を形成
したが、ガラス基板等の絶縁性基板上にTFT(電解効
果型薄膜トランジスタ)を形成したものを用いても良
い。
In the process described above, a silicon substrate was used to form a constant current element. However, the present invention is not limited to this. For example, a Ga-As substrate may be used.
In the step (see FIG. 53L), the surface conduction type emission element 14
To form The forming method is the same as in the first embodiment. In the steps described above, in order to form a transistor,
Although the FET (field effect transistor) is formed on the semiconductor substrate, a TFT (field effect thin film transistor) formed on an insulating substrate such as a glass substrate may be used.

【0154】以上説明した実施の形態によれば、複数の
表面伝導型放出素子が、行列状に配置された電子源を電
圧変調駆動をする際に、非線形素子の作用により、印加
電圧に対する放出電流のリニアリティを増すことがで
き、簡易なガンマ補正をすることが可能である。次に、
本発明に係る一実施の形態の表面伝導型放出素子のフォ
ーミングを行う際での前述した問題を解決する好ましい
実施の形態について、以下に説明する。 <実施の形態7>実施の形態7は、複数の表面伝導型放
出素子が、行列状に配置された電子源の製造方法、とり
わけ、通電フォーミング処理方法に関するものであっ
て、表面伝導型放出素子の電子放出部が形成される前の
導電性膜に、非線形な電圧電流特性を有する非線形素子
を介して通電フォーミング処理を行うことで、均一な素
子を形成するものである。
According to the embodiment described above, when a plurality of surface conduction electron-emitting devices perform voltage modulation driving of the electron sources arranged in a matrix, the emission current with respect to the applied voltage is controlled by the action of the nonlinear element. Can be increased, and simple gamma correction can be performed. next,
A preferred embodiment for solving the above-mentioned problem when forming the surface conduction electron-emitting device according to one embodiment of the present invention will be described below. <Seventh Embodiment> A seventh embodiment relates to a method of manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix, and in particular, to a method of energization forming. A uniform element is formed by performing an energization forming process on the conductive film before the electron emission portion is formed through a non-linear element having non-linear voltage-current characteristics.

【0155】この接続された非線形素子が通電フォーミ
ング時に流れる過大な電流を遮断するように作用するの
で、導電性膜に過大な電流が流れることによる電子放出
特性の著しく悪い表面伝導型放出素子を形成することを
防ぐことが出来る。図54は、本実施の形態における通
電フォーミングを行う電気回路の概略構成を示したブロ
ック図である。
Since the connected non-linear element acts to block an excessive current flowing during energization forming, a surface conduction electron-emitting element having extremely poor electron emission characteristics due to an excessive current flowing through the conductive film is formed. Can be prevented. FIG. 54 is a block diagram showing a schematic configuration of an electric circuit for performing energization forming in the present embodiment.

【0156】図54において、14は、表面伝導型放出
素子であり、電子放出部形成用薄膜(14の内部)に通
電フォーミング処理を実行することにより、電子放出部
を含む薄膜が形成されるものである。表面伝導型放出素
子14は、M×Nのマトリクス配置となっている。18
は定電流ダイオード素子であり、表面伝導型放出素子1
4と直列に接続されている。これらの表面伝導型放出素
子14及び定電流ダイオード素子18により電子源素子
1が形成される。電子源素子1はM×Nのマトリクス上
に配置され、表面伝導型放出素子14を多数個備える電
子源3(以降電子源3と称する)を構成する。4はパル
ス発生電源であり、フォーミングパルスを発生する。
In FIG. 54, reference numeral 14 denotes a surface conduction electron-emitting device which forms a thin film including an electron-emitting portion by performing an energization forming process on the thin film for forming an electron-emitting portion (inside 14). It is. The surface conduction electron-emitting devices 14 have an M × N matrix arrangement. 18
Is a constant current diode element, and the surface conduction type emission element 1
4 and connected in series. The electron source element 1 is formed by the surface conduction type emission element 14 and the constant current diode element 18. The electron source elements 1 are arranged on an M × N matrix, and constitute an electron source 3 (hereinafter, referred to as an electron source 3) having a large number of surface conduction emission elements 14. Reference numeral 4 denotes a pulse generation power supply which generates a forming pulse.

【0157】5,6はスイッチング回路であり、7は制
御回路である。スイッチング回路5は、行方向配線の端
子DX1〜DXmにパルス発生電源4からのフォーミングパ
ルスを印加するかグランドに接地するかを切り換えるス
イッチング素子と、フォーミングを行う素子を選択する
ために、列方向配線の端子DY1〜DYnを選択するスイッ
チ素子とからなる。スイッチング回路6は、列方向配線
の端子DY1〜DYnをグランドに接続するか、電位Vyの
状態にするかを切り換えるスイッチ素子からなる。ま
た、スイッチング回路5,6は複数の端子を同時に選択
することも可能である。また、制御回路7は、スイッチ
ング回路5,6の切替動作、及びパルス発生電源4のパ
ルス発生タイミング及びパルスの昇圧を制御する。
Reference numerals 5 and 6 denote switching circuits, and reference numeral 7 denotes a control circuit. The switching circuit 5 includes a switching element for switching between applying a forming pulse from the pulse generation power supply 4 to the terminals DX1 to DXm of the row direction wiring and grounding to a ground, and a column direction wiring for selecting an element for forming. And switch elements for selecting the terminals DY1 to DYn. The switching circuit 6 is composed of a switch element for switching between connecting the terminals DY1 to DYn of the column direction wiring to the ground or setting the state to the potential Vy. Further, the switching circuits 5 and 6 can simultaneously select a plurality of terminals. Further, the control circuit 7 controls the switching operation of the switching circuits 5 and 6, the pulse generation timing of the pulse generation power supply 4, and the boosting of the pulses.

【0158】定電流ダイオード素子18は、図55に示
すような電圧電流特性を持ち、電子放出部形成用薄膜
(14の内部)に通電フォーミング処理を行う際にフォ
ーミングを行うには十分な電流を流すことが出来るが、
電子放出部が破壊もしくは表面伝導型放出素子14の電
子放出特性が著しく悪くなるような電流が電子放出部形
成用薄膜(14の内部)に流れるのを防ぐ電圧電流特性
を持っている素子である。
The constant current diode element 18 has a voltage-current characteristic as shown in FIG. 55, and supplies a sufficient current to perform the forming when the energization forming process is performed on the thin film for forming the electron-emitting portion (inside 14). You can shed,
This is a device having a voltage-current characteristic that prevents a current from flowing into the electron-emitting-portion-forming thin film (inside the electron-emitting portion) such that the electron-emitting portion is destroyed or the electron-emitting characteristics of the surface-conduction emission device 14 are significantly deteriorated. .

【0159】通電処理を詳しく説明するために、図56
に、パルス発生源4から印加する適宜の電圧波形を示
し、図57に、そのとき電子放出部形成用薄膜(14の
内部)に流れる電流波形の一例を示す。本実施の形態で
は、図56に示すようにパルス幅T1の三角波パルスを
パルス間隔T2で連続的に印加した。その際には、三角
波パルスを波高値Vpfを、順次昇圧した。その際に、
電子放出部形成用薄膜(14の内部)に定電流ダイオー
ド素子18を介して通電フォーミング処理がなされるた
めに、電子放出部形成用薄膜(14の内部)には図57
に示すような、フォーミング処理には十分だが、素子部
を劣化させない電流のみが流れることによって、通電処
理がなされ、表面伝導型放出素子14が形成される。
In order to explain the energizing process in detail, FIG.
FIG. 57 shows an appropriate voltage waveform applied from the pulse generation source 4, and FIG. 57 shows an example of a current waveform flowing in the electron-emitting-portion-forming thin film (at the inside) at that time. In the present embodiment, as shown in FIG. 56, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. At that time,
Since the energization forming process is performed on the electron emitting portion forming thin film (inside 14) through the constant current diode element 18, the electron emitting portion forming thin film (inside 14) is formed as shown in FIG.
However, when only a current that is sufficient for the forming process as shown in (1) but does not deteriorate the element portion flows, the energization process is performed, and the surface conduction type emission device 14 is formed.

【0160】以上説明したように、本実施の形態によれ
ば、表面伝導型放出素子の電子放出部が形成される前の
導電性膜に、非線形な電圧電流特性を有する非線形素子
を介して通電フォーミング処理を行うので、接続された
非線形素子が通電フォーミング時に流れる過大な電流を
遮断するように作用するので、導電性膜に過大な電流が
流れることによる電子放出特性の著しく悪い表面伝導型
放出素子を形成することを防ぐことが出来、均一な素子
を形成することが出来る。 <実施の形態8>実施の形態8では、表面伝導型放出素
子に直列に形成する定電流素子を定電流ダイオードを用
いたが、本実施の形態では、定電流素子としてトランジ
スタを用いる一例を示す。
As described above, according to the present embodiment, the conductive film of the surface conduction electron-emitting device before the electron-emitting portion is formed is energized via the non-linear device having the non-linear voltage-current characteristics. Since the forming process is performed, the connected non-linear element acts to cut off an excessive current flowing during energization forming, so that a surface conduction type emission element having extremely poor electron emission characteristics due to an excessive current flowing through the conductive film. Can be prevented, and a uniform element can be formed. <Eighth Embodiment> In the eighth embodiment, a constant current diode formed in series with a surface conduction electron-emitting device is used. In the present embodiment, an example in which a transistor is used as a constant current device will be described. .

【0161】図58は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示したブロック図
である。図58において、14は表面伝導型放出素子で
あり、電子放出部形成用薄膜(14の内部)に通電フォ
ーミング処理を実行することにより、電子放出部を含む
薄膜が形成されるものである。表面伝導型放出素子14
は、M×Nのマトリクス配置となっている。318はト
ランジスタを用いた定電流素子であり、表面伝導型放出
素子14と直列に接続されている。これらの表面伝導型
放出素子14及びトランジスタを用いた定電流素子31
8により電子源素子1が形成される。電子源素子1はM
×Nのマトリクス上に配置され、表面伝導型放出素子1
4を多数個備える電子源303(以降電子源303と称
する)を構成する。304はパルス発生電源であり、フ
ォーミングパルスを発生する。
FIG. 58 is a block diagram showing a schematic configuration of an electric circuit for performing energization forming in the present embodiment. In FIG. 58, reference numeral 14 denotes a surface conduction electron-emitting device, which forms a thin film including an electron-emitting portion by performing an energization forming process on the thin film for forming an electron-emitting portion (inside the same). Surface conduction type emission device 14
Has an M × N matrix arrangement. Reference numeral 318 denotes a constant current element using a transistor, which is connected in series with the surface conduction electron-emitting device 14. The surface-conduction type emission device 14 and the constant current device 31 using the transistor.
8, the electron source element 1 is formed. The electron source element 1 is M
XN matrix, and a surface conduction electron-emitting device 1
An electron source 303 (hereinafter, referred to as an electron source 303) including a large number of electron sources 4 is configured. Reference numeral 304 denotes a pulse generation power supply, which generates a forming pulse.

【0162】305,306はスイッチング回路であ
り、307は制御回路である。スイッチング回路305
は、行方向配線の端子DX1〜DXmにパルス発生電源30
4からのフォーミングパルスを印加するかグランドに接
地するかを切り換えるスイッチング素子と、フォーミン
グを行う素子を選択するために、列方向配線の端子DY1
〜DYnを選択するスイッチ素子とからなる。スイッチン
グ回路306は、列方向配線の端子DY1〜DYnをグラン
ドに接続するか、電位Vyの状態にするかを切り換える
スイッチ素子からなる。また、スイッチング回路30
5,306は複数の端子を同時に選択することも可能で
ある。また、制御回路307は、スイッチング回路30
5,306の切替動作、及びパルス発生電源304のパ
ルス発生タイミング及びパルスの昇圧を制御する。
305 and 306 are switching circuits, and 307 is a control circuit. Switching circuit 305
The pulse generation power supply 30 is connected to the terminals DX1 to DXm of the row direction wiring.
A switching element for switching between application of a forming pulse from No. 4 and grounding to ground, and a terminal DY1 of a column direction wiring for selecting an element for forming.
To DYn. The switching circuit 306 includes a switch element that switches between connecting the terminals DY1 to DYn of the column direction wiring to the ground or setting the terminal to the state of the potential Vy. The switching circuit 30
5, 306 can simultaneously select a plurality of terminals. Further, the control circuit 307 includes the switching circuit 30
5, 306, the pulse generation timing of the pulse generation power supply 304 and the boosting of the pulse.

【0163】トランジスタを用いた定電流素子318
は、トランジスタのドレインとゲートを接続し、その時
のソース・ドレイン間の特性が図11に示すような電圧
電流特性を持ち、電子放出部形成用薄膜(14の内部)
に通電フォーミング処理を行う際にフォーミングを行う
には十分な電流は流すことが出来るが、電子放出部が破
壊もしくは表面伝導型放出素子14の電子放出特性が著
しく悪くなるような電流が電子放出部形成用薄膜(14
の内部)に流れるのを防ぐ電圧電流特性を持っている素
子である。
Constant current element 318 using transistor
Connects the drain and the gate of the transistor, the characteristics between the source and the drain at that time have the voltage-current characteristics as shown in FIG. 11, and the thin film for forming the electron emission portion (inside of 14)
A sufficient current can be supplied to perform the forming when the energization forming process is performed. However, a current that causes destruction of the electron emission portion or significantly degrades the electron emission characteristics of the surface conduction electron-emitting device 14 is generated. Thin film for formation (14
This element has a voltage-current characteristic that prevents it from flowing to the inside.

【0164】通電処理については、既に、図56、図5
7を用いて説明した方法と同じであるので説明を省略す
る。 <実施の形態9>実施の形態7、8では、表面伝導型放
出素子に直列に形成する定電流素子を形成したが、本実
施の形態では、定電流素子を列方向配線端に形成した場
合の一例を示す。
The energization process has already been described with reference to FIGS.
7, the description is omitted. <Embodiment 9> In Embodiments 7 and 8, the constant current element formed in series with the surface conduction electron-emitting device is formed. In the present embodiment, the case where the constant current element is formed at the end of the column direction wiring is provided. An example is shown below.

【0165】図59は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示す図である。図
59において、14は、表面伝導型放出素子であり、電
子放出部形成用薄膜(14の内部)に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子14のみで電子源素子1が形成され、M×
Nのマトリクス配置となっている。12は行方向配線、
13は列方向配線である。518は定電流ダイオード素
子であり、行方向配線12の端に形成されている。この
ようにM×Nのマトリクス上に配置された表面伝導型放
出素子14を多数個備える電子源453(以降電子源4
53と称する)を構成する。
FIG. 59 is a diagram showing a schematic configuration of an electric circuit for performing energization forming in the present embodiment. In FIG. 59, reference numeral 14 denotes a surface conduction electron-emitting device, which forms a thin film including an electron-emitting portion by performing an energization forming process on the thin film for forming an electron-emitting portion (inside of 14). In the present embodiment, the electron source element 1 is formed only by the surface conduction electron-emitting device 14, and M × M
It has an N matrix arrangement. 12 is a row direction wiring,
Reference numeral 13 denotes a column direction wiring. Reference numeral 518 denotes a constant current diode element, which is formed at an end of the row wiring 12. An electron source 453 (hereinafter referred to as an electron source 4) having a large number of the surface conduction electron-emitting devices 14 arranged on an M × N matrix in this manner.
53).

【0166】454はパルス発生電源であり、フォーミ
ングパルスを発生する。455,456は、スイッチン
グ回路であり、457は制御回路である。スイッチング
回路455は、行方向配線の端子DX1〜DXmにパルス発
生電源454からのフォーミングパルスを印加するかグ
ランドに接地するかを切り換えるスイッチング素子と、
フォーミングを行う素子を選択するために、列方向配線
の端子DY1〜DYnを選択するスイッチ素子とからなる。
スイッチング回路456は、列方向配線の端子DY1〜D
Ynをグランドに接続するか、電位Vyの状態にするかを
切り換えるスイッチ素子からなる。また、スイッチング
素子455,456は複数の端子を同時に選択すること
も可能である。また、制御回路457は、スイッチング
回路455,456の切替動作、及びパルス発生電源4
54のパルス発生タイミング及びパルスの昇圧を制御す
る。
Reference numeral 454 denotes a pulse generating power supply for generating a forming pulse. 455 and 456 are switching circuits, and 457 is a control circuit. A switching circuit 455 for switching between applying a forming pulse from the pulse generation power supply 454 to the terminals DX1 to DXm of the row direction wiring or grounding to ground;
A switch element for selecting terminals DY1 to DYn of the column wiring to select an element for forming.
The switching circuit 456 includes terminals DY1 to D
It comprises a switch element for switching whether Yn is connected to the ground or at the potential Vy. The switching elements 455 and 456 can select a plurality of terminals at the same time. Further, the control circuit 457 performs a switching operation of the switching circuits 455 and 456 and the pulse generation power supply 4.
The pulse generation timing of 54 and the boosting of the pulse are controlled.

【0167】通電処理については、既に、図56、図5
7を用いて説明した方法と同じであるので説明を省略す
る。 <実施の形態10>本実施の形態では、定電流素子とし
てトランジスタを表面伝導型放出素子の列方向配線端に
形成した一例を示す。
The energization process has already been described with reference to FIGS.
7, the description is omitted. <Embodiment 10> In this embodiment, an example is shown in which a transistor is formed as a constant current element at a column direction wiring end of a surface conduction electron-emitting device.

【0168】図60は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示す図である。図
60において、14は、表面伝導型放出素子であり、電
子放出部形成用薄膜(14の内部)に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子14のみで電子源素子1が形成され、M×
Nのマトリクス配置となっている。12は行方向配線、
13は列方向配線である。618はトランジスタを用い
た定電流素子であり、行方向配線12の端に形成されて
いる。このようにM×Nのマトリクス上に配置された表
面伝導型放出素子14を多数個備える電子源553(以
降電子源553と称する)を構成する。
FIG. 60 is a diagram showing a schematic configuration of an electric circuit for performing energization forming in the present embodiment. In FIG. 60, reference numeral 14 denotes a surface conduction electron-emitting device, which forms a thin film including an electron-emitting portion by performing an energization forming process on the thin film for forming an electron-emitting portion (inside of 14). In the present embodiment, the electron source element 1 is formed only by the surface conduction electron-emitting device 14, and M × M
It has an N matrix arrangement. 12 is a row direction wiring,
Reference numeral 13 denotes a column direction wiring. Reference numeral 618 denotes a constant current element using a transistor, which is formed at an end of the row wiring 12. As described above, an electron source 553 (hereinafter, referred to as an electron source 553) including many surface conduction electron-emitting devices 14 arranged on an M × N matrix is configured.

【0169】554はパルス発生源であり、フォーミン
グパルスを発生する。555,556はスイッチング回
路であり、557は制御回路である。スイッチング回路
555は、行方向配線の端子DX1〜DXmにパルス発生電
源554からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子DY1〜DYnを選択するスイッチ素子とからなる。スイ
ッチング回路556は、列方向配線の端子DY1〜DYnを
グランドに接続するか、電位Vyの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
555,556は複数の端子を同時に選択することも可
能である。また、制御回路557は、スイッチング回路
555,556の切替動作、及びパルス発生電源554
のパルス発生タイミング及びパルスの昇圧を制御する。
A pulse generating source 554 generates a forming pulse. 555 and 556 are switching circuits, and 557 is a control circuit. The switching circuit 555 includes a switching element that switches between applying a forming pulse from the pulse generation power supply 554 to the terminals DX1 to DXm of the row direction wiring and grounding the ground, and a column direction wiring for selecting an element that performs the forming. And switch elements for selecting the terminals DY1 to DYn. The switching circuit 556 is composed of a switch element that switches between connecting the terminals DY1 to DYn of the column direction wiring to the ground or setting the terminals to the potential Vy. Further, the switching circuits 555 and 556 can select a plurality of terminals at the same time. Further, the control circuit 557 performs a switching operation of the switching circuits 555 and 556, and a pulse generation power supply 554.
The pulse generation timing and pulse boosting are controlled.

【0170】通電処理については、既に、図56、図5
7を用いて説明した方法と同じであるので説明を省略す
る。 <実施の形態11>実施の形態11では、定電流ダイオ
ードを行方向配線端に形成した場合の一例を示す。
The energization process has already been described with reference to FIGS.
7, the description is omitted. <Eleventh Embodiment> In an eleventh embodiment, an example is shown in which a constant current diode is formed at the end of a row wiring.

【0171】図61は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示す図である。図
61において、14は、表面伝導型放出素子であり、電
子放出部形成用薄膜(14の内部)に通電フォーミング
処理を実行することにより、電子放出部を含む薄膜が形
成されるものである。本実施の形態においては、表面伝
導型放出素子14のみで電子源素子1が形成され、M×
Nのマトリクス配置となっている。12は行方向配線、
13は列方向配線である。718は定電流ダイオード素
子であり、行方向配線12の端に形成されている。この
ようにM×Nのマトリクス上に配置された表面伝導型放
出素子14を多数個備える電子源653(以降電子源6
53と称する)を構成する。
FIG. 61 is a diagram showing a schematic configuration of an electric circuit for performing energization forming in the present embodiment. In FIG. 61, reference numeral 14 denotes a surface conduction electron-emitting device, which forms a thin film including an electron-emitting portion by performing an energization forming process on the thin film for forming an electron-emitting portion (inside). In the present embodiment, the electron source element 1 is formed only by the surface conduction electron-emitting device 14, and M × M
It has an N matrix arrangement. 12 is a row direction wiring,
Reference numeral 13 denotes a column direction wiring. A constant current diode element 718 is formed at an end of the row wiring 12. An electron source 653 (hereinafter referred to as an electron source 6) having a large number of the surface conduction electron-emitting devices 14 arranged on an M × N matrix in this manner.
53).

【0172】654はパルス発生源であり、フォーミン
グパルスを発生する。655,656はスイッチング回
路であり、657は制御回路である。スイッチング回路
655は、行方向配線の端子DX1〜DXmにパルス発生電
源654からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子DY1〜DYnを選択するスイッチ素子とからなる。スイ
ッチング回路656は、列方向配線の端子DY1〜DYnを
グランドに接続するか、電位Vyの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
655,656は複数の端子を同時に選択することも可
能である。また、制御回路657は、スイッチング回路
655,656の切替動作、及びパルス発生電源654
のパルス発生タイミング及びパルスの昇圧を制御する。
Reference numeral 654 denotes a pulse generation source, which generates a forming pulse. 655 and 656 are switching circuits, and 657 is a control circuit. The switching circuit 655 includes a switching element that switches between applying a forming pulse from the pulse generation power supply 654 to the terminals DX1 to DXm of the row direction wiring and grounding to ground, and a column direction wiring for selecting an element that performs forming. And switch elements for selecting the terminals DY1 to DYn. The switching circuit 656 includes a switch element that switches between connecting the terminals DY1 to DYn of the column direction wiring to the ground or setting the terminals to the potential Vy. Further, the switching circuits 655 and 656 can simultaneously select a plurality of terminals. In addition, the control circuit 657 performs a switching operation of the switching circuits 655 and 656, and a pulse generation power supply 654.
The pulse generation timing and pulse boosting are controlled.

【0173】通電処理については、既に、図56、図5
7を用いて説明した方法と同じであるので説明を省略す
る。 <実施の形態12>本実施の形態では、定電流素子とし
てのトランジスタを行方向配線端に形成した場合の一例
を示す。
The energization process has already been described with reference to FIGS.
7, the description is omitted. <Embodiment 12> In this embodiment, an example in which a transistor as a constant current element is formed at an end of a wiring in a row direction will be described.

【0174】図27は、本実施の形態における通電フォ
ーミングを行う電気回路の概略構成を示したブロック図
である。図27において、14は、表面伝導型放出素子
であり、電子放出部形成用薄膜(14の内部)に通電フ
ォーミング処理を実行することにより、電子放出部を含
む薄膜が形成されるものである。本実施の形態において
は、表面伝導型放出素子14のみで電子源素子1が形成
され、M×Nのマトリクス配置となっている。12は行
方向配線、13は列方向配線である。818はトランジ
スタを用いた定電流素子であり、行方向配線12の端に
形成されている。このようにM×Nのマトリクス上に配
置された表面伝導型放出素子14を多数個備える電子源
753(以降電子源753と称する)を構成する。
FIG. 27 is a block diagram showing a schematic configuration of an electric circuit for performing energization forming in the present embodiment. In FIG. 27, reference numeral 14 denotes a surface conduction electron-emitting device, which forms a thin film including an electron-emitting portion by performing an energization forming process on the thin film for forming an electron-emitting portion (inside 14). In the present embodiment, the electron source element 1 is formed only by the surface conduction electron-emitting elements 14 and has an M × N matrix arrangement. Reference numeral 12 denotes a row direction wiring, and 13 denotes a column direction wiring. A constant current element 818 using a transistor is formed at an end of the row wiring 12. As described above, an electron source 753 (hereinafter, referred to as an electron source 753) including many surface conduction electron-emitting devices 14 arranged on an M × N matrix is configured.

【0175】754はパルス発生源であり、フォーミン
グパルスを発生する。755,756はスイッチング回
路であり、757は制御回路である。スイッチング回路
755は、行方向配線の端子DX1〜DXmにパルス発生電
源754からのフォーミングパルスを印加するかグラン
ドに接地するかを切り換えるスイッチング素子と、フォ
ーミングを行う素子を選択するために、列方向配線の端
子DY1〜DYnを選択するスイッチ素子とからなる。スイ
ッチング回路756は、列方向配線の端子DY1〜DYnを
グランドに接続するか、電位Vyの状態にするかを切り
換えるスイッチ素子からなる。また、スイッチング回路
755,756は複数の端子を同時に選択することも可
能である。また、制御回路757は、スイッチング回路
755,756の切替動作、及びパルス発生電源754
のパルス発生タイミング及びパルスの昇圧を制御する。
Reference numeral 754 denotes a pulse generation source, which generates a forming pulse. 755 and 756 are switching circuits, and 757 is a control circuit. The switching circuit 755 includes a switching element for switching between applying a forming pulse from the pulse generation power supply 754 to the terminals DX1 to DXm of the row direction wiring and grounding to the ground, and a column direction wiring for selecting an element for forming. And switch elements for selecting the terminals DY1 to DYn. The switching circuit 756 is composed of a switch element that switches between connecting the terminals DY1 to DYn of the column direction wiring to the ground or setting the state to the potential Vy. Further, the switching circuits 755 and 756 can select a plurality of terminals simultaneously. Further, the control circuit 757 performs a switching operation of the switching circuits 755 and 756, and a pulse generation power supply 754.
The pulse generation timing and pulse boosting are controlled.

【0176】通電処理については、既に、図56、図5
7を用いて説明した方法と同じであるので説明を省略す
る。以上、第14−第19の実施の形態によれば、表面
伝導型放出素子の電子放出部が形成される前の導電性膜
に、非線形な電圧電流特性を有する非線形素子を介して
通電フォーミング処理を行うことで、接続された非線形
素子が通電フォーミング時に流れる過大な電流を遮断す
るように作用するので、導電性膜に過大な電流が流れる
ことによる電子放出特性の著しく悪い表面伝導型放出素
子を形成することを防ぐことが出き、均一な素子を形成
することが出来る。
The energization process has already been described with reference to FIGS.
7, the description is omitted. As described above, according to the fourteenth to nineteenth embodiments, the energization forming process is performed on the conductive film of the surface conduction electron-emitting device before the electron emission portion is formed through the non-linear device having the non-linear voltage-current characteristics. Is performed, the connected non-linear element acts to cut off an excessive current flowing at the time of energization forming, so that a surface conduction type emission element having extremely poor electron emission characteristics due to an excessive current flowing through the conductive film. It is possible to prevent the formation, and a uniform element can be formed.

【0177】尚、本発明は、ホストコンピュータ、イン
ターフェイス、表示装置等の複数の機器から構成される
システムに適用しても、1つの機器から成る装置に適用
しても良い。また、本発明は、システム或は装置に記憶
媒体に格納されたプログラムを供給することによって達
成される場合にも適用できることは言うまでもない。こ
の場合、本発明に係るプログラムを格納した記録媒体
が、本発明を構成することになる。そして、該記録媒体
からそのプログラムをシステム或いは装置に読み出すこ
とによって、そのシステム或いは装置が、予め定められ
たし方で動作する。
The present invention may be applied to a system including a plurality of devices such as a host computer, an interface, and a display device, or may be applied to a device including one device. Needless to say, the present invention is also applicable to a case where the present invention is achieved by supplying a program stored in a storage medium to a system or an apparatus. In this case, a recording medium storing the program according to the present invention constitutes the present invention. Then, by reading the program from the recording medium to a system or an apparatus, the system or the apparatus operates in a predetermined manner.

【0178】[0178]

【発明の効果】以上説明したように本発明によれば、複
数の電子放出素子が、行列上に配置された電子源を電圧
変調駆動をする際に、所定の電圧値まで定抵抗状態を保
ち、その電圧値以上の電圧が印加されると定電流状態と
なる電圧電流特性を持つ非線形素子の作用により、簡易
なガンマ補正をすることが可能であると同時に、過度の
電流が流れることにより素子の劣化や破壊を防止する。
As described above, according to the present invention, a plurality of electron-emitting devices maintain a constant resistance state up to a predetermined voltage value when driving a plurality of electron sources in a voltage modulation drive. When a voltage higher than the voltage value is applied, a non-linear element having a voltage-current characteristic that becomes a constant current state can perform a simple gamma correction by the action of a non-linear element, and at the same time, an element flows due to excessive current flowing. To prevent deterioration and destruction of the product.

【0179】また、電子放出素子の電子放出部が形成さ
れる前の導電性膜に、非線形な電圧電流特性を有する非
線形素子を介して通電フォーミング処理を行うので、接
続された非線形素子が通電フォーミング時に流れる過大
な電流を遮断するように作用するので、導電性膜に過大
な電流が流れることによる電子放出特性の著しく悪い電
子放出素子を形成することを防ぐことができ、均一な素
子を形成することが出来る。そのため、形成された電子
源を含む画像形成装置は、安定して高品質な画像を形成
できるようになった。
In addition, since the conductive film before the electron-emitting portion of the electron-emitting device is formed through the non-linear device having the non-linear voltage-current characteristics, the energization forming process is performed. Since it acts to block an excessive current that flows sometimes, it is possible to prevent the formation of an electron-emitting device having extremely poor electron emission characteristics due to an excessive current flowing through the conductive film, and to form a uniform device. I can do it. Therefore, the image forming apparatus including the formed electron source can stably form a high-quality image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来知られた表面伝導型放出素子の一例であ
る。
FIG. 1 is an example of a conventionally known surface conduction electron-emitting device.

【図2】課題の発生した電子放出素子の配線方法を説明
する図である。
FIG. 2 is a diagram illustrating a wiring method of an electron-emitting device in which a problem has occurred.

【図3】表面伝導型放出素子の印加電圧Vfに対する放
出電流Ieの特性の典型的な例を示す図である。
FIG. 3 is a diagram showing a typical example of a characteristic of an emission current Ie with respect to an applied voltage Vf of a surface conduction electron-emitting device.

【図4】放出電流Ieにおいて、n階調出す場合(Ie
1〜Ien)に必要な印加電圧(Vf1〜Vfn)を示
す図である。
FIG. 4 is a diagram showing a case in which an emission current Ie produces n gradations (Ie
FIG. 3 is a diagram showing applied voltages (Vf1 to Vfn) necessary for the first to fifth Ien).

【図5】平面型の表面伝導型放出素子の構成を説明する
ための平面図である。
FIG. 5 is a plan view for explaining a configuration of a planar surface conduction electron-emitting device.

【図6】平面型の表面伝導型放出素子の構成を説明する
ための断面図である。
FIG. 6 is a cross-sectional view for explaining a configuration of a planar surface conduction electron-emitting device.

【図7A】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
FIG. 7A is a cross-sectional view for explaining a manufacturing step of the surface conduction electron-emitting device.

【図7B】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
FIG. 7B is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device.

【図7C】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
FIG. 7C is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device.

【図7D】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
FIG. 7D is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device.

【図7E】表面伝導型放出素子の製造工程を説明するた
めの断面図である。
FIG. 7E is a cross-sectional view for explaining the manufacturing step of the surface conduction electron-emitting device.

【図8】通電フォーミング処理の際の印加電圧波形の一
例を示す図である。
FIG. 8 is a diagram illustrating an example of an applied voltage waveform during energization forming processing.

【図9A】通電活性化処理の際の印加電圧波形の一例を
示す図である。
FIG. 9A is a diagram showing an example of an applied voltage waveform at the time of energization activation processing.

【図9B】通電活性化処理の際の放出電流Ieの変化の
一例を示す図である。
FIG. 9B is a diagram showing an example of a change in emission current Ie during the activation process.

【図10】垂直型の表面伝導型放出素子の断面図であ
る。
FIG. 10 is a cross-sectional view of a vertical surface conduction electron-emitting device.

【図11A】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
FIG. 11A is a cross-sectional view showing a step of manufacturing a vertical surface conduction electron-emitting device.

【図11B】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
FIG. 11B is a cross-sectional view showing a step of manufacturing the vertical surface conduction electron-emitting device.

【図11C】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
FIG. 11C is a cross-sectional view showing the manufacturing process of the vertical surface conduction electron-emitting device.

【図11D】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
FIG. 11D is a cross-sectional view showing the manufacturing process of the vertical surface conduction electron-emitting device.

【図11E】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
FIG. 11E is a cross-sectional view showing a step of manufacturing the vertical surface conduction electron-emitting device.

【図11F】垂直型の表面伝導型放出素子の製造工程を
示す断面図である。
FIG. 11F is a cross-sectional view showing a step of manufacturing the vertical surface conduction electron-emitting device.

【図12】表面伝導型放出素子の典型的な特性を示す図
である。
FIG. 12 is a diagram showing typical characteristics of a surface conduction electron-emitting device.

【図13】マルチ電子ビーム源の基板の平面図である。FIG. 13 is a plan view of a substrate of the multi-electron beam source.

【図14】マルチ電子ビーム源の基板の一部断面図であ
る。
FIG. 14 is a partial cross-sectional view of a substrate of the multi-electron beam source.

【図15】画像表示装置の表示パネルの一部を切り欠い
て示した斜視図である。
FIG. 15 is a perspective view in which a part of a display panel of the image display device is cut away.

【図16A】表示パネルのフェースプレートの蛍光体配
列を例示した平面図である。
FIG. 16A is a plan view illustrating a phosphor array of a face plate of a display panel.

【図16B】表示パネルのフェースプレートの別の蛍光
体配列を例示した平面図である。
FIG. 16B is a plan view illustrating another phosphor array of the face plate of the display panel.

【図17】NTSC方式のテレビ信号に基づきテレビジ
ョン表示を行なうための駆動回路の概略構成図である。
FIG. 17 is a schematic configuration diagram of a drive circuit for performing television display based on an NTSC television signal.

【図18】6行6列の行列状に非形成素子を直列に接続
した表面伝導型放出素子をマトリクス配線したマルチ電
子ビーム源を示す図である。
FIG. 18 is a diagram showing a multi-electron beam source in which surface conduction type emission elements in which non-forming elements are connected in series in a 6 × 6 matrix are arranged in a matrix.

【図19】表示する画像パターンの例を示す図である。FIG. 19 is a diagram illustrating an example of an image pattern to be displayed.

【図20】図19の画像の第3ライン目を発光させる間
に、端子Dx1ないしDx6、および端子Dy1ないし
Dy6を通じてマルチ電子ビーム源に印加する電圧値を
示す図である。
20 is a diagram showing voltage values applied to the multi-electron beam source through terminals Dx1 to Dx6 and terminals Dy1 to Dy6 while emitting the third line of the image in FIG.

【図21】図19の表示パターンにしたがってマルチ電
子ビーム源を駆動する様子を示したタイムミングチャー
トである。
FIG. 21 is a timing chart showing how a multi-electron beam source is driven according to the display pattern of FIG.

【図22】図17の装置の全体動作のタイムミングチャ
ートである。
FIG. 22 is a timing chart of the entire operation of the apparatus of FIG. 17;

【図23】表面伝導型放出素子の印加電圧に対する素子
電流及び放出電流特性の一例を示した図である。
FIG. 23 is a diagram showing an example of device current and emission current characteristics with respect to an applied voltage of a surface conduction electron-emitting device.

【図24】表面伝導型放出素子に300Ωの抵抗を介し
て駆動した場合の印加電圧に対する放出電流特性を示し
た図である。
FIG. 24 is a diagram showing emission current characteristics with respect to applied voltage when the surface conduction electron-emitting device is driven via a resistance of 300Ω.

【図25】非線形素子の印加電圧に対する放出電流特性
を示した図である。
FIG. 25 is a diagram showing emission current characteristics with respect to an applied voltage of a nonlinear element.

【図26】表面伝導型放出素子に非線形素子を介して駆
動した場合の印加電圧に対する電子放出電流特性を示し
た図である。
FIG. 26 is a diagram showing electron emission current characteristics with respect to applied voltage when a surface conduction electron-emitting device is driven via a non-linear element.

【図27】定電流素子としてのトランジスタを行方向配
線端に形成した電子源の通電フォーミング処理を実行す
るための回路構成を示す図である。
FIG. 27 is a diagram showing a circuit configuration for executing energization forming processing of an electron source in which a transistor as a constant current element is formed at an end of a row direction wiring.

【図28】電子源の駆動の概略構成の一部を示す図であ
る。
FIG. 28 is a diagram showing a part of a schematic configuration of driving an electron source.

【図29】マルチ電子源の平面図である。FIG. 29 is a plan view of a multi-electron source.

【図30】マルチ電子源の断面図である。FIG. 30 is a sectional view of a multi-electron source.

【図31A】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31A is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31B】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31B is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source.

【図31C】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31C is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source.

【図31D】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31D is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31E】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31E is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31F】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31F is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31G】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31G is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31H】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31H is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31I】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31I is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source.

【図31J】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31J is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図31K】マルチ電子源の非線形素子部分の製造工程
の説明図である。
FIG. 31K is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source.

【図32】表面伝導型放出素子を形成する電子放出部形
成用薄膜マスクの一部を示す平面図である
FIG. 32 is a plan view showing a part of an electron-emitting-portion-forming thin film mask for forming a surface conduction electron-emitting device.

【図33】表面伝導型放出素子と低電流ダイオード素子
の連接構成の電子源素子を適用した画像形成装置の表示
パネルの1例を示す図である。
FIG. 33 is a diagram illustrating an example of a display panel of an image forming apparatus to which an electron source element having a connection configuration of a surface conduction type emission element and a low current diode element is applied.

【図34】定電流素子としてトランジスタを用いた電子
源の駆動の構成の一部を示す図である。
FIG. 34 is a diagram illustrating a part of a configuration of driving an electron source using a transistor as a constant current element.

【図35】図34のマルチ電子源の平面図である。FIG. 35 is a plan view of the multi-electron source of FIG. 34.

【図36】図34のマルチ電子源の断面図である。FIG. 36 is a sectional view of the multi-electron source of FIG. 34;

【図37A】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37A is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37B】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37B is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37C】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37C is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37D】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37D is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37E】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37E is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37F】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37F is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37G】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37G is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37H】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37H is an explanatory view of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図37I】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37I is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 34;

【図37J】図34のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 37J is an explanatory view of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 34.

【図38】定電流素子を列方向配線端に形成したマルチ
電子源の駆動の概略構成の一部を示す図である。
FIG. 38 is a diagram showing a part of a schematic configuration of driving a multi-electron source in which a constant current element is formed at a column direction wiring end;

【図39】図38のマルチ電子源の平面図である。FIG. 39 is a plan view of the multi-electron source in FIG. 38.

【図40】図38のマルチ電子源の断面図である。FIG. 40 is a cross-sectional view of the multi-electron source of FIG. 38.

【図41A】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41A is an explanatory diagram of the manufacturing process of the nonlinear element portion of the multi-electron source in FIG. 38.

【図41B】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41B is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38.

【図41C】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41C is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38.

【図41D】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41D is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38.

【図41E】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41E is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38.

【図41F】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41F is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 38;

【図41G】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41G is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38.

【図41H】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
41H is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38. FIG.

【図41I】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41I is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 38;

【図41J】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 41J is an explanatory view of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38.

【図41K】図38のマルチ電子源の非線形素子部分の
製造工程の説明図である。
41K is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 38. FIG.

【図42】定電流素子としてのトランジスタを列方向配
線端に形成したマルチ電子源の駆動の概略構成の一部を
示す図である。
FIG. 42 is a diagram showing a part of a schematic configuration of driving a multi-electron source in which a transistor as a constant current element is formed at an end of a wiring in a column direction;

【図43】図42のマルチ電子源の平面図である。FIG. 43 is a plan view of the multi-electron source in FIG. 42.

【図44】図42のマルチ電子源の断面図である。FIG. 44 is a sectional view of the multi-electron source of FIG. 42;

【図45A】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45A is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図45B】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45B is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 42;

【図45C】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45C is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図45D】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45D is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図45E】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45E is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 42.

【図45F】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45F is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図45G】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45G is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図45H】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45H is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図45I】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45I is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 42;

【図45J】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45J is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 42;

【図45K】図42のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 45K is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 42.

【図46】定電流素子を行方向配線端に形成したマルチ
電子源の駆動の概略構成の一部を示す図である。
FIG. 46 is a diagram showing a part of a schematic configuration of driving a multi-electron source in which a constant current element is formed at a row direction wiring end;

【図47】図46のマルチ電子源の平面図である。FIG. 47 is a plan view of the multi-electron source in FIG. 46.

【図48】図46のマルチ電子源の断面図である。FIG. 48 is a sectional view of the multi-electron source of FIG. 46;

【図49A】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49A is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49B】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49B is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49C】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49C is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49D】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49D is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49E】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49E is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49F】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49F is an explanatory view of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49G】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49G is an explanatory view of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49H】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49H is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 46;

【図49I】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49I is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 46;

【図49J】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49J is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図49K】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49K is an explanatory diagram of the manufacturing step for the nonlinear element portion of the multi-electron source in FIG. 46;

【図49L】図46のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 49L is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 46.

【図50】定電流素子としてのトランジスタを行方向配
線端に形成したマルチ電子源の駆動の概略構成の一部を
示す図である。
FIG. 50 is a diagram showing a part of a schematic configuration of driving a multi-electron source in which a transistor as a constant current element is formed at a row direction wiring end;

【図51】図50のマルチ電子源の平面図である。FIG. 51 is a plan view of the multi-electron source in FIG. 50.

【図52】図50のマルチ電子源の断面図である。FIG. 52 is a sectional view of the multi-electron source of FIG. 50;

【図53A】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53A is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53B】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53B is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53C】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53C is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53D】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53D is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53E】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53E is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 50.

【図53F】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53F is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 50.

【図53G】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53G is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53H】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53H is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53I】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53I is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53J】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53J is an explanatory diagram of the step of manufacturing the nonlinear element portion of the multi-electron source in FIG. 50;

【図53K】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53K is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図53L】図50のマルチ電子源の非線形素子部分の
製造工程の説明図である。
FIG. 53L is an explanatory diagram of the manufacturing step of the nonlinear element portion of the multi-electron source in FIG. 50;

【図54】定電流ダイオード素子を連結した表面伝導型
放出素子に通電フォーミング処理を実行するための回路
構成を示す図である。
FIG. 54 is a diagram showing a circuit configuration for performing energization forming processing on a surface conduction electron-emitting device to which a constant current diode device is connected.

【図55】定電流ダイオードの電圧電流特性を示す図で
ある。
FIG. 55 is a diagram showing voltage-current characteristics of a constant current diode.

【図56】低電流素子を連接した表面伝導型放出素子に
通電フォーミングを行う際にパルス発生源から印加する
電圧波形を示す図である。
FIG. 56 is a diagram showing a voltage waveform applied from a pulse generation source when energization forming is performed on a surface conduction electron-emitting device to which a low current element is connected.

【図57】低電流素子を連接した表面伝導型放出素子に
通電フォーミングを行う際にパルス発生源から印加する
電圧に基づき、電子放出部形成用薄膜に流れる電流波形
の一例を示す図である。
FIG. 57 is a diagram showing an example of a current waveform flowing through a thin film for forming an electron-emitting portion based on a voltage applied from a pulse generation source when energization forming is performed on a surface conduction electron-emitting device connected to a low current device.

【図58】定電流素子としてトランジスタを連結した表
面伝導型放出素子に通電フォーミング処理を実行するた
めの回路構成を示す図である。
FIG. 58 is a diagram showing a circuit configuration for performing energization forming processing on a surface conduction electron-emitting device to which a transistor is connected as a constant current device.

【図59】定電流ダイオード素子を列方向配線端に形成
した電子源の通電フォーミング処理を実行するための回
路構成を示す図である。
FIG. 59 is a diagram showing a circuit configuration for executing energization forming processing of an electron source in which a constant current diode element is formed at a column direction wiring end.

【図60】定電流素子としてのトランジスタを列方向配
線端に形成した電子源の通電フォーミング処理を実行す
るための回路構成を示す図である。
FIG. 60 is a diagram showing a circuit configuration for executing energization forming processing of an electron source in which a transistor as a constant current element is formed at an end of a wiring in a column direction.

【図61】定電流ダイオード素子を行方向配線端に形成
した電子源の通電フォーミング処理を実行するための回
路構成を示す図である。
FIG. 61 is a diagram showing a circuit configuration for executing energization forming processing of an electron source having a constant current diode element formed at a row direction wiring end.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−28137(JP,A) 特開 平6−68820(JP,A) 特開 平4−249026(JP,A) 特開 平8−234696(JP,A) 特開 平8−180799(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 1/316 G09G 3/20 G09G 3/22 H01J 9/02 H01J 31/12 H01J 31/15 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-28137 (JP, A) JP-A-6-68820 (JP, A) JP-A-4-249026 (JP, A) JP-A-8-108 234696 (JP, A) JP-A-8-180799 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 1/316 G09G 3/20 G09G 3/22 H01J 9/02 H01J 31/12 H01J 31/15

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の表面伝導型放出素子が、行方向配
線と列方向配線とに接続されて、基板上に行列状に配列
された電子源の駆動方法において、電圧変調駆動する際の印加電圧に対する放出電流の関係
がリニアリティを増加させるために所定電圧値まで定抵
抗状態を保つと共に、表面伝導型放出素子の過電流を抑
制させるために、前記所定電圧値以上の電圧が印加され
ると定電流状態を保つ電圧電流特性を有する非線形素
子、及び、当該非線形素子に直列に接続された前記表面
伝導型放出素子に、前記行方向配線及び前記列方向配線
を介して、電圧変調信号を印加する ことを特徴とする電
子源の駆動方法。
In a method of driving an electron source in which a plurality of surface conduction electron - emitting devices are connected to a row-direction wiring and a column-direction wiring and arranged in a matrix on a substrate, a voltage-modulated driving method is used. Emission current vs. voltage
Is constant up to a specified voltage value to increase linearity.
While maintaining the resistance state, the overcurrent of the surface-conduction emission device is suppressed.
In order to control the voltage, a voltage higher than the predetermined voltage value is applied.
Nonlinear element with a voltage-current characteristic that maintains a constant current state
Element and the surface connected in series to the nonlinear element
A conduction type emission element, wherein the row direction wiring and the column direction wiring are provided;
A driving method of the electron source, wherein a voltage modulation signal is applied via the device.
【請求項2】 前記非線形素子が、行方向配線端に接続
されていることを特徴とする請求項1に記載の電子源の
駆動方法。
2. The method according to claim 1, wherein the non-linear element is connected to a row-direction wiring end.
【請求項3】 前記非線形素子が、列方向配線端に接続
されていることを特徴とする請求項1に記載の電子源の
駆動方法。
3. The method of driving an electron source according to claim 1, wherein said nonlinear element is connected to a column direction wiring end.
【請求項4】 前記非線形素子は、定電流ダイオードで
あることを特徴とする請求項1及至請求項のいずれか
1つに記載の電子源の駆動方法。
Wherein said non-linear element, a driving method of the electron source according to any one of claims 1及至claim 3, characterized in that the constant current diode.
【請求項5】 前記非線形素子は、トランジスタで構成
されることを特徴とする請求項1及至請求項のいずれ
か1つに記載の電子源の駆動方法。
Wherein said non-linear element, a driving method of the electron source according to any one of claims 1及至claim 3, characterized in that it is a transistor.
【請求項6】 複数の表面伝導型放出素子が、行方向配
線と列方向配線とに接続されて、基板上に行列状に配列
された電子源において、電圧変調駆動する際の印加電圧に対する放出電流の関係
がリニアリティを増加させるために所定電圧値まで定抵
抗状態を保つと共に、表面伝導型放出素子の過電流を抑
制させるために、前記所定電圧値以上の電圧が印加され
ると定電流状態を保つ電圧電流特性を有する非線形素子
を、前記表面伝導型放出素子に直列に接続する構造を有
する ことを特徴とする電子源。
6. A plurality of surface conduction electron - emitting devices are connected to a row-direction wiring and a column-direction wiring, and emit electrons with respect to an applied voltage when voltage modulation driving is performed in an electron source arranged in a matrix on a substrate. Current relationships
Is constant up to a specified voltage value to increase linearity.
While maintaining the resistance state, the overcurrent of the surface-conduction emission device is suppressed.
In order to control the voltage, a voltage higher than the predetermined voltage value is applied.
Element with voltage-current characteristics that maintains a constant current state
Are connected in series to the surface conduction electron-emitting device.
An electron source characterized in that:
【請求項7】 前記非線形素子が、行方向配線端に接続
されていることを特徴とする請求項に記載の電子源。
7. The electron source according to claim 6 , wherein the non-linear element is connected to a row direction wiring end.
【請求項8】 前記非線形素子が、列方向配線端に接続
されていることを特徴とする請求項に記載の電子源。
8. The electron source according to claim 6 , wherein the non-linear element is connected to a column-direction wiring end.
【請求項9】 前記非線形素子は、定電流ダイオードで
あることを特徴とする請求項及至請求項のいずれか
1つに記載の電子源。
Wherein said non-linear element, an electron source according to any one of claims 6及至claim 8, which is a constant current diode.
【請求項10】 前記非線形素子は、トランジスタで構
成されることを特徴とする請求項及至請求項のいず
れか1つに記載の電子源。
Wherein said non-linear element, an electron source according to any one of claims 6及至claim 8, characterized in that it is composed of transistors.
【請求項11】 電子源と、前記電子源から放出される
電子源の照射により画像を形成する画像形成部材とを有
する画像形成装置において、 前記電子源が、請求項乃至請求項10のいずれか1つ
に記載の電子源であることを特徴とする画像形成装置。
11. An image forming apparatus comprising: an electron source; and an image forming member that forms an image by irradiating the electron source emitted from the electron source, wherein the electron source is any one of claims 6 to 10 . An image forming apparatus comprising the electron source according to any one of the above.
【請求項12】 前記画像形成部材は、蛍光体を有する
ことを特徴とする請求項11に記載の画像形成装置。
12. The image forming member, image forming apparatus according to claim 11, characterized in that it comprises a phosphor.
【請求項13】 複数の表面伝導型放出素子が、行方向
配線と列方向配線とに接続されて、基板上に行列状に配
列された電子源の製造方法において、所定印加電圧値まで定抵抗状態を保つと共に、過電流を
抑制するために、前記所定電圧値以上の電圧が印加され
ると定電流状態となる非線形素子を、前記電子放出素子
となる電子放出部形成用薄膜に直列に接続し、 直列に接続された前記電子放出部形成用薄膜と前記非線
形素子に対して、パルス状の電圧信号を印加すること
で、前記電子放出素子形成用薄膜に電子放出部を形成さ
せる通電フォーミング工程と を備えることを特徴とする
電子源の製造方法。
13. plurality of surface conduction electron-emitting devices, it is connected to the row-directional wiring and the column wiring, the method of manufacturing an electron source arranged in a matrix on a substrate, constant resistance up to a predetermined applied voltage value State and overcurrent
In order to suppress, a voltage higher than the predetermined voltage value is applied.
Then, the non-linear element which becomes a constant current state is
The electron emitting portion forming thin film connected in series with the electron emitting portion forming thin film
Applying a pulsed voltage signal to the shape element
An electron emitting portion is formed on the thin film for forming an electron emitting device.
And an energizing forming step .
【請求項14】 前記非線形素子が、行方向配線端に接
続されていることを特徴とする請求項13に記載の電子
源の製造方法。
14. The method according to claim 13 , wherein the non-linear element is connected to a row wiring end.
【請求項15】 前記非線形素子が、列方向配線端に接
続されていることを特徴とする請求項13に記載の電子
源の製造方法。
15. The method according to claim 13 , wherein the non-linear element is connected to a column-direction wiring end.
【請求項16】 前記非線形素子は、定電流ダイオード
であることを特徴とする請求項13及至請求項15のい
ずれか1つに記載の電子源の製造方法。
16. The non-linear element, method of manufacturing an electron source according to any one of claims 13及至claim 15 which is a constant current diode.
【請求項17】 前記非線形素子は、トランジスタで構
成されることを特徴とする請求項13及至請求項15
いずれか1つに記載の電子源の製造方法。
17. The non-linear element, method of manufacturing an electron source according to any one of claims 13及至claim 15, characterized in that it is a transistor.
JP24584195A 1995-09-25 1995-09-25 Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof Expired - Fee Related JP3162968B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24584195A JP3162968B2 (en) 1995-09-25 1995-09-25 Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24584195A JP3162968B2 (en) 1995-09-25 1995-09-25 Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0992129A JPH0992129A (en) 1997-04-04
JP3162968B2 true JP3162968B2 (en) 2001-05-08

Family

ID=17139654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24584195A Expired - Fee Related JP3162968B2 (en) 1995-09-25 1995-09-25 Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3162968B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147120A (en) * 2006-12-13 2008-06-26 Hitachi Ltd Light emitting display device
JP5060617B2 (en) * 2008-04-03 2012-10-31 パイオニア株式会社 Circuit device driving method and circuit device

Also Published As

Publication number Publication date
JPH0992129A (en) 1997-04-04

Similar Documents

Publication Publication Date Title
JPH09251277A (en) Electron generation device, image display device and their driving circuit, driving method
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JPH09319327A (en) Electron beam generator, picture display device having the generator, and driving method for the devices
JPH11288249A (en) Method and device for forming image
JP2000242208A (en) Image display device, electron beam generating device, and driving device for multi-electron beam source
JPH10326579A (en) Image forming device and its manufacture
JPH10302684A (en) Image formation device and its manufacture
JP3162968B2 (en) Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof
JP3302293B2 (en) Image forming device
JP3332703B2 (en) Image forming device
JPH09219164A (en) Electron emitter, image forming device using it and driving method therefor
JP3287713B2 (en) Image forming device
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP3323706B2 (en) Method and apparatus for manufacturing electron source and method for manufacturing image display device
JP2000250471A (en) Driving device and method for multiple electron source and image forming device
JPH11185654A (en) Display board and image display device with display board
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JP3256132B2 (en) Image display device
JPH06289814A (en) Electron source and driving method of image forming device using the same
JP3119417B2 (en) Image display device
JP3337929B2 (en) Image forming device
JPH10144203A (en) Electron beam generating device and image forming device using it
JPH11288245A (en) Method and device for picture display
JP2000251709A (en) Image forming device
JPH09231920A (en) Electron generating device and image displaying device using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees