JP2000250471A - Driving device and method for multiple electron source and image forming device - Google Patents

Driving device and method for multiple electron source and image forming device

Info

Publication number
JP2000250471A
JP2000250471A JP4897399A JP4897399A JP2000250471A JP 2000250471 A JP2000250471 A JP 2000250471A JP 4897399 A JP4897399 A JP 4897399A JP 4897399 A JP4897399 A JP 4897399A JP 2000250471 A JP2000250471 A JP 2000250471A
Authority
JP
Japan
Prior art keywords
voltage
driving
signal
row
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4897399A
Other languages
Japanese (ja)
Inventor
Tomotake Suzuki
朝岳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4897399A priority Critical patent/JP2000250471A/en
Publication of JP2000250471A publication Critical patent/JP2000250471A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable electron beams to be outputted at high speed and uniformly from a multiple electron source which is provided with many electron emitting elements wired in a matrix. SOLUTION: In the driving of a display panel 101 having the multiple electron source in which a plurality of cold cathode elements are wired with a plurality of row wirings and a plurality of column wirings in a matrix shape, a scanning circuit 102 successively selects a row-direction wiring to be driven from a plurality of row-direction wirings. Moreover, pulse width modulation signals which are to be applied to each of a plurality of column-direction wirings are outputted in synchronization with the selection of the row-direction wirings by the circuit 102 and currents in accordance with a reference signal which is to be inputted from a waveform generating circuit 107 and whose voltage level in the prescribed period of a leading part is high are outputted from a current source 109. Then, these outputs are synthesized by current switches 108 and applied to the column wirings of the panel 101.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子源及びその応
用である画像形成装置に関し、より詳しくは冷陰極電子
放出素子、特に表面伝導型電子放出素子を多数個備える
ディスプレイ装置とその駆動に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source and an image forming apparatus to which the electron source is applied.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型放出素子や、電界放出
型素子(以下FE型と記す)や、金属/絶縁層/金属型
放出素子(以下MIM型と記す)、などが知られてい
る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among these, among the cold cathode devices, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. I have.

【0003】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson,Radio Eng.
Electron Phys.,10,1290,(1
965)や、後述する他の例が知られている。
Further, as a surface conduction type emission element, for example, M.S. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290, (1
965) and other examples described later.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
2薄膜を用いたものの他に、Au薄膜によるもの
[G.Dittmer:“Thin Solid Fi
lms”,9,317(1972)]や、In23/S
nO2薄膜によるもの[M.Hartwell and
C.G.Fonstad:“IEEE Trans.
ED Conf.”,519(1975)]や、カーボ
ン薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using the O 2 thin film, those using the Au thin film [G. Dittmer: “Thin Solid Fi
lms ", 9,317 (1972)] and In 2 O 3 / S
nO 2 thin film [M. Hartwell and
C. G. FIG. Fonstad: "IEEE Trans.
ED Conf. , 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1
No. 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図20に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm],Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これはあくまで模式的なもので
あり、実際の電子放出部の位置や形状を忠実に表現して
いるわけではない。
As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG.
Reference numeral 1 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is
It is set at 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is merely a schematic shape, and the position and shape of the actual electron emitting portion are faithfully represented. I am not doing it.

【0006】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には亀
裂が発生する。前記通電フォーミング後に導電性薄膜3
004に適宜の電圧を印加した場合には、前記亀裂付近
において電子放出が行われる。
[0006] M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before electron emission.
It was common to form That is, the energization forming means energizing by applying a constant DC voltage to both ends of the conductive thin film 3004, or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min.
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. After the energization forming, the conductive thin film 3
When an appropriate voltage is applied to 004, electrons are emitted near the crack.

【0007】また、FE型の例は、たとえば、W.P.
Dyke&W.W.Dolan,“Field emi
ssion”,Advance in Electro
nPhysics,8,89(1956)や、あるい
は、C.A.Spindt,“Physical pr
operties of thin−film fie
ld emission cathodes with
molybdenium cones”,J.App
l.Phys.,47,5248(1976)などが知
られている。
[0007] Examples of the FE type are described in, for example, W.S. P.
Dyke & W. W. Dolan, "Field emi
session ", Advance in Electro
nPhysics, 8, 89 (1956) or C.I. A. Spindt, "Physical pr
operations of thin-film figure
ld emission cathodes with
molybdenium cones ", J. App.
l. Phys. , 47, 5248 (1976).

【0008】FE型の素子構成の典型的な例として、図
21に前述のC.A.Spindtらによる素子の断面
図を示す。同図において、3010は基板で、3011
は導電材料よりなるエミッタ配線、3012はエミッタ
コーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。
As a typical example of the FE type device configuration, FIG. A. 1 shows a cross-sectional view of a device by Spindt et al. In the figure, reference numeral 3010 denotes a substrate;
Is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012.

【0009】また、FE型の他の素子構成として、図2
1のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
As another element structure of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate substantially in parallel with the plane of the substrate, instead of the laminated structure as in 1.

【0010】また、MIM型の例としては、たとえば、
C.A.Mead,“Operation of tu
nnel−emission Devices,J.A
ppl.Phys.,32,646(1961)などが
知られている。MIM型の素子構成の典型的な例を図2
2に示す。同図は断面図であり、図において、3020
は基板で、3021は金属よりなる下電極、3022は
厚さ100オングストローム程度の薄い絶縁層、302
3は厚さ80〜300オングストローム程度の金属より
なる上電極である。MIM型においては、上電極302
3と下電極3021の間に適宜の電圧を印加することに
より、上電極3023の表面より電子放出を起こさせる
ものである。
As an example of the MIM type, for example,
C. A. Mead, “Operation of tu
nnel-emission Devices, J. et al. A
ppl. Phys. , 32, 646 (1961). FIG. 2 shows a typical example of an MIM type device configuration.
It is shown in FIG. This figure is a cross-sectional view.
Is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 Å, 302
Reference numeral 3 denotes an upper electrode made of a metal having a thickness of about 80 to 300 angstroms. In the MIM type, the upper electrode 302
By applying an appropriate voltage between the third electrode 301 and the lower electrode 3021, electrons are emitted from the surface of the upper electrode 3023.

【0011】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。
The above-mentioned cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Also,
Even if a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast.

【0012】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。
For this reason, research for applying the cold cathode device has been actively conducted.

【0013】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭64−31
332において開示されるように、多数の素子を配列し
て駆動するための方法が研究されている。
For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among the cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in 332, methods for arranging and driving a large number of elements are being studied.

【0014】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
As for the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display device and an image recording device, a charged beam source, and the like have been studied.

【0015】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5,066,883や特開
平2−257551や特開平4−28137において開
示されているように、表面伝導型放出素子と電子ビーム
の照射により発光する蛍光体とを組み合わせて用いた画
像表示装置が研究されている。表面伝導型放出素子と蛍
光体とを組み合わせて用いた画像表示装置は、従来の他
の方式の画像表示装置よりも優れた特性が期待されてい
る。たとえば、近年普及してきた液晶表示装置と比較し
ても、自発光型であるためバックライトを必要としない
点や、視野角が広い点が優れていると言える。
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, a surface-conduction emission device is used. An image display device using a combination of a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0016】また、FE型を多数個ならべて駆動する方
法は、たとえば本出願人によるUSP4,904,89
5に開示されている。また、FE型を画像表示装置に応
用した例として、たとえば、R.Meyerらにより報
告された平板型表示装置が知られている。[R.Mey
er:“Recent Development on
Microtips Display at LET
I”,Tech.Digest of 4th In
t. Vacuum Microele−ctroni
cs Conf.,Nagahama,pp.6〜9
(1991)]また、MIM型を多数個並べて画像表示
装置に応用した例は、たとえば本出願人による特開平3
−55738に開示されている。
A method of driving a large number of FE types is disclosed in US Pat. No. 4,904,89 by the present applicant.
5 is disclosed. Further, as an example in which the FE type is applied to an image display device, for example, R.F. The flat panel display reported by Meyer et al. Is known. [R. Mey
er: “Recent Development on
Microtips Display at LET
I ", Tech. Digest of 4th In
t. Vacuum Microele-troni
cs Conf. , Nagahama, pp .; 6-9
(1991)] Further, an example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
-55738.

【0017】[0017]

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の冷陰極素子を試みてきた。さらに、多数の
冷陰極素子を配列したマルチ電子ビーム源、ならびにこ
のマルチ電子ビーム源を応用した画像表示装置について
研究を行ってきた。
SUMMARY OF THE INVENTION The present inventors have developed various materials, including those described in the above-mentioned prior art.
We have tried cold cathode devices with manufacturing method and structure. Furthermore, research has been conducted on a multi-electron beam source in which a large number of cold cathode devices are arranged, and on an image display device using the multi-electron beam source.

【0018】発明者らは、たとえば図23に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、冷陰極素子を2次元的に多数個配列し、これら
の素子を図示のようにマトリクス状に配線したマルチ電
子ビーム源である。
The inventors have tried a multi-electron beam source by an electric wiring method shown in FIG. 23, for example. That is, it is a multi-electron beam source in which a large number of cold cathode devices are two-dimensionally arranged and these devices are wired in a matrix as shown.

【0019】図中、4001は冷陰極素子を模式的に示
したもの、4002は行方向配線、4003は列方向配
線である。行方向配線4002および列方向配線400
3は、実際には有限の電気抵抗を有するものであるが、
図においては配線抵抗4004および4005として示
されている。上述のような配線方法を、単純マトリクス
配線と呼ぶ。
In the figure, 4001 schematically shows a cold cathode element, 4002 shows a wiring in a row direction, and 4003 shows a wiring in a column direction. Row direction wiring 4002 and column direction wiring 400
3 actually has a finite electrical resistance,
In the drawing, they are shown as wiring resistances 4004 and 4005. The above-described wiring method is called simple matrix wiring.

【0020】なお、図示の便宜上、6x6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。
Although a 6 × 6 matrix is shown for convenience of illustration, the size of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image display is performed. Elements that are sufficient to perform are arranged and wired.

【0021】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線4002および列方向配線400
3に適宜の電気信号を印加する。たとえば、マトリクス
の中の任意の1行の冷陰極素子を駆動するには、選択す
る行の行方向配線4002には選択電圧Vsを印加し、
同時に非選択の行の行方向配線4002には非選択電圧
Vnsを印加する。これと同期して列方向配線4003
に電子ビームを出力するための駆動電圧Veを印加す
る。この方法によれば、配線抵抗4004および400
5による電圧降下を無視すれば、選択する行の冷陰極素
子には、Ve−Vsの電圧が印加され、また非選択行の
冷陰極素子にはVe−Vnsの電圧が印加される。V
e,Vs,Vnsを適宜の大きさの電圧にすれば選択す
る行の冷陰極素子だけから所望の強度の電子ビームが出
力されるはずであり、また列方向配線の各々に異なる駆
動電圧Veを印加すれば、選択する行の素子の各々から
異なる強度の電子ビームが出力されるはずである。ま
た、駆動電圧Veを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができる
はずである。
In a multi-electron beam source in which cold cathode elements are arranged in a simple matrix, a row-directional wiring 4002 and a column-directional wiring 400 are required to output a desired electron beam.
3 is applied with an appropriate electric signal. For example, to drive one row of the cold cathode devices in the matrix, a selection voltage Vs is applied to the row direction wiring 4002 of the selected row,
At the same time, the non-selection voltage Vns is applied to the row direction wiring 4002 of the non-selected row. In synchronization with this, the column direction wiring 4003
Is applied with a drive voltage Ve for outputting an electron beam. According to this method, wiring resistances 4004 and 4004
If the voltage drop due to 5 is ignored, the voltage of Ve-Vs is applied to the cold cathode elements of the selected row, and the voltage of Ve-Vns is applied to the cold cathode elements of the non-selected rows. V
If e, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the cold cathode elements in the selected row, and a different drive voltage Ve is applied to each of the column wirings. If applied, each of the elements in the selected row should output a different intensity electron beam. Further, if the length of time during which the drive voltage Ve is applied is changed, the length of time during which the electron beam is output should be changed.

【0022】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源はいろいろな応用可能性が
あり、たとえば画像情報に応じた電気信号を適宜印加す
れば、画像表示装置用の電子源として好適に用いること
ができる。
Therefore, a multi-electron beam source having a cold-cathode element arranged in a simple matrix wiring has various applications. For example, if an electric signal corresponding to image information is appropriately applied, it is suitable as an electron source for an image display device. Can be used.

【0023】しかしながら、冷陰極素子を単純マトリク
ス配線したマルチ電子ビーム源には、実際には以下に述
べるような問題が発生していた。
However, in a multi-electron beam source in which cold cathode devices are arranged in a simple matrix, the following problems actually occur.

【0024】つまり、実際に電圧源をマルチ電子源に接
続し前記の電圧印加方法で駆動した場合には、配線抵抗
で電圧降下が発生するために各電子放出素子に実効的に
印加される電圧がばらつくという問題が発生していた。
That is, when the voltage source is actually connected to the multi-electron source and driven by the above-described voltage application method, a voltage drop occurs due to the wiring resistance, so that the voltage effectively applied to each electron-emitting device is generated. The problem that it fluctuated occurred.

【0025】各素子に印加される電圧がばらつく原因と
して、まず第1に単純マトリクス配線では各電子放出素
子毎に配線長が異なる(すなわち、配線抵抗の大きさが
素子毎に異なる)事が挙げられる。
The first cause of the variation in the voltage applied to each element is that the wiring length differs for each electron-emitting element in the simple matrix wiring (that is, the magnitude of the wiring resistance differs for each element). Can be

【0026】第2に行配線の各部分の配線抵抗4004
で発生する電圧降下の大きさが一様でない事が挙げられ
る。これは、選択する行の行配線から当該行に接続され
た各電子放出素子に電流が分岐して流れるため配線抵抗
4004の各々に流れる電流の大きさが一様でないため
に起るものである。
Second, the wiring resistance 4004 of each part of the row wiring
Is not uniform. This occurs because the current branches and flows from the row wiring of the selected row to each of the electron-emitting devices connected to the row, and the current flowing through each of the wiring resistors 4004 is not uniform. .

【0027】第3に、駆動するパターン(画像表示装置
の場合は表示するパターン)によって配線抵抗で生じる
電圧降下が変化する為に起きるものである。
Third, the voltage drop caused by the wiring resistance varies depending on the driving pattern (display pattern in the case of an image display device).

【0028】以上のような原因により、各電子放出素子
に印加される電圧にバラ付きが発生すると、各電子放出
素子から出力される電子ビーム強度が所望の値からずれ
る事になり、応用上不都合であった。例えば、画像表示
装置に応用した場合には、表示画像の輝度が不均一にな
ったり、表示画像パターンによって輝度が変動したりし
た。
If the voltage applied to each electron-emitting device varies due to the above reasons, the intensity of the electron beam output from each electron-emitting device deviates from a desired value, which is inconvenient in application. Met. For example, when applied to an image display device, the luminance of a display image becomes non-uniform or the luminance fluctuates depending on the display image pattern.

【0029】また、電圧のバラ付きは単純マトリクスの
規模が大きくなるほど顕著になる傾向があるため、画像
表示装置の場合には画素数が制限される要因ともなっ
た。
In addition, since the voltage variation tends to become more pronounced as the size of the simple matrix increases, it also becomes a factor in limiting the number of pixels in an image display device.

【0030】このような点に鑑みて鋭意研究した結果、
本発明者らは従来技術の項で上述した電圧印加方法とは
異なる駆動方法を既に試みている。
As a result of earnest research in view of such points,
The present inventors have already tried a driving method different from the voltage applying method described in the section of the prior art.

【0031】すなわち電子放出素子を単純マトリックス
配線したマルチ電子ビームを駆動する際、列配線には駆
動電圧Veを印加するための電圧源を接続するのではな
く、所望の電子ビームを出力するのに必要な電流を供給
するための電流源を接続して駆動する方法である。この
方法は、素子電流Ifの大きさを制御する事により放出
電流Ieの大きさを制御するものである。
That is, when driving a multi-electron beam in which the electron-emitting devices are arranged in a simple matrix wiring, the column wiring is not connected to a voltage source for applying a driving voltage Ve, but is used to output a desired electron beam. This is a method of driving by connecting a current source for supplying a necessary current. This method controls the magnitude of the emission current Ie by controlling the magnitude of the element current If.

【0032】つまり電子放出素子の(素子電流If)対
(放出電流Ie)特性を参照して各電子放出素子に流す
電流Ifの大きさを決定し、列方向配線に接続した電流
源からこれを供給するのである。具体的には、(素子電
流If)対(放出電流Ie)特性を記憶させたメモリ
や、流すべき素子電流Ifを決定するための演算器や、
制御電流源などの電気回路を組みあわせる事により駆動
回路を構成すればよい。このうち制御電流源には、流す
べき素子電流Ifの大きさを一旦電圧信号にした後、電
圧/電流変換回路で電流に変換するような回路形式を用
いてもよい。
That is, the magnitude of the current If flowing through each electron-emitting device is determined with reference to the (device current If) vs. (emission current Ie) characteristics of the electron-emitting device, and the magnitude of the current If is determined by a current source connected to the column wiring. Supply. More specifically, a memory storing (device current If) vs. (emission current Ie) characteristics, an arithmetic unit for determining the device current If to flow,
The drive circuit may be configured by combining an electric circuit such as a control current source. Among them, the control current source may use a circuit form in which the magnitude of the element current If to be passed is once converted into a voltage signal and then converted into a current by a voltage / current conversion circuit.

【0033】この方法によれば前述の電圧源を接続して
駆動する方法と比較して、配線抵抗で電圧降下が発生し
たとしてもその影響を受け難いため、出力される電子ビ
ーム強度のバラ付きや変動を低減するのに大きな効果が
認められた。
According to this method, even if a voltage drop occurs in the wiring resistance, it is less susceptible to the voltage drop compared to the method of driving by connecting the above-mentioned voltage source. And a great effect in reducing fluctuations.

【0034】しかしながら、電流源を接続して駆動する
方法にも、以下に述べる問題が発生していた。
However, the method described below also occurs in a method of driving by connecting a current source.

【0035】すなわち、非常に多数の電子放出素子をマ
トリックス配線したマルチ電子源に対して、制御定電流
源(Controlled constant current source)から時間的長
さの短い定電流パルスを供給する場合には、ほとんど電
子が放出されないのである。また、比較的長い期間定電
流パルスを供給し続ける場合には、もちろん電子は放出
されはじめるが、電子放出が開始するまでには大きな立
ち上がり時間が必要になっていた。
That is, when supplying a constant current pulse having a short time length from a controlled constant current source to a multi-electron source in which a large number of electron-emitting devices are arranged in a matrix, Almost no electrons are emitted. When the constant current pulse is continuously supplied for a relatively long period of time, electrons start to be emitted, but a long rise time is required before the electron emission starts.

【0036】図24はこれを説明するためのタイムチャ
ートであって、図中のb1は行配線を走査するタイミン
グを示すグラフ、b2は制御定電流源から出力された電
流波形を示すグラフ、b3は電子放出素子に実効的に流
れる駆動電流を示すグラフ、b4は電子放出素子から放
出された電子ビームの強度を示すグラフである。図に示
したように、制御電流から短い電流パルスを供給して
も、電子放出素子にはほとんど電流Ifは流れない。ま
た長いパルスを供給した場合でも、電子放出素子に流れ
る駆動電流は立ち上がり時間のおおきな電流になってし
まう。
FIG. 24 is a time chart for explaining this, in which b1 is a graph showing the timing for scanning the row wiring, b2 is a graph showing a current waveform output from the control constant current source, and b3 is a graph showing the current waveform. Is a graph showing the drive current that effectively flows through the electron-emitting device, and b4 is a graph showing the intensity of the electron beam emitted from the electron-emitting device. As shown in the figure, even if a short current pulse is supplied from the control current, almost no current If flows through the electron-emitting device. In addition, even when a long pulse is supplied, the drive current flowing through the electron-emitting device is a current having a large rise time.

【0037】冷陰極型の電子放出素子自身は高速応答性
能を有しているにもかかわらず、電子放出素子に供給さ
れる電流波形がなまってしまうため、結果的に放出電流
Ieの波形も変形してしまっていた。
Although the cold-cathode type electron-emitting device itself has a high-speed response performance, the waveform of the current supplied to the electron-emitting device is distorted. As a result, the waveform of the emission current Ie is also deformed. Had been done.

【0038】上記のような問題が発生していたのは、以
下に述べる理由による。単純マトリックス配線された電
子源においては、マトリクスの規模を大きくするとそれ
に伴って寄生容量が増大する。寄生容量の主要部分は行
配線と列配線の交差部に存在するが、この等価回路を図
25に示す。列配線5003に接続された制御定電流源
5001から定電流I1の供給を開始すると、初めのう
ち電流は寄生容量5005の充電に費やされてしまい、
電子放出素子5004の駆動電流としてほとんど作用し
ない。このため、電子放出素子の実効的な応答速度が低
下するのである。
The above-mentioned problem has occurred for the following reason. In an electron source wired in a simple matrix, as the size of the matrix is increased, the parasitic capacitance increases accordingly. The main part of the parasitic capacitance exists at the intersection of the row wiring and the column wiring, and this equivalent circuit is shown in FIG. When the supply of the constant current I1 from the control constant current source 5001 connected to the column wiring 5003 is started, the current is initially consumed for charging the parasitic capacitance 5005,
It hardly acts as a drive current for the electron-emitting device 5004. Therefore, the effective response speed of the electron-emitting device decreases.

【0039】より詳しく説明すると、冷陰極素子と蛍光
体を備えた表示装置において実用的な発光輝度を達成す
るためには、1画素を担当する冷陰極素子に対して一般
的に言って少なくとも1μアンペア〜10ミリアンペア
程度の駆動電流を供給する必要がある。一方、必要以上
に過大に駆動電流を供給すると、冷陰極素子の寿命が短
くなったり、消費電力が増大するという不都合が生じ
る。
More specifically, in order to achieve a practical emission luminance in a display device including a cold cathode device and a phosphor, at least 1 μm is generally required for a cold cathode device serving one pixel. It is necessary to supply a drive current of about 10 to 10 mA. On the other hand, if the drive current is supplied more than necessary, the life of the cold cathode element is shortened and the power consumption is increased.

【0040】そこで、制御定電流の出力電流を、1μア
ンペアから1ミリアンペアの適宜の値に制御していた
(実際には、冷陰極の種類や材料や形態、あるいは蛍光
体の発光効率、加速電圧などを考慮して最適な駆動電流
値を決定する)。
Therefore, the output current of the control constant current is controlled to an appropriate value from 1 μA to 1 mA (actually, the type, material and form of the cold cathode, the luminous efficiency of the phosphor, the acceleration voltage The optimum drive current value is determined in consideration of such factors.

【0041】一方、テレビジョン受像機やコンピュータ
端末として実用的であるためには、例えば500×50
0以上の画素数と、対角15インチ以上の画面サイズが
望ましい。そこで現在一般的に用いられる成膜技術でマ
トリクス配線を形成すると、既に述べたように配線抵抗
rと寄生容量cが発生する。そして、この回路網は、r
とcの大きさに依存した充電時定数Tcを持つことにな
る。(なお、厳密には、回路網の時定数はさらに多数の
パラメータに依存しているのは言うまでもない。)もし
電圧源で駆動する場合には、寄生容量と並列接続されて
いる電子放出素子の応答速度の限界はこの時定数Tcに
より決まる。
On the other hand, in order to be practical as a television receiver or a computer terminal, for example, 500 × 50
It is desirable that the number of pixels is 0 or more and the screen size is 15 inches or more on a diagonal. Therefore, when a matrix wiring is formed by a film forming technique generally used at present, a wiring resistance r and a parasitic capacitance c occur as described above. And this network is r
And c have a charging time constant Tc depending on the magnitude of c. (It should be noted that, strictly speaking, the time constant of the network depends on many parameters.) If driven by a voltage source, the electron-emitting device connected in parallel with the parasitic capacitance The limit of the response speed is determined by this time constant Tc.

【0042】ところが、上記のように制御電流源を用い
て1μアンペア〜1ミリアンペアの定電流を供給した場
合には、充電に要する時間は上記時定数Tcよりもさら
に長くかかる。つまり、電子放出素子の実効的な応答速
度が、電圧源で駆動する場合よりも遅くなるのである。
However, when a constant current of 1 μA to 1 mA is supplied by using the control current source as described above, the time required for charging is longer than the time constant Tc. That is, the effective response speed of the electron-emitting device becomes slower than when driven by the voltage source.

【0043】このため、パルス幅駆動方式で表示装置の
発光輝度を制御した場合には、低輝度領域において階調
の線形性が損なわれてしまっていた。また、動きの速い
動画像を表示した際に観察者が不自然に感じる場合もあ
った。
For this reason, when the light emission luminance of the display device is controlled by the pulse width driving method, the linearity of the gray scale in a low luminance area is impaired. In addition, there are cases where an observer feels unnatural when displaying a fast-moving moving image.

【0044】このように、制御定電流源から変調信号を
供給した場合には、配線抵抗で発生する電圧降下の影響
は大幅に改善されたが、実効的な応答速度が低下したた
め表示画像の品位に悪影響が発生していたのである。表
示画面の面積を大きくしたり、画素数を増大させると、
寄生容量は更に大きくなるために、この間題はより顕著
であった。
As described above, when the modulation signal is supplied from the control constant current source, the effect of the voltage drop generated by the wiring resistance has been greatly improved, but the effective response speed has been reduced, so that the quality of the displayed image has been reduced. Had an adverse effect. If you increase the area of the display screen or increase the number of pixels,
This problem was more pronounced because the parasitic capacitance was even greater.

【0045】そこで、本発明の目的は、マトリクス配線
された多数の電子放出素子を備えるマルチ電子源から電
子ビームを高速且つ均一に出力させられる駆動装置、駆
動方法を提供する事にある。また、輝度むらが無く、階
調の線形性にすぐれ、応答速度が速い表示装置を提供す
る事も本発明の目的に含まれるものである。
Accordingly, an object of the present invention is to provide a driving device and a driving method capable of outputting an electron beam at high speed and uniformly from a multi-electron source having a large number of electron-emitting devices wired in a matrix. It is also an object of the present invention to provide a display device which has no luminance unevenness, has excellent gradation linearity, and has a high response speed.

【0046】[0046]

【課題を解決するための手段】以上の目的を達成するた
めの、本発明によるマルチ電子源の駆動装置は例えば以
下の構成を備える。即ち、複数の冷陰極素子を複数の行
配線と複数の列配線とを用いてマトリクス配線したマル
チ電子源を駆動するための駆動装置であって、前記複数
の行方向配線より駆動対象の行方向配線を順次選択する
走査手段と、前記走査手段による行方向配線の選択に同
期して前記複数の列方向配線の各々に印加すべき駆動信
号を、その先頭部分の所定期間における信号レベルを高
くして前記列配線に印加する駆動信号印加手段とを備え
る。
In order to achieve the above object, a driving apparatus for a multi-electron source according to the present invention has, for example, the following configuration. That is, a driving device for driving a multi-electron source in which a plurality of cold cathode devices are arranged in a matrix using a plurality of row wirings and a plurality of column wirings, wherein the plurality of cold cathode elements are driven in a row direction by the plurality of row direction wirings. Scanning means for sequentially selecting wiring, and a drive signal to be applied to each of the plurality of column-directional wirings in synchronization with selection of a row-directional wiring by the scanning means, wherein a signal level in a predetermined period of a leading portion thereof is increased. Driving signal applying means for applying the driving signal to the column wiring.

【0047】[0047]

【発明の実施の形態】以下、添付の図面を参照して本発
明の好適な実施形態を説明する。
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

【0048】<第1の実施形態> (表示パネルの構成と製造法)まず始めに、本発明を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。
First Embodiment (Structure and Manufacturing Method of Display Panel) First, the structure and manufacturing method of a display panel of an image display device to which the present invention is applied will be described with reference to specific examples. .

【0049】図9は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの1部を切り
欠いて示している。
FIG. 9 is a perspective view of the display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure.

【0050】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0051】リアプレート1005には、基板1001
が固定されているが、該基板上には冷陰極素子1002
がNxM個形成されている。(N,Mは2以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、N=3000,M=1000以上
の数を設定することが望ましい。本実施形態において
は、N=3072,M=1024とした。)前記NxM
個の冷陰極素子は、M本の行方向配線1003とN本の
列方向配線1004により単純マトリクス配線されてい
る。前記、1001〜1004によって構成される部分
をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム
源の製造方法や構造については、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Is fixed, but the cold cathode device 1002 is provided on the substrate.
N × M are formed. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, M It is desirable to set a number equal to or greater than 1000. In the present embodiment, N = 3072 and M = 1024.)
The cold cathode elements are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004. The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【0052】本実施形態においては、気密容器のリアプ
レート1005にマルチ電子ビーム源の基板1001を
固定する構成としたが、マルチ電子ビーム源の基板10
01が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
01自体を用いてもよい。
In this embodiment, the multi electron beam source substrate 1001 is fixed to the rear plate 1005 of the airtight container.
01 has sufficient strength, the substrate 10 of the multi-electron beam source is used as a rear plate of the hermetic container.
01 itself may be used.

【0053】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1008の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図1
0の(A)に示すようにストライプ状に塗り分けられ、
蛍光体のストライプの間には黒色の導電体1010が設
けてある。黒色の導電体1010を設ける目的は、電子
ビームの照射位置に多少のずれがあっても表示色にずれ
が生じないようにする事や、外光の反射を防止して表示
コントラストの低下を防ぐ事、電子ビームによる蛍光膜
のチャージアップを防止する事などである。黒色の導電
体1010には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。
On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the present embodiment is a color display device, the fluorescent film 1008 has C
Phosphors of three primary colors of red, green and blue used in the field of RT are separately applied. The phosphor of each color is, for example, as shown in FIG.
As shown in (A) of FIG.
A black conductor 1010 is provided between the phosphor stripes. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0054】また、3原色の蛍光体の塗り分け方は前記
図10(A)に示したストライプ状の配列に限られるも
のではなく、たとえば図10(B)に示すようなデルタ
状配列や、それ以外の配列であってもよい。
The method of applying the three primary color phosphors is not limited to the stripe arrangement shown in FIG. 10A, but may be, for example, a delta arrangement as shown in FIG. Other arrangements may be used.

【0055】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1008に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material may not be necessarily used.

【0056】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1008に低電圧用の蛍光体材料を用いた
場合には、メタルバック1009は用いない。
A metal back 1009 known in the CRT field is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon.
Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0057】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in the present embodiment, for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film, a transparent material made of, for example, ITO is provided between the face plate substrate 1007 and the fluorescent film 1008. Electrodes may be provided.

【0058】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
03と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1004と、Hvはフェースプレートのメタルバック1
009と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are the row wirings 10 of the multi-electron beam source.
03, Dy1 to Dyn are the column direction wirings 1004 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
009 electrically.

【0059】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1x10マ
イナス5乗ないしは1x10マイナス7乗[Torr]
の真空度に維持される。
In order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [T
orr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorbing action of the getter film, the inside of the airtight container is 1 × 10 −5 or 1 × 10 −7 [Torr].
Is maintained at a vacuum degree.

【0060】以上、本実施形態の表示パネルの基本構成
と製法を説明した。
The basic configuration and manufacturing method of the display panel according to the present embodiment have been described above.

【0061】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型放出素子やFE型、あるいは
MIM型などの冷陰極素子を用いることができる。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0062】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、FE型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。
However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the MIM type, it is necessary to make the thickness of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which a large number of devices are arranged in a simple matrix will be described.

【0063】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Kinds are given.

【0064】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図11に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)および断
面図(b)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
(Flat-Type Surface-Conduction-Type Emission Element) First, the structure and manufacturing method of a flat-type surface-conduction-type emission element will be described. FIG. 11 shows a plan view (a) and a cross-sectional view (b) for describing the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 denotes a thin film formed by the activation process.

【0065】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A laminated substrate or the like can be used.

【0066】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn23−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法(たとえば印
刷技術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material such as Ag or the like, an alloy of these metals, a metal oxide such as In 2 O 3 —SnO 2 , or a semiconductor such as polysilicon may be appropriately selected and used. . To form the electrodes, for example, film forming technology such as vacuum evaporation and photolithography,
Although it can be easily formed by using a combination of patterning techniques such as etching, it may be formed by other methods (for example, printing technique).

【0067】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0068】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0069】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, but preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0070】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
Specifically, it is set within a range of several angstroms to several thousand angstroms, and a preferable value is between 10 angstroms and 500 angstroms.

【0071】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2,In23,PbO,Sb23,などをはじめと
する酸化物や、HfB2,ZrB2,LaB6,CeB6
YB4,GdB4,などをはじめとする硼化物や、Ti
C,ZrC,HfC,TaC,SiC,WC,などをは
じめとする炭化物や、TiN,ZrN,HfN,などを
はじめとする窒化物や、Si,Ge,などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , etc., HfB 2 , ZrB 2 , LaB 6 , CeB 6 ,
Borides such as YB 4 , GdB 4 , etc., Ti
Carbides including C, ZrC, HfC, TaC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., semiconductors including Si, Ge, etc., carbon, etc. And these are appropriately selected from these.

【0072】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].

【0073】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図11の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0074】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成される。亀
裂内には、数オングストロームから数百オングストロー
ムの粒径の微粒子を配置する場合がある。なお、実際の
電子放出部の位置や形状を精密かつ正確に図示するのは
困難なため、図11においては模式的に示した。
The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrical property higher than that of the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0075】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0076】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
The thin film 1113 is made of any one of single crystal graphite, polycrystal graphite and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0077】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図11においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。
Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.

【0078】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.

【0079】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
That is, a soda lime glass was used for the substrate 1101, and a Ni thin film was used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0080】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
As a main material of the fine particle film, Pd or P
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0081】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図12の(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図11と同一である。
Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described. (A) to (d) of FIG.
Is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0082】1)まず、図12(a)に示すように、基
板1101上に素子電極1102および1103を形成
する。形成するにあたっては、あらかじめ基板1101
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極の材料を堆積させる。(堆積する方法としては、たと
えば、蒸着法やスパッタ法などの真空成膜技術を用れば
よい。)その後、堆積した電極材料を、フォトリソグラ
フィー・エッチング技術を用いてパターニングし、
(a)に示した一対の素子電極(1102と1103)
を形成する。
1) First, as shown in FIG. 12A, device electrodes 1102 and 1103 are formed on a substrate 1101. Before forming, the substrate 1101
Is thoroughly washed using a detergent, pure water, and an organic solvent, and then a material for an element electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Then, the deposited electrode material is patterned using a photolithography / etching technique.
A pair of device electrodes (1102 and 1103) shown in FIG.
To form

【0083】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。形成するにあたっては、ま
ず前記(a)の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィー・エッチングにより所定の形状にパターニング
する。ここで、有機金属溶液とは、導電性薄膜に用いる
微粒子の材料を主要元素とする有機金属化合物の溶液で
ある。(具体的には、本実施形態では主要元素としてP
dを用いた。また、実施形態では塗布方法として、ディ
ッピング法を用いたが、それ以外のたとえばスピンナー
法やスプレー法を用いてもよい。)また、微粒子膜で作
られる導電性薄膜の成膜方法としては、本実施形態で用
いた有機金属溶液の塗布による方法以外の、たとえば真
空蒸着法やスパッタ法、あるいは化学的気相堆積法など
を用いる場合もある。
2) Next, a conductive thin film 1104 is formed as shown in FIG. In forming, first, an organic metal solution is applied to the substrate of (a) and dried,
After heating and baking to form a fine particle film, it is patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. (Specifically, in the present embodiment, P as a main element
d was used. In the embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used. In addition, as a method of forming a conductive thin film formed of a fine particle film, other than the method of applying the organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, a chemical vapor deposition method, or the like. May be used.

【0084】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。通電フォーミ
ング処理とは、微粒子膜で作られた導電性薄膜1104
に通電を行って、その一部を適宜に破壊、変形、もしく
は変質せしめ、電子放出を行うのに好適な構造に変化さ
せる処理のことである。微粒子膜で作られた導電性薄膜
のうち電子放出を行うのに好適な構造に変化した部分
(すなわち電子放出部1105)においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部1105
が形成される前と比較すると、形成された後は素子電極
1102と1103の間で計測される電気抵抗は大幅に
増加する。
3) Next, as shown in FIG. 9C, a forming power supply
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105. The energization forming process refers to a conductive thin film 1104 made of a fine particle film.
Is a process in which a current is applied to a part of the structure to break, deform, or alter the structure of the structure, thereby changing the structure to a structure suitable for emitting electrons. In a portion of the conductive thin film made of the fine particle film which has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 1105), an appropriate crack is formed in the thin film. Note that the electron emission unit 1105
As compared with before the formation, the electrical resistance measured between the device electrodes 1102 and 1103 greatly increases after the formation.

【0085】通電方法をより詳しく説明するために、図
13に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
FIG. 13 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 1111.

【0086】実施形態においては、たとえば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、た
とえばパルス幅T1を1[ミリ秒]、パルス間隔T2を
10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割りで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1x10の6乗[オーム]になった段階、す
なわちモニターパルス印加時に電流計1111で計測さ
れる電流が1x10のマイナス7乗[A]以下になった
段階で、フォーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [millisecond], and the peak value Vpf is The voltage was increased by 0.1 [V] for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1 × 10 −7 [A] or less. At this stage, the energization related to the forming process was terminated.

【0087】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the distance L between the device electrodes is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0088】4)次に、図12の(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。通電活性化処理とは、前記
通電フォーミング処理により形成された電子放出部11
05に適宜の条件で通電を行って、その近傍に炭素もし
くは炭素化合物を堆積せしめる処理のことである。(図
においては、炭素もしくは炭素化合物よりなる堆積物を
部材1113として模式的に示した。)なお、通電活性
化処理を行うことにより、行う前と比較して、同じ印加
電圧における放出電流を典型的には100倍以上に増加
させることができる。
4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
Improve electron emission characteristics. The energization activation process refers to the electron emission portion 11 formed by the energization forming process.
This is a process of energizing under conditions 05 to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0089】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 minus the fourth power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0090】通電方法をより詳しく説明するために、図
14の(a)に、活性化用電源1112から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は1[ミリ秒],パルス間隔T4
は10[ミリ秒]とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
FIG. 14A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to explain the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed,
It is desirable to change the conditions accordingly.

【0091】図11の(d)に示す1114は該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。)活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニターし、活性化用電源11
12の動作を制御する。電流計1116で計測された放
出電流Ieの一例を図14(b)に示すが、活性化電源
1112からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ieは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ieが
ほぼ飽和した時点で活性化用電源1112からの電圧印
加を停止し、通電活性化処理を終了する。
An anode electrode 1114 shown in FIG. 11D is for capturing an emission current Ie emitted from the surface conduction electron-emitting device, and is connected to a DC high voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated in the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as While the voltage is applied from the activation power supply 1112, the ammeter 1116 measures the emission current Ie to monitor the progress of the energization activation process.
12 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG. 14B. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0092】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0093】以上のようにして、図12(e)に示す平
面型の表面伝導型放出素子を製造した。
As described above, the plane type surface conduction electron-emitting device shown in FIG.

【0094】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical Type Surface Conduction Emission Element) Next, another typical configuration of a surface conduction type emission element in which the electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.

【0095】図15は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜、である。
FIG. 15 is a schematic cross-sectional view for explaining the basic structure of the vertical type.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【0096】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図11の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2のような電気的に絶
縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO 2 is used.

【0097】次に、垂直型の表面伝導型放出素子の製法
について説明する。図16の(a)〜(f)は、製造工
程を説明するための断面図で、各部材の表記は前記図1
5と同一である。 (1)まず、図16(a)に示すように、基板1201
上に素子電極1203を形成する。 (2)次に、同図(b)に示すように、段差形成部材を
形成するための絶縁層を積層する。絶縁層は、たとえば
SiO2をスパッタ法で積層すればよいが、たとえば真
空蒸着法や印刷法などの他の成膜方法を用いてもよい。 (3)次に、同図(c)に示すように、絶縁層の上に素
子電極1202を形成する。 (4)次に、同図(d)に示すように、絶縁層の一部
を、たとえばエッチング法を用いて除去し、素子電極1
203を露出させる。 (5)次に、同図(e)に示すように、微粒子膜を用い
た導電性薄膜1204を形成する。形成するには、前記
平面型の場合と同じく、たとえば塗布法などの成膜技術
を用いればよい。 (6)次に、前記平面型の場合と同じく、通電フォーミ
ング処理を行い、電子放出部を形成する。(図12
(c)を用いて説明した平面型の通電フォーミング処理
と同様の処理を行えばよい。) (7)次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。(図12(d)を用いて説明した平面型の
通電活性化処理と同様の処理を行えばよい)。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 16A to 16F are cross-sectional views for explaining a manufacturing process.
Same as 5. (1) First, as shown in FIG.
An element electrode 1203 is formed thereover. (2) Next, as shown in FIG. 2B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating, for example, SiO2 by a sputtering method. However, another film forming method such as a vacuum evaporation method or a printing method may be used. (3) Next, as shown in FIG. 3C, an element electrode 1202 is formed on the insulating layer. (4) Next, as shown in FIG. 3D, a part of the insulating layer is removed by using, for example, an etching method, and the device electrode 1 is removed.
Expose 203. (5) Next, as shown in FIG. 5E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used. (6) Next, as in the case of the flat type, an energization forming process is performed to form an electron emission portion. (FIG. 12
What is necessary is just to perform the same process as the planar energization forming process described using (c). (7) Next, as in the case of the flat type, a current activation process is performed to deposit carbon or a carbon compound near the electron emission portion. (The same process as the planar energization activation process described with reference to FIG. 12D may be performed.)

【0098】以上のようにして、図16(f)に示す垂
直型の表面伝導型放出素子を製造した。
As described above, the vertical surface conduction electron-emitting device shown in FIG.

【0099】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emitting Element Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the element used in the display device will be described. Is described.

【0100】図17に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 17 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0101】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0102】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。すな
わち、放出電流Ieに関して、明確な閾値電圧Vthを
持った非線形素子である。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0103】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【0104】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster than the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0105】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0106】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, a gradation display can be performed.

【0107】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
(Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, a structure of a multi-electron beam source in which the above-mentioned surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix will be described.

【0108】図18に示すのは、前記図9の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図11で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極1003
と列方向配線電極1004により単純マトリクス状に配
線されている。行方向配線電極1003と列方向配線電
極1004の交差する部分には、電極間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。
FIG. 18 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction type emission devices similar to those shown in FIG. 11 are arranged.
And the column-directional wiring electrodes 1004 are arranged in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0109】図18のA−A’に沿った断面を、図19
に示す。
FIG. 19 is a sectional view taken along the line AA ′ in FIG.
Shown in

【0110】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
The multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【0111】次に本発明の主題である画像表示装置の駆
動方法及び補正方法について図1を用いて説明する。
Next, a driving method and a correction method of the image display device, which is the subject of the present invention, will be described with reference to FIG.

【0112】図中、101は前述の表示パネルで、端子
Dx1からDxm及びDy1からDynを介して外部の
電気回路と接続されている。またフェースプレート上の
高圧端子Hvも外部の高圧電源Vaに接続され放出電子
を加速するようになっている。このうち端子Dx1から
Dxmには前述のパネル内に設けられているマルチ電子
ビーム源すなわちM行N列の行列状にマトリクス配線さ
れた表面伝導型放出素子群を1行ずつ順次駆動してゆく
ための走査信号が印加される。一方、端子Dy1からD
ynには前記走査信号により選択された一行の表面伝導
型放出素子の各素子の出力電子ビームを制御する為の変
調信号が印加される。
In the figure, the display panel 101 is connected to an external electric circuit via terminals Dx1 to Dxm and Dy1 to Dyn. A high-voltage terminal Hv on the face plate is also connected to an external high-voltage power supply Va to accelerate emitted electrons. The terminals Dx1 to Dxm are used to sequentially drive the multi-electron beam sources provided in the above-described panel, that is, the surface conduction electron-emitting devices arranged in a matrix of M rows and N columns, one row at a time. Are applied. On the other hand, terminals Dy1 to Dy1
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting device in one row selected by the scanning signal is applied to yn.

【0113】次に、走査回路102について説明する。
走査回路102は、内部にM個のスイッチング素子を備
えるもので、各スイッチング素子は、直流電圧源Vxの
出力電圧もしくは0[V](グランドレベル)のいずれ
か一方を選択し、表示パネル101の端子Dx1ないし
Dxmと電気的に接続するものである。各スイッチング
素子は、制御回路103が出力する制御信号Tscan
に基づいて動作するものだが、実際にはたとえばFET
のようなスイッチング素子を組み合わせる事により容易
に構成する事が可能である。
Next, the scanning circuit 102 will be described.
The scanning circuit 102 includes M switching elements therein. Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), It is electrically connected to the terminals Dx1 to Dxm. Each switching element controls a control signal Tscan output from the control circuit 103.
It operates based on
It is possible to easily configure by combining the switching elements as described above.

【0114】尚、前記直流電圧源Vxは、本実施形態の
場合には前記図17で例示した表面伝導型放出素子の特
性(電子放出しきい値電圧が8[V])に基づき、走査
されていない素子に印加される駆動電圧が電子放出しき
い値電圧以下となるよう、7[V]の一定電圧を出力す
るよう設定されている。
In the present embodiment, the DC voltage source Vx is scanned based on the characteristics of the surface conduction electron-emitting device illustrated in FIG. 17 (electron emission threshold voltage is 8 [V]). It is set so as to output a constant voltage of 7 [V] so that the drive voltage applied to the element not having the voltage is equal to or lower than the electron emission threshold voltage.

【0115】また、制御回路103は、外部より入力す
る画像信号に基づいて適切な表示が行なわれるように各
部の動作を整合させる働きをもつものであり、以下に説
明する同期信号Tsyncに基づいて、各部に対してT
scanおよびTsftおよびTmry及びTmodの
各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside, and based on a synchronization signal Tsync described below. , T for each part
scan and Tsft, and Tmry and Tmod control signals.

【0116】同期信号Tsyncは、良く知られるよう
に垂直同期信号と水平同期信号より成るが、ここでは説
明の便宜上、Tsync信号として図示した。一方映像
信号(輝度成分)はシフトレジスタ104に入力され
る。
As is well known, the synchronization signal Tsync is composed of a vertical synchronization signal and a horizontal synchronization signal, but is shown here as a Tsync signal for convenience of explanation. On the other hand, a video signal (luminance component) is input to the shift register 104.

【0117】シフトレジスタ104は、時系列的にシリ
アルに入力される前記デジタル信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する。(すなわち、制御信号Tsftは、シフトレ
ジスタ104のシフトクロックであると言い換えても良
い。)シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当する)のデ
ータは、Id1ないしIdnのN個の並列信号として前
記シフトレジスタ104より出力される。
The shift register 104 is for serially / parallel-converting the digital signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. Works. (That is, the control signal Tsft may be rephrased as a shift clock of the shift register 104.) The data of one line of the serial / parallel-converted image (corresponding to the drive data of N electron-emitting devices) is , Id1 to Idn are output from the shift register 104 as N parallel signals.

【0118】ラッチ回路105は、画像1ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路103より送られる制御信号Tmryにしたが
って適宜Id1ないしIdnの内容を記憶する。記憶さ
れた内容は、Id'1ないしId'nとして出力され、パ
ルス幅変調回路106に入力される。
The latch circuit 105 is a storage device for storing data for one line of an image for a required time only.
The contents of Id1 to Idn are stored as appropriate according to the control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the pulse width modulation circuit 106.

【0119】パルス幅変調回路106は、前記画像デー
タId'1ないしId'nの各々に応じて、表面伝導型放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力は端子Id''1ないしId''nを通じてスイッ
チのゲートに接続される。そして、103制御回路から
のタイミング信号Tmodに合わせて、データに応じた
パルス幅の電圧信号を出力する。
The pulse width modulation circuit 106 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data Id′1 to Id′n.
Its output is connected to the gate of the switch through terminals Id "1 through Id" n. Then, a voltage signal having a pulse width corresponding to the data is output in accordance with the timing signal Tmod from the 103 control circuit.

【0120】電流スイッチ108はpチヤネルMOSF
ETを用いており、パルス幅変調回路の出力により電流
源109の出力電流を表示パネル101側とグランド側
とに切り替えるためのものである。
The current switch 108 is a p-channel MOSF
ET is used to switch the output current of the current source 109 between the display panel 101 side and the ground side by the output of the pulse width modulation circuit.

【0121】波形生成回路107は、制御回路103か
らの同期信号Tscanに従って電流制御波形を生成
し、電流源109へ出力する。波形生成回路107につ
いて、図2を用いて説明する。
The waveform generation circuit 107 generates a current control waveform according to the synchronization signal Tscan from the control circuit 103, and outputs the generated current control waveform to the current source 109. The waveform generation circuit 107 will be described with reference to FIG.

【0122】図2(a)は波形生成回路の構成を表した
図である。図2の(a)に示されるように、本実施形態
の波形生成回路107は、タイマー201、電圧源a2
02、電圧源b203、切り替えスイッチ204を備え
ている。タイマー201は走査制御信号Tscanによ
ってリセットされるタイマーで、リセットされてからT
chgの期間は切り替えスイッチ204を電圧源a20
2の方向に切り替える。そして、Tchg後には今度は
当該スイッチ204を電圧源b203の方に切り替え
る。切り替えスイッチ204は、FET,トランジスタ
などを組み合わせて容易に構成でき、高速に切り替えが
できるものである。電圧源a202及び電圧源b203
はそれぞれ、Vchg,Vdrvを出力するDC電源で
ある。ここでVchg,Vdrvの算出の方法について
は後述する。
FIG. 2A is a diagram showing the configuration of the waveform generation circuit. As shown in FIG. 2A, the waveform generation circuit 107 of the present embodiment includes a timer 201 and a voltage source a2.
02, a voltage source b203, and a changeover switch 204. The timer 201 is reset by the scanning control signal Tscan.
During the period of chg, the changeover switch 204 is set to the voltage source a20.
Switch to direction 2. Then, after Tchg, the switch 204 is switched to the voltage source b203. The changeover switch 204 can be easily configured by combining an FET, a transistor, and the like, and can switch at a high speed. Voltage source a202 and voltage source b203
Are DC power supplies for outputting Vchg and Vdrv, respectively. Here, the method of calculating Vchg and Vdrv will be described later.

【0123】これらの動作により、波形生成回路107
の出力波形は図2(b)に示すようになる。ここで、T
selは1走査ラインの選択時間(Tscanの1周
期)を表している。
By these operations, the waveform generation circuit 107
Is as shown in FIG. 2B. Where T
sel represents the selection time of one scan line (one cycle of Tscan).

【0124】次に、電流源109について図3を用いて
説明する。電流源109は図3(a)に示すようにn個
の電流源301から構成されており、その制御電圧Vi
nはすべて共通配線され、波形生成回路107の出力波
形が接続されている。各々の電流源301は図3(b)
に示すようなカレントミラー回路により構成されてい
る。本回路は、オペアンプ302、NPNトランジスタ
303、PNPトランジスタ304、設定抵抗305を
備えており、制御電圧Vinに対する出力電流Iout
は以下に示す式、 Iout=Vin/Ri (式1) で表される。
Next, the current source 109 will be described with reference to FIG. The current source 109 includes n current sources 301 as shown in FIG.
n are all commonly connected, and the output waveform of the waveform generation circuit 107 is connected. Each current source 301 is shown in FIG.
The current mirror circuit shown in FIG. This circuit includes an operational amplifier 302, an NPN transistor 303, a PNP transistor 304, and a setting resistor 305, and outputs an output current Iout with respect to a control voltage Vin.
Is represented by the following equation: Iout = Vin / Ri (Equation 1)

【0125】次に前述の、107波形生成回路における
電圧設定値Vchg,Vdrvの算出の方法について説
明する。
Next, a method of calculating the voltage setting values Vchg and Vdrv in the above-described 107 waveform generating circuit will be described.

【0126】実施形態の冒頭で図17を用いて述べたよ
うに、本発明に関わる電子放出素子は放出電流Ieに対
して以下の基本特性を有している。すなわち、前記図1
7のIeのグラフから明らかなように、電子放出には明
確なしきい値電圧Vth(本実施形態の素子では8
[V]])があり、Vth以上の電圧を印加された時の
み電子放出が生じる。
As described with reference to FIG. 17 at the beginning of the embodiment, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, FIG.
As is clear from the graph of Ie of FIG. 7, a clear threshold voltage Vth (8 in the device of the present embodiment)
[V]]), and electron emission occurs only when a voltage equal to or higher than Vth is applied.

【0127】また、電子放出しきい値以上の電圧に対し
ては、図17のグラフのように電圧の変化に応じて放出
電流も変化してゆく。尚、電子放出素子の材料や構成、
製造方法を変える事により、電子放出しきい値電圧Vt
hの値や、印加電圧に対する放出電流の変化の度合いが
変わる場合もあるが、いずれにしても以下のような事が
いえる。
For a voltage equal to or higher than the electron emission threshold, the emission current changes in accordance with the change in the voltage as shown in the graph of FIG. The material and configuration of the electron-emitting device,
By changing the manufacturing method, the electron emission threshold voltage Vt
Although the value of h and the degree of change of the emission current with respect to the applied voltage may change, the following can be said in any case.

【0128】すなわち、本素子にパルス状の電圧を印加
する場合、例えば図8(a)に示すように電子放出閾値
以下の電圧を印加しても電子放出は生じないが、図8
(b)のように電子放出閾値以上の電圧を印加する場合
には電子ビームが出力される。
That is, when a pulse-like voltage is applied to the present element, for example, as shown in FIG. 8A, application of a voltage equal to or lower than the electron emission threshold does not cause electron emission.
When a voltage higher than the electron emission threshold is applied as in (b), an electron beam is output.

【0129】本実施形態においては具体的には走査回路
によってしきい値未満の電圧(例えば7V)を加えてや
り電流出力によりしきい値以上の電圧を加えてやること
で素子電流Ifを制御し、結果的には図17で示した通
りIeを一意的に決定することになり、映像信号に応じ
た電子ビームを放出させることが可能になる。
In the present embodiment, specifically, the element current If is controlled by applying a voltage (for example, 7 V) lower than the threshold by the scanning circuit and applying a voltage higher than the threshold by the current output. As a result, Ie is uniquely determined as shown in FIG. 17, and an electron beam can be emitted in accordance with the video signal.

【0130】これらの事から、Vdrvについて言及す
ると、これは前述したような寄生容量の充電が終了した
後、本来の電子放出に必要な素子電流Ifに相当する設
定電圧である。つまり、例えば表示装置の所望の輝度を
達成するために表面伝導型放出素子から1.5μアンペ
アの放出電流Ieを出力させる必要があると仮定する。
この場合、図17の特性グラフから明らかなように、表
面伝導型放出素子には素子電流Ifを1.2ミリアンペ
ア流せばよい。そこで電流源109の出力電流を1.2
ミリアンペアに制御してやればよい。つまり、上記の
(式1)から Vdrv=Ri×l.2mA により求められる。この時、図17から素子には14V
の電圧が印加される事になる。
From these facts, referring to Vdrv, this is a set voltage corresponding to the element current If necessary for the original electron emission after the completion of the charging of the parasitic capacitance as described above. That is, for example, it is assumed that it is necessary to output an emission current Ie of 1.5 μA from the surface conduction electron-emitting device in order to achieve a desired luminance of the display device.
In this case, as is clear from the characteristic graph of FIG. 17, the device current If may be passed through the surface conduction type emission device by 1.2 mA. Therefore, the output current of the current source 109 is set to 1.2
You can control it to a milliamp. That is, from the above (Equation 1), Vdrv = Ri × l. It is determined by 2 mA. At this time, from FIG.
Will be applied.

【0131】次に、この場合のVchgについて言及す
ると、これは前述の寄生容量の充電を行うために必要な
電荷量を供給する事に相当する設定電圧である。まず、
変調回路は列配線に各々接続されているから1列配線上
の寄生容量の総和Σcは、各素子付近の寄生容量をcと
すれば、1列配線上にm個の素子(行方向配線とクロス
する部分)があり、 Σc=c×m で求められる。また充電されるべき下配線の電圧は、前
述の通り素子には14Vの電圧が必要であるから走査配
線の選択電圧7Vを引くと、 14V−7V=7V になる。これは走査配線上の電圧降下を考慮していない
値であり、実際電流駆動されると画面の場所によって
は、さらに大きな電圧が必要になる。即ち、上記の7V
は、最低限必要な列配線電圧である。
Next, referring to Vchg in this case, this is a set voltage corresponding to supplying a charge amount necessary for charging the above-mentioned parasitic capacitance. First,
Since the modulation circuit is connected to each column wiring, the sum of the parasitic capacitances 上 の c on one column wiring is m elements on one column wiring (the row direction wiring and the There is a crossing part), and it can be obtained by the following equation. As described above, the voltage of the lower wiring to be charged is 14V because the element requires a voltage of 14V. If the selection voltage 7V of the scanning wiring is subtracted, 14V-7V = 7V. This is a value that does not take into account the voltage drop on the scanning wiring. If the current is actually driven, a larger voltage is required depending on the location of the screen. That is, the above 7V
Is the minimum required column wiring voltage.

【0132】これより充電に必要な電荷量は、 Q=c×m×7 で与えられる。さらに、図2で示したTchgの時間で
充電を行うためには、必要な電流Ichgは、 Ichg=Q/Tchg=7×c×m/Tchg で表せる。ここでTchgは画像の階調性を低下させな
いためには、必要な階調数がk階調であるとすると少な
くとも Tscan/k 以下にする必要はある。そして(式1)からIchgを
電流源109から出力させるのに必要な制御電圧Vch
gは、 Vchg=7×c×m×Ri/Tchg で求められる。
From this, the amount of charge required for charging is given by Q = c × m × 7. Further, in order to perform charging in the time of Tchg shown in FIG. 2, a necessary current Ichg can be expressed by Ichg = Q / Tchg = 7 × c × m / Tchg. Here, Tchg must be at least Tscan / k or less, assuming that the required number of gradations is k, in order not to lower the gradation of the image. Then, from (Equation 1), the control voltage Vch required to output Ichg from the current source 109 is obtained.
g is obtained by Vchg = 7 × c × m × Ri / Tchg.

【0133】図26は図1の各部における出力波形を示
す図である。(a)に示されるTscanはTsync
に含まれる水平同期信号を抽出したものであり、走査行
の切替タイミングを表わす。(b)に示されるTmod
はパルス幅変調回路106におけるパルス出力が可能な
期間を表わす。(c)に示されるId''nはパルス幅変
調回路106のn番目の端子の出力波形を示す。即ち、
ラッチ回路105のn番目のデジタル値に基づくパルス
幅を有する。(d)は電流源109の出力電流波形を表
わしており、図2で説明した波形生成回路107からの
電流制御波形に従った波形が出力される。(e)はDy
nへの印加電圧を示しており、(c)で示されるId''
nのパルスが出力されている間、(d)で示した電流源
109の出力電流が端子dynに印加されることにな
る。
FIG. 26 is a diagram showing output waveforms at various parts in FIG. Tscan shown in (a) is Tsync
, And indicates the switching timing of the scanning row. Tmod shown in (b)
Represents a period during which the pulse width modulation circuit 106 can output a pulse. Id ″ n shown in (c) indicates the output waveform of the n-th terminal of the pulse width modulation circuit 106. That is,
The latch circuit 105 has a pulse width based on the n-th digital value. (D) represents an output current waveform of the current source 109, and a waveform according to the current control waveform from the waveform generation circuit 107 described with reference to FIG. 2 is output. (E) is Dy
n indicates the applied voltage to the n, and Id ″ shown in (c)
While the pulse of n is being output, the output current of the current source 109 shown in (d) is applied to the terminal dyn.

【0134】以上説明したような構成、設定で画像表示
装置を試作したところ、輝度の分布が少なく、尚且つ階
調の線形性が高く、動画に対する応答性の良い画像を得
る事ができた。
As a result of trial production of an image display apparatus having the above-described configuration and settings, it was possible to obtain an image having a small luminance distribution, a high linearity of gradation, and a high responsiveness to a moving image.

【0135】なお本実施形態おいて、波形生成回路10
7の例として2種類の電圧源を切り替えて実現するもの
を示したが、構成としてはこれに限られるものではな
く、デジタルメモリとDA変換器にの組み合わせや、ア
ナログ回路による波形生成など、上述したような電圧波
形が得られれば構成については問わない。
In this embodiment, the waveform generation circuit 10
Although an example realized by switching between two types of voltage sources has been described as an example of the seventh example, the configuration is not limited to this. The configuration does not matter as long as such a voltage waveform can be obtained.

【0136】また、前述の映像信号はアナログでもデジ
タルでも差し支えないが、データ処理がより容易である
デジタル信号を本実施形態では採用した。さらにシリア
ル/パラレル変換手段としてはデジタル信号の処理が容
易なシフトレジスタを採用しているがこれに限定される
ものではない。
The above-mentioned video signal may be analog or digital, but a digital signal whose data processing is easier is adopted in this embodiment. Further, as the serial / parallel conversion means, a shift register which can easily process digital signals is employed, but the present invention is not limited to this.

【0137】以上のように、本実施形態によれば、特別
に充電回路などを設けることなく簡略な方法で、マルチ
電子源配線上の寄生容量による階調性の劣化を、電流駆
動方式においても改善する事ができ、輝度の分布が少な
く、尚且つ階調の線形性が高く、動画に対する応答性の
良い優れた画像表示装置が実現できる。
As described above, according to the present embodiment, the deterioration of the gradation due to the parasitic capacitance on the multi-electron source wiring can be reduced even in the current driving method by a simple method without providing a special charging circuit or the like. It is possible to realize an excellent image display device which can be improved, has a small luminance distribution, has high gradation linearity, and has a high responsiveness to moving images.

【0138】<第2の実施形態>次に、本発明に係る第
2の実施形態を説明する。第1の実施形態では、パルス
幅変調によって階調表示を行う場合への本発明の適用を
示したが、第2の実施形態では、振幅変調によって階調
表示を行う場合への適用を説明する。なお、第2に実施
形態における電子放出素子及びパネルの構造については
第1実施形態と同様であるので説明は省略する。
<Second Embodiment> Next, a second embodiment according to the present invention will be described. In the first embodiment, the application of the present invention to gradation display by pulse width modulation has been described. In the second embodiment, application to gradation display by amplitude modulation will be described. . The structures of the electron-emitting device and the panel according to the second embodiment are the same as those of the first embodiment, and a description thereof will be omitted.

【0139】本実施形態の駆動回路の構成について、図
4を用いて説明する。図4において表示パネル101、
走査回路102、制御回路103、シフトレジスタ10
4、ラッチ回路105については上述した第1の実施形
態と同様であり、同じ参照番号を付与し、説明を省略す
る。
The configuration of the drive circuit according to the present embodiment will be described with reference to FIG. 4, a display panel 101,
Scanning circuit 102, control circuit 103, shift register 10
4. The latch circuit 105 is the same as that of the first embodiment, and the same reference numerals are given and the description is omitted.

【0140】次に、振幅変調回路201について図5を
用いて説明する。振幅変調回路201は、ラッチ回路1
05からの1ライン分の画像データId'lないしId'
nの各々に応じた電圧値をId''1ないしId''nを通
じてV/I変換回路403に出力するものであり、図5
に示すようにn個のDA変換器501で構成されてい
る。
Next, the amplitude modulation circuit 201 will be described with reference to FIG. The amplitude modulation circuit 201 includes the latch circuit 1
One line of image data Id'l to Id 'from 05
n is output to the V / I conversion circuit 403 through Id ″ 1 to Id ″ n.
As shown in the figure, it is composed of n DA converters 501.

【0141】DA変換器501のリファレンス電圧Vr
ef及び変換開始クロックSTの入力端子は、それぞれ
n個とも共通配線で接続され、波形生成回路402の出
力及び、制御クロックTmodに配線されている。そし
て、制御回路103からのタイミング信号Tmodに合
わせて、データに応じた電圧値を出力する。リファレン
ス電圧Vrefは、DA変換器の出力のフルスパンを規
定するもので、つまりId'1ないしId'nにフル輝度
信号が入った場合に、DA変換器501の出力電圧Vo
utがVrefと等しくなる。
The reference voltage Vr of the DA converter 501
The ef and the input terminal of the conversion start clock ST are respectively connected to the n terminals by a common line, and are connected to the output of the waveform generation circuit 402 and the control clock Tmod. Then, a voltage value corresponding to the data is output in accordance with the timing signal Tmod from the control circuit 103. The reference voltage Vref specifies the full span of the output of the DA converter. That is, when a full luminance signal is input to Id′1 to Id′n, the output voltage Vo of the DA converter 501 is set.
ut becomes equal to Vref.

【0142】次に、V/I変換回路403について、図
6を用いて説明する。V/I変換回路403の実際の構
成は、n個の個別V/I変換回路601の入力Vinが
それぞれ、振幅変調回路401の出力Id''1〜Id''
nに接続されており、電圧振幅に応じた電流値をIou
tに出力する。個別V/I変換回路601の回路構成
は、図3(b)で示した電流源回路と同様であり入力電
圧Vinに対して出力される電流値Ioutは以下の、 Iout=Vin/Ri (式2) で表される。そして、出力Ioutは表示パネル101
の列配線Dy1〜Dynに接続されている。
Next, the V / I conversion circuit 403 will be described with reference to FIG. The actual configuration of the V / I conversion circuit 403 is such that the inputs Vin of the n individual V / I conversion circuits 601 are the outputs Id ″ 1 to Id ″ of the amplitude modulation circuit 401, respectively.
n and a current value according to the voltage amplitude
Output to t. The circuit configuration of the individual V / I conversion circuit 601 is the same as that of the current source circuit shown in FIG. 3B, and the current value Iout output with respect to the input voltage Vin is as follows: Iout = Vin / Ri (Expression 2) is represented by The output Iout is output to the display panel 101.
Column wirings Dy1 to Dyn.

【0143】次に、波形生成回路402について図7を
用いて説明する。図7(a)は、波形生成回路402の
構成を示す図で、カウンタ701は、内部のクロックに
よってカウントアップされるもので、制御回路103か
らの同期信号Tscanによりリセットされる。カウン
タ701のデータは波形メモリ702のアドレス線に接
続され、波形メモリ702からはあらかじめ記憶された
波形データが出力される。波形メモリ702から出力さ
れた波形データ(デジタル)は、DA変換器703に入
力され、前述のカウンタのクロックと同期して(不図
示)アナログ電圧値に変換され、振幅変調回路401内
のDA変換器501のリファレンス電圧Vrefとして
出力される。
Next, the waveform generation circuit 402 will be described with reference to FIG. FIG. 7A shows the configuration of the waveform generation circuit 402. The counter 701 counts up by an internal clock, and is reset by a synchronization signal Tscan from the control circuit 103. The data of the counter 701 is connected to an address line of the waveform memory 702, and waveform data stored in advance is output from the waveform memory 702. The waveform data (digital) output from the waveform memory 702 is input to a DA converter 703, and is converted into an analog voltage value (not shown) in synchronization with the clock of the above-described counter. Is output as the reference voltage Vref of the detector 501.

【0144】これらの構成、及び動作に基づいて実際に
出力される波形を図7(b)に示す。図7におけるVc
hg,Vdrv,Tchg,Tscanの各数値は、第
1の実施形態の数値と同じであるが簡単に説明すると次
のとおりである。図17より、最高輝度に必要な放出電
流が第1の実施形態と同様に1.5μAであるとする
と、このとき、印加されるべき素子電圧は14Vである
から、列配線の印加電圧は7Vであり、この後の計算も
第1の実施形態と同様である。このようにして、Vch
gを決定しておけば、該波形生成装置の出力はDA変換
のリファレンスに印加されているので振幅変調の電圧値
に応じて寄生容量の充電に必要な電圧が列配線に印加さ
れる(充電に必要なチャージ量も変調電圧に比例するた
め)。
FIG. 7B shows waveforms actually output based on these configurations and operations. Vc in FIG.
The numerical values of hg, Vdrv, Tchg, and Tscan are the same as those of the first embodiment, but are briefly described as follows. From FIG. 17, assuming that the emission current required for the highest luminance is 1.5 μA as in the first embodiment, the element voltage to be applied at this time is 14 V, so the applied voltage of the column wiring is 7 V And the subsequent calculations are the same as in the first embodiment. Thus, Vch
If g is determined, the output of the waveform generator is applied to the reference of the DA conversion, so that the voltage necessary for charging the parasitic capacitance is applied to the column wiring according to the voltage value of the amplitude modulation (charging). Is also proportional to the modulation voltage).

【0145】△Tchgは、回路やマルチ電子源上の寄
生インダクタンスの存在によるリンギング電圧の発生を
抑えるために波形の立ち上がり角度を制限するものであ
り、尚且つ、階調性を劣化させないためにTchgの1
/10程度に設定した。この第2の実施形態のように、
波形生成回路402として波形メモリ702を使用する
と、任意の波形を容易に本発明の目的達成のために発生
させる事ができる。
ΔTchg limits the rising angle of the waveform in order to suppress the occurrence of a ringing voltage due to the presence of a parasitic inductance in a circuit or a multi-electron source. Of 1
It was set to about / 10. As in the second embodiment,
When the waveform memory 702 is used as the waveform generation circuit 402, an arbitrary waveform can be easily generated for achieving the object of the present invention.

【0146】図27は図4に示した各部の信号を説明す
る図である。(a)及び(b)に示されるTscanと
Tmodは、第1の実施形態(図26)と同じである。
(c)はId'nの値、すなわちラッチ回路105のn
番目のラッチデータ(映像信号に対応した値)であると
ころのデジタル値を表わしている。(d)は波形生成回
路402によって生成され振幅変調回路401に提供さ
れるVrefを示す。なお、図27では、図7の(b)
で説明したような立ち上がり角度の表現は省略してあ
る。(e)は振幅変調回路401のn番目の端子の出力
電圧であるところのId''nを表わす。入力されたデジ
タル値(Id'n)の大きさに応じて、Vrefの波形
形状を保ちながら出力電圧が変化する。V/I変換回路
403では、(e)で示されるような電圧信号を入力
し、これに応じた電流出力を行い、対応する端子(Dy
1〜n)に適切な電圧を印加することになる。
FIG. 27 is a diagram for explaining signals of respective parts shown in FIG. Tscan and Tmod shown in (a) and (b) are the same as in the first embodiment (FIG. 26).
(C) is the value of Id'n, that is, n of the latch circuit 105.
It represents a digital value which is the second latch data (a value corresponding to a video signal). (D) indicates Vref generated by the waveform generation circuit 402 and provided to the amplitude modulation circuit 401. In FIG. 27, (b) of FIG.
The expression of the rising angle as described in (1) is omitted. (E) represents Id''n which is the output voltage of the n-th terminal of the amplitude modulation circuit 401. The output voltage changes according to the magnitude of the input digital value (Id'n) while maintaining the Vref waveform shape. The V / I conversion circuit 403 receives a voltage signal as shown in (e), outputs a current corresponding to the voltage signal, and outputs a corresponding terminal (Dy
Appropriate voltages will be applied to 1 to n).

【0147】以上説明したような構成、設定で画像表示
装置を試作したところ、輝度の分布が少なく、尚且つ階
調の線形性が高く、動画に対する応答性の良い画像を得
る事ができた。
As a result of trial production of an image display apparatus having the above-described configuration and settings, it was possible to obtain an image having a small luminance distribution, a high linearity of gradation, and a good response to a moving image.

【0148】なお、上記第2の実施形態おいて、波形生
成回路402の例として、デジタルメモリとDA変換器
の組み合わせで実現されるものを示したが、構成として
はこれに限られるものではなく、アナログ回路による波
形生成など、上述したような電圧波形が得られれば、そ
の構成については問わない。第1の実施形態で示した波
形生成回路(図2)の構成を適用することも可能であ
る。もちろん、第2の実施形態の波形生成回路を第1の
実施形態に適用することもできる。
In the second embodiment, as the example of the waveform generation circuit 402, one realized by a combination of a digital memory and a DA converter has been described. However, the configuration is not limited to this. Any configuration can be used as long as the above-described voltage waveform is obtained, such as waveform generation by an analog circuit. It is also possible to apply the configuration of the waveform generation circuit (FIG. 2) shown in the first embodiment. Of course, the waveform generation circuit of the second embodiment can be applied to the first embodiment.

【0149】また前述の映像信号はアナログでもデジタ
ルでも差し支えないが、データ処理がより容易であるデ
ジタル信号を本実施形態では採用した。さらにシリアル
/パラレル変換手段としてはデジタル信号の処理が容易
なシフトレジスタを採用しているがこれに限定されるも
のではない。
Although the above-mentioned video signal may be analog or digital, a digital signal whose data processing is easier is employed in this embodiment. Further, as the serial / parallel conversion means, a shift register which can easily process digital signals is employed, but the present invention is not limited to this.

【0150】本実施形態により、第1の実施形態と同様
に、特別な充電回路などを設けることなく簡略な方法
で、マルチ電子源配線上の寄生容量による階調性の劣化
を、電流駆動方式においても改善する事ができ、輝度の
分布が少なく、尚且つ階調の線形性が高く、動画に対す
る応答性の良い優れた画像表示装置が実現できた。
According to the present embodiment, similarly to the first embodiment, the deterioration of gradation due to the parasitic capacitance on the multi-electron source wiring can be reduced by a simple method without providing a special charging circuit or the like. , The luminance distribution was small, the gradation linearity was high, and an excellent image display device with good responsiveness to moving images was realized.

【0151】即ち、上記各実施形態によれば、冷陰極素
子をマトリックス配線したマルチ電子源を駆動する際、
予め設定した波形(図2或いは図7で示される波形)で
制御電流源をコントロールして駆動電流を供給する事に
より、寄生容量を高速に充電する事ができる。このた
め、電子放出素子を高速に応答させる事が可能となり、
しかもでん流言を用いているので配線抵抗の影響を受け
ずに駆動する事ができる。このため、本実施形態を適用
した画像形成装置に於いては、階調の線形性に優れ、動
画表示を行っても不自然な感じを与えることがない。と
りわけ大画面の表示装置においても、特別に寄生容量を
充電する回路を付加せずに優れた品位の画像を表示でき
る。
That is, according to each of the above embodiments, when driving a multi-electron source in which cold cathode devices are wired in a matrix,
By controlling the control current source with a preset waveform (the waveform shown in FIG. 2 or FIG. 7) and supplying the drive current, the parasitic capacitance can be charged at high speed. For this reason, it becomes possible to make an electron-emitting device respond quickly,
In addition, since the current language is used, the driving can be performed without being affected by the wiring resistance. Therefore, the image forming apparatus to which the present embodiment is applied has excellent gradation linearity, and does not give an unnatural feeling even when a moving image is displayed. In particular, even in a large-screen display device, excellent quality images can be displayed without adding a circuit for charging a parasitic capacitance.

【0152】[0152]

【発明の効果】以上のように、本発明によれば、マトリ
クス配線された多数の電子放出素子を備えるマルチ電子
源から電子ビームを高速且つ均一に出力させることが可
能となる。
As described above, according to the present invention, it is possible to output an electron beam at high speed and uniformly from a multi-electron source having a large number of electron-emitting devices wired in a matrix.

【0153】また、輝度むらが無く、階調の線形性にす
ぐれ、応答速度が速い表示装置を提供することが可能と
なる。
Further, it is possible to provide a display device which has no luminance unevenness, has excellent gradation linearity, and has a high response speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態の駆動回路の構成例を表す図で
ある。
FIG. 1 is a diagram illustrating a configuration example of a drive circuit according to a first embodiment.

【図2】第1の実施形態の波形生成回路の構成例及び出
力波形例を示す図である。
FIG. 2 is a diagram illustrating a configuration example and an output waveform example of a waveform generation circuit according to the first embodiment.

【図3】第1の実施形態の電流源の回路構成例を示す図
である。
FIG. 3 is a diagram illustrating a circuit configuration example of a current source according to the first embodiment.

【図4】第2の実施形態の駆動回路の構成例を表す図で
ある。
FIG. 4 is a diagram illustrating a configuration example of a drive circuit according to a second embodiment.

【図5】第2の実施形態の振幅変調回路を示す図であ
る。
FIG. 5 is a diagram illustrating an amplitude modulation circuit according to a second embodiment.

【図6】第2の実施形態におけるV/I変換回路を示す
図である。
FIG. 6 is a diagram illustrating a V / I conversion circuit according to a second embodiment.

【図7】第2の実施形態の波形生成回路の構成例及び出
力波形例を示す図である。
FIG. 7 is a diagram illustrating a configuration example and an output waveform example of a waveform generation circuit according to a second embodiment.

【図8】素子印加電圧を説明する図である。FIG. 8 is a diagram illustrating an element applied voltage.

【図9】本発明の実施形態である画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図である。
FIG. 9 is a perspective view of the image display device according to the embodiment of the present invention, in which a part of a display panel is cut away.

【図10】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。
FIG. 10 is a plan view illustrating a phosphor array of a face plate of a display panel.

【図11】実施形態で用いた平面型の表面伝導型放出素
子の平面図(a)及び断面図(b)である。
11A and 11B are a plan view and a cross-sectional view, respectively, of a planar surface-conduction emission type electron-emitting device used in the embodiment.

【図12】平面型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 12 is a cross-sectional view showing a manufacturing process of the planar type surface conduction electron-emitting device.

【図13】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 13 is a diagram showing an applied voltage waveform during the energization forming process.

【図14】通電活性化処理の際の印加電圧波形(a),
放電電流Ieの変化(b)を示す図である。
FIG. 14 shows an applied voltage waveform (a) at the time of energization activation processing,
It is a figure showing change (b) of discharge current Ie.

【図15】実施形態で用いた垂直型の表面伝導型放出素
子の断面図である。
FIG. 15 is a sectional view of a vertical surface conduction electron-emitting device used in the embodiment.

【図16】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 16 is a cross-sectional view showing a step of manufacturing a vertical surface conduction electron-emitting device.

【図17】実施形態で用いた表面伝導型放出素子の典型
的な特性を示す図である。
FIG. 17 is a view showing typical characteristics of the surface conduction electron-emitting device used in the embodiment.

【図18】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。
FIG. 18 is a plan view of a substrate of the multi-electron beam source used in the embodiment.

【図19】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。
FIG. 19 is a partial cross-sectional view of a substrate of the multi-electron beam source used in the embodiment.

【図20】一般的な表面伝導型放出素子の一例を示す図
である。
FIG. 20 is a view showing an example of a general surface conduction electron-emitting device.

【図21】一般的なFE型素子の一例を示す図である。FIG. 21 is a diagram showing an example of a general FE type element.

【図22】一般的なMIM型素子の一例を示す図であ
る。
FIG. 22 is a diagram illustrating an example of a general MIM element.

【図23】マトリクス状に配線したマルチ電子ビーム源
を模式的に示す図である。
FIG. 23 is a diagram schematically showing a multi-electron beam source wired in a matrix.

【図24】図23で示した回路に電流源を接続して駆動
する場合の問題点を説明するためのタイミングチャート
である。
FIG. 24 is a timing chart for explaining a problem in a case where a current source is connected to the circuit shown in FIG. 23 for driving.

【図25】図23で示した回路に電流源を接続して駆動
する場合の問題点を説明する図である。
FIG. 25 is a diagram illustrating a problem in a case where a current source is connected to the circuit illustrated in FIG. 23 and driven.

【図26】図1に示した各部の信号を説明する図であ
る。
FIG. 26 is a diagram illustrating signals of respective units illustrated in FIG. 1;

【図27】図4に示した各部の信号を説明する図であ
る。
FIG. 27 is a diagram illustrating signals of respective units illustrated in FIG. 4;

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 641 G09G 3/20 641C H04N 5/68 H04N 5/68 B Fターム(参考) 5C058 AA11 AB02 BA01 BA06 BA07 BA22 BA25 BB03 BB25 5C080 AA08 BB05 CC03 DD05 DD08 EE29 EE30 FF12 GG08 JJ02 JJ04 JJ05 JJ06 5C094 AA03 AA13 AA14 AA15 BA21 BA32 CA19 CA24 DA13 DB04 EA04 EA05 EB02 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 641 G09G 3/20 641C H04N 5/68 H04N 5/68 BF Term (Reference) 5C058 AA11 AB02 BA01 BA06 BA07 BA22 BA25 BB03 BB25 5C080 AA08 BB05 CC03 DD05 DD08 EE29 EE30 FF12 GG08 JJ02 JJ04 JJ05 JJ06 5C094 AA03 AA13 AA14 AA15 BA21 BA32 CA19 CA24 DA13 DB04 EA04 EA05 EB05 EB02

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 複数の冷陰極素子を複数の行配線と複数
の列配線とを用いてマトリクス配線したマルチ電子源を
駆動するための駆動装置であって、 前記複数の行方向配線より駆動対象の行方向配線を順次
選択する走査手段と、 前記走査手段による行方向配線の選択に同期して前記複
数の列方向配線の各々に印加すべき駆動信号を、その先
頭部分の所定期間における信号レベルを高くして前記列
配線に印加する駆動信号印加手段とを備えることを特徴
とするマルチ電子源の駆動装置。
1. A driving device for driving a multi-electron source in which a plurality of cold cathode devices are arranged in a matrix by using a plurality of row wirings and a plurality of column wirings, wherein the plurality of cold cathode elements are driven from the plurality of row direction wirings Scanning means for sequentially selecting the row-direction wirings, and a driving signal to be applied to each of the plurality of column-direction wirings in synchronization with the selection of the row-direction wirings by the scanning means. And a driving signal applying means for applying the driving signal to the column wiring at a higher height.
【請求項2】 前記駆動信号印加手段は、前記駆動信号
の先頭部分を、前記走査手段による行配線の選択の切替
タイミングに基づいて検出することを特徴とする請求項
1に記載のマルチ電子源の駆動装置。
2. The multi-electron source according to claim 1, wherein the drive signal applying unit detects a leading portion of the drive signal based on a switching timing of selection of a row wiring by the scanning unit. Drive.
【請求項3】 前記駆動信号印加手段は、 前記走査手段による行配線の選択の切替タイミングから
所定期間にわたり第1の電圧レベルを有し、他の期間で
該第1の電圧レベルより低い第2の電圧レベルを有する
基準信号を生成する波形生成手段と、 映像信号をパルス幅変調して得られるパルス信号を前記
走査手段による行方向配線の選択に同期して生成、出力
するパルス幅変調手段と、 前記基準信号と前記パルス信号とを合成して得られる電
圧信号に基づいて前記列配線を駆動するための信号を印
加する印加手段とを備えることを特徴とする請求項1に
記載のマルチ電子源の駆動装置。
3. The driving signal applying unit has a first voltage level for a predetermined period from a switching timing of selection of a row wiring by the scanning unit, and a second voltage level lower than the first voltage level in another period. Waveform generating means for generating a reference signal having a voltage level of; and a pulse width modulating means for generating and outputting a pulse signal obtained by pulse width modulating the video signal in synchronization with selection of a row wiring by the scanning means. 2. The multi-electron according to claim 1, further comprising: an application unit configured to apply a signal for driving the column wiring based on a voltage signal obtained by synthesizing the reference signal and the pulse signal. 3. Source drive.
【請求項4】 前記印加手段は、前記電圧信号に従った
電流値を出力する電流源を備えることを特徴とする請求
項3に記載のマルチ電子源の駆動装置。
4. The driving device according to claim 3, wherein the applying unit includes a current source that outputs a current value according to the voltage signal.
【請求項5】 前記駆動信号印加手段は、 前記走査手段による行配線の選択の切替タイミングから
所定期間にわたり第1の電圧レベルを有し、他の期間で
該第1の電圧レベルより低い第2の電圧レベルを有する
基準信号を生成する波形生成手段と、 映像信号を振幅変調して得られる振幅変調信号を前記走
査手段による行方向配線の選択に同期して生成、出力す
る振幅変調手段と、 前記基準信号と前記パルス信号とに基づいた電流値を有
する、前記列配線を駆動するための電流を出力する電流
源とを備えることを特徴とする請求項1に記載のマルチ
電子源の駆動装置。
5. The driving signal applying unit has a first voltage level for a predetermined period from a switching timing of selection of a row wiring by the scanning unit, and a second voltage level lower than the first voltage level in another period. A waveform generating means for generating a reference signal having a voltage level of; and an amplitude modulation means for generating and outputting an amplitude-modulated signal obtained by amplitude-modulating a video signal in synchronization with selection of a row-direction wiring by the scanning means; 2. The multi-electron source driving device according to claim 1, further comprising: a current source having a current value based on the reference signal and the pulse signal and outputting a current for driving the column wiring. 3. .
【請求項6】 前記波形生成手段は、 前記第1の電圧レベルを発生する第1電圧源と、 前記第2の電圧レベルを発生する第2電圧源と、 前記走査手段における行配線の切替タイミングから所定
期間は前記第1電圧源の出力を選択し、他の期間は前記
第2電圧源の出力を選択する選択手段とを備えることを
特徴とする請求項3乃至5のいずれかに記載のマルチ電
子源の駆動装置。
6. The waveform generating unit includes: a first voltage source that generates the first voltage level; a second voltage source that generates the second voltage level; and a switching timing of a row wiring in the scanning unit. 6. A selecting means for selecting an output of the first voltage source for a predetermined period from a predetermined period, and selecting an output of the second voltage source for another period. Drive device for multi-electron source.
【請求項7】 前記波形生成手段は、 前記走査回路の切替タイミングでリセットされるカウン
タと、 該カウンタによってアドレスされ予め記憶した波形デー
タを出力するメモリと、 該メモリより出力された波形データを電圧信号としての
基準信号に変換するD/A変換器とを備えることを特徴
とする請求項3乃至5のいずれかに記載のマルチ電子源
の駆動装置。
7. The waveform generating means includes: a counter reset at a switching timing of the scanning circuit; a memory addressed by the counter to output waveform data stored in advance; and a waveform data output from the memory as a voltage. The driving apparatus for a multi-electron source according to any one of claims 3 to 5, further comprising: a D / A converter that converts the signal into a reference signal.
【請求項8】 前記冷陰極素子が、表面伝導型放出素子
であることを特徴とする請求項1乃至7のいずれかに記
載のマルチ電子源の駆動装置。
8. The driving device for a multi-electron source according to claim 1, wherein the cold cathode device is a surface conduction electron-emitting device.
【請求項9】 前記冷陰極素子が、FE型放出素子であ
ることを特徴とする請求項1乃至7のいずれかに記載の
マルチ電子源の駆動装置。
9. The driving device for a multi-electron source according to claim 1, wherein said cold cathode device is an FE-type emission device.
【請求項10】 前記冷陰極素子が、MIM型放出素子
であることを特徴とする請求項1乃至7のいずれかに記
載のマルチ電子源の駆動装置。
10. The driving device for a multi-electron source according to claim 1, wherein said cold cathode device is an MIM type emission device.
【請求項11】 前記波形生成手段における前記所定期
間は、前記走査手段によって一つの行配線が選択されて
いる期間を各色の表示階調数で分割した期間よりも短い
ことを特徴とする請求項3に記載のマルチ電子源の駆動
装置。
11. The apparatus according to claim 11, wherein the predetermined period in the waveform generating unit is shorter than a period obtained by dividing a period in which one row wiring is selected by the scanning unit by the number of display gradations of each color. 4. The driving device for a multi-electron source according to 3.
【請求項12】 前記波形生成手段における前記第1の
電圧レベルは、一つの列方向配線に存在する寄生容量を
前記所定期間で前記冷陰極素子を駆動する電圧まで充電
させ得るように設定されることを特徴とする請求項11
に記載のマルチ電子源の駆動装置。
12. The first voltage level in the waveform generating means is set so that a parasitic capacitance existing in one column-direction wiring can be charged to a voltage for driving the cold cathode element in the predetermined period. The method of claim 11, wherein
4. The driving device for a multi-electron source according to claim 1.
【請求項13】 複数の冷陰極素子を複数の行配線と複
数の列配線とを用いてマトリクス配線したマルチ電子源
を駆動するための駆動方法であって、 前記複数の行方向配線より駆動対象の行方向配線を順次
選択する走査工程と、 前記走査工程による行方向配線の選択に同期して前記複
数の列方向配線の各々に印加すべき駆動信号を、その先
頭部分の所定期間における信号レベルを高くして前記列
配線に印加する駆動信号印加工程とを備えることを特徴
とするマルチ電子源の駆動方法。
13. A driving method for driving a multi-electron source in which a plurality of cold cathode devices are arranged in a matrix using a plurality of row wirings and a plurality of column wirings, wherein the plurality of cold cathode elements are driven by the plurality of row direction wirings. A scanning step of sequentially selecting the row-direction wirings, and a driving signal to be applied to each of the plurality of column-direction wirings in synchronization with the selection of the row-direction wirings in the scanning step. And applying a drive signal to the column wiring by increasing the height of the column wiring.
【請求項14】 前記駆動信号印加工程は、前記駆動信
号の先頭部分を、前記走査工程による行配線の選択の切
替タイミングに基づいて検出することを特徴とする請求
項13に記載のマルチ電子源の駆動方法。
14. The multi-electron source according to claim 13, wherein in the driving signal applying step, a leading portion of the driving signal is detected based on a switching timing of selection of a row wiring in the scanning step. Drive method.
【請求項15】 前記駆動信号印加工程は、 前記走査工程による行配線の選択の切替タイミングから
所定期間にわたり第1の電圧レベルを有し、他の期間で
該第1の電圧レベルより低い第2の電圧レベルを有する
基準信号を生成する波形生成工程と、 映像信号をパルス幅変調して得られるパルス信号を前記
走査工程による行方向配線の選択に同期して生成、出力
するパルス幅変調工程と、 前記基準信号と前記パルス信号とを合成して得られる電
圧信号に基づいて前記列配線を駆動するための信号を印
加する印加工程とを備えることを特徴とする請求項13
に記載のマルチ電子源の駆動方法。
15. The driving signal applying step has a first voltage level for a predetermined period from a switching timing of selection of a row wiring in the scanning step, and a second voltage level lower than the first voltage level in another period. A waveform generation step of generating a reference signal having a voltage level of: a pulse width modulation step of generating and outputting a pulse signal obtained by pulse width modulation of a video signal in synchronization with selection of a row direction wiring in the scanning step. 14. An applying step of applying a signal for driving the column wiring based on a voltage signal obtained by synthesizing the reference signal and the pulse signal.
3. The method for driving a multi electron source according to claim 1.
【請求項16】 前記印加工程は、前記電圧信号に従っ
た電流値を出力することを特徴とする請求項15に記載
のマルチ電子源の駆動方法。
16. The method according to claim 15, wherein the applying step outputs a current value according to the voltage signal.
【請求項17】 前記駆動信号印加工程は、 前記走査工程による行配線の選択の切替タイミングから
所定期間にわたり第1の電圧レベルを有し、他の期間で
該第1の電圧レベルより低い第2の電圧レベルを有する
基準信号を生成する波形生成工程と、 映像信号を振幅変調して得られる振幅変調信号を前記走
査工程による行方向配線の選択に同期して生成、出力す
る振幅変調工程と、 前記基準信号と前記パルス信号とに基づいた電流値を有
する、前記列配線を駆動するための電流を出力する電流
源とを備えることを特徴とする請求項13に記載のマル
チ電子源の駆動方法。
17. The driving signal applying step has a first voltage level for a predetermined period from a switching timing of selection of a row wiring in the scanning step, and a second voltage level lower than the first voltage level in another period. A waveform generation step of generating a reference signal having a voltage level of; and an amplitude modulation step of generating and outputting an amplitude-modulated signal obtained by amplitude-modulating the video signal in synchronization with selection of a row-direction wiring in the scanning step. The method according to claim 13, further comprising: a current source having a current value based on the reference signal and the pulse signal, the current source outputting a current for driving the column wiring. .
【請求項18】 前記波形生成工程は、 前記第1の電圧レベルを発生する第1電圧源と前記第2
の電圧レベルを発生する第2電圧源のうちの一方の出力
電圧を選択するものであって、前記走査工程における行
配線の切替タイミングから所定期間は前記第1電圧源の
出力を選択し、他の期間は前記第2電圧源の出力を選択
することを特徴とする請求項15乃至17のいずれかに
記載のマルチ電子源の駆動方法。
18. The method according to claim 18, wherein the waveform generating step includes: a first voltage source for generating the first voltage level;
Selecting an output voltage of one of the second voltage sources that generates the voltage level of the first voltage source for a predetermined period from the switching timing of the row wiring in the scanning step. 18. The method according to claim 15, wherein the output of the second voltage source is selected during the period.
【請求項19】 前記波形生成工程は、予め記憶した波
形データをメモリより読み出し、読み出された波形デー
タを電圧信号としての基準信号に変換することを特徴と
する請求項15乃至17のいずれかに記載のマルチ電子
源の駆動方法。
19. The waveform generating step according to claim 15, wherein the waveform data stored in advance is read from a memory, and the read waveform data is converted into a reference signal as a voltage signal. 3. The method for driving a multi-electron source according to claim 1.
【請求項20】 前記波形生成工程における前記所定期
間は、前記走査工程において一つの行配線が選択されて
いる期間を各色の表示階調数で分割した期間よりも短い
ことを特徴とする請求項15に記載のマルチ電子源の駆
動方法。
20. The method according to claim 20, wherein the predetermined period in the waveform generating step is shorter than a period obtained by dividing a period in which one row wiring is selected in the scanning step by the number of display gradations of each color. 16. The driving method of the multi-electron source according to 15.
【請求項21】 前記波形生成工程における前記第1の
電圧レベルは、一つの列方向配線に存在する寄生容量を
前記所定期間で前記冷陰極素子を駆動する電圧まで充電
させ得るように設定されることを特徴とする請求項20
に記載のマルチ電子源の駆動方法。
21. The first voltage level in the waveform generating step is set such that a parasitic capacitance existing in one column-direction wiring can be charged to a voltage for driving the cold cathode element in the predetermined period. 21. The method according to claim 20, wherein
3. The method for driving a multi electron source according to claim 1.
【請求項22】 複数の冷陰極素子を複数の行配線と複
数の列配線とを用いてマトリクス配線したマルチ電子源
と、 該マルチ電子源と対向する位置にあって該マルチ電子源
から放出される電子ビームの照射に応じて可視像を形成
する画像形成部材とを備え、 前記マルチ電子源を請求項1乃至10のいずれかに記載
の駆動装置によって駆動することを特徴とする画像形成
装置。
22. A multi-electron source in which a plurality of cold cathode devices are arranged in a matrix by using a plurality of row wirings and a plurality of column wirings, and a plurality of cold cathode devices are emitted from the multi-electron source at a position facing the multi-electron source. And an image forming member that forms a visible image in response to the irradiation of the electron beam, wherein the multi-electron source is driven by the driving device according to any one of claims 1 to 10. .
JP4897399A 1999-02-25 1999-02-25 Driving device and method for multiple electron source and image forming device Withdrawn JP2000250471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4897399A JP2000250471A (en) 1999-02-25 1999-02-25 Driving device and method for multiple electron source and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4897399A JP2000250471A (en) 1999-02-25 1999-02-25 Driving device and method for multiple electron source and image forming device

Publications (1)

Publication Number Publication Date
JP2000250471A true JP2000250471A (en) 2000-09-14

Family

ID=12818222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4897399A Withdrawn JP2000250471A (en) 1999-02-25 1999-02-25 Driving device and method for multiple electron source and image forming device

Country Status (1)

Country Link
JP (1) JP2000250471A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354762A (en) * 2003-05-29 2004-12-16 Seiko Epson Corp Electrooptical apparatus, controller for electrooptical apparatus, method of controlling electrooptical apparatus, and electronic equipment
JP2005122205A (en) * 2001-08-02 2005-05-12 Seiko Epson Corp Drive of data line used for control of unit circuit
WO2006070640A1 (en) * 2004-12-27 2006-07-06 Kabushiki Kaisha Toshiba Flat display unit and displaying drive method
CN100394466C (en) * 2001-06-15 2008-06-11 佳能株式会社 Drive circuit, display device and driving method
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394466C (en) * 2001-06-15 2008-06-11 佳能株式会社 Drive circuit, display device and driving method
JP2005122205A (en) * 2001-08-02 2005-05-12 Seiko Epson Corp Drive of data line used for control of unit circuit
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control
JP2004354762A (en) * 2003-05-29 2004-12-16 Seiko Epson Corp Electrooptical apparatus, controller for electrooptical apparatus, method of controlling electrooptical apparatus, and electronic equipment
JP4507511B2 (en) * 2003-05-29 2010-07-21 セイコーエプソン株式会社 Electro-optical device, control device for electro-optical device, control method for electro-optical device, and electronic apparatus
WO2006070640A1 (en) * 2004-12-27 2006-07-06 Kabushiki Kaisha Toshiba Flat display unit and displaying drive method

Similar Documents

Publication Publication Date Title
JP3311246B2 (en) Electron generating device, image display device, their driving circuit, and driving method
CA2112431C (en) Electron source, and image-forming apparatus and method of driving the same
JP3219185B2 (en) Electron generating device, image display device, their driving circuit, and driving method
JP3278375B2 (en) Electron beam generator, image display device including the same, and method of driving them
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JP3408147B2 (en) Image forming device
JP2000242208A (en) Image display device, electron beam generating device, and driving device for multi-electron beam source
US6246178B1 (en) Electron source and image forming apparatus using the electron source
JP2000250471A (en) Driving device and method for multiple electron source and image forming device
JP2000250478A (en) Electron source driving device and method and image forming device
JP3679642B2 (en) Image forming apparatus
JPH11288246A (en) Picture display device and display control method for the device
JP3323706B2 (en) Method and apparatus for manufacturing electron source and method for manufacturing image display device
JPH11352923A (en) Image display method and device
JP3423600B2 (en) Image display method and apparatus
JPH11185654A (en) Display board and image display device with display board
JP2000250469A (en) Electron source driving method and device and image forming device
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JPH09161664A (en) Electron source, device and method for manufacturing electron source, and image forming device
JPH11288245A (en) Method and device for picture display
JP2000098968A (en) Method and device for forming image
JP2000235367A (en) Image forming device
JP2000242215A (en) Device and method for driving multi-electron source and image forming device
JPH09231920A (en) Electron generating device and image displaying device using the same
JP2000352951A (en) Device and method for picture display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509