JP2000235367A - Image forming device - Google Patents

Image forming device

Info

Publication number
JP2000235367A
JP2000235367A JP11036506A JP3650699A JP2000235367A JP 2000235367 A JP2000235367 A JP 2000235367A JP 11036506 A JP11036506 A JP 11036506A JP 3650699 A JP3650699 A JP 3650699A JP 2000235367 A JP2000235367 A JP 2000235367A
Authority
JP
Japan
Prior art keywords
electron
image forming
forming apparatus
image
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11036506A
Other languages
Japanese (ja)
Inventor
Tomotake Suzuki
朝岳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11036506A priority Critical patent/JP2000235367A/en
Publication of JP2000235367A publication Critical patent/JP2000235367A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce unevenness of density or luminance of an image so as to stabilize the image formed on an image forming member. SOLUTION: An inputted analog image signal is converted to the digital data of 8 bits per one color component of one pixel by an ADC 111. The digital image data for one scanning line are corrected by an operation circuit 113 so as to match with element efficiency of each electron emitting element to be corrected as the data of respective 9 bits. The corrected image data are supplied in parallel to a pulse width modulation circuit 106 as the data for one line, and thus, the corrected image data are supplied to current switches 108 as row unit driving pulse width modulation signals. The current switches 108 impart the currents based on each element efficiency for a time shown by the imparted pulse width signals to each element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子源の応用であ
る画像形成装置、より詳しくは冷陰極電子放出素子を行
及び列配線にマトリックス状に配置し画像を形成する画
像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus to which an electron source is applied, and more particularly to an image forming apparatus in which cold cathode electron-emitting devices are arranged in rows and columns in a matrix to form an image. is there.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型放出素子や、電界放出
型素子(以下FE型と記す)や、金属/絶縁層/金属型
放出素子(以下MIM型と記す)、などが知られてい
る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among these, among the cold cathode devices, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. I have.

【0003】表面伝導型放出素子としては、たとえば、
M.I.Elinson,Radio E−ng.El
ectron Phys.,10,1290,(196
5)や、後述する他の例が知られている。
[0003] As a surface conduction type emission element, for example,
M. I. Elinson, Radio E-ng. El
electron Phys. , 10, 1290, (196
5) and other examples described later are known.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
O2 薄膜を用いたものの他に、Au薄膜によるもの
[G.Dittmer:”Thin Solid Fi
lms”,9,317(1972)]や、In2 O3 /
SnO2 薄膜によるもの[M.Hartwell an
d C.G.Fonstad:”IEEE Tran
s.ED Conf.”,519(1975)]や、カ
ーボン薄膜によるもの[荒木久 他:真空、第26巻、
第1号、22(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using an O2 thin film, those using an Au thin film [G. Dittmer: "Thin Solid Fi
lms ", 9,317 (1972)] and In2O3 /
According to SnO2 thin film [M. Hartwell an
d C.I. G. FIG. Fonstad: "IEEE Tran
s. ED Conf. , 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26,
No. 1, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図24に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm],Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
[0005] As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG.
Reference numeral 1 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is
It is set at 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0006】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
3004に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。
[0006] M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before electron emission.
It was common to form That is, the energization forming means energizing by applying a constant DC voltage to both ends of the conductive thin film 3004, or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min.
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed. Note that a part of the conductive thin film 3004 that has been locally broken, deformed, or altered includes
Cracks occur. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0007】また、FE型の例は、たとえば、W.P.
Dyke&W.W.Dolan,”Fie−ld em
ission”,Advance in Electr
onPhysics,8,89(1956)や、あるい
は、 C.A.Spindt,”Physicalpr
operties of thin−film fie
ld emissioncathodes with
molybdenium cones”,J.App
l.Phys.,47,5248(1976)などが知
られている。
[0007] Examples of the FE type are described in, for example, W.S. P.
Dyke & W. W. Dolan, "Fie-ld em
issue ", Advance in Electr
on Physics, 8, 89 (1956), or C.I. A. Spindt, "Physicalpr
operations of thin-film figure
ld emissioncathodes with
molybdenium cones ", J. App.
l. Phys. , 47, 5248 (1976).

【0008】FE型の素子構成の典型的な例として、図
25に前述のC.A.Spindtらによる素子の断面
図を示す。同図において、3010は基板で、3011
は導電材料よりなるエミッタ配線、3012はエミッタ
コーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。
As a typical example of the FE type device configuration, FIG. A. 1 shows a cross-sectional view of a device by Spindt et al. In the figure, reference numeral 3010 denotes a substrate;
Is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012.

【0009】また、FE型の他の素子構成として、図2
5のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
As another element structure of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the plane of the substrate, instead of the laminated structure as shown in FIG.

【0010】また、MIM型の例としては、たとえば、
C.A.Mead,”Operationof tun
nel−emission Devices,J.Ap
pl.Phys.,32,646(1961)などが知
られている。MIM型の素子構成の典型的な例を図26
に示す。同図は断面図であり、図において、3020は
基板で、3021は金属よりなる下電極、3022は厚
さ100オングストローム程度の薄い絶縁層、3023
は厚さ80〜300オングストローム程度の金属よりな
る上電極である。MIM型においては、上電極3023
と下電極3021の間に適宜の電圧を印加することによ
り、上電極3023の表面より電子放出を起こさせるも
のである。
As an example of the MIM type, for example,
C. A. Mead, “Operation of tun
nel-emission Devices, J. et al. Ap
pl. Phys. , 32, 646 (1961). FIG. 26 shows a typical example of an MIM type device configuration.
Shown in The figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 Å, 3023
Is an upper electrode made of a metal having a thickness of about 80 to 300 angstroms. In the MIM type, the upper electrode 3023
By applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021, electrons are emitted from the surface of the upper electrode 3023.

【0011】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。
The above-mentioned cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Also,
Even if a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast.

【0012】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。
For this reason, research for applying the cold cathode device has been actively conducted.

【0013】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭64−31
332号公報において開示されるように、多数の素子を
配列して駆動するための方法が研究されている。
For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among the cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in JP-A-332-332, a method for arranging and driving a large number of elements has been studied.

【0014】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
As for the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display device and an image recording device, a charged beam source, and the like have been studied.

【0015】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5,066,883や特開
平2−257551号公報や特開平4−28137号公
報において開示されているように、表面伝導型放出素子
と電子ビームの照射により発光する蛍光体とを組み合わ
せて用いた画像表示装置が研究されている。表面伝導型
放出素子と蛍光体とを組み合わせて用いた画像表示装置
は、従来の他の方式の画像表示装置よりも優れた特性が
期待されている。たとえば、近年普及してきた液晶表示
装置と比較しても、自発光型であるためバックライトを
必要としない点や、視野角が広い点が優れていると言え
る。
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, surface conduction is disclosed. An image display apparatus using a combination of a mold emission element and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0016】また、FE型を多数個ならべて駆動する方
法は、たとえば本出願人によるUSP4,904,89
5に開示されている。また、FE型を画像表示装置に応
用した例として、たとえば、R.Meyerらにより報
告された平板型表示装置が知られている。[R.Mey
er:”Recent Developmenton
MicrotipsDisplay at LET
I”,Tech.Digest of 4th In
t. Vacuum Microele−ctroni
cs Conf.,Nagahama,pp.6〜9
(1991)]また、MIM型を多数個並べて画像表示
装置に応用した例は、たとえば本出願人による特開平3
−55738号公報に開示されている。
A method of driving a large number of FE types is disclosed in US Pat. No. 4,904,89 by the present applicant.
5 is disclosed. Further, as an example in which the FE type is applied to an image display device, for example, R.F. The flat panel display reported by Meyer et al. Is known. [R. Mey
er: "Recent Development
Microtips Display at LET
I ", Tech. Digest of 4th In
t. Vacuum Microele-troni
cs Conf. , Nagahama, pp .; 6-9
(1991)] Further, an example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
-55738.

【0017】[0017]

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の冷陰極素子を試みてきた。さらに、多数の
冷陰極素子を配列したマルチ電子ビーム源、ならびにこ
のマルチ電子ビーム源を応用した画像表示装置について
研究を行ってきた。
SUMMARY OF THE INVENTION The present inventors have developed various materials, including those described in the above-mentioned prior art.
We have tried cold cathode devices with manufacturing method and structure. Furthermore, research has been conducted on a multi-electron beam source in which a large number of cold cathode devices are arranged, and on an image display device using the multi-electron beam source.

【0018】発明者らは、たとえば図27に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、冷陰極素子を2次元的に多数個配列し、これら
の素子を図示のようにマトリクス状に配線したマルチ電
子ビーム源である。
The inventors have tried a multi-electron beam source by an electric wiring method shown in FIG. 27, for example. That is, it is a multi-electron beam source in which a large number of cold cathode devices are two-dimensionally arranged and these devices are wired in a matrix as shown.

【0019】図中、4001は冷陰極素子を模式的に示
したもの、4002は行方向配線、4003は列方向配
線である。行方向配線4002および列方向配線400
3は、実際には有限の電気抵抗を有するものであるが、
図においては配線抵抗4004および4005として示
されている。上述のような配線方法を、単純マトリクス
配線と呼ぶ。
In the figure, 4001 schematically shows a cold cathode element, 4002 shows a wiring in a row direction, and 4003 shows a wiring in a column direction. Row direction wiring 4002 and column direction wiring 400
3 actually has a finite electrical resistance,
In the drawing, they are shown as wiring resistances 4004 and 4005. The above-described wiring method is called simple matrix wiring.

【0020】なお、図示の便宜上、6x6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。
Although a 6 × 6 matrix is shown for convenience of illustration, the size of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image display is performed. Elements that are sufficient to perform are arranged and wired.

【0021】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線4002および列方向配線400
3に適宜の電気信号を印加する。たとえば、マトリクス
の中の任意の1行の冷陰極素子を駆動するには、選択す
る行の行方向配線4002には選択電圧Vsを印加し、
同時に非選択の行の行方向配線4002には非選択電圧
Vnsを印加する。これと同期して列方向配線4003
に電子ビームを出力するための駆動電圧Veを印加す
る。この方法によれば、配線抵抗4004および400
5による電圧降下を無視すれば、選択する行の冷陰極素
子には、Ve−Vsの電圧が印加され、また非選択行の
冷陰極素子にはVe−Vnsの電圧が印加される。V
e,Vs,Vnsを適宜の大きさの電圧にすれば選択す
る行の冷陰極素子だけから所望の強度の電子ビームが出
力されるはずであり、また列方向配線の各々に異なる駆
動電圧Veを印加すれば、選択する行の素子の各々から
異なる強度の電子ビームが出力されるはずである。ま
た、駆動電圧Veを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができる
はずである。
In a multi-electron beam source in which cold cathode elements are arranged in a simple matrix, a row-directional wiring 4002 and a column-directional wiring 400 are required to output a desired electron beam.
3 is applied with an appropriate electric signal. For example, to drive one row of the cold cathode devices in the matrix, a selection voltage Vs is applied to the row direction wiring 4002 of the selected row,
At the same time, the non-selection voltage Vns is applied to the row direction wiring 4002 of the non-selected row. In synchronization with this, the column direction wiring 4003
Is applied with a drive voltage Ve for outputting an electron beam. According to this method, wiring resistances 4004 and 4004
If the voltage drop due to 5 is ignored, the voltage of Ve-Vs is applied to the cold cathode elements of the selected row, and the voltage of Ve-Vns is applied to the cold cathode elements of the non-selected rows. V
If e, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the cold cathode elements in the selected row, and a different drive voltage Ve is applied to each of the column wirings. If applied, each of the elements in the selected row should output a different intensity electron beam. Further, if the length of time during which the drive voltage Ve is applied is changed, the length of time during which the electron beam is output should be changed.

【0022】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源はいろいろな応用可能性が
あり、たとえば画像情報に応じた電気信号を適宜印加す
れば、画像表示装置用の電子源として好適に用いること
ができる。
Therefore, a multi-electron beam source having a cold-cathode element arranged in a simple matrix wiring has various applications. For example, if an electric signal corresponding to image information is appropriately applied, it is suitable as an electron source for an image display device. Can be used.

【0023】しかしながら、冷陰極素子を単純マトリク
ス配線したマルチ電子ビーム源には、実際には以下に述
べるような問題が発生していた。
However, in a multi-electron beam source in which cold cathode devices are arranged in a simple matrix, the following problems actually occur.

【0024】つまり、実際に電圧源をマルチ電子源に接
続し前記の電圧印加方法で駆動した場合には、配線抵抗
で電圧降下が発生するために各電子放出素子に実効的に
印加される電圧がばらつくという問題が発生していた。
That is, when the voltage source is actually connected to the multi-electron source and driven by the above-described voltage application method, a voltage drop occurs due to the wiring resistance, so that the voltage effectively applied to each electron-emitting device is generated. The problem that it fluctuated occurred.

【0025】各素子に印加される電圧がばらつく原因と
して、まず第1に単純マトリックス配線では各電子放出
素子毎に配線長が異なる(すなわち、配線抵抗の大きさ
が素子毎に異なる)事が挙げられる。
The first cause of the variation in the voltage applied to each element is that, in the simple matrix wiring, the wiring length is different for each electron-emitting device (ie, the wiring resistance is different for each element). Can be

【0026】第2に行配線の各部分の配線抵抗4004
で発生する電圧降下の大きさが一様でない事が挙げられ
る。これは、選択する行の行配線から当該行に接続され
た各電子放出素子に電流が分岐して流れるため配線抵抗
4004のおのおのに流れる電流の大きさが一様でない
ために起こるものである。
Second, the wiring resistance 4004 of each part of the row wiring
Is not uniform. This occurs because the current branches and flows from the row wiring of the row to be selected to each of the electron-emitting devices connected to the row, and the magnitude of the current flowing through each of the wiring resistors 4004 is not uniform.

【0027】第3に、駆動するパターン(画像表示装置
の場合は表示するパターン)によって配線抵抗で生じる
電圧降下が変化する為に起きるものである。
Third, the voltage drop caused by the wiring resistance varies depending on the driving pattern (display pattern in the case of an image display device).

【0028】以上のような原因により、各電子放出素子
に印加される電圧にバラ付きが発生すると、各電子放出
素子から出力される電子ビーム強度が所望の値からずれ
る事になり、応用上不都合であった。例えば、画像表示
装置に応用した場合には、表示画像の輝度が不均一にな
ったり、表示画像パターンによって輝度が変動したりし
た。
If the voltage applied to each electron-emitting device varies due to the above reasons, the intensity of the electron beam output from each electron-emitting device deviates from a desired value, which is inconvenient in application. Met. For example, when applied to an image display device, the luminance of a display image becomes non-uniform or the luminance fluctuates depending on the display image pattern.

【0029】また、電圧のバラ付きは単純マトリクスの
規模が大きくなるほどに顕著になる傾向があるため、画
像表示装置の場合には画素数を制限する要因ともなっ
た。
Further, since the voltage variation tends to become more pronounced as the size of the simple matrix increases, it also becomes a factor limiting the number of pixels in the case of an image display device.

【0030】このような点に鑑みて鋭意研究した結果、
本発明者らは上記の電圧印加方法とは異なる駆動方法を
既に試みている。
As a result of earnest research in view of such points,
The present inventors have already tried a driving method different from the above-described voltage application method.

【0031】すなわち電子放出素子を単純マトリックス
配線したマルチ電子ビームを駆動する際、列配線には駆
動電圧Veを印加するための電圧源を接続するのではな
く、所望の電子ビームを出力するのに必要な電流を供給
するための電流源を接続して駆動する方法である。この
方法は、素子電流Ifの大きさを制御する事により放出
電流Ieの大きさを制御するものである。
That is, when driving a multi-electron beam in which the electron-emitting devices are arranged in a simple matrix wiring, the column wiring is not connected to a voltage source for applying a driving voltage Ve, but is used to output a desired electron beam. This is a method of driving by connecting a current source for supplying a necessary current. This method controls the magnitude of the emission current Ie by controlling the magnitude of the element current If.

【0032】つまり電子放出素子の(素子電流If)対
(放出電流Ie)特性を参照して各電子放出素子に流す
電流Ifの大きさを決定し、列方向配線に接続した電流
源からこれを供給するのである。具体的には、(素子電
流If)対(放出電流Ie)特性を記憶させたメモリ
や、流すべき素子電流Ifを決定するための演算器や、
制御電流源などの電気回路を組みあわせる事により駆動
回路を構成すればよい。このうち制御電流源には、流す
べき素子電流Ifの大きさを一旦電圧信号にした後、電
圧/電流変換回路で電流に変換するような回路形式を用
いてもよい。この方法によれば前述の電圧源を接続して
駆動する方法と比較して、配線抵抗で電圧降下が発生し
たとしてもその影響を受け難いため、出力される電子ビ
ーム強度のバラ付きや変動を低減するのに大きな効果が
認められた。
That is, the magnitude of the current If flowing through each electron-emitting device is determined with reference to the (device current If) vs. (emission current Ie) characteristics of the electron-emitting device, and the magnitude of the current If is determined by a current source connected to the column wiring. Supply. More specifically, a memory storing (device current If) vs. (emission current Ie) characteristics, an arithmetic unit for determining the device current If to flow,
The drive circuit may be configured by combining an electric circuit such as a control current source. Among them, the control current source may use a circuit form in which the magnitude of the element current If to be passed is once converted into a voltage signal and then converted into a current by a voltage / current conversion circuit. According to this method, compared to the method of driving by connecting the voltage source described above, even if a voltage drop occurs in the wiring resistance, it is less affected by the voltage drop. A significant effect was observed in reducing.

【0033】しかしながら、電流源を接続して駆動する
方法にも、以下に述べる問題が発生していた。すなわ
ち、多数の素子から構成されるマルチ電子源を作成した
とき、さまざまな理由から素子の(素子電流If)対
(放出電流Ie)特性にばらつきが生じてしまう。例え
ば、表面伝導型放出素子の場合について述べるとフォー
ミング前の電子放出部を含む抵抗のばらつきや、活性化
時の配線抵抗による電圧降下などが原因としてあげられ
る。
However, the method described below also occurs in a method of driving by connecting a current source. That is, when a multi-electron source composed of a large number of elements is created, the (element current If) versus (emission current Ie) characteristics of the elements vary for various reasons. For example, in the case of a surface conduction electron-emitting device, the causes include a variation in resistance including an electron-emitting portion before forming, a voltage drop due to wiring resistance at the time of activation, and the like.

【0034】そこで、本発明の目的は、マトリクス配線
された多数の電子放出素子を備えるマルチ電子源から電
子ビームを均一に出力することでムラの少ない良好が画
像を形成することを可能ならしめる画像形成装置を提供
しようとするものである。
Accordingly, an object of the present invention is to make it possible to form a good image with less unevenness by uniformly outputting an electron beam from a multi-electron source having a large number of electron-emitting devices wired in a matrix. It is intended to provide a forming apparatus.

【0035】[0035]

【課題を解決するための手段】上記課題を解決するた
め、例えば本発明の画像形成装置は以下の構成を備え
る。すなわち、即ち本発明の画像形成装置は、複数の冷
陰極素子を行配線と列配線とを用いてマトリクス配線し
たマルチ電子源と、該マルチ電子ビーム源と対向する位
置にあって、電子放出素子からの電子ビームが照射され
る事で画像を形成する画像形成部材と、前記行配線に接
続された走査手段と、前記列配線に接続された変調手段
とを有する画像形成装置であり予め測定された素子の効
率を記憶する手段と、記憶された効率に基づいて輝度デ
ータに付加する補正データを演算する手段とを有し、前
記変調手段は、予め測定された素子のもれ電流にもとづ
いて記憶された電流値を出力する電流源と、パルス幅変
調回路と、これによりオン、オフされる電流スイッチか
ら構成される事により、出力される駆動パルスは、画像
データに応じて変調される部分と、マルチ電子源の個々
の素子のばらつきに応じて決定される部分からなる。
In order to solve the above problems, for example, an image forming apparatus of the present invention has the following arrangement. That is, the image forming apparatus of the present invention includes a multi-electron source in which a plurality of cold cathode elements are arranged in a matrix using row wirings and column wirings, and an electron emitting element in a position facing the multi-electron beam source. An image forming apparatus having an image forming member that forms an image by being irradiated with an electron beam from a scanner, a scanning unit connected to the row wiring, and a modulation unit connected to the column wiring. Means for storing the efficiency of the element, and means for calculating correction data to be added to the luminance data based on the stored efficiency, wherein the modulation means is based on a leak current of the element measured in advance. The drive pulse output is modulated according to the image data by comprising a current source that outputs the stored current value, a pulse width modulation circuit, and a current switch that is turned on and off by this. A portion that consists of the portion is determined according to the variation of the individual elements of the multi-electron source.

【0036】ここで、前記輝度データは入力されたデジ
タル画像信号から分離されたデジタル輝度データであっ
ても良いし入力されたアナログ画像信号から分離された
輝度信号をサンプリングしてデジタルの輝度データに変
換されたものでも良い。
Here, the luminance data may be digital luminance data separated from an input digital image signal, or a luminance signal separated from an input analog image signal may be sampled into digital luminance data. The converted version may be used.

【0037】また前述の補正された後の輝度データは、
補正前の輝度データのビット数よりも大きいビット数で
ある場合と補正前の輝度データと、補正前の輝度データ
のデータビット数と同じか或いは少ない補正データから
なる場合がある。
The corrected luminance data is as follows:
There are cases where the number of bits is larger than the number of bits of the luminance data before correction, and where the luminance data before correction is equal to or smaller than the number of data bits of the luminance data before correction.

【0038】また本発明の冷陰極素子は表面伝導型放出
素子、FE型放出素子、MIM型放出素子の何れでも良
い。
The cold cathode device of the present invention may be any of a surface conduction type emission device, an FE type emission device and a MIM type emission device.

【0039】[0039]

【発明の実施の形態】以下、添付図面に従って本発明に
係る実施形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0040】<表示パネルの構成と製造法>まず始め
に、実施形態における画像表示装置の表示パネルの構成
と製造法についての具体的な例を示して説明する。
<Configuration of Display Panel and Manufacturing Method> First, a specific example of a configuration and a manufacturing method of the display panel of the image display device in the embodiment will be described.

【0041】図13は、実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの一部を切
り欠いて示している。
FIG. 13 is a perspective view of the display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure.

【0042】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum.

【0043】ここで気密容器を組み立てるにあたって
は、各部材の接合部に十分な強度と気密性を保持させる
ため封着する必要があるが、たとえばフリットガラスを
接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏
400〜500度で10分以上焼成することにより封着
を達成した。気密容器内部を真空に排気する方法につい
ては後述する。
Here, when assembling the airtight container, it is necessary to seal the joints of the members in order to maintain sufficient strength and airtightness. Sealing was achieved by firing in an atmosphere at 400 to 500 degrees Celsius for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0044】リアプレート1005には、基板1001
が固定されているが、該基板上には冷陰極素子1002
がNxM個形成されている。(N,Mは2以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、N=3000,M=1000以上
の数を設定することが望ましい。本実施形態において
は、N=3072,M=1024とした。)前記NxM
個の冷陰極素子は、M本の行方向配線1003とN本の
列方向配線1004により単純マトリクス配線されてい
る。前記、1001〜1004によって構成される部分
をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム
源の製造方法や構造については、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Is fixed, but the cold cathode device 1002 is provided on the substrate.
N × M are formed. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, M It is desirable to set a number equal to or greater than 1000. In the present embodiment, N = 3072 and M = 1024.)
The cold cathode elements are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004. The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【0045】本実施形態においては、気密容器のリアプ
レート1005にマルチ電子ビーム源の基板1001を
固定する構成としたが、マルチ電子ビーム源の基板10
01が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
01自体を用いてもよい。
In this embodiment, the multi electron beam source substrate 1001 is fixed to the rear plate 1005 of the airtight container.
01 has sufficient strength, the substrate 10 of the multi-electron beam source is used as a rear plate of the hermetic container.
01 itself may be used.

【0046】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1008の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図1
4(a)に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体1010が設け
てある。黒色の導電体1010を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
1010には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the present embodiment is a color display device, the fluorescent film 1008 has C
Phosphors of three primary colors of red, green and blue used in the field of RT are separately applied. The phosphor of each color is, for example, as shown in FIG.
As shown in FIG. 4A, black conductors 1010 are provided in stripes, and black conductors 1010 are provided between the stripes of the phosphor. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0047】また、3原色の蛍光体の塗り分け方は図1
4(a)に示したストライプ状の配列に限られるもので
はなく、たとえば同図(b)に示すようなデルタ状配列
や、それ以外の配列であってもよい。
FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 4A, and may be, for example, a delta arrangement as shown in FIG.

【0048】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1008に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is formed, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material may not be necessarily used.

【0049】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1008に低電圧用の蛍光体材料を用いた
場合には、メタルバック1009は用いない。
A metal plate 1009 known in the field of CRT is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon.
Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0050】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in this embodiment, for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film, a transparent material made of, for example, ITO is provided between the face plate substrate 1007 and the fluorescent film 1008. Electrodes may be provided.

【0051】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
03と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1004と、Hvはフェースプレートのメタルバック1
009と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are the row wirings 10 of the multi-electron beam source.
03, Dy1 to Dyn are the column direction wirings 1004 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
009 electrically.

【0052】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1×10マ
イナス5乗ないしは1×10マイナス7乗[Torr]
の真空度に維持される。
In order to evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to 10 −7 [T
orr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorption action of the getter film, the inside of the airtight container is 1 × 10−5 or 1 × 10−7 [Torr].
Is maintained at a vacuum degree.

【0053】以上、本実施形態の表示パネルの基本構成
と製法を説明した。
The basic configuration and manufacturing method of the display panel according to the present embodiment have been described above.

【0054】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型放出素子やFE型、あるいは
MIM型などの冷陰極素子を用いることができる。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0055】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、FE型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。
However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the MIM type, it is necessary to make the thickness of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which a large number of devices are arranged in a simple matrix will be described.

【0056】<表面伝導型放出素子の好適な素子構成と
製法>電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
<Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device> A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed of a fine particle film is a flat type or a vertical type. Kinds are given.

【0057】<平面型の表面伝導型放出素子>まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図15に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)および断
面図(b)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
<Plane type surface conduction electron-emitting device> First, the structure and manufacturing method of a plane type surface conduction electron-emitting device will be described. FIG. 15 is a plan view (a) and a cross-sectional view (b) for describing the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 denotes a thin film formed by the activation process.

【0058】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A laminated substrate or the like can be used.

【0059】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn23 −SnO2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法(たとえ
ば印刷技術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material such as Ag or the like, an alloy of these metals, a metal oxide such as In 2 O 3 —SnO 2 , or a semiconductor such as polysilicon may be appropriately selected and used. . An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0060】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0061】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0062】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0063】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
Specifically, the setting is made in the range of several angstroms to several thousand angstroms, and the most preferable is between 10 angstroms and 500 angstroms.

【0064】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In23 ,PbO,Sb23 ,などをはじ
めとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,C
eB6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
nO2, In 2 O 3, PbO , and oxides including Sb 2 O 3, etc., HfB 2, ZrB 2, LaB 6, C
Borides such as eB 6 , YB 4 , GdB 4 , etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0065】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].

【0066】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図15の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0067】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図15においては模式的に示した。
The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0068】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0069】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
The thin film 1113 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0070】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図15においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。
Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.

【0071】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.

【0072】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
That is, a soda lime glass was used for the substrate 1101, and a Ni thin film was used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0073】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
Pd or P as the main material of the fine particle film
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0074】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。
Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described.

【0075】図16(a)〜(d)は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は図15と同一である。
FIGS. 16 (a) to 16 (d) are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0076】1)まず、図16(a)に示すように、基
板1101上に素子電極1102および1103を形成
する。
1) First, as shown in FIG. 16A, device electrodes 1102 and 1103 are formed on a substrate 1101.

【0077】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、同図(a)に示した一対の素子電極(1102と1
103)を形成する。
In forming, the substrate 1
After sufficiently washing 101 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and ), A pair of device electrodes (1102 and 1
103) is formed.

【0078】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。
2) Next, a conductive thin film 1104 is formed as shown in FIG.

【0079】形成するにあたっては、まず同図(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。(具体的
には、本実施形態では主要元素としてPdを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。)また、微粒子膜で作られる導電性薄
膜の成膜方法としては、本実施形態で用いた有機金属溶
液の塗布による方法以外の、たとえば真空蒸着法やスパ
ッタ法、あるいは化学的気相堆積法などを用いる場合も
ある。
In the formation, first, an organic metal solution is applied to the substrate shown in FIG. 2A, dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. I do. here,
The organic metal solution is a solution of an organic metal compound containing a material of fine particles used for the conductive thin film as a main element. (Specifically, in the present embodiment, Pd is used as a main element. In the embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used.) In addition, as a method for forming a conductive thin film made of a fine particle film, other than the method of applying the organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method may be used. Sometimes used.

【0080】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。
3) Next, as shown in FIG. 10C, a forming power supply 1110 supplies the device electrodes 1102 and 1102 with each other.
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105.

【0081】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately break, deform, or alter a part of the conductive thin film 1104, thereby changing the structure to a structure suitable for emitting electrons. This is the process that causes A portion of the conductive thin film made of a fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0082】通電方法をより詳しく説明するために、図
17に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
FIG. 17 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 1111.

【0083】実施形態においては、たとえば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、た
とえばパルス幅T1を1[ミリ秒]、パルス間隔T2を
10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割りで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1x10の6乗[オーム]になった段階、す
なわちモニターパルス印加時に電流計1111で計測さ
れる電流が1x10のマイナス7乗[A]以下になった
段階で、フォーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [millisecond], and the peak value Vpf is The voltage was increased by 0.1 [V] for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1 × 10 −7 [A] or less. At this stage, the energization related to the forming process was terminated.

【0084】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of this embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0085】4)次に、図16(d)に示すように、活
性化用電源1112から素子電極1102と1103の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。
4) Next, as shown in FIG. 16 (d), an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activation power supply 1112, and an energization activation process is performed to perform electron emission characteristics. Make improvements.

【0086】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。(図においては、炭
素もしくは炭素化合物よりなる堆積物を部材1113と
して模式的に示した。)なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には100倍以上に増加させることがで
きる。
The energization activation process is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0087】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 minus the fourth power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0088】通電方法をより詳しく説明するために、図
18(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施形態においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には,矩形波の電圧Vacは14[V],
パルス幅T3は1[ミリ秒],パルス間隔T4は10
[ミリ秒]とした。なお、上述の通電条件は、本実施形
態の表面伝導型放出素子に関する好ましい条件であり、
表面伝導型放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。
FIG. 18A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to explain the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically. Specifically, the voltage Vac of the rectangular wave is 14 [V],
The pulse width T3 is 1 [millisecond], and the pulse interval T4 is 10
[Milliseconds]. Note that the above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment,
When the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0089】図16(d)に示す1114は該表面伝導
型放出素子から放出される放出電流Ieを捕捉するため
のアノード電極で、直流高電圧電源1115および電流
計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。)活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニターし、活性化用電源11
12の動作を制御する。電流計1116で計測された放
出電流Ieの一例を図18(b)に示すが、活性化電源
1112からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ieは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ieが
ほぼ飽和した時点で活性化用電源1112からの電圧印
加を停止し、通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 16D denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device. The anode electrode 1114 is connected to a DC high voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated in the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as While the voltage is applied from the activation power supply 1112, the ammeter 1116 measures the emission current Ie to monitor the progress of the energization activation process.
12 is controlled. One example of the emission current Ie measured by the ammeter 1116 is shown in FIG. 18B. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0090】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0091】以上のようにして、図16(e)に示す平
面型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 16E was manufactured.

【0092】<垂直型の表面伝導型放出素子>次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
<Vertical Surface Conduction Emitting Element> Next, another typical configuration of a surface conduction electron-emitting device in which the electron-emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface-conduction emission device. The configuration of the element will be described.

【0093】図19は、垂直型の基本構成を説明するた
めの模式的な断面図である。図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜である。
FIG. 19 is a schematic sectional view for explaining the basic structure of the vertical type. In the figure, reference numeral 1201 denotes a substrate, 1
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【0094】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、図15の平面型における素子電極間隔Lは、
垂直型においては段差形成部材1206の段差高Lsと
して設定される。なお、基板1201、素子電極120
2および1203、微粒子膜を用いた導電性薄膜120
4、については、前記平面型の説明中に列挙した材料を
同様に用いることが可能である。また、段差形成部材1
206には、たとえばSiO2 のような電気的に絶縁性
の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the device electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
In the vertical type, the height is set as the step height Ls of the step forming member 1206. Note that the substrate 1201, the element electrode 120
2 and 1203, conductive thin film 120 using fine particle film
For 4, the materials listed in the description of the planar type can be used in the same manner. Step forming member 1
For 206, an electrically insulating material such as SiO2 is used.

【0095】次に、垂直型の表面伝導型放出素子の製法
について説明する。図20(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は図19と同
一である。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 20A to 20F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as that in FIG.

【0096】1)まず、図20(a)に示すように、基
板1201上に素子電極1203を形成する。
1) First, as shown in FIG. 20A, an element electrode 1203 is formed on a substrate 1201.

【0097】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
2) Next, as shown in FIG. 9B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.

【0098】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 9C, an element electrode 1202 is formed on the insulating layer.

【0099】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 9D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【0100】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 9E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0101】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
16(c)を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい。) 7)次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。(図16(d)を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。) 以上のようにして、図20(f)に示す垂直型の表面伝
導型放出素子を製造した。
6) Next, similarly to the case of the above-mentioned flat type, the energization forming process is performed to form an electron emission portion (the same process as the flat type energization forming process described with reference to FIG. 16C). 7) Next, as in the case of the flat type, a current activation process is performed to deposit carbon or a carbon compound near the electron emission portion. (A process similar to the planar energization activation process described with reference to FIG. 16D may be performed.) As described above, the vertical surface conduction electron-emitting device shown in FIG. Manufactured.

【0102】<表示装置に用いた表面伝導型放出素子の
特性>以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
<Characteristics of Surface Conduction Emission Device Used in Display Device> The device configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.

【0103】図21に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 21 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the devices used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0104】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0105】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected.

【0106】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0107】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【0108】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0109】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0110】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

【0111】<多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造>次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
<Structure of a Multi-Electron Beam Source in which Many Devices are Wired in a Simple Matrix> Next, a structure of a multi-electron beam source in which the above-mentioned surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0112】図22に示すのは、図13の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板上に
は、図15で示したものと同様な表面伝導型放出素子が
配列され、これらの素子は行方向配線電極1003と列
方向配線電極1004により単純マトリクス状に配線さ
れている。行方向配線電極1003と列方向配線電極1
004の交差する部分には、電極間に絶縁層(不図示)
が形成されており、電気的な絶縁が保たれている。
FIG. 22 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction emission devices similar to those shown in FIG. 15 are arranged, and these devices are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. Row direction wiring electrode 1003 and column direction wiring electrode 1
At the intersection of 004, an insulating layer (not shown) is provided between the electrodes.
Are formed, and electrical insulation is maintained.

【0113】図22のA−A’に沿った断面を、図23
に示す。
FIG. 23 is a sectional view taken along the line AA ′ of FIG.
Shown in

【0114】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
Incidentally, the multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【0115】<表示駆動方法と補正方法>次に本実施形
態における画像表示装置の駆動方法及び補正方法につい
て図1を用いて説明する。
<Display Driving Method and Correction Method> Next, a driving method and a correction method of the image display device according to the present embodiment will be described with reference to FIG.

【0116】図中、101は前述の表示パネルで、端子
Dx1からDxm及びDy1からDynを介して外部の
電気回路と接続されている。またフェースプレート上の
高圧端子Hvも外部の高圧電源Vaに接続され放出電子
を加速するようになっている。このうち端子Dx1から
Dxmには前述のパネル内に設けられているマルチ電子
ビーム源すなわちM行N列の行列状にマトリックス配線
された表面伝導型放出素子群を1行ずつ順次駆動してゆ
くための走査信号が印加される。一方、端子Dy1から
Dynには前記走査信号により選択された一行の表面伝
導型放出素子の各素子の出力電子ビームを制御する為の
変調信号が印加される。
In the figure, reference numeral 101 denotes the above-mentioned display panel, which is connected to an external electric circuit via terminals Dx1 to Dxm and Dy1 to Dyn. A high-voltage terminal Hv on the face plate is also connected to an external high-voltage power supply Va to accelerate emitted electrons. The terminals Dx1 to Dxm are used to sequentially drive the multi-electron beam sources provided in the above-mentioned panel, that is, the surface conduction electron-emitting devices arranged in a matrix of M rows and N columns, one row at a time. Are applied. On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting device in one row selected by the scanning signal is applied.

【0117】次に、走査回路102について説明する。
同回路は、内部にM個のスイッチング素子を備えるもの
で、各スイッチング素子は、直流電圧源Vxの出力圧力
もしくは0[V](グランドレベル)のいずれか一方を
選択し、表示パネル101の端子Dx1ないしDxmと
電気的に接続するものである。各スイッチング素子は、
制御回路103が出力する制御信号Tscanにもとづ
いて動作するものだが、実際にはたとえばFETのよう
なスイッチング素子を組み合わせる事により容易に構成
する事が可能である。
Next, the scanning circuit 102 will be described.
This circuit includes M switching elements inside, and each switching element selects either the output pressure of the DC voltage source Vx or 0 [V] (ground level), and the terminal of the display panel 101 It is electrically connected to Dx1 to Dxm. Each switching element is
Although it operates based on a control signal Tscan output from the control circuit 103, in actuality, it can be easily configured by combining switching elements such as FETs.

【0118】尚、前記直流電圧源Vxは、本実施形態の
場合には図21で例示した表面伝導型放出素子の特性
(電子放出しきい値電圧が8[V]にもとづき、走査さ
れていない素子に印加される駆動電圧が電子放出しきい
値電圧以下となるよう、7[V]の一定電圧を出力する
よう設定されている。
In the case of the present embodiment, the DC voltage source Vx is not scanned based on the characteristics of the surface conduction electron-emitting device illustrated in FIG. 21 (electron emission threshold voltage is 8 [V]). It is set so as to output a constant voltage of 7 [V] so that the drive voltage applied to the element is equal to or lower than the electron emission threshold voltage.

【0119】引き続き入力された画像信号の流れについ
て説明する。入力されたコンポジット画像信号をデコー
ダー110で3原色の輝度信号及び水平、垂直同期信号
(ここでは説明の都合上両者を併せて同期信号TSYN
Cとして表した)に分離される。
Next, the flow of the input image signal will be described. The input composite image signal is converted by the decoder 110 into a luminance signal of three primary colors and a horizontal and vertical synchronizing signal (here, for the sake of explanation, the synchronizing signal TSYN
C).

【0120】また、制御回路103は、外部より入力す
る画像信号に基づいて適切な表示が行われるように各部
の動作を整合させる働きをもつものである。Tsync
にもとづいて、各部に対してTad,Tps,Adr
s,TscanおよびTsftおよびTmry及びTm
odの各制御信号を発生する。
Further, the control circuit 103 has a function of matching the operations of the respective units so that an appropriate display is performed based on an image signal input from the outside. Tsync
Based on the above, Tad, Tps, Adr
s, Tscan and Tsft and Tmry and Tm
od of each control signal.

【0121】一方、3原色の輝度信号は、ADC(アナ
ログ−デジタル変換器)111に入力されて、サンプリ
ングクロックTadによるタイミングでそれぞれ、8ビ
ットのデジタル信号に変換される。このときのビット数
は、表示する画像の必要な階調数(色数)に応じて決め
られるもので本実施形態に於いては、RGB各色256
階調(約1670万色)を実現するため8ビットに決定
した。変換されたデジタルの輝度信号は、前述のFP上
の画素配列に応じた順番に変換するためP/S(パラレ
ル/シリアル)変換回路112に入力される。シリアル
変換されたデータ(8ビット)は、後述する方法にって
予め記憶された効率補正テーブル(LUT2)115の
データに基づいて演算回路113に於いて加工、補正さ
れる。ここで、補正データーが付加されるためビット数
は9ビットに増えて出力される。
On the other hand, the luminance signals of the three primary colors are input to an ADC (analog-to-digital converter) 111 and are converted into 8-bit digital signals at the timing of the sampling clock Tad. The number of bits at this time is determined according to the required number of gradations (the number of colors) of the image to be displayed. In the present embodiment, 256 bits for each of the RGB colors are used.
In order to realize gradation (about 16.7 million colors), it was decided to be 8 bits. The converted digital luminance signal is input to a P / S (parallel / serial) conversion circuit 112 in order to convert the digital luminance signal in order according to the pixel arrangement on the FP. The serially converted data (8 bits) is processed and corrected in the arithmetic circuit 113 based on the data of the efficiency correction table (LUT2) 115 stored in advance by a method described later. Here, since the correction data is added, the number of bits is increased to 9 bits and output.

【0122】補正データが付け加えられた9ビットのシ
リアルデータは、次にシフトレジスタ104に入力され
る。
The 9-bit serial data to which the correction data has been added is next input to the shift register 104.

【0123】シフトレジスタ104は、時系列的にシリ
アルに入力される前記デジタル信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftにもとづい
て動作する(すなわち、制御信号Tsftは、シフトレ
ジスタ104のシフトクロックであると言い換えても良
い)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当する)のデ
ータは、IdlないしIdnのN個の並列信号として前
記シフトレジスタ104より出力される。
The shift register 104 is for serially / parallel converting the digital signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (That is, the control signal Tsft may be a shift clock of the shift register 104). The data of one line of the serial / parallel-converted image (corresponding to the drive data of N electron-emitting devices) is output from the shift register 104 as N parallel signals Idl to Idn.

【0124】ラッチ回路105は、画像1ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路103より送られる制御信号Tmryにしたが
って適宜Idl1ないしIdnの内容を記憶する。記憶
された内容は、I’d1ないしI’dnとしてパルス幅
変調回路$106に出力される。
The latch circuit 105 is a storage device for storing data for one line of an image for a required time only.
The contents of Idl1 to Idn are stored as appropriate according to the control signal Tmry sent from the control circuit 103. The stored contents are output to pulse width modulation circuit # 106 as I'd1 to I'dn.

【0125】パルス幅変調回路106は、前記画像デー
タI’d1ないしI’dnの各々に応じた時間幅のパル
スを発生するためのものであり、その出力は端子Id”
1ないしId”nを通じてスイッチのゲートに接続され
る。そして、制御回路103からのタイミング信号tm
odに合わせて、データに応じたパルス幅の電圧信号を
出力する。
The pulse width modulation circuit 106 is for generating a pulse having a time width corresponding to each of the image data I'd1 to I'dn, and its output is a terminal Id ".
It is connected to the gate of the switch through 1 to Id "n. The timing signal tm from the control circuit 103
A voltage signal having a pulse width corresponding to the data is output in accordance with “od”.

【0126】この内部の構成を図6を用いて説明する。
401はダウンカウンタで列配線数分n個が並んでおり
データ入力端子はそれぞれラッチ回路からのデータ線I
d’1〜Id’nに接続されている。また、データロー
ド端子LDは共通配線され制御回路からの信号Tmod
に接続されている事でTmodのタイミングに合わせて
カウントダウンデータがId’1〜Id’nよりロード
される。カウンタのクロックclkはやはり共通配線さ
れて内部のカウントダウンクロック発生回路402のク
ロック出力Pclkに接続されている。また、402ク
ロック発生回路のクロックはTmodによりリセットさ
れて発生する。Pclkの周波数はTmod信号のカウ
ンタのカウント数倍(本実施形態に於いては9ビットカ
ウンターのため512)以上が必要であるが、本実施形
態に於いては各選択切り替え時間を考慮して520倍に
設定した。これらの設定により401ダウンカウンタは
Tmodのタイミングによりデータがロードされると同
時にカウンタークロックPclkによりカウントダウン
され0になった時にclr信号が真(5V)になる。こ
の信号は108電流スイッチのゲート端子により電流源
の出力をスイッチすることになるので、この時刻に対応
する列配線への電流の通電がきれる事になり、パルス幅
変調が実現される。
The internal configuration will be described with reference to FIG.
Reference numeral 401 denotes a down counter in which n lines are arranged for the number of column wirings, and data input terminals are data lines I from the latch circuit,
d'1 to Id'n. The data load terminal LD is connected to a common line and a signal Tmod from the control circuit is provided.
, The countdown data is loaded from Id'1 to Id'n in accordance with the timing of Tmod. The counter clock clk is also commonly wired and connected to the clock output Pclk of the internal countdown clock generation circuit 402. The clock of the 402 clock generation circuit is generated by being reset by Tmod. The frequency of Pclk needs to be equal to or more than the count number of the counter of the Tmod signal (512 in this embodiment because it is a 9-bit counter). Set to double. With these settings, the data is loaded into the 401 down counter at the timing of Tmod, and at the same time, when the countdown is performed by the counter clock Pclk and it becomes 0, the clr signal becomes true (5 V). Since this signal switches the output of the current source by the gate terminal of the 108 current switch, current supply to the column wiring corresponding to this time is cut off, and pulse width modulation is realized.

【0127】電流スイッチ108はpチャネルMOSF
ETを用いており、パルス幅変調回路の出力により電流
源109の出力電流を表示パネル101側とグランド側
とに切り替えるためのものである。
The current switch 108 is a p-channel MOSF
ET is used to switch the output current of the current source 109 between the display panel 101 side and the ground side by the output of the pulse width modulation circuit.

【0128】次に、電流源109について図4、図5を
用いて説明する。電流源109は図4に示すようにn個
の電流源301及び、n個のD/A変換回路306、後
述する方法で測定されるもれ電流補正データから設定さ
れるラインメモリ307から構成されており、その制御
電圧Vinはラインメモリ307に記憶されたデータを
D/A変換回路306によって変換された電圧値で設定
される。本実施形態では、ラインメモリのビット数は前
述の表示階調数256に対して十分になるように9ビッ
トとしたが、表示階調数に対して必要十分な精度に決定
すればよくこれに限られるものではない。おのおのの電
流源301は図5に示すようなカレントミラー回路によ
り構成されている。本回路は、オペアンプ302、NP
Nトランジスタ303、PNPトランジスタ304、設
定抵抗305から成り立っており、制御電圧Vinに対
して出力電流Ioutは次に示す式で表される。
Next, the current source 109 will be described with reference to FIGS. As shown in FIG. 4, the current source 109 includes n current sources 301, n D / A conversion circuits 306, and a line memory 307 set from leak current correction data measured by a method described later. The control voltage Vin is set by a voltage value obtained by converting the data stored in the line memory 307 by the D / A conversion circuit 306. In the present embodiment, the number of bits of the line memory is set to 9 bits so as to be sufficient for the above-described display gradation number 256. It is not limited. Each current source 301 is constituted by a current mirror circuit as shown in FIG. This circuit includes an operational amplifier 302, NP
It comprises an N transistor 303, a PNP transistor 304, and a setting resistor 305, and the output current Iout is expressed by the following equation with respect to the control voltage Vin.

【0129】Iout=Vin/Ri (式1) 次に補正データ作成時動作、及び補正データを用いた駆
動時の補正動作の詳細について説明する。
Iout = Vin / Ri (Equation 1) Next, the details of the operation at the time of generating the correction data and the correction operation at the time of driving using the correction data will be described.

【0130】先ず、画像形成装置の製造後などに行う補
正データ用LUTを作成する手順を述べる。この時の、
測定装置を図7に示す。
First, a procedure for creating a correction data LUT to be performed after the image forming apparatus is manufactured will be described. At this time,
The measuring device is shown in FIG.

【0131】制御回路504はLUT作成時は、データ
作成に合わせたタイミング制御を行なう。この時、制御
回路504は列選択駆動回路511が特定の画素に対し
て特定の駆動電圧で特定のパルス幅のドライブ信号を発
生するように制御信号を発生する。このドライブ信号と
走査回路出力によって選択された表面伝導型放出素子に
流れる素子電流Ifを電流モニタ回路512でモニタ抵
抗を用いて検知する。同時に電子放出電流Ieを、モニ
タしIfモニタ信号と共に補正データ作成回路513に
送る。これを全表面伝導型放出素子に対して行なう。
At the time of LUT creation, the control circuit 504 performs timing control in accordance with data creation. At this time, the control circuit 504 generates a control signal so that the column selection drive circuit 511 generates a drive signal having a specific drive voltage and a specific pulse width for a specific pixel. The device current If flowing through the surface conduction electron-emitting device selected by the drive signal and the output of the scanning circuit is detected by a current monitor circuit 512 using a monitor resistor. At the same time, the electron emission current Ie is monitored and sent to the correction data creation circuit 513 together with the If monitor signal. This is performed for all surface conduction type emission devices.

【0132】発明者は表面伝導型放出素子の電子ビーム
Ie出力と素子に流れる素子電流Ifの間に強い相関が
あることに着目し以下のような補正方法を提案し実施し
た。
The inventor paid attention to the strong correlation between the electron beam Ie output of the surface conduction electron-emitting device and the device current If flowing through the device, and proposed and implemented the following correction method.

【0133】先ず、LUT1の作成について図2により
説明する。LUT1の作成時は走査回路出力である行側
の駆動線Dx1、Dx2、Dx3・・・・Dxmは0V
にする。この状態で、列選択駆動回路511は列半選択
電圧である、+1/2Vf〜7.5Vのパルス電圧を発
生する。この印加電圧では、どの素子も点灯することは
無く、電流モニタ回路515は流れる素子電流を検出す
る。
First, the creation of the LUT 1 will be described with reference to FIG. When the LUT 1 is created, the drive lines Dx1, Dx2, Dx3,.
To In this state, the column selection drive circuit 511 generates a pulse voltage of +1/2 Vf to 7.5 V, which is a column half selection voltage. With this applied voltage, none of the elements is turned on, and the current monitor circuit 515 detects the element current flowing.

【0134】例えば、位置(M,N)の素子を駆動時に
検出される素子電流は列N上に存在するm個の表面伝導
型放出素子に+1/2Vfの電圧を印加した際に流れる
素子電流の総和になる。
For example, the device current detected when the device at the position (M, N) is driven is the device current flowing when a voltage of + / Vf is applied to the m surface-conduction emission devices existing on the column N. Is the sum of

【0135】 If1=ΣIf[+1/2Vf,(K,N)] (式2) ここで、ΣはK=1,…,mについての総和であり、If
[+1/2Vf、(K,N)]とは位置(K,N)にあ
る素子に+1/2Vfの電圧を印加したときに流れる素
子電流である。
If1 = {If [+ 1 / 2Vf, (K, N)] (Equation 2) Here, Σ is the sum of K = 1,.
[+ 1 / 2Vf, (K, N)] is an element current flowing when a voltage of +1/2 Vf is applied to the element at the position (K, N).

【0136】図21の単素子のIf特性から明らかなよ
うに、+1/2Vf≒7.5Vの電圧ではIfはほとん
ど流れない。しかし、単純マトリクスの規模が大きくな
り、MやNが100を越えるようになると式2の電流は
無視できない量になる。単純マトリクス構造に表面伝導
型放出素子を並べた表示パネルを電流出力ドライバで駆
動する場合、このような電流が存在すると選択素子でな
く半選択電圧のかかった素子に電流が流れてしまい、選
択した素子に所望の素子電流を流す事ができない。そこ
でLUT1には駆動時に半選択素子に流れてしまう電流
(以下無効素子電流Ifnと呼ぶ)を予め測定し、スト
アする。即ち、m×nのアドレス空間を有するLUTを
用意し、位置(M,N)の素子を選択時に観測された無
効素子電流Ifn(M,N)をLUTのアドレス(M,
N)にストアした。実際にIfnを観測したところ同じ
列上では、観測されるIfnはほぼ一致した。そこで1
×nのアドレス空間を有するLUT1:508を用意
し、列毎にIfnデータを観測してストアした。
As is clear from the If characteristics of the single element shown in FIG. 21, almost no If flows at a voltage of + 1 / 2Vf ≒ 7.5V. However, when the size of the simple matrix is increased and M and N exceed 100, the current of Expression 2 becomes a nonnegligible amount. When a current output driver drives a display panel in which surface conduction electron-emitting devices are arranged in a simple matrix structure, if such a current is present, the current will flow not in the selection device but in a device that has been subjected to a half-selection voltage. A desired element current cannot be passed through the element. Therefore, a current (hereinafter referred to as an invalid element current Ifn) that flows to the half-selected element during driving is measured and stored in the LUT 1 in advance. That is, an LUT having an m × n address space is prepared, and the reactive element current Ifn (M, N) observed when the element at the position (M, N) is selected is converted to the address (M, N) of the LUT.
N). When Ifn was actually observed, the observed Ifn almost coincided on the same column. So 1
LUT 1: 508 having an address space of × n was prepared, and Ifn data was observed and stored for each column.

【0137】次にLUT2:115の作成について図3
により説明する。LUT2:115の作成時は走査回路
出力である行側の駆動線Dx1、Dx2、Dx3・・・
・Dxmは画像形成時と同じようにVxの出力電圧もし
くは0[V](グランドレベル)のいずれか一方を選択
するように制御する。この状態で、パルス幅変調回路は
列半選択電圧である、+1/2Vf≒7.5Vのパルス
電圧を発生する。この時、行及び列選択電圧が印加され
た素子のみが選択され電子放出を行なうが、補正データ
作成回路513は各素子に関してIf及びIeモニタ信
号の検出を行なう。
Next, the creation of LUT2: 115 will be described with reference to FIG.
This will be described below. When creating the LUT2: 115, the drive lines Dx1, Dx2, Dx3,...
Dxm is controlled to select either the output voltage of Vx or 0 [V] (ground level) in the same manner as in image formation. In this state, the pulse width modulation circuit generates a pulse voltage of +1/2 Vf ≒ 7.5 V, which is a column half selection voltage. At this time, only the elements to which the row and column selection voltages are applied are selected and emit electrons. The correction data creation circuit 513 detects If and Ie monitor signals for each element.

【0138】例えば、位置(M,N)の素子を駆動時に
検出されるIe、Ifは以下のように表せる。Ieに関
しては明確なしきい値電圧Vth(本実施形態の素子で
は8[V])があり、Vth以上の電圧を印加された時
のみ電子放出が生じる。従って Ie=Ie[+Vf、(M,N)] (式3) が検出される。ただし、Ie[+Vf、(M,N)]と
は位置(M,N)にある素子に+Vfの電圧を印加した
ときの電子放出電流である。
For example, Ie and If detected when driving the element at the position (M, N) can be expressed as follows. Ie has a clear threshold voltage Vth (8 [V] in the device of the present embodiment), and electron emission occurs only when a voltage higher than Vth is applied. Therefore, Ie = Ie [+ Vf, (M, N)] (Equation 3) is detected. Here, Ie [+ Vf, (M, N)] is an electron emission current when a voltage of + Vf is applied to the element at the position (M, N).

【0139】一方、素子電流は、列N上に存在するm−
1個の表面伝導型放出素子に+1/2Vfの電圧を印加
した際に流れる素子電流の総和と位置(M,N)に選択
素子に+Vfの電圧を印加したときに流れる素子電流の
和になる。
On the other hand, the element current is equal to m−
The sum of the element current flowing when a voltage of + / Vf is applied to one surface conduction type emission element and the sum of the element current flowing when a voltage of + Vf is applied to the selected element at the position (M, N). .

【0140】 If2=ΣIf[+1/2Vf,(K,N)]+If[+Vf,[M,N] (式4) ただし、ΣはK=1,…,m-1までの総和である。If2 = {If [+ 1 / 2Vf, (K, N)] + If [+ Vf, [M, N] (Equation 4) where Σ is the sum up to K = 1,. .

【0141】式4で表わされる観測値とLUT1のデー
タ(式2)から、選択素子(M,N)に真に流れる素子
電流が見積もられる。即ちM,Nが大きく(>200)
場合、式4の値から式2の値を差し引くことで選択素子
(M,N)に真に流れる素子電流(以下Ifmと呼ぶ) Ifm=If[+Vf、(M,N)] (式5) が算出される。
From the observed value represented by Equation 4 and the data of LUT1 (Equation 2), the element current that truly flows through the selected element (M, N) can be estimated. That is, M and N are large (> 200)
In this case, by subtracting the value of Expression 2 from the value of Expression 4, an element current that truly flows to the selected element (M, N) (hereinafter referred to as Ifm) Ifm = If [+ Vf, (M, N)] (Expression 5) Is calculated.

【0142】LUT2:115には各素子の特性ばらつ
きの補正量として各素子の素子電流に対する電子放出電
流の割合(以下、効率η=Ie/Ifmと呼ぶ。)をス
トアした。即ち、m×nのアドレス空間を有するLUT
を用意し、位置(M,N)の素子を選択時に観測された
素子の効率η(M,N)をLUTのアドレス(M,N)
にストアした。
The ratio of the electron emission current to the device current of each device (hereinafter referred to as efficiency η = Ie / Ifm) is stored in LUT2: 115 as a correction amount of the characteristic variation of each device. That is, an LUT having an m × n address space
Is prepared, and the efficiency η (M, N) of the element observed when the element at the position (M, N) is selected is converted to the address (M, N) of the LUT.
Stored in.

【0143】次に補正データLUT1,2を用いた補正
の詳細について説明する。本実施形態では、画像信号の
輝度データをLUT2に基づいて補正しパルス幅変調に
よって素子バラ付きを補償した階調駆動を行い、LUT
1に基づいて各列の駆動電流を決定しているのでこれに
ついて図9を用いて説明する。
Next, the details of the correction using the correction data LUT1 and LUT2 will be described. In the present embodiment, gradation driving in which luminance data of an image signal is corrected based on the LUT 2 and variation in elements is compensated by pulse width modulation is performed.
Since the driving current of each column is determined based on No. 1, this will be described with reference to FIG.

【0144】前述の通り、本実施形態では輝度データは
8ビットなので3原色各々の階調は256の分解能であ
る。そして、効率ηのバラ付きが0.1〜0.2%だっ
た場合を考える。最大輝度信号入力時(255)に各素
子からの輝度をそろえるために、輝度信号を補正する。
今画素(M,N)をアクセス時に、Ifn(N)が0.
5mA、LUT2:115に記憶されたη(M,N)が
0.15%と補正データが得られた場合、以下の式によ
って輝度信号を補正する。
As described above, in this embodiment, since the luminance data is 8 bits, the gradation of each of the three primary colors has a resolution of 256. Then, consider a case where the variation of the efficiency η is 0.1 to 0.2%. When the maximum luminance signal is input (255), the luminance signal is corrected in order to make the luminance from each element uniform.
When the pixel (M, N) is now accessed, Ifn (N) becomes 0.
When η (M, N) stored in 5 mA and LUT2: 115 is 0.15% and the correction data is obtained, the luminance signal is corrected by the following equation.

【0145】 補正輝度信号805:A(M,N)=輝度信号÷(η(M,N)/ηmax) =255÷(0.15/0.2) =340 この演算は割り算回路801、掛け算回路803で実現
される。演算回路は、素子(M,N)の補正輝度信号を
S/P変換回路に出力する。さらにS/P変換回路出力
は、補正輝度信号をパルス幅に変調したパルスを形成す
るパルス幅変調回路を経て電流スイッチ108のゲート
端子に供給される。
Corrected luminance signal 805: A (M, N) = luminance signal {(η (M, N) / ηmax) = 255} (0.15 / 0.2) = 340 This operation is performed by the division circuit 801 and the multiplication. This is realized by the circuit 803. The arithmetic circuit outputs the corrected luminance signal of the element (M, N) to the S / P conversion circuit. Further, the output of the S / P conversion circuit is supplied to the gate terminal of the current switch 108 through a pulse width modulation circuit that forms a pulse obtained by modulating the corrected luminance signal into a pulse width.

【0146】次に、前述したLUT1のデータに基づい
て、図4の電流源の設定の仕方について説明する。ま
ず、表示画像の必要輝度、素子の平均効率等から素子電
流値を1mAに設定するとする。そして、D/A変換回
路306のリファレンス電圧(つまりフルスパン)が5
V、設定抵抗305が2.5KΩであるとする。この
時、もれ電流Ifn(1)が0.5mAであるとすると
出力電流を1.5mAに設定する必要があるから式2よ
り Vin=Iout×Ri=1.5×2.5K=3.75
V であるから、ラインメモリとしては 3.75/5*512=384 のデジタル値を記憶すればよい。
Next, a method of setting the current source shown in FIG. 4 based on the data of the LUT 1 will be described. First, it is assumed that the element current value is set to 1 mA from the required luminance of the display image, the average efficiency of the element, and the like. The reference voltage (that is, full span) of the D / A conversion circuit 306 is 5
V, and the setting resistor 305 is assumed to be 2.5 KΩ. At this time, if the leakage current Ifn (1) is 0.5 mA, it is necessary to set the output current to 1.5 mA. Therefore, according to Expression 2, Vin = Iout × Ri = 1.5 × 2.5K = 3. 75
Since V, the line memory only needs to store a digital value of 3.75 / 5 * 512 = 384.

【0147】同様にしてIfn(2)〜Ifn(n)に
基づいてラインメモリ307に記憶するデータを算出す
る。
Similarly, data to be stored in the line memory 307 is calculated based on Ifn (2) to Ifn (n).

【0148】次に実際のパルス幅変調回路からの出力波
形が109電流源からの電流を切り替えて所望の素子が
駆動される様子を示したのが図10である。表示パネル
Dy1につながる駆動線に注目し、時間と共に図示
(a)から(h)に示すような輝度データ入力、LUT
信号出力が行なわれたとする。この時、電流スイッチ1
08によってスイッチされた素子電流If波形を図10
(g)に、さらに放出電流Ieの様子を同図(h)に示
す。
FIG. 10 shows how an actual output waveform from the pulse width modulation circuit switches the current from the 109 current source to drive a desired element. Attention is paid to the drive line connected to the display panel Dy1, and luminance data input and LUT as shown in FIGS.
It is assumed that a signal is output. At this time, the current switch 1
FIG. 10 shows the waveform of the element current If switched by 08.
(G) shows the state of the emission current Ie in FIG.

【0149】以上説明したような構成、設定で画像表示
装置を試作したところ、輝度の分布が少なく、尚且つ素
子のもれ電流や効率のバラ付きが補正され、また階調数
を落とすことなく高品位の画像が得られる事ができた。
When an image display apparatus was experimentally manufactured with the above-described configuration and settings, the distribution of luminance was small, leakage current of elements and variation in efficiency were corrected, and the number of gradations was not reduced. High quality images could be obtained.

【0150】なお本実施形態において、前述映像信号は
アナログでもデジタルでも差し支えないが現在画像信号
としては一般的なアナログ信号を採用した。さらにシリ
アル/パラレル変換手段としてはデジタル信号の処理が
容易なシフトレジスターを採用しているがこれに限定さ
れるものではない。
In this embodiment, the video signal may be analog or digital, but a general analog signal is used as the current image signal. Further, as the serial / parallel conversion means, a shift register which can easily process digital signals is employed, but the present invention is not limited to this.

【0151】本実施形態により、補正を行う事によって
必要な階調数を落とすことなく、輝度の分布のばらつき
が少なく、優れた画像表示装置が実現できた。
According to the present embodiment, it is possible to realize an excellent image display apparatus with a small variation in luminance distribution without reducing the necessary number of gradations by performing correction.

【0152】[第2の実施形態]第2の実施形態におけ
る電子放出素子及びパネルの構造については第1の実施
形態と同様であるので説明は省略する。
[Second Embodiment] The structures of the electron-emitting device and the panel according to the second embodiment are the same as those of the first embodiment, and a description thereof will be omitted.

【0153】第2の実施形態における画像表示装置の駆
動方法及び補正方法について図8を用いて説明する。
A driving method and a correction method of the image display device according to the second embodiment will be described with reference to FIG.

【0154】図中、101の表示パネル、走査回路10
2については第1の実施形態と同様なので説明を省略す
る。画像信号の流れについても112P/S変換回路か
ら出力されるところまでは同様なので省略する。
In the figure, the display panel 101 and the scanning circuit 10
2 is the same as in the first embodiment, and a description thereof will be omitted. The flow of the image signal is the same up to the point where the image signal is output from the 112P / S conversion circuit, and the description is omitted.

【0155】また、制御回路602は、外部より入力す
る画像信号にもとづいて適切な表示が行なわれるように
各部の動作を整合される働きについては第1の実施形態
と同様であるがTad,Tps,Adrs,Tscan
およびTsftおよびTmry及びTmodの各制御信
号を発生する。
The operation of the control circuit 602 is the same as that of the first embodiment in that the operation of each unit is matched so that appropriate display is performed based on an image signal input from the outside, but Tad and Tps. , Adrs, Tscan
And Tsft and Tmry and Tmod control signals.

【0156】シリアル変換されたデータ(8ビット)
は、第1の実施形態で示した方法によって予め記憶され
た効率補正テーブル(LUT)115のデータに基づい
て演算回路601に於いて加工、補正される。ここで
は、後述する方法で補正データーと元来の輝度データが
時系列に出力されるためビット数は8ビットのまま出力
される。
Serial converted data (8 bits)
Is processed and corrected in the arithmetic circuit 601 based on the data of the efficiency correction table (LUT) 115 stored in advance by the method described in the first embodiment. Here, the correction data and the original luminance data are output in chronological order by the method described later, so that the number of bits is output as 8 bits.

【0157】補正データと輝度データのシリアルデータ
は、次にシフトレジスタ104に入力される。シフトレ
ジスタ104、ラッチ回路105の働きについても実施
形態と同様なため説明は省略する。
Next, the serial data of the correction data and the luminance data is input to the shift register 104. The operations of the shift register 104 and the latch circuit 105 are the same as those of the embodiment, and the description is omitted.

【0158】パルス幅変調回路106もその働き、内部
の構成については第1の実施形態と同様であるが、Pc
lkの周波数はTmod信号のカウンターのカウント数
倍(本実施形態に於いては8ビットカウンターのため2
56)以上が必要であるが、本第2の実施形態に於いて
は各選択切り替え時間を考慮して260倍に設定した。
電流スイッチ108、電流源109については第1の実
施形態と同様である。
The pulse width modulation circuit 106 also operates, and the internal configuration is the same as that of the first embodiment.
The frequency of lk is multiplied by the number of counts of the counter of the Tmod signal (in the present embodiment, 2 times because of the 8-bit counter).
56) Although the above is necessary, in the present second embodiment, it is set to 260 times in consideration of each selection switching time.
The current switch 108 and the current source 109 are the same as in the first embodiment.

【0159】以下、補正データを用いた駆動時の補正動
作の詳細について説明する。
The details of the correction operation at the time of driving using the correction data will be described below.

【0160】本第2の実施形態では、画像信号の輝度デ
ータをLUT2:115に基づいて補正しパルス幅変調
によって素子バラ付きを補償した階調駆動を行っている
のでこれについて図11を用いて説明する。
In the second embodiment, the gradation driving is performed by correcting the luminance data of the image signal based on LUT2: 115 and compensating for variations in elements by pulse width modulation. explain.

【0161】前述の通り、本実施形態では各色成分のの
輝度データは8ビットなので3原色各々の階調は256
の分解能である。そして、効率ηのバラ付きが0.1〜
0.2%だった場合を考える。最大輝度信号入力時(2
55)に各素子からの輝度をそろえるために、補正輝度
信号を計算する。今画素(M,N)をアクセス時に、I
fn(N)が0.5mA、η(M,N)が1.15%と
補正データが得られた場合、以下の式によって補正輝度
信号を生成する。
As described above, in this embodiment, since the luminance data of each color component is 8 bits, the gradation of each of the three primary colors is 256.
Resolution. And the variation of the efficiency η is 0.1 to
Consider the case of 0.2%. When the maximum luminance signal is input (2
In 55), a corrected luminance signal is calculated to make the luminance from each element uniform. Now, when pixel (M, N) is accessed, I
When fn (N) is 0.5 mA and η (M, N) is 1.15%, the corrected luminance signal is generated by the following equation.

【0162】 補正輝度信号805:A(M,N)=輝度信号×(ηmax×η(M,N)−1) =255×(0.2/0.15−1) =85 この演算は図示の如く、割り算回路1004、引き算回
路1003、掛け算回路1001で実現される。演算回
路は、素子(M,N)の補正輝度信号をS/P変換回路
に出力する。さらにS/P変換回路出力は、補正輝度信
号をパルス幅に変調したパルスを形成するパルス幅変調
回路を経て電流スイッチ108のゲート端子に供給され
る。
Corrected luminance signal 805: A (M, N) = luminance signal × (ηmax × η (M, N) −1) = 255 × (0.2 / 0.15-1) = 85 As described above, the operation is realized by the division circuit 1004, the subtraction circuit 1003, and the multiplication circuit 1001. The arithmetic circuit outputs the corrected luminance signal of the element (M, N) to the S / P conversion circuit. Further, the output of the S / P conversion circuit is supplied to the gate terminal of the current switch 108 through a pulse width modulation circuit that forms a pulse obtained by modulating the corrected luminance signal into a pulse width.

【0163】前述したLUT2のデータに基づいて、図
3の電流源の設定の仕方については第1の実施形態と同
様のため説明を省略する。
The method of setting the current source in FIG. 3 based on the data of the LUT 2 described above is the same as in the first embodiment, and a description thereof will be omitted.

【0164】第2の実施形態における、実際のパルス幅
変調回路からの出力波形が電流源109からの電流を切
り替えて所望の素子が駆動される様子を示したのが図1
2である。表示パネルDy1につながる駆動線に注目
し、時間と共に同図(a)から(e)に示すような輝度
データ入力、LUT信号出力が行なわれたとする。この
時、同図(f)の様にTcalによって図11に示した
演算回路内の切り替え回路1002が制御される。即
ち、Tcalが正論理(high)のとき、切り替え回
路1002は、図示の1のスルー側に、負論理(lo
w)の時は、2の補正データ側に切り替えられる。つま
り、選択期間の前半では輝度データそのままが、後半で
は補正データが補正輝度信号として演算回路からシフト
レジスターに出力される。これを表したのが図12
(g)である。またシルトレジスタ、ラッチ回路を通し
て列配線毎の補正データは、パルス幅変調回路によっ
て、図12(h)に示したタイミングTmodによりリ
ードと同時にカウントダウンされる。この結果、パルス
幅変調回路の出力により電流スイッチ108がスイッチ
される。素子電流If波形を図12(i)に、さらに放
出電流Ieの様子を同図(j)に示す。
FIG. 1 shows how the actual output waveform from the pulse width modulation circuit switches the current from the current source 109 to drive a desired element in the second embodiment.
2. Attention is paid to the drive line connected to the display panel Dy1, and it is assumed that luminance data input and LUT signal output as shown in FIGS. At this time, the switching circuit 1002 in the arithmetic circuit shown in FIG. 11 is controlled by Tcal as shown in FIG. That is, when Tcal is positive logic (high), the switching circuit 1002 outputs negative logic (lo)
In the case of w), it is switched to the 2 correction data side. That is, in the first half of the selection period, the luminance data remains unchanged, but in the second half, the correction data is output from the arithmetic circuit to the shift register as a corrected luminance signal. This is shown in FIG.
(G). The correction data for each column wiring is counted down at the same time as the readout by the pulse width modulation circuit at the timing Tmod shown in FIG. 12H through the silt register and the latch circuit. As a result, the current switch 108 is switched by the output of the pulse width modulation circuit. FIG. 12 (i) shows the waveform of the device current If, and FIG. 12 (j) shows the state of the emission current Ie.

【0165】以上説明したような構成、設定で画像表示
装置を試作したところ、第1の実施形態と同様、輝度の
分布のばらつきが少なく、尚且つ素子のもれ電流や効率
のバラ付きが補正され、また階調数を落とすことなく高
品位の画像が得られる事ができた。また、本実施形態で
はオリジナルの輝度データと補正データを時系列にパル
ス幅変調する事により補正演算回路以降のデータのビッ
ト数を増やすことなく、より簡易な回路で実現する事が
できた。
When an image display device was experimentally manufactured with the above-described configuration and settings, as in the first embodiment, variation in the luminance distribution was small, and leakage current of elements and variations in efficiency were corrected. In addition, a high-quality image could be obtained without reducing the number of gradations. Further, in the present embodiment, the original luminance data and the correction data are time-pulse-modulated in a time series, so that a simpler circuit can be realized without increasing the number of bits of data after the correction operation circuit.

【0166】なお本実施形態において、前述の映像信号
はアナログでもデジタルでも差し支えないが現在画像信
号としては一般的なアナログ信号を採用した。さらにシ
リアル/パラレル変換手段としてはデジタル信号の処理
が容易なシフトレジスタを採用しているがこれに限定さ
れるものではない。
In this embodiment, the above-mentioned video signal may be analog or digital, but a general analog signal is used as the current image signal. Further, as the serial / parallel conversion means, a shift register which can easily process digital signals is employed, but the present invention is not limited to this.

【0167】本実施形態により、補正を行う事によって
必要な階調数を落とすことなく、輝度の分布が少なく、
優れた画像表示装置が実現できた。
According to the present embodiment, the luminance distribution is small without reducing the necessary number of gradations by performing the correction.
An excellent image display device was realized.

【0168】以上説明したように本第1、第2の実施形
態によれば、表面伝導型放出素子をマトリックス配線し
たマルチ電子源を駆動において、予め測定したもれ電流
データ、効率データを用いて、素子のバラ付きを補正す
る際に、階調数を落とすことなく、しかも配線抵抗の影
響を受けずに駆動する事ができる。そこで本発明を適応
した画像形成装置に於いては、階調の線形性に優れ、高
品位な画像を実現できる。
As described above, according to the first and second embodiments, in driving the multi-electron source in which the surface conduction electron-emitting devices are arranged in a matrix, the leakage current data and the efficiency data measured in advance are used. In addition, when correcting variations in elements, driving can be performed without reducing the number of gradations and without being affected by wiring resistance. Therefore, in an image forming apparatus to which the present invention is applied, excellent linearity of gradation and high-quality images can be realized.

【0169】[0169]

【発明の効果】以上説明したように本発明によれば、画
像形成部材上に形成される画像が濃度もしくは輝度につ
いてのムラが少なく安定したものとすることが可能にな
る。
As described above, according to the present invention, an image formed on an image forming member can be made stable with little unevenness in density or luminance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態の駆動回路の構成を表す図である。FIG. 1 is a diagram illustrating a configuration of a drive circuit according to an embodiment.

【図2】実施形態のLUT1を作成する方法を表す図で
ある。
FIG. 2 is a diagram illustrating a method of creating an LUT 1 according to the embodiment.

【図3】実施形態のLUT2を作成する方法を表す図で
ある。
FIG. 3 is a diagram illustrating a method of creating an LUT 2 according to the embodiment.

【図4】実施形態の電流源の構成を示す図である。FIG. 4 is a diagram illustrating a configuration of a current source according to the embodiment.

【図5】図4における各電流源の回路構成を示す図であ
る。
5 is a diagram showing a circuit configuration of each current source in FIG.

【図6】実施形態におけるパルス幅変調回路の回路構成
を示す図である。
FIG. 6 is a diagram illustrating a circuit configuration of a pulse width modulation circuit according to the embodiment.

【図7】実施形態の補正データ測定回路を示す図であ
る。
FIG. 7 is a diagram illustrating a correction data measurement circuit according to the embodiment.

【図8】第2の実施形態の画像形成装置のブロック構成
図である。
FIG. 8 is a block diagram of an image forming apparatus according to a second embodiment.

【図9】第1の実施形態における演算回路の構成を示す
図である。
FIG. 9 is a diagram illustrating a configuration of an arithmetic circuit according to the first embodiment.

【図10】第1の実施形態における画像データの変換推
移を示す図である。
FIG. 10 is a diagram illustrating a conversion transition of image data according to the first embodiment.

【図11】第2の実施形態における演算回路の構成を示
す図である。
FIG. 11 is a diagram illustrating a configuration of an arithmetic circuit according to a second embodiment.

【図12】第2の実施形態における画像データの変換推
移を示す図である。
FIG. 12 is a diagram illustrating a conversion transition of image data according to the second embodiment.

【図13】実施形態における表示パネルの一部切り欠き
斜視図である。
FIG. 13 is a partially cutaway perspective view of the display panel in the embodiment.

【図14】実施形態における蛍光膜に形成されるパター
ンを示す図である。
FIG. 14 is a diagram showing a pattern formed on a fluorescent film in the embodiment.

【図15】実施形態で用いた平面型の表面伝導型放出素
子の平面及び断面図である。
FIG. 15 is a plan view and a cross-sectional view of a planar surface conduction electron-emitting device used in the embodiment.

【図16】平面型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 16 is a cross-sectional view showing a step of manufacturing a planar surface conduction electron-emitting device.

【図17】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 17 is a diagram showing an applied voltage waveform in the energization forming process.

【図18】通電活性化処理の際の印加電圧波形と放電電
流Ieの変化を示す図である。
FIG. 18 is a diagram showing a change in an applied voltage waveform and a discharge current Ie in the activation process.

【図19】実施形態で用いた垂直型の表面伝導型放出素
子の断面図である。
FIG. 19 is a sectional view of a vertical surface conduction electron-emitting device used in the embodiment.

【図20】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 20 is a cross-sectional view showing a step of manufacturing a vertical surface conduction electron-emitting device.

【図21】実施形態で用いた表面伝導型放出素子の典型
的な特性を示す図である。
FIG. 21 is a view showing typical characteristics of the surface conduction electron-emitting device used in the embodiment.

【図22】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。
FIG. 22 is a plan view of a substrate of the multi-electron beam source used in the embodiment.

【図23】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。
FIG. 23 is a partial cross-sectional view of the substrate of the multi-electron beam source used in the embodiment.

【図24】表面伝導型放出素子の一例を示す図である。FIG. 24 is a diagram illustrating an example of a surface conduction electron-emitting device.

【図25】FE型素子の一例を示す図である。FIG. 25 is a diagram illustrating an example of an FE-type element.

【図26】MIM型素子の一例を示す図である。FIG. 26 is a diagram showing an example of an MIM element.

【図27】電子放出素子の配線方法を説明する図であ
る。
FIG. 27 is a diagram illustrating a wiring method of the electron-emitting device.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 複数の電子放出素子を行配線と列配線と
を用いてマトリクス配線したマルチ電子源と、該マルチ
電子源と対向する位置にあって、前記電子放出素子から
の電子ビームが照射される事で画像を形成する画像形成
部材と、前記行配線に接続された行単位の走査手段と、
前記列配線に接続され、形成すべき画像信号を受け、当
該画像信号を変調する変調手段とを有する画像形成装置
であって、 予め測定された電子放出素子の効率を記憶する手段と、 記憶された効率に基づいて輝度信号から補正輝度信号を
演算する手段とを備え、 前記変調手段は、予め測定された素子のもれ電流にもと
づいて記憶された電流値を出力する電流源と、パルス幅
変調回路と、これによりオン、オフされる電流スイッチ
から構成され、これらにより出力される駆動パルスは、
輝度信号に応じて変調される要素と、マルチ電子源の個
々の素子の効率ばらつきに応じて決定される要素を含む
ことを特徴とした画像形成装置。
1. A multi-electron source in which a plurality of electron-emitting devices are arranged in a matrix using row wirings and column wirings, and an electron beam emitted from the electron-emitting device at a position facing the multi-electron source. An image forming member that forms an image by being performed, a row-by-row scanning unit connected to the row wiring,
A modulating means connected to the column wiring, receiving an image signal to be formed, and modulating the image signal; a means for storing a previously measured efficiency of the electron-emitting device; Means for calculating a corrected luminance signal from the luminance signal based on the efficiency, wherein the modulation means outputs a current value stored based on a leak current of the element measured in advance, and a pulse width. It is composed of a modulation circuit and a current switch that is turned on and off by this.
An image forming apparatus comprising: an element that is modulated in accordance with a luminance signal; and an element that is determined in accordance with efficiency variations of individual elements of the multi-electron source.
【請求項2】 前記輝度信号は入力されたデジタル画像
信号から分離されたデジタル輝度信号であることを特徴
とする請求項第1項に記載の画像形成装置。
2. The image forming apparatus according to claim 1, wherein the luminance signal is a digital luminance signal separated from an input digital image signal.
【請求項3】 前記輝度信号は入力されたアナログ画像
信号から分離された輝度信号をサンプリングしてデジタ
ル輝度信号に変換された信号であることを特徴とする請
求項第1項に記載の画像形成装置。
3. The image forming apparatus according to claim 1, wherein the luminance signal is a signal obtained by sampling a luminance signal separated from an input analog image signal and converting the luminance signal into a digital luminance signal. apparatus.
【請求項4】 前記補正輝度信号は、補正前の輝度信号
のビット数よりも大きいビット数であることを特徴とす
る請求項第1項乃至第3項のいずれか1つに記載の画像
形成装置。
4. The image forming apparatus according to claim 1, wherein the corrected luminance signal has a larger number of bits than the number of bits of the luminance signal before correction. apparatus.
【請求項5】 前記補正輝度信号は、時系列で並んだ、
補正前の輝度信号と、補正前の輝度データのデータビッ
ト数と同じか或いは少ない補正部分を有することを特徴
とする請求項第1項乃至第3項のいずれか1つに記載の
画像形成装置。
5. The correction luminance signal is arranged in time series.
4. The image forming apparatus according to claim 1, wherein the image forming apparatus has a luminance signal before correction and a correction portion equal to or less than the number of data bits of the luminance data before correction. 5. .
【請求項6】 前記冷陰極素子は表面伝導型放出素子で
あることを特徴とする請求項第1項乃至第5項のいずれ
か1つに記載の画像形成装置。
6. The image forming apparatus according to claim 1, wherein the cold cathode device is a surface conduction type emission device.
【請求項7】 前記冷陰極素子はFE型放出素子である
ことを特徴とする請求項第1項乃至第5項のいずれか1
つに記載の画像形成装置。
7. The device according to claim 1, wherein said cold cathode device is an FE type emission device.
An image forming apparatus according to any one of the preceding claims.
【請求項8】 前記冷陰極素子はMIM型放出素子であ
ることを特徴とする請求項第1項乃至第5項のいずれか
1つに記載の画像形成装置。
8. The image forming apparatus according to claim 1, wherein said cold cathode device is an MIM type emission device.
【請求項9】 複数の電子放出素子を行配線と列配線と
を用いてマトリクス配線したマルチ電子源と、 該マルチ電子源と対向する位置にあって、前記電子放出
素子からの電子ビームが照射される事で画像を形成する
画像形成部材と、 前記行配線に接続された行単位の電子放出素子群を走査
駆動する走査手段と、 該走査手段による走査駆動対象の行上に存在する電子放
出素子群により形成すべき画像信号を入力する入力手段
と、 前記行上の電子放出素子群の各素子の素子効率に応じた
補正データを記憶し、当該補正データに基づいて前記入
力された画像信号を補正する第1の補正手段と、 該第1の補正手段によって補正された画像信号に基づ
き、前記行上の各電子放出素子固有のパルス幅変調信号
を生成する変調手段と、 前記行上の電子放出素子群の各素子の素子効率に応じた
補正データを備え、前記行上の各素子固有の電流を発生
する第2の補正手段と、 前記変調手段で生成されたパルス幅変調信号の論理レベ
ルに応じて、前記第2の補正手段で発生した電流を各電
子放出素子に印加するスイッチ手段とを備えることを特
徴とする画像形成装置。
9. A multi-electron source in which a plurality of electron-emitting devices are arranged in a matrix using row wirings and column wirings, and an electron beam emitted from the electron-emitting device at a position facing the multi-electron source. An image forming member that forms an image by being scanned, a scanning unit that scans and drives a group of electron-emitting devices connected to the row wiring, and an electron emission existing on a row to be scanned and driven by the scanning unit. Input means for inputting an image signal to be formed by the element group; storing correction data corresponding to the element efficiency of each element of the electron-emitting element group on the row; and inputting the image signal based on the correction data. First correcting means for correcting the following; a modulating means for generating a pulse width modulation signal unique to each electron-emitting device on the row based on the image signal corrected by the first correcting means; Electron emission A second correction unit that includes correction data according to the element efficiency of each element of the element group and generates a current unique to each element on the row; and a logic level of a pulse width modulation signal generated by the modulation unit. An image forming apparatus comprising: a switch unit for applying a current generated by the second correction unit to each of the electron-emitting devices.
【請求項10】 前記電子放出素子は冷陰極素子である
ことを特徴とする請求項第9項に記載の画像形成装置。
10. The image forming apparatus according to claim 9, wherein said electron-emitting device is a cold cathode device.
【請求項11】 前記冷陰極素子は表面伝導型電子放出
素子であることを特徴とする請求項第10項に記載の画
像形成装置。
11. The image forming apparatus according to claim 10, wherein said cold cathode device is a surface conduction electron-emitting device.
【請求項12】 前記冷陰極素子はFE型放出素子であ
ることを特徴とする請求項第10項に記載の画像形成装
置。
12. The image forming apparatus according to claim 10, wherein said cold cathode device is an FE type emission device.
【請求項13】 前記冷陰極素子はMIM型放出素子で
あることを特徴とする請求項第10項に記載の画像形成
装置。
13. The image forming apparatus according to claim 10, wherein said cold cathode device is a MIM type emission device.
【請求項14】 前記入力手段は、アナログ画像信号を
デジタル画像信号に変換する手段を含むことを特徴とす
る請求項第9項乃至第13項のいずれか1つに記載の画
像形成装置。
14. The image forming apparatus according to claim 9, wherein the input unit includes a unit that converts an analog image signal into a digital image signal.
【請求項15】 前記第1の補正手段は、前記入力手段
によって変換されたデジタル信号を表現するビット数よ
りも多いビット数を割り当て、補正後のデジタル画像信
号を生成することを特徴とする請求項第14項に記載の
画像形成装置。
15. The apparatus according to claim 1, wherein the first correction unit allocates a larger number of bits than the number of bits representing the digital signal converted by the input unit, and generates a corrected digital image signal. Item 15. The image forming apparatus according to Item 14.
【請求項16】 前記第1の補正手段は、前記画像形成
部材上に必要とされる輝度点を形成させるための電子放
出期間を設定するための補正処理であり、前記第2の補
正手段は、着目電子放出素子に必要とされる電流を流す
ための補正処理であることを特徴とする請求項第9項乃
至第15項のいずれか1つに記載の画像形成装置。
16. The first correction unit is a correction process for setting an electron emission period for forming a required brightness point on the image forming member, and the second correction unit is The image forming apparatus according to any one of claims 9 to 15, wherein the correction is processing for flowing a current required for the focused electron-emitting device.
JP11036506A 1999-02-15 1999-02-15 Image forming device Withdrawn JP2000235367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11036506A JP2000235367A (en) 1999-02-15 1999-02-15 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036506A JP2000235367A (en) 1999-02-15 1999-02-15 Image forming device

Publications (1)

Publication Number Publication Date
JP2000235367A true JP2000235367A (en) 2000-08-29

Family

ID=12471727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036506A Withdrawn JP2000235367A (en) 1999-02-15 1999-02-15 Image forming device

Country Status (1)

Country Link
JP (1) JP2000235367A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004245969A (en) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Driving device for el display
JP2011128308A (en) * 2009-12-16 2011-06-30 Sharp Corp Display device and method of correcting irregular luminance for display device
WO2024113329A1 (en) * 2022-12-01 2024-06-06 西安青松光电技术有限公司 Display correction method and apparatus, device, and storage medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004245969A (en) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Driving device for el display
JP2011128308A (en) * 2009-12-16 2011-06-30 Sharp Corp Display device and method of correcting irregular luminance for display device
WO2024113329A1 (en) * 2022-12-01 2024-06-06 西安青松光电技术有限公司 Display correction method and apparatus, device, and storage medium

Similar Documents

Publication Publication Date Title
JP3311246B2 (en) Electron generating device, image display device, their driving circuit, and driving method
JP3840027B2 (en) Image display apparatus and display control method
JP3278375B2 (en) Electron beam generator, image display device including the same, and method of driving them
JPH11288249A (en) Method and device for forming image
JP2000242208A (en) Image display device, electron beam generating device, and driving device for multi-electron beam source
JPH1031449A (en) Display device, and method and device for producing correction data therefor
JP3679642B2 (en) Image forming apparatus
JP3087847B1 (en) Method and apparatus for manufacturing electron source and method for manufacturing image forming apparatus
JP2000235367A (en) Image forming device
JP2000250478A (en) Electron source driving device and method and image forming device
JP2000250471A (en) Driving device and method for multiple electron source and image forming device
JPH11288246A (en) Picture display device and display control method for the device
JP3387714B2 (en) Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus
JPH11352923A (en) Image display method and device
JPH09251276A (en) Image forming device and method for correcting its electron emission characteristic
JP4194176B2 (en) Image display device and image display method
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JPH11185654A (en) Display board and image display device with display board
JP2000250469A (en) Electron source driving method and device and image forming device
JP2000242215A (en) Device and method for driving multi-electron source and image forming device
JP3715757B2 (en) Manufacturing method of electron source
JPH11338413A (en) Electron generating device and its driving method
JP3624084B2 (en) Manufacturing method of electron source and manufacturing method of image forming apparatus using the electron source
JPH11288245A (en) Method and device for picture display
JP2000331599A (en) Manufacture of electron source, manufacturing device therefor, and voltage impressing circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509