JPH09161664A - Electron source, device and method for manufacturing electron source, and image forming device - Google Patents

Electron source, device and method for manufacturing electron source, and image forming device

Info

Publication number
JPH09161664A
JPH09161664A JP32194595A JP32194595A JPH09161664A JP H09161664 A JPH09161664 A JP H09161664A JP 32194595 A JP32194595 A JP 32194595A JP 32194595 A JP32194595 A JP 32194595A JP H09161664 A JPH09161664 A JP H09161664A
Authority
JP
Japan
Prior art keywords
pulse
electron source
electron
voltage
surface conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32194595A
Other languages
Japanese (ja)
Other versions
JP3387714B2 (en
Inventor
Tomotake Suzuki
朝岳 鈴木
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32194595A priority Critical patent/JP3387714B2/en
Publication of JPH09161664A publication Critical patent/JPH09161664A/en
Application granted granted Critical
Publication of JP3387714B2 publication Critical patent/JP3387714B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To even the distribution of luminance, and to enable the high luminance and high quality by raising the activating pulse wave high value, which is to be applied to an electron source substrate, in response to the advance of the activation. SOLUTION: A control unit 106 controls a waveform generating unit 102 at the previously stored step-up rate, and a line selecting unit 103 outputs the selected line command. Voltage waveform generated by the generating unit 102 is amplified to the required voltage and the required current by an amplifying unit 104, and input to the line selecting unit 103, and applied to a selecting line of an electron source substrate 101. In the case of the substrate 101 in matrix at (m)×(n), the selecting unit 103 is connected to terminals Dx1-Dx(m) of the substrate 101 through the number (m) of parallel connecting switches. Each switch is controlled by the control unit 106, and the voltage waveform output from the amplifying unit 104 is applied to an electrifying activating line, and the applying pulse voltage is raised at the step-up rate. When the applying pulse voltage rises to a constant voltage, activation of one line is concluded, and this operation is repeated per each line. At this stage, lines except for the selected line are grounded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表面伝導型放出素
子を有する電子源とその製装置法及び製造方法、及びそ
れを用いた画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a surface conduction electron-emitting device, a manufacturing method and manufacturing method thereof, and an image forming apparatus using the same.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱陰極素子と
冷陰極素子の2種類が知られている。このうち冷陰極素
子では、たとえば電界放出型素子(以下FE型と記す)
や、金属/絶縁層/金属型放出素子(以下MIM型と記
す)や、表面伝導型放出素子などが知られている。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, a hot cathode device and a cold cathode device. Among them, the cold cathode device is, for example, a field emission device (hereinafter referred to as FE type).
Also known are a metal / insulating layer / metal type emitting element (hereinafter referred to as MIM type), a surface conduction type emitting element, and the like.

【0003】FE型の例としては、たとえば、W.P.Dyke
& W.W.Dolan, "Field emission",Advance in Electron
Physics,8,89(1956)や、あるいは、C.A.Spindt,"Physi
calproperties of thin-film field emission cathodes
with molybdenium cones",J.Appl.Phys.,47,5248(197
6)などが知られている。
As an example of the FE type, for example, WPDyke
& WWDolan, "Field emission", Advance in Electron
Physics, 8,89 (1956) or CASpindt, "Physi
calproperties of thin-film field emission cathodes
with molybdenium cones ", J.Appl.Phys., 47,5248 (197
6) etc. are known.

【0004】また、MIM型の例としては、たとえば、
C.A.Mead, "Operation of tunnel-emission Devices,J.
Appl.Phys.,32,646(1961)などが知られている。
As an example of the MIM type, for example,
CAMead, "Operation of tunnel-emission Devices, J.
Appl.Phys., 32,646 (1961) and the like are known.

【0005】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson, Radio Eng.Electron Phys.,10,12
90,(1965)や、後述する他の例が知られている。
The surface conduction electron-emitting device is, for example, MIElinson, Radio Eng. Electron Phys., 10, 12
90, (1965) and other examples described below.

【0006】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
O2薄膜を用いたものの他に、Au薄膜によるもの[G.Di
ttmer:"Thin Solid Films",9,317(1972)]や、In2O3
/SnO2薄膜によるもの[M.Hartwell & C.G.Fonstad:"
IEEE Trans.ED Conf.",519(1975)]や、カーボン薄膜に
よるもの[荒木久 他:真空、第26巻、第1号、22
(1983)]等が報告されている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using O2 thin films, those using Au thin films [G. Di
ttmer: "Thin Solid Films", 9,317 (1972)], In2O3
/ SnO2 thin film [M.Hartwell & CGFonstad: "
IEEE Trans.ED Conf. ", 519 (1975)] and carbon thin films [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, 22]
(1983)] and the like have been reported.

【0007】これらの表面伝導型放出素子の素子構成の
典型的な例として、図24に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm]、Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG.
Reference numeral 1 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is
It is set at 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0008】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
3004に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。
M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before electron emission.
It was common to form That is, the energization forming energizes by applying a constant DC voltage or a DC voltage boosting at a very slow rate of, for example, about 1 V / min to both ends of the conductive thin film 3004,
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed. Note that a part of the conductive thin film 3004 that has been locally broken, deformed, or altered includes
Cracks occur. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0009】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。
The above surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is simple and the production is easy. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.

【0010】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
As for applications of the surface conduction electron-emitting device, for example, image forming devices such as image display devices and image recording devices, and charged beam sources have been studied.

【0011】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5,066,883や特開
平2−257551において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。
In particular, as an application to an image display device, as disclosed in US Pat. No. 5,066,883 by the present applicant and Japanese Patent Application Laid-Open No. 2-257551, a surface conduction electron-emitting device emits light by irradiation with an electron beam. An image display device using a combination of a phosphor and a phosphor has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0012】[0012]

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。
SUMMARY OF THE INVENTION The present inventors have developed various materials, including those described in the above-mentioned prior art.
A surface conduction electron-emitting device having a manufacturing method and a structure has been tried. Furthermore, research has been conducted on a multi-electron beam source in which a number of surface conduction electron-emitting devices are arranged, and on an image display device using the multi-electron beam source.

【0013】発明者らは、たとえば図25に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を2次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。
The inventors have tried a multi-electron beam source by an electrical wiring method shown in FIG. 25, for example. That is, it is a multi-electron beam source in which a large number of surface conduction electron-emitting devices are arranged two-dimensionally and these devices are arranged in a matrix as shown in the drawing.

【0014】図中、4001は表面伝導型放出素子を模
式的に示したもの、4002は行方向配線、4003は
列方向配線である。行方向配線4002および列方向配
線4003は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗4004および4005
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。
In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 shows a wiring in a row direction, and 4003 shows a wiring in a column direction. The row wiring 4002 and the column wiring 4003 actually have a finite electric resistance, but in the figure, the wiring resistances 4004 and 4005
It is shown as The above-described wiring method is called simple matrix wiring.

【0015】なお、図示の便宜上、6×6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。
Although a 6 × 6 matrix is shown for convenience of illustration, the scale of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image is displayed. The elements are arranged and wired in a quantity sufficient for displaying.

【0016】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線4002および列方向配
線4003に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の1行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線4002には選択電
圧Vsを印加し、同時に非選択の行の行方向配線400
2には非選択電圧Vnsを印加する。これと同期して列
方向配線4003に電子ビームを出力するための駆動電
圧Veを印加する。この方法によれば、配線抵抗400
4および4005による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ve−Vsの電圧が印
加され、また非選択行の表面伝導型放出素子にはVe−
Vnsの電圧が印加される。Ve,Vs,Vnsを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Veを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Veを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。
In a multi-electron beam source in which surface conduction electron-emitting devices are arranged in a simple matrix, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example, in order to drive any one row of surface conduction electron-emitting devices in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and at the same time, the row direction wiring 400 of the non-selected row is applied.
2, a non-selection voltage Vns is applied. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column wiring 4003. According to this method, the wiring resistance 400
Neglecting the voltage drop due to Nos. 4 and 4005, a voltage of Ve-Vs is applied to the surface conduction type emission devices of the selected row, and Ve-Vs is applied to the surface conduction type emission devices of the non-selected row.
A voltage of Vns is applied. If Ve, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the surface conduction electron-emitting device of the selected row, and a different drive voltage is applied to each of the column wirings. If Ve is applied, each of the elements in the selected row should output a different intensity electron beam. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the driving voltage Ve is changed, the length of time for outputting the electron beam should be changed.

【0017】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな用途
が考えられており、たとえば画像情報に応じた電圧信号
を適宜印加すれば、画像表示装置用の電子源として応用
できるものと期待される。一方、発明者らは表面伝導型
放出素子の特性を改善するための研究を鋭意行った結
果、製造工程において通電活性化処理を行なうことが効
果的であることを見出した。
Therefore, various applications of the multi-electron beam source in which the surface conduction electron-emitting devices are wired in a simple matrix have been considered. For example, if a voltage signal according to image information is appropriately applied, the electron source for an image display device can be used. It is expected to be applicable as. On the other hand, the inventors of the present invention have earnestly conducted research to improve the characteristics of the surface conduction electron-emitting device, and as a result, have found that conducting current activation treatment is effective in the manufacturing process.

【0018】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、導電性薄膜に電流を流
して該薄膜を局所的に破壊もしくは変形もしくは変質さ
せて亀裂を形成する処理(通電フォーミング処理)を行
なう。この後さらに通電活性化処理を行なうことにより
電子放出特性を大幅に改善することが可能である。
As described above, when forming the electron emitting portion of the surface conduction electron-emitting device, an electric current is applied to the conductive thin film to locally break, deform or alter the thin film to form a crack. Processing (energization forming processing) is performed. After that, the electron emission characteristic can be significantly improved by further performing the energization activation treatment.

【0019】すなわち、通電活性化処理とは通電フォー
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。たとえば、すなわち、通
電活性化処理とは通電フォーミング処理により形成され
た電子放出部に適宜の条件で通電を行って、その近傍に
炭素もしくは炭素化合物を堆積せしめる処理のことであ
る。例えば、適宜の分圧の有機物が存在し、全圧が10
のマイナス4乗ないし10のマイナス5乗[torr]
の真空雰囲気中において、電圧パルスを定期的に印加す
ることにより、電子放出部の近傍に単結晶グラファイ
ト、多結晶グラファイト、非晶質カーボン、のいずれか
か、もしくはその混合物を500[オングストローム]
以下の膜厚で堆積させる。ただし、この条件はほんの一
例であって、表面伝導型放出素子の材質や形状により適
宜変更されるべきであるのは言うまでもない。
That is, the energization activation process is a process of energizing the electron-emitting portion formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. For example, the energization activation process is a process of energizing the electron-emitting portion formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. For example, organic matter having an appropriate partial pressure is present, and the total pressure is 10
Minus 4 to 10 Minus 5 [torr]
By periodically applying a voltage pulse in the vacuum atmosphere of No. 1, 500 [angstrom] of any one of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof is provided in the vicinity of the electron emission portion.
Deposit with the following film thickness. However, it is needless to say that this condition is just an example and should be appropriately changed depending on the material and shape of the surface conduction electron-emitting device.

【0020】このような処理を行なうことにより、通電
フォーミング直後と比較して、同じ印加電圧における放
出電流を典型的には100倍以上増加させることが可能
である。なお、通電活性化終了後には、真空雰囲気中の
有機物の分圧を低減させるのが望ましい。
By carrying out such a treatment, it is possible to increase the emission current at the same applied voltage typically 100 times or more as compared with immediately after the energization forming. It should be noted that it is desirable to reduce the partial pressure of the organic substance in the vacuum atmosphere after the completion of the energization activation.

【0021】したがって、上述の多数の表面伝導型放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行なう
のが望ましいことは言うまでもない。
Therefore, it is needless to say that it is desirable to carry out the energization activation process for each element even when manufacturing a multi-electron beam source in which a large number of surface conduction electron-emitting devices are wired in a simple matrix.

【0022】前記通電活性化の工程を付加することで、
表面伝導型放出素子の電子放出特性の安定化が計られた
が、これを単純マトリクス配線などのマルチ表面伝導型
放出素子に適用した場合には、さらに以下のような問題
点が発生した。
By adding the energization activation step,
The electron emission characteristics of the surface conduction electron-emitting device have been stabilized, but when this is applied to a multi-surface conduction electron-emitting device such as a simple matrix wiring, the following problems occur.

【0023】単純マトリクス配線されたm行n列のマル
チ表面伝導型放出素子の通電活性化工程において2行目
を通電活性化するときの等価回路を図26に示す。また
このとき電圧が印加されている2行目のみに注目した等
価回路を図27(a)に示す。図26のような単純マト
リクス配置の場合、図27(a)に示すように素子間に
はr1〜rnの配線抵抗が存在していることが分かる。
このとき2行目が活性化していくにつれて増加してい
く、素子電流If,放出電流Ieの様子を示したのが図
28である。本図のとおり活性化時には、1行に流れる
電流値Ifも、これにより放出電流Ieも共に増加して
いく。つまり活性化の初期状態ではほぼIfは流れてい
ないため電圧降下はほとんどなく、そのため1行上の素
子に印加される電圧の分布は図27(b)の線(ア)に
示すようになる。しかし活性化が進行するにつれて電流
Ifが流れるようになるため電圧降下が生じ出し、活性
化終了時には図27(b)の線(イ)に示すようにな
る。この事は中央部の素子で見た場合、活性化が進行す
るに連れて実質的に印加電圧が低下していくことにな
る。図27(b)では、活性化終了時には、中央部の素
子についてはΔVだけ素子電圧が低下している。これに
より中央部の素子は活性化の進行が両端部と比べて停滞
し放出特性が劣ることになる。従って、このような単純
マトリクス電子源を画像形成装置の電子源として用いた
場合には、画像の中央部の輝度或いは濃度が不足するこ
とになり不都合であった。
FIG. 26 shows an equivalent circuit when the second row is energized and activated in the energization activation process of the m-row, n-column multi-surface-conduction-type emission device having simple matrix wiring. 27A shows an equivalent circuit focusing only on the second row to which the voltage is applied at this time. In the case of the simple matrix arrangement as shown in FIG. 26, it can be seen that wiring resistances r1 to rn exist between the elements as shown in FIG.
FIG. 28 shows the states of the device current If and the emission current Ie that increase as the second row is activated. As shown in the figure, at the time of activation, both the current value If flowing in one row and the emission current Ie thereby increase. In other words, since almost no If flows in the initial state of activation, there is almost no voltage drop, and therefore the distribution of the voltage applied to the elements on one row is as shown by the line (a) in FIG. However, as the activation progresses, the current If starts to flow, causing a voltage drop. At the end of activation, the line (a) in FIG. 27B is reached. In the case of the element in the central portion, this means that the applied voltage is substantially lowered as the activation progresses. In FIG. 27B, at the end of activation, the element voltage of the central element is reduced by ΔV. As a result, the progress of activation of the element in the central portion is slower than that in the both end portions, resulting in inferior emission characteristics. Therefore, when such a simple matrix electron source is used as the electron source of the image forming apparatus, the brightness or density of the central portion of the image becomes insufficient, which is inconvenient.

【0024】このような問題は図29に示す梯子状に配
線した表面伝導型放出素子を多数並べたもの(以降梯子
型配線と呼ぶ)についても同様で、図30(a)に示す
ように配線抵抗が分布しており、これにより図30
(b)に示したような電圧降下が生じ、この場合は電圧
供給端から遠い、素子番号が大きい部分で素子電圧の降
下が生じるためにそこの放出特性が劣り、その電子源を
用いて画像形成装置を作成した場合には画像の片端部で
輝度或いは濃度が不足し不都合であった。
Such a problem also occurs in a case where a large number of surface conduction electron-emitting devices arranged in a ladder shape shown in FIG. 29 are arranged (hereinafter referred to as a ladder type wiring). As shown in FIG. The resistance is distributed, and as a result, FIG.
The voltage drop as shown in (b) occurs, and in this case, the emission characteristic is inferior because the element voltage drops at the portion with a large element number, which is far from the voltage supply terminal, and the electron source is used to generate an image. In the case of forming the forming apparatus, it is inconvenient because the brightness or density is insufficient at one end of the image.

【0025】本発明は上述した課題を解決するためにな
されたものであり、活性化の進行にしたがって電圧供給
端に与える電圧を徐々に上昇させることにより各素子と
もに印加電圧が低下することのないようにし、これによ
り一様な放出特性を有する電子源とその製造装置及び製
造方法及び画像形成装置を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and the applied voltage is not lowered in each element by gradually increasing the voltage applied to the voltage supply terminal as the activation progresses. Thus, it is an object of the present invention to provide an electron source having uniform emission characteristics, a manufacturing apparatus and manufacturing method thereof, and an image forming apparatus.

【0026】[0026]

【課題を解決するための手段】上述した目的を達成する
ために、本発明の電子源の製造装置は以下の構成を備え
る。すなわち、複数の表面伝導型放出素子を行単位で配
置して成る電子源における各素子の放出特性を活性化す
る製造装置であって、所定の順序で1つの行を選択する
選択手段と、前記選択手段により選択された行の素子群
について、パルス印加ごとに電圧を増大させつつパルス
を印加するパルス印加手段とを備える。
In order to achieve the above-mentioned object, an electron source manufacturing apparatus of the present invention has the following configuration. That is, a manufacturing apparatus for activating the emission characteristics of each element in an electron source in which a plurality of surface conduction electron-emitting devices are arranged in row units, and selecting means for selecting one row in a predetermined order; Pulse applying means for applying a pulse while increasing the voltage for each pulse application is provided for the element group of the row selected by the selecting means.

【0027】更に好ましくは、前記パルス印加手段は、
所定波形の矩形パルスを発生するパルス発生手段と、該
パルス発生手段により発生された矩形パルスの電圧を、
所定の率で増幅する増幅手段とを含む。
More preferably, the pulse applying means is
Pulse generating means for generating a rectangular pulse of a predetermined waveform, and the voltage of the rectangular pulse generated by the pulse generating means,
Amplification means for amplifying at a predetermined rate.

【0028】更に好ましくは、前記増幅手段は、矩形パ
ルスを入力とし、入力パルスごとにパルスの波高を所定
の率で増大させた矩形パルスを出力し、前記パルス印加
手段は段階的に増大するパルスを印加する。
More preferably, the amplifying means inputs a rectangular pulse, outputs a rectangular pulse in which the pulse height of the pulse is increased at a predetermined rate for each input pulse, and the pulse applying means increases the pulse stepwise. Is applied.

【0029】更に好ましくは、前記増幅手段は、矩形パ
ルスを入力とし、入力パルスの波形を所定の率で増大さ
せて、前記選択手段は、前記パルス印加手段によるパル
スの印加開始から所定時間経過するまで同一の行を選択
し、所定時間経過後に次の行を選択する。
More preferably, the amplifying means receives a rectangular pulse as input, increases the waveform of the input pulse at a predetermined rate, and the selecting means elapses a predetermined time from the start of pulse application by the pulse applying means. Until the same row is selected, and the next row is selected after a predetermined time has elapsed.

【0030】更に好ましくは、前記選択手段は、前記パ
ルス印加手段による1回のパルスの印加ごとに次の行を
選択する。
More preferably, the selecting means selects the next row for each application of the pulse by the pulse applying means.

【0031】更に好ましくは、前記電子源は、複数の表
面伝導型放出素子を行列状に接続して成る。
More preferably, the electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a matrix.

【0032】更に好ましくは、前記電子源は、複数の表
面伝導型放出素子を梯子状に接続して成る。
More preferably, the electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a ladder shape.

【0033】上述した目的を達成するために、本発明の
電子源の製造方法は以下の構成を備える。すなわち、複
数の表面伝導型放出素子を行単位で配置して成る電子源
における各素子の放出特性を活性化する製造方法であっ
て、所定の順序で1つの行を選択する選択工程と、前記
選択工程により選択された行の素子群について、パルス
印加ごとに電圧を増大させつつパルスを印加するパルス
印加工程とを備え、前記パルス印加工程によるパルスの
印加開始から所定時間経過するまで前記選択工程により
同一の行を選択し、所定時間経過後に次の行を選択す
る。
In order to achieve the above-mentioned object, the method for manufacturing an electron source of the present invention has the following constitution. That is, a manufacturing method for activating the emission characteristics of each element in an electron source in which a plurality of surface conduction electron-emitting devices are arranged in rows, comprising a selecting step of selecting one row in a predetermined order, A pulse application step of applying a pulse while increasing the voltage for each pulse application for the element group of the row selected in the selection step, and the selection step until a predetermined time elapses from the start of pulse application in the pulse application step. The same row is selected by and the next row is selected after a lapse of a predetermined time.

【0034】あるいは、複数の表面伝導型放出素子を行
単位で配置して成る電子源における各素子の放出特性を
活性化する製造方法であって、所定の順序で1つの行を
選択する選択工程と、前記選択工程により選択された行
の素子群について、パルス印加ごとに電圧を増大させつ
つパルスを印加するパルス印加工程とを備え、前記パル
ス印加工程による1回のパルスの印加ごとに前記選択工
程により次の行を選択し、選択された行についてパルス
を印加する。
Alternatively, it is a manufacturing method for activating the emission characteristics of each element in an electron source formed by arranging a plurality of surface conduction electron-emitting devices in units of rows, and selecting a row in a predetermined order. And a pulse applying step of applying a pulse while increasing the voltage for each pulse application to the element group of the row selected by the selecting step, and the selecting is performed for each pulse application by the pulse applying step. The next row is selected by the process, and a pulse is applied to the selected row.

【0035】更に好ましくは、前記パルス印加工程は、
矩形パルスを所定の率で増大させて出力し、段階的に増
大するパルスを印加する。
More preferably, in the pulse applying step,
A rectangular pulse is increased at a predetermined rate and output, and a pulse that increases stepwise is applied.

【0036】更に好ましくは、前記パルス印加工程は、
矩形パルスの波形を時間に応じて増大させ、漸次増大す
るパルスを印加する。
More preferably, the pulse applying step is
The waveform of the rectangular pulse is increased with time, and a pulse that gradually increases is applied.

【0037】更に好ましくは、前記電子源は、複数の表
面伝導型放出素子を行列状に接続して成る。
More preferably, the electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a matrix.

【0038】更に好ましくは、前記電子源は、複数の表
面伝導型放出素子を梯子状に接続して成る。
More preferably, the electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a ladder shape.

【0039】[0039]

【発明の実施の形態】以下本発明に係る実施形態につい
て、図面を参照して詳細に説明する。 <第1実施形態>図1に本実施形態における表面伝導型
放出素子の通電活性化装置の例を示す。本図において1
01は通電活性化をするために接続されているマルチ表
面伝導型放出素子基板(本実施形態における電子源たる
前記基板はマトリクス配線されたものであり、フォーミ
ングは完了している)であり、不図示の真空排気装置に
接続されており10のマイナス4乗〜マイナス5乗To
rr程度に真空排気されている。また、102は通電活
性化に必要な電圧波形を発生する波形発生部、103は
活性化ライン選択部、104は波形発生部で生成された
電圧波形を必要な電圧電流まで増幅する増幅部、106
は通電活性化波形及びライン選択部を制御する制御部で
ある。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. <First Embodiment> FIG. 1 shows an example of an energization activation device for a surface conduction electron-emitting device according to the present embodiment. 1 in this figure
Reference numeral 01 denotes a multi-surface conduction electron-emitting device substrate (the substrate which is an electron source in the present embodiment is matrix-wired and the forming is completed) which is connected for activation by energization. It is connected to the illustrated vacuum exhaust device and is a power of 10 −4 to −5 To
It is evacuated to about rr. Further, 102 is a waveform generation unit that generates a voltage waveform required for energization activation, 103 is an activation line selection unit, 104 is an amplification unit that amplifies the voltage waveform generated by the waveform generation unit to a required voltage current, 106
Is a control unit that controls the energization activation waveform and the line selection unit.

【0040】本図を用いて通電活性化装置の動作につい
て説明する。波形発生部102は通電活性化に必要な電
圧波形を発生するもので図2に示すようなパルス波形を
出力する。図2においてT1及びT2のそれぞれは電圧
波形のパルス幅とパルス間隔を示し、本実施形態ではT
1を1ミリ秒、T2を10ミリ秒とした。また、電圧V
fは活性化の進行に応じて制御部106によってコント
ロールされる。本実施形態では、Vfの初期値は14V
程度である。制御部106は予め記憶された昇圧レート
に基づいて波形発生部102をコントロールすると共
に、ライン選択部103に選択ラインを指示する。波形
発生部102から出力された電圧波形は、増幅部104
にて必要な電圧、電流に増幅されて、ライン選択部10
3に入力され電子源基板101の選択ラインに印加され
る。
The operation of the energization activation device will be described with reference to FIG. The waveform generator 102 generates a voltage waveform required for energization activation, and outputs a pulse waveform as shown in FIG. In FIG. 2, each of T1 and T2 indicates a pulse width and a pulse interval of the voltage waveform.
1 was 1 millisecond and T2 was 10 milliseconds. Also, the voltage V
f is controlled by the control unit 106 according to the progress of activation. In this embodiment, the initial value of Vf is 14V.
It is about. The control unit 106 controls the waveform generation unit 102 based on the boosting rate stored in advance and instructs the line selection unit 103 to select a selected line. The voltage waveform output from the waveform generation unit 102 is output to the amplification unit 104.
Is amplified to the required voltage and current at the line selection unit 10
3 is applied to the selected line of the electron source substrate 101.

【0041】ここでライン選択部103について図3を
用いて説明する。ライン選択部103はリレー、アナロ
グスイッチ等のスイッチで構成され、表面伝導型放出素
子基板101がm×nのマトリクスである時、sw1か
らswmのようにm個のスイッチが並列に並べられて電
子源基板のx配線端子Dx1からDxmに接続されてい
る。また各スイッチは制御部106にてコントロールさ
れ、通電活性化するべきラインに増幅部104からの電
圧波形が加わるように作動する。図3においてはライン
1が選択され、sw1が作動しておりその他のラインは
グラウンドに接続されている。増幅部104は、後述の
ような昇圧レートで印加パルスの電圧を上昇させる。
The line selection unit 103 will be described with reference to FIG. The line selection unit 103 is composed of switches such as a relay and an analog switch. When the surface-conduction type electron-emitting device substrate 101 is an m × n matrix, m switches are arranged in parallel like sw1 to swm and are arranged in electronic form. The x wiring terminals Dx1 to Dxm of the source substrate are connected. Each switch is controlled by the control unit 106, and operates so that the voltage waveform from the amplification unit 104 is applied to the line to be energized and activated. In FIG. 3, line 1 is selected, sw1 is active and the other lines are connected to ground. The amplification unit 104 increases the voltage of the applied pulse at a boosting rate as described below.

【0042】次に、Vfがどのように変化するかについ
て説明する。本実施形態で行った、Vfの昇圧レートを
示したのが図4(a)である。本図においてΔVは図2
7(b)に示した活性化開始時と終了時の電圧差の最大
値ΔVと同じであり、昇圧が終了する時間tは、図28
で示した放出電流Ieの上昇がほぼ終わって活性化が終
了したと思われる時間tと同じである。
Next, how Vf changes will be described. FIG. 4A shows the boosting rate of Vf performed in the present embodiment. In this figure, ΔV is
28 (b) is the same as the maximum value ΔV of the voltage difference between the activation start time and the activation start time shown in FIG.
It is the same as the time t at which the activation of the emission current Ie is considered to have almost finished after the increase.

【0043】この様にしてライン選択部103にて選択
された1ラインの活性化が終了すると、制御部106に
て次のラインを選択するよう選択部103に対して指示
し、ライン毎に活性化が行なわれていく。
When the activation of one line selected by the line selection unit 103 is completed in this way, the control unit 106 instructs the selection unit 103 to select the next line and activates each line. The conversion is carried out.

【0044】この際の制御部106による制御手順のフ
ローチャートを図8に示す。このフローチャートは、制
御部106に内蔵されたメモリ1061に格納されたプ
ログラムをCPU1062により実行することで実現で
きる。
FIG. 8 shows a flowchart of the control procedure by the control unit 106 at this time. This flowchart can be realized by causing the CPU 1062 to execute a program stored in the memory 1061 built in the control unit 106.

【0045】まず、ライン選択部103により先頭のラ
インを選択させ、波形発生部102をリセットしてVf
に設定する(ステップS801)。
First, the line selection unit 103 is caused to select the first line, and the waveform generation unit 102 is reset to Vf.
Is set (step S801).

【0046】その後、波形発生部102により活性化パ
ルスを1パルス発生させ(ステップS802)、時間t
経過していないなら活性化は終了していないとして(ス
テップS803−No)、パルス間隔T2後(ステップ
S804)、図4に(a)に示した昇圧レートに基づい
て次のパルスVfを(ΔV/t)・T2だけ増加させて
から(ステップS808)、次のパルス印加をする。
Thereafter, the waveform generator 102 generates one activation pulse (step S802), and the time t
If it has not elapsed, it is determined that the activation is not completed (step S803-No), and after the pulse interval T2 (step S804), the next pulse Vf is set to (ΔV) based on the boosting rate shown in FIG. / T) · T2, and then the next pulse is applied (step S808).

【0047】1ラインの活性化が終了したなら、全ライ
ン終了したかテストし(ステップS805)、終了して
いなければ、増幅部104をリセットして印加電圧をV
fに戻させ(ステップS806)、ライン選択部103
によりつぎのラインを選択させる(ステップS80
7)。
If the activation of one line is completed, it is tested whether all the lines are completed (step S805). If not completed, the amplifier 104 is reset to set the applied voltage to V.
Return to f (step S806), line selection unit 103
To select the next line (step S80
7).

【0048】このようにして活性化パルスを各ラインご
とに印加し、素子基板101の全素子を活性化する。こ
の時の活性化パルスの様子を図9に示す。スイッチ1を
オンにした状態で増幅部104の出力、すなわち活性化
パルスは漸次増幅され、その電圧が時間tかけてVf+
ΔVまで昇圧したところで1ラインの活性化を終了す
る。これを全ラインに繰り返す。
In this way, the activation pulse is applied to each line to activate all the elements on the element substrate 101. The state of the activation pulse at this time is shown in FIG. With the switch 1 turned on, the output of the amplifier 104, that is, the activation pulse is gradually amplified, and its voltage is Vf + over time t.
The activation of one line ends when the voltage is boosted to ΔV. Repeat this for all lines.

【0049】以上説明したように本実施形態の通電活性
化装置を用いてマルチ表面伝導型放出素子を活性化した
ところ中央部でも一定レベル以上の電子放出特性が得ら
れた。
As described above, when the multi-surface conduction electron-emitting device was activated using the current activation device of the present embodiment, electron emission characteristics of a certain level or higher were obtained even in the central portion.

【0050】活性化パルスの電圧の昇圧を、図4(b)
のようなプロファイルとなるように行っても、素子基板
101を一様に活性化することができる。ここで、△
V,tは図4(a)と同様であり、△tはステップ状に
電圧を変化させる周期である。この場合には図10のフ
ローチャートの手順で制御が行われる。
The step-up of the voltage of the activation pulse is shown in FIG.
The element substrate 101 can be uniformly activated even if the above-described profile is used. Where △
V and t are the same as those in FIG. 4A, and Δt is a cycle in which the voltage is changed stepwise. In this case, control is performed according to the procedure of the flowchart of FIG.

【0051】まず、ライン選択部103により先頭のラ
インを選択させ、波形発生部102をリセットして出力
電圧=Vfに設定する(ステップS1001)。
First, the line selector 103 selects the first line, resets the waveform generator 102, and sets the output voltage = Vf (step S1001).

【0052】その後、波形発生部102により活性化パ
ルスを発生させ(ステップS1002)、昇圧周期△t
の間待ち、パルス印加を続ける(ステップS100
3)。次に経過時間がtに達していなければ(ステップ
S1004)、図4(b)に示した昇圧レートとなる様
にVfを(△V/t)×△tだけ増加させ(ステップS
1005)パルスの印加を繰り返す。
After that, an activation pulse is generated by the waveform generator 102 (step S1002), and the boosting cycle Δt.
Wait for a while and continue pulse application (step S100
3). Next, if the elapsed time has not reached t (step S1004), Vf is increased by (ΔV / t) × Δt so that the boost rate shown in FIG. 4 (b) is obtained (step S1004).
1005) The pulse application is repeated.

【0053】1ラインの活性化が終了したなら、全ライ
ン終了したかテストし(ステップS1006)、終了し
ていなければ、増幅部104をリセットして印加電圧を
Vfに戻させ(ステップS1007)、ライン選択部1
03によりつぎのラインを選択させる(ステップS10
08)。
When the activation of one line is completed, it is tested whether all lines are completed (step S1006). If not completed, the amplifier 104 is reset to return the applied voltage to Vf (step S1007). Line selector 1
The next line is selected by 03 (step S10).
08).

【0054】このようにして活性化パルスを各ラインご
とに印加し、素子基板101の全素子を活性化する。こ
の時の活性化パルスの様子を図11に示す。スイッチ1
をオンにした状態で増幅部104の出力、すなわち活性
化パルスは段階的に増幅され、その電圧が時間tかけて
Vf+ΔVまで昇圧したところで1ラインの活性化を終
了する。これを全ラインに繰り返す。
In this way, the activation pulse is applied to each line to activate all the elements on the element substrate 101. The state of the activation pulse at this time is shown in FIG. Switch 1
With the switch on, the output of the amplifier 104, that is, the activation pulse is amplified stepwise, and the activation of one line is completed when the voltage is boosted to Vf + ΔV over time t. Repeat this for all lines.

【0055】なお、Vfの昇圧プロファイルについては
図4(b)に示したように、階段上のものでも効果が見
られたが、図4(a)の様に漸次昇圧したほうがより効
果的であった。
Regarding the boosting profile of Vf, as shown in FIG. 4 (b), the effect on the stairs was also found, but it is more effective to gradually boost as shown in FIG. 4 (a). there were.

【0056】尚本実施形態では、マルチ表面伝導型放出
素子として梯子型配線のものが接続されていても同様に
適用可能であるが、この場合のΔVは、図30(b)で
示したΔVと同じである。 [第2の実施形態]以下に、本発明に係る第2の実施形
態について詳細に説明する。
In this embodiment, the multi-surface conduction electron-emitting device can be similarly applied even if a ladder-type wiring device is connected. In this case, ΔV is ΔV shown in FIG. 30 (b). Is the same as. [Second Embodiment] The second embodiment according to the present invention will be described in detail below.

【0057】第2実施形態における通電活性化装置は第
1実施形態と同様であるが、マルチ表面伝導型放出素子
としては梯子型配線のものを使用する例について説明す
る。これを図5に示す。図5において、上述した第1実
施形態に示す図1と同様の構成については同一番号を付
し、説明を省略する。
The energization activation device in the second embodiment is the same as that in the first embodiment, but an example in which a ladder-type wiring is used as the multi-surface conduction electron-emitting device will be described. This is shown in FIG. 5, the same components as those in FIG. 1 shown in the first embodiment described above are designated by the same reference numerals, and the description thereof will be omitted.

【0058】本図において110は通電活性化をするた
めに接続されているマルチ表面伝導型放出素子基板(本
実施形態における電子源は梯子型配線された物、フォー
ミングは完了している)であり、不図示の真空排気装置
に接続されており10のマイナス4乗〜マイナス5乗T
orr程度に真空排気されている。尚、図5に示す通電
活性化装置の全体的な動作は上述した第1実施形態と同
様であるため、説明を省略するが、第1実施形態と異な
る増幅部104で発生される電圧波形と、ライン切り換
えをする手順について以下で説明する。
In the figure, reference numeral 110 denotes a multi-surface conduction electron-emitting device substrate (the electron source in this embodiment is a ladder-type wiring, the forming is completed) which is connected for activation by energization. , Which is connected to a vacuum exhaust device (not shown), and is 10 −4 to −5 T
It is evacuated to about orr. The overall operation of the energization activation device shown in FIG. 5 is the same as that of the first embodiment described above, and thus the description thereof is omitted, but the voltage waveform generated in the amplification unit 104 different from that of the first embodiment is described. The procedure for line switching will be described below.

【0059】図2を用いて増幅部104で発生する活性
化電圧波形について説明する。本実施形態においては、
T1は1msec,T2は2msecを採用した。
The activation voltage waveform generated in the amplifying section 104 will be described with reference to FIG. In this embodiment,
T1 is 1 msec and T2 is 2 msec.

【0060】次にライン選択部の切り換えのタイミング
について図6を用いて説明する。印加される電圧波形は
上述した様に連続したパルス波形で有り、これを表した
のが図6の一番上のラインである。パルス出力が始まる
とまず最初にsw1がオンになり、パルス波形をマルチ
表面伝導型放出素子基板110のD1端子に出力する。
しかしsw1がオンになっているのは1パルス分であ
り、すぐにオフとなって直後にsw2がオンになる。こ
のようにしてパルス出力に合わせて、sw1からswm
が順次切り替わり、1パルスずつがD1からDmに印加
された後、またsw1から順次に繰り返される。
Next, the switching timing of the line selection section will be described with reference to FIG. The applied voltage waveform is a continuous pulse waveform as described above, and this is represented by the top line in FIG. When pulse output starts, sw1 first turns on and outputs a pulse waveform to the D1 terminal of the multi-surface conduction electron-emitting device substrate 110.
However, sw1 is turned on for one pulse, and immediately turned off and sw2 is turned on immediately thereafter. In this way, according to the pulse output, sw1 to swm
Are sequentially switched, and one pulse is applied from D1 to Dm, and then sequentially repeated from sw1.

【0061】このとき、各ラインに印加される電圧パル
スの波高値の時間的変化を示したのが、図7である。こ
こで電圧の上昇量ΔVは図30(b)で示したΔVと同
じであり、昇圧が終了する時間Tは、1ラインのみを活
性化したときのデューディー比と梯子の行数から求めら
れ、 T=t×m/5 で示すことができる。(tは図28で示したtと同じで
ある。)これについて、以下で説明する。活性化の進行
は1/10デューティー以下程度であれば、同じパルス
巾の活性化パルスで比較すると、総印加パルス数でほぼ
決まる。第一の実施例において、時間t[sec]で活
性化が終了するとき総印加パルス数は、 t×100 である。本実施例においては、2msec×m周期で各
々のラインにパルスが印加されるから、t×100パル
スが印加されるには、 2msec×m×t×100 つまり、 t×m/5[sec] の時間が必要になるわけである。
At this time, FIG. 7 shows the change over time of the peak value of the voltage pulse applied to each line. Here, the amount of voltage increase ΔV is the same as ΔV shown in FIG. 30B, and the time T at which boosting ends is obtained from the duty ratio and the number of rows of ladders when only one line is activated. , T = t × m / 5. (T is the same as t shown in FIG. 28.) This will be described below. If the progress of activation is about 1/10 duty or less, when compared with activation pulses having the same pulse width, it is almost determined by the total number of applied pulses. In the first embodiment, the total number of applied pulses is t × 100 when the activation ends at time t [sec]. In the present embodiment, since a pulse is applied to each line at a period of 2 msec × m, in order to apply a t × 100 pulse, 2 msec × m × t × 100, that is, t × m / 5 [sec]. The time will be needed.

【0062】このような制御の手順を示すフローチャー
トが図12である。図12の手順は制御部106に内蔵
されたメモリ1061に格納されたプログラムをCPU
1061により実行することで実現できる。
FIG. 12 is a flow chart showing the procedure of such control. In the procedure of FIG. 12, the program stored in the memory 1061 built in the control unit 106 is executed by the CPU.
This can be realized by executing the command 1061.

【0063】「フローチャート(図12)の説明」ま
ず、ライン選択部103により先頭のラインを選択させ
ると共に、波形発生部102を初期状態にして印加電圧
をVfに設定する(ステップS1201)。次に波形発
生部により活性化パルスを1パルス発生させる(ステッ
プ1202)。波形を印加したのが最後のラインでなけ
れば(ステップS1203−N)、2msec待った後
(ステップS1204)、次のラインを選択する(ステ
ップS1205)。先頭ラインから最後のラインを一巡
した後、活性化終了時間に達していなければ(ステップ
S1206−N)、Vfを所定電圧だけ増加した後(ス
テップS1207)、先頭のラインを再選択して(ステ
ップS1208)、パルスを印加する。
[Explanation of Flowchart (FIG. 12)] First, the line selection unit 103 selects the first line and sets the waveform generation unit 102 to the initial state to set the applied voltage to Vf (step S1201). Next, the waveform generator generates one activation pulse (step 1202). The waveform is not applied to the last line (step S1203-N), after waiting for 2 msec (step S1204), the next line is selected (step S1205). If the activation end time has not been reached after one cycle from the first line to the last line (step S1206-N), Vf is increased by a predetermined voltage (step S1207), and then the first line is reselected (step S1207). S1208), a pulse is applied.

【0064】以上説明したように本実施形態の通電活性
化装置を用いてマルチ表面伝導型放出素子を活性化した
ところ給電端子D1〜Dnから遠い端部でも一定レベル
以上の電子放出特性が得られた。また、本実施形態では
第1実施形態と比べて全体の活性化時間が5分の1程度
に短縮された。
As described above, when the multi-surface conduction electron-emitting device is activated using the energization activation device of this embodiment, the electron emission characteristic of a certain level or more can be obtained even at the ends far from the power supply terminals D1 to Dn. It was Moreover, in the present embodiment, the entire activation time is shortened to about 1/5 as compared with the first embodiment.

【0065】また、Vfの昇圧プロファイルについて
は、階段上の者でも効果が見られたが、図7の(a)の
様に漸次昇圧したほうがより効果的であったのは第1実
施形態と同様であった。
Regarding the boosting profile of Vf, the effect was seen even by people on the stairs, but it was more effective to gradually boost as shown in FIG. 7A as compared with the first embodiment. It was similar.

【0066】尚本実施形態では、マルチ表面伝導型放出
素子としてマトリクス配線のものが接続されていても同
様に適用可能であるが、この場合のΔVは、図27の
(b)で示したΔVになる。 (表示パネルの構成と製造法)次に、本発明を適用した
画像表示装置の表示パネルの構成と製造法について、具
体的な例を示して説明する。
In this embodiment, the multi-surface conduction electron-emitting device can be similarly applied even if a matrix wiring is connected, but ΔV in this case is ΔV shown in FIG. 27 (b). become. (Configuration and Manufacturing Method of Display Panel) Next, the configuration and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.

【0067】図13は、実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの1部を切
り欠いて示している。
FIG. 13 is a perspective view of the display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure.

【0068】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
In the figure, 1005 is a rear plate, and 1006.
Is a side wall, 1007 is a face plate, 1005
˜1007 form an airtight container for maintaining a vacuum inside the display panel. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0069】リアプレート1005には、基板1001
が固定されているが、該基板上には表面伝導型放出素子
1002がNxM個形成されている。(N,Mは2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、N=3000,M=10
00以上の数を設定することが望ましい。本実施形態に
おいては、N=3072,M=1024とした。)前記
NxM個の表面伝導型放出素子は、M本の行方向配線1
003とN本の列方向配線1004により単純マトリク
ス配線されている。前記、1001〜1004によって
構成される部分をマルチ電子ビーム源と呼ぶ。なお、マ
ルチ電子ビーム源の製造方法や構造については、後で詳
しく述べる。
The rear plate 1005 has a substrate 1001.
Are fixed, but N × M surface conduction electron-emitting devices 1002 are formed on the substrate. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, M = 10
It is desirable to set the number to 00 or more. In this embodiment, N = 3072 and M = 1024. ) The N × M surface conduction electron-emitting devices are M row-direction wirings 1.
003 and N column-direction wirings 1004 form a simple matrix wiring. The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【0070】本実施形態においては、気密容器のリアプ
レート1005にマルチ電子ビーム源の基板1001を
固定する構成としたが、マルチ電子ビーム源の基板10
01が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
01自体を用いてもよい。
In this embodiment, the multi-electron beam source substrate 1001 is fixed to the rear plate 1005 of the airtight container, but the multi-electron beam source substrate 10 is fixed.
01 has sufficient strength, the substrate 10 of the multi-electron beam source is used as a rear plate of the hermetic container.
01 itself may be used.

【0071】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1008の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図1
4(a)に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体1010が設け
てある。黒色の導電体1010を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
1010には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the present embodiment is a color display device, the fluorescent film 1008 has C
Phosphors of three primary colors of red, green and blue used in the field of RT are separately applied. The phosphors of each color are shown in FIG.
As shown in FIG. 4 (a), the conductors are painted in stripes, and black conductors 1010 are provided between the stripes of the phosphor. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. Although graphite was used as a main component for the black conductor 1010, other materials may be used as long as they are suitable for the above purpose.

【0072】また、3原色の蛍光体の塗り分け方は前記
図14(a)に示したストライプ状の配列に限られるも
のではなく、たとえば図14(b)に示すようなデルタ
状配列や、それ以外の配列であってもよい。
The method of separately coating the phosphors of the three primary colors is not limited to the stripe-shaped arrangement shown in FIG. 14 (a), and for example, the delta arrangement shown in FIG. 14 (b), Other arrangements may be used.

【0073】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1008に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is produced, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material may not necessarily be used.

【0074】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1008に低電圧用の蛍光体材料を用いた
場合には、メタルバック1009は用いない。
On the surface of the fluorescent film 1008 on the rear plate side, a metal back 1009 known in the field of CRT is used.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon.
The metal back 1009 is not used when a low voltage fluorescent material is used for the fluorescent film 1008.

【0075】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in this embodiment, for the purpose of applying an accelerating voltage and improving the conductivity of the fluorescent film, a transparent material such as ITO is formed between the face plate substrate 1007 and the fluorescent film 1008. Electrodes may be provided.

【0076】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
03と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1004と、Hvはフェースプレートのメタルバック1
009と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are terminals for electrical connection having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are the row wirings 10 of the multi-electron beam source.
03, Dy1 to Dyn are column direction wirings 1004 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
009 electrically.

【0077】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1×10マ
イナス5乗ないしは1×10マイナス7乗[Torr]
の真空度に維持される。
To evacuate the inside of the airtight container to a vacuum, after assembling the airtight container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the airtight container is reduced to the power of 10 −7 [T].
orr]. Then, the exhaust pipe is sealed, but in order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorption action of the getter film, the inside of the airtight container is 1 × 10−5 or 1 × 10−7 [Torr].
Is maintained at a vacuum degree.

【0078】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。
The basic structure and manufacturing method of the display panel according to the embodiment of the present invention have been described above.

【0079】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、表面
伝導型放出素子を単純マトリクス配線した電子源であれ
ば、表面伝導型放出素子の材料や形状あるいは製法に制
限はない。しかしながら、発明者らは、表面伝導型放出
素子の中では、電子放出部もしくはその周辺部を微粒子
膜から形成したものが電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。 (表面伝導型放出素子の好適な素子構成と製法)電子放
出部もしくはその周辺部を微粒子膜から形成する表面伝
導型放出素子の代表的な構成には、平面型と垂直型の2
種類があげられる。 (平面型の表面伝導型放出素子)まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図15に示すのは、平面型の表面伝導型放出素子の
構成を説明するための平面図(a)および断面図(b)
である。図中、1101は基板、1102と1103は
素子電極、1104は導電性薄膜、1105は通電フォ
ーミング処理により形成した電子放出部、1113は通
電活性化処理により形成した薄膜である。
Next, a method of manufacturing the multi-electron beam source used in the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the surface conduction electron-emitting device are not limited as long as the multi-electron beam source used in the image display device of the present invention is an electron source in which surface conduction electron-emitting devices are arranged in a simple matrix. However, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described. (Preferable element structure and manufacturing method of surface conduction electron-emitting device) A typical structure of a surface conduction electron-emitting device in which an electron emitting portion or its peripheral portion is formed of a fine particle film is a flat type or a vertical type.
There are different types. (Plane-type surface conduction electron-emitting device) First, the element structure and manufacturing method of the plane-type surface conduction electron-emitting device will be described. FIG. 15 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of a flat surface conduction electron-emitting device.
It is. In the figure, 1101 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by an energization forming process, and 1113 is a thin film formed by an energization activation process.

【0080】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and soda lime glass, various ceramic substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the above various substrates. Substrate, etc. can be used.

【0081】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2O3−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法(たとえば印
刷技術)を用いて形成してもさしつかえない。
Further, the device electrodes 1102 and 1103 provided on the substrate 1101 so as to face each other in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material may be appropriately selected from metals such as Ag, alloys of these metals, metal oxides such as In2O3-SnO2, semiconductors such as polysilicon, and the like. To form the electrodes, film-forming techniques such as vacuum deposition and photolithography,
It can be easily formed by using a combination of patterning techniques such as etching, but it may be formed by using other methods (for example, printing techniques).

【0082】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0083】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual particles are spaced apart, a structure in which the particles are adjacent to each other, or a structure in which the particles overlap each other is observed.

【0084】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and the range of 10 angstroms to 200 angstroms is particularly preferable. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0085】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
Specifically, it is set within the range of several angstroms to several thousand angstroms, but the range of 10 angstroms to 500 angstroms is particularly preferable.

【0086】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2,In2O3,PbO,Sb2O3,などをはじめと
する酸化物や、HfB2,ZrB2,LaB6,CeB6,
YB4,GdB4,などをはじめとする硼化物や、Ti
C,ZrC,HfC,TaC,SiC,WC,などをは
じめとする炭化物や、TiN,ZrN,HfN,などを
はじめとする窒化物や、Si,Ge,などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6,
Borides such as YB4, GdB4, etc., Ti
Carbides including C, ZrC, HfC, TaC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., semiconductors including Si, Ge, etc., carbon, etc. And these are appropriately selected from these.

【0087】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].

【0088】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図15の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG. 15, the overlapping manner is
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0089】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図15においては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle diameter of several angstroms to several hundred angstroms may be arranged in the cracks. Since it is difficult to precisely and accurately show the actual position and shape of the electron emitting portion, the electron emitting portion is schematically shown in FIG.

【0090】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0091】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0092】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図15においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。
Since it is difficult to precisely illustrate the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.

【0093】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
The basic structure of a preferable element has been described above, but the following elements are used in the embodiment.

【0094】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0095】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
Pd or P as the main material of the fine particle film
The thickness of the fine particle film was about 100 [angstrom] and the width W was 100 [micrometer] using dO.

【0096】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図16の(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図15と同一である。
Next, a description will be given of a method of manufacturing a suitable flat surface conduction electron-emitting device. 16 (a) to 16 (d)
[FIG. 15] is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0097】1)まず、図16(a)に示すように、基
板1101上に素子電極1102および1103を形成
する。
1) First, as shown in FIG. 16A, device electrodes 1102 and 1103 are formed on a substrate 1101.

【0098】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、図16(a)に示した一対の素子電極(1102と
1103)を形成する。
Before forming, the substrate 1
After sufficiently washing 101 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. (As a method of depositing, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) After that, the deposited electrode material is patterned by using a photolithography etching technique, and the pattern shown in FIG. The pair of device electrodes (1102 and 1103) shown in () are formed.

【0099】2)次に、図16(b)に示すように、導
電性薄膜1104を形成する。
2) Next, as shown in FIG. 16B, a conductive thin film 1104 is formed.

【0100】形成するにあたっては、まず図16(a)
の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理
して微粒子膜を成膜した後、フォトリソグラフィー・エ
ッチングにより所定の形状にパターニングする。ここ
で、有機金属溶液とは、導電性薄膜に用いる微粒子の材
料を主要元素とする有機金属化合物の溶液である。具体
的には、本実施形態では主要元素としてPdを用いた。
また、実施形態では塗布方法として、ディッピング法を
用いたが、それ以外のたとえばスピンナー法やスプレー
法を用いてもよい。
In forming the film, first, FIG.
The substrate is coated with an organic metal solution, dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. Specifically, Pd is used as the main element in this embodiment.
Further, although the dipping method is used as the coating method in the embodiment, other methods such as a spinner method and a spray method may be used.

【0101】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
As a method of forming a conductive thin film made of a fine particle film, other than the method of applying an organic metal solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method Method may be used.

【0102】3)次に、図16(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。
3) Next, as shown in FIG. 16C, the forming power supply 1110 to the device electrodes 1102 and 11
The electron emitting portion 1105 is formed by applying an appropriate voltage during the period 03 and performing the energization forming process.

【0103】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film and to appropriately break, deform, or alter a part of the conductive thin film 1104 to change into a structure suitable for emitting electrons. This is the process that causes A portion of the conductive thin film made of a fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electric resistance measured between the element electrodes 1102 and 1103 after the formation is significantly increased as compared with before the formation of the electron emission portion 1105.

【0104】通電方法をより詳しく説明するために、図
17に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
In order to explain the energizing method in more detail, FIG. 17 shows an example of an appropriate voltage waveform applied from the forming power supply 1110. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable, and in the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously formed at a pulse interval T2 as shown in FIG. Applied to. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, a monitor pulse Pm for monitoring the state of formation of the electron-emitting portion 1105 was inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured by an ammeter 1111.

【0105】実施形態においては、たとえば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、た
とえばパルス幅T1を1[ミリ秒]、パルス間隔T2を
10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割りで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1×10の6乗[オーム]になった段階、す
なわちモニターパルス印加時に電流計1111で計測さ
れる電流が1×10のマイナス7乗[A]以下になった
段階で、フォーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 to the fifth power [torr], for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [millisecond], and the peak value Vpf is The voltage was increased by 0.1 [V] for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 reaches 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied is 1 × 10 −7 [A]. ] At the stage below, the energization related to the forming process was terminated.

【0106】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0107】4)次に、図16(d)に示すように、活
性化用電源1112から素子電極1102と1103の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。
4) Next, as shown in FIG. 16D, an appropriate voltage is applied from the activation power supply 1112 between the device electrodes 1102 and 1103 to carry out the energization activation process, and the electron emission characteristic. Make improvements.

【0108】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。図においては、炭素
もしくは炭素化合物よりなる堆積物を部材1113とし
て模式的に示した。なお、通電活性化処理を行うことに
より、行う前と比較して、同じ印加電圧における放出電
流を典型的には100倍以上に増加させることができ
る。
The energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. In the figure, a deposit made of carbon or a carbon compound is schematically shown as the member 1113. Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【0109】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 minus 4th power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0110】通電方法をより詳しく説明するために、図
18に、活性化用電源1112から印加する適宜の電圧
波形の一例を示す。本実施形態においては、一定パルス
幅,一定パルス間隔の矩形波を、徐々に波高値を上昇さ
せて通電活性化処理を行ったが、具体的には,矩形波の
電圧Vacは14[V]より昇圧を開始して16Vで終
了した。パルス幅T3は1[ミリ秒],パルス間隔T4
は10[ミリ秒]とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
In order to explain the energization method in more detail, FIG. 18 shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In the present embodiment, a rectangular wave having a constant pulse width and a constant pulse interval is subjected to energization activation processing by gradually increasing the peak value. Specifically, the rectangular wave voltage Vac is 14 [V]. Boosting was started further and ended at 16V. Pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed,
It is desirable to change the conditions accordingly.

【0111】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above energization conditions are preferable conditions for the surface-conduction type electron-emitting device of this embodiment, and when the design of the surface-conduction type electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0112】以上のようにして、図16(e)に示す平
面型の表面伝導型放出素子を製造した。 (垂直型の表面伝導型放出素子)次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、すなわち垂直型の表面
伝導型放出素子の構成について説明する。
As described above, the plane type surface conduction electron-emitting device shown in FIG. 16 (e) was manufactured. (Vertical type surface conduction electron-emitting device) Next, another typical configuration of the surface conduction type electron emission device in which the electron emission portion or its periphery is formed of a fine particle film, that is, the configuration of the vertical type surface conduction electron emission device. Will be described.

【0113】図19は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜、である。
FIG. 19 is a schematic cross-sectional view for explaining the basic structure of the vertical type, in which 1201 is a substrate.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【0114】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図15の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2のような電気的に絶
縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the device electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the device electrode spacing L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. An electrically insulating material such as SiO2 is used for the step forming member 1206.

【0115】次に、垂直型の表面伝導型放出素子の製法
について説明する。図20(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図19
と同一である。
Next, a method of manufacturing a vertical type surface conduction electron-emitting device will be described. 20A to 20F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as in FIG.
Is the same as

【0116】1)まず、図20(a)に示すように、基
板1201上に素子電極1203を形成する。
1) First, as shown in FIG. 20A, a device electrode 1203 is formed on a substrate 1201.

【0117】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.

【0118】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 13C, the device electrode 1202 is formed on the insulating layer.

【0119】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 7D, a part of the insulating layer is removed by using, for example, an etching method to expose the device electrode 1203.

【0120】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 7E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0121】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。図
16(c)を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい。
6) Next, as in the case of the flat type, an energization forming process is performed to form an electron emitting portion. The same process as the planar energization forming process described with reference to FIG. 16C may be performed.

【0122】7)次に、前記平面型の場合と同じく、通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる。図16(d)を用いて説明した
平面型の通電活性化処理と同様の処理を行えばよい。
7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emitting portion. The same process as the planar energization activation process described with reference to FIG. 16D may be performed.

【0123】以上のようにして、図20(f)に示す垂
直型の表面伝導型放出素子を製造した。 (表示装置に用いた表面伝導型放出素子の特性)以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。
As described above, the vertical type surface conduction electron-emitting device shown in FIG. 20 (f) was manufactured. (Characteristics of surface conduction electron-emitting device used for display device)
The device configuration and manufacturing method of the planar and vertical type surface conduction electron-emitting devices have been described. Next, the characteristics of the device used in the display device will be described.

【0124】図21に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 21 shows typical examples of (emission current Ie) vs. (device applied voltage Vf) characteristics and (device current If) vs. (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0125】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0126】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is the threshold voltage Vth
The emission current Ie sharply increases when a voltage of the above magnitude is applied to the element, while the emission current Ie is hardly detected at a voltage lower than the threshold voltage Vth.

【0127】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0128】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie at the voltage Vf.
The magnitude of e can be controlled.

【0129】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Thirdly, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the charge amount of the electrons emitted from the element depends on the length of time for which the voltage Vf is applied. You can control.

【0130】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Due to the above-mentioned characteristics, the surface conduction electron-emitting device could be suitably used for the display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0131】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。 (多数素子を単純マトリクス配線したマルチ電子ビーム
源の構造)次に、上述の表面伝導型放出素子を基板上に
配列して単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。
Further, by utilizing the second characteristic or the third characteristic, it is possible to control the light emission brightness, so that it is possible to perform the gradation display. (Structure of multi-electron beam source in which a large number of elements are wired in a simple matrix) Next, the structure of a multi-electron beam source in which the above surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0132】図22に示すのは、図13の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板上に
は、図15で示したものと同様な表面伝導型放出素子が
配列され、これらの素子は行方向配線電極1003と列
方向配線電極1004により単純マトリクス状に配線さ
れている。行方向配線電極1003と列方向配線電極1
004の交差する部分には、電極間に絶縁層(不図示)
が形成されており、電気的な絶縁が保たれている。
FIG. 22 is a plan view of the multi-electron beam source used in the display panel of FIG. Surface conduction electron-emitting devices similar to those shown in FIG. 15 are arranged on the substrate, and these devices are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. Row-direction wiring electrode 1003 and column-direction wiring electrode 1
An insulating layer (not shown) is formed between the electrodes at the intersection of 004.
Are formed, and electrical insulation is maintained.

【0133】図22のA−A’に沿った断面を、図23
に示す。
A cross section taken along the line AA 'of FIG. 22 is shown in FIG.
Shown in

【0134】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
The multi-electron source having such a structure is
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row-direction wiring electrode 1003 and column-direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【0135】以上のようにして製造される電子源は各素
子が一様に活性化されており、一定の印加電圧及び印加
時間に対して一定の電荷を放出する。このためこの電子
源を用いて作成した表示パネルは、画像信号を変調して
得られた信号により、元の画像に忠実な高品位の表示が
可能なものとなる。
In the electron source manufactured as described above, each element is uniformly activated and emits a constant charge with a constant applied voltage and a constant applied time. Therefore, the display panel created by using this electron source can display a high-quality image faithful to the original image by the signal obtained by modulating the image signal.

【0136】尚、本発明は、複数の機器から構成される
システムに適用しても、1つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。
The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of one device. Needless to say, the present invention can be applied to a case where the present invention is achieved by supplying a program to a system or an apparatus.

【0137】[0137]

【発明の効果】以上説明したように本発明によれば、給
電端子に印加する活性化パルスの波高値を活性化の進行
に合わせて昇圧していくことにより、基板全体で特性の
優れた電子源を製造でき、この電子源を用いれば輝度分
布が一様であり、しかも輝度が高い高品位な画像形成装
置を実現することが出来る。
As described above, according to the present invention, the peak value of the activation pulse applied to the power supply terminal is boosted in accordance with the progress of activation, so that an electron having excellent characteristics on the entire substrate is obtained. It is possible to manufacture a light source, and by using this electron source, it is possible to realize a high-quality image forming apparatus having a uniform luminance distribution and high luminance.

【0138】[0138]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る一実施形態におけるマルチ表面伝
導型放出素子の通電活性化装置を示すブロック図であ
る。
FIG. 1 is a block diagram showing an energization activation device for a multi-surface conduction electron-emitting device according to an embodiment of the present invention.

【図2】本実施形態における活性化パルス波形の例を示
す図である。
FIG. 2 is a diagram showing an example of an activation pulse waveform according to the present embodiment.

【図3】本実施形態におけるライン選択部の詳細構成を
示す図である
FIG. 3 is a diagram showing a detailed configuration of a line selection unit in the present embodiment.

【図4】本実施形態におけるVfの昇圧プロファイルを
示す図である。
FIG. 4 is a diagram showing a boosting profile of Vf in the present embodiment.

【図5】本発明に係る第2実施形態におけるマルチ表面
伝導型放出素子の通電活性化装置構成を示すブロック図
である。
FIG. 5 is a block diagram showing a configuration of an energization activation device for a multi-surface conduction type emission device according to a second embodiment of the present invention.

【図6】第2実施形態におけるライン切り換えのタイミ
ングを説明するための図である。
FIG. 6 is a diagram for explaining the timing of line switching in the second embodiment.

【図7】本実施形態におけるVfのプロファイルを示す
図である。
FIG. 7 is a diagram showing a Vf profile in the present embodiment.

【図8】第1の実施形態における活性化電圧を漸増する
場合の活性化の制御手順のフローチャートである。
FIG. 8 is a flowchart of an activation control procedure when the activation voltage is gradually increased in the first embodiment.

【図9】第1の実施形態における活性化電圧を漸増する
場合の活性化時のタイミング図である。
FIG. 9 is a timing chart at the time of activation when the activation voltage is gradually increased in the first embodiment.

【図10】第1の実施形態における活性化電圧を段階的
に昇圧させる場合の活性化の制御手順のフローチャート
である。
FIG. 10 is a flow chart of an activation control procedure when the activation voltage is stepwise increased in the first embodiment.

【図11】第1の実施形態における活性化電圧を段階的
に昇圧させる場合の活性化時のタイミング図である。
FIG. 11 is a timing diagram at the time of activation when the activation voltage is stepwise boosted in the first embodiment.

【図12】第2の実施形態における活性化電圧を漸増す
る場合の活性化の制御手順のフローチャートである。
FIG. 12 is a flow chart of an activation control procedure when gradually increasing the activation voltage in the second embodiment.

【図13】実施形態における表示パネルの構成を示す図
である。
FIG. 13 is a diagram showing a configuration of a display panel in the embodiment.

【図14】実施形態における表示パネルの蛍光体の配置
例を示す図である。
FIG. 14 is a diagram showing an arrangement example of phosphors of the display panel in the embodiment.

【図15】実施形態における平面型の表面伝導型放出素
子の平面図及び断面図である。
15A and 15B are a plan view and a cross-sectional view of a planar surface conduction electron-emitting device according to an embodiment.

【図16】実施形態における平面型の表面伝導型放出素
子の製法を示す図である。
FIG. 16 is a diagram showing a method for manufacturing a planar surface conduction electron-emitting device according to the embodiment.

【図17】実施形態における表面伝導型放出素子のフォ
ーミング電圧の波形を示す図である。
FIG. 17 is a diagram showing a waveform of a forming voltage of the surface conduction electron-emitting device according to the embodiment.

【図18】実施形態における表面伝導型放出素子の活性
化電流の波形を示す図である。
FIG. 18 is a diagram showing a waveform of an activation current of the surface conduction electron-emitting device according to the embodiment.

【図19】実施形態における垂直型の表面伝導型放出素
子の断面図である。
FIG. 19 is a sectional view of a vertical surface conduction electron-emitting device according to an embodiment.

【図20】実施形態における垂直型の表面伝導型放出素
子の製法を示す図である。
FIG. 20 is a diagram showing a method of manufacturing the vertical surface conduction electron-emitting device according to the embodiment.

【図21】実施形態における表面伝導型放出素子の特性
を示す図である。
FIG. 21 is a diagram showing characteristics of the surface conduction electron-emitting device according to the embodiment.

【図22】実施形態における表示パネルに用いたマルチ
電子ビーム源の平面図である。
FIG. 22 is a plan view of a multi-electron beam source used for the display panel in the embodiment.

【図23】実施形態における表示パネルに用いたマルチ
電子ビーム源の矢視断面図である。
FIG. 23 is a cross-sectional view of the multi-electron beam source used in the display panel in the embodiment as viewed in the direction of arrows.

【図24】従来の表面伝導型放出素子の平面図である。FIG. 24 is a plan view of a conventional surface conduction electron-emitting device.

【図25】従来のマルチ電子ビーム源の配線を示す図で
ある。
FIG. 25 is a diagram showing wiring of a conventional multi-electron beam source.

【図26】従来の単純マトリクス型のマルチ電子ビーム
源を活性化する等価回路を示す図である。
FIG. 26 is a diagram showing an equivalent circuit for activating a conventional simple matrix type multi-electron beam source.

【図27】従来の単純マトリクス型のマルチ電子ビーム
源を活性化する等価回路を示す図及び活性化時の素子印
加電圧を示す図である。
FIG. 27 is a diagram showing an equivalent circuit for activating a conventional simple matrix type multi-electron beam source and a diagram showing an element applied voltage at the time of activation.

【図28】従来のマルチ電子ビーム源を活性化する際の
放出電流及び素子電流のカーブを示す図である。
FIG. 28 is a diagram showing curves of emission current and device current when activating a conventional multi-electron beam source.

【図29】従来の梯子型のマルチ電子ビーム源を活性化
する等価回路を示す図である。
FIG. 29 is a diagram showing an equivalent circuit for activating a conventional ladder-type multi-electron beam source.

【図30】従来の梯子型のマルチ電子ビーム源を活性化
する等価回路を示す図及び活性化時の素子印加電圧を示
す図である。
FIG. 30 is a diagram showing an equivalent circuit for activating a conventional ladder-type multi-electron beam source and a diagram showing an element applied voltage at the time of activation.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 複数の表面伝導型放出素子を行単位で配
置して成る電子源における各素子の放出特性を活性化す
る製造装置であって、 所定の順序で1つの行を選択する選択手段と、 前記選択手段により選択された行の素子群について、パ
ルス印加ごとに電圧を増大させつつパルスを印加するパ
ルス印加手段とを備えることを特徴とする電子源の製造
装置。
1. A manufacturing apparatus for activating the emission characteristics of each element in an electron source comprising a plurality of surface conduction electron-emitting devices arranged in rows, the selecting means selecting one row in a predetermined order. And a pulse applying means for applying a pulse while increasing the voltage for each pulse application to the element group of the row selected by the selecting means.
【請求項2】 前記パルス印加手段は、所定波形の矩形
パルスを発生するパルス発生手段と、該パルス発生手段
により発生された矩形パルスの電圧を、所定の率で増幅
する増幅手段とを含むことを特徴とする請求項1に記載
の電子源の製造装置。
2. The pulse applying means includes pulse generating means for generating a rectangular pulse having a predetermined waveform, and amplifying means for amplifying the voltage of the rectangular pulse generated by the pulse generating means at a predetermined rate. The manufacturing apparatus of an electron source according to claim 1, wherein:
【請求項3】 前記増幅手段は、矩形パルスを入力と
し、入力パルスごとにパルスの波高を所定の率で増大さ
せた矩形パルスを出力し、前記パルス印加手段は段階的
に増大するパルスを印加することを特徴とする請求項2
に記載の電子源の製造装置。
3. The amplifying means receives a rectangular pulse as an input, outputs a rectangular pulse in which the pulse height of the pulse is increased at a predetermined rate for each input pulse, and the pulse applying means applies a pulse which increases stepwise. 3. The method according to claim 2, wherein
The manufacturing apparatus of the electron source according to.
【請求項4】 前記増幅手段は、矩形パルスを入力と
し、入力パルスの波形を所定の率で増大させて出力し、
前記パルス印加手段は漸次増大するパルスを印加するこ
とを特徴とする請求項2に記載の電子源の製造装置。
4. The amplifying means receives a rectangular pulse as an input, increases the waveform of the input pulse at a predetermined rate, and outputs the waveform.
3. The electron source manufacturing apparatus according to claim 2, wherein the pulse applying means applies a pulse that gradually increases.
【請求項5】 前記選択手段は、前記パルス印加手段に
よるパルスの印加開始から所定時間経過するまで同一の
行を選択し、所定時間経過後に次の行を選択することを
特徴とする請求項1乃至4いずれかに記載の電子源の製
造装置。
5. The selection means selects the same row until a predetermined time elapses from the start of pulse application by the pulse application means, and selects the next row after a predetermined time elapses. 5. The manufacturing apparatus for an electron source according to any one of 4 to 4.
【請求項6】 前記選択手段は、前記パルス印加手段に
よる1回のパルスの印加ごとに次の行を選択することを
特徴とする請求項1乃至4いずれかに記載の電子源の製
造装置。
6. The electron source manufacturing apparatus according to claim 1, wherein the selection unit selects the next row for each application of the pulse by the pulse application unit.
【請求項7】 前記電子源は、複数の表面伝導型放出素
子を行列状に接続して成ることを特徴とする請求項1乃
至6いずれかに記載の電子源の製造装置。
7. The electron source manufacturing apparatus according to claim 1, wherein the electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a matrix.
【請求項8】 前記電子源は、複数の表面伝導型放出素
子を梯子状に接続して成ることを特徴とする請求項1乃
至6いずれかに記載の電子源の製造装置。
8. The electron source manufacturing apparatus according to claim 1, wherein the electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a ladder shape.
【請求項9】 複数の表面伝導型放出素子を行単位で配
置して成る電子源における各素子の放出特性を活性化す
る製造方法であって、 所定の順序で1つの行を選択する選択工程と、 前記選択工程により選択された行の素子群について、パ
ルス印加ごとに電圧を増大させつつパルスを印加するパ
ルス印加工程とを備え、前記パルス印加工程によるパル
スの印加開始から所定時間経過するまで前記選択工程に
より同一の行を選択し、所定時間経過後に次の行を選択
することを特徴とする電子源の製造方法。
9. A manufacturing method for activating the emission characteristics of each element in an electron source comprising a plurality of surface conduction electron-emitting devices arranged in rows, the selecting step selecting one row in a predetermined order. And a pulse application step of applying a pulse while increasing the voltage for each pulse application for the element group of the row selected by the selection step, until a predetermined time elapses from the start of pulse application by the pulse application step. A method of manufacturing an electron source, wherein the same row is selected in the selecting step and the next row is selected after a predetermined time has elapsed.
【請求項10】 複数の表面伝導型放出素子を行単位で
配置して成る電子源における各素子の放出特性を活性化
する製造方法であって、 所定の順序で1つの行を選択する選択工程と、 前記選択工程により選択された行の素子群について、パ
ルス印加ごとに電圧を増大させつつパルスを印加するパ
ルス印加工程とを備え、前記パルス印加工程による1回
のパルスの印加ごとに前記選択工程により次の行を選択
し、選択された行についてパルスを印加することを特徴
とする電子源の製造方法。
10. A manufacturing method for activating the emission characteristics of each element in an electron source comprising a plurality of surface conduction electron-emitting devices arranged in rows, wherein a selection step of selecting one row in a predetermined order. And a pulse applying step of applying a pulse while increasing the voltage for each pulse application to the element group of the row selected by the selecting step, and the selecting is performed every time the pulse is applied by the pulse applying step. A method of manufacturing an electron source, characterized in that a next row is selected by a process and a pulse is applied to the selected row.
【請求項11】 前記パルス印加工程は、矩形パルスを
所定の率で増大させて出力し、段階的に増大するパルス
を印加することを特徴とする請求項9または10に記載
の電子源の製造方法。
11. The manufacturing of an electron source according to claim 9, wherein in the pulse applying step, the rectangular pulse is increased at a predetermined rate and output, and the pulse which is increased stepwise is applied. Method.
【請求項12】 前記パルス印加工程は、矩形パルスの
波形を時間に応じて増大させ、漸次増大するパルスを印
加することを特徴とする請求項9または10に記載の電
子源の製造装置。
12. The apparatus for manufacturing an electron source according to claim 9, wherein in the pulse applying step, the waveform of the rectangular pulse is increased according to time, and the pulse which is gradually increased is applied.
【請求項13】 前記電子源は、複数の表面伝導型放出
素子を行列状に接続して成ることを特徴とする請求項9
乃至12いずれかに記載の電子源の製造方法。
13. The electron source comprises a plurality of surface conduction electron-emitting devices connected in a matrix.
13. The method for manufacturing an electron source according to any one of 1 to 12.
【請求項14】 前記電子源は、複数の表面伝導型放出
素子を梯子状に接続して成ることを特徴とする請求項9
乃至13いずれかに記載の電子源の製造方法。
14. The electron source is formed by connecting a plurality of surface conduction electron-emitting devices in a ladder shape.
14. The method for manufacturing an electron source according to any one of 13 to 13.
【請求項15】 請求項9乃至14のいずれかに記載の
製造方法により製造されることを特徴とする電子源。
15. An electron source manufactured by the manufacturing method according to claim 9.
【請求項16】 請求項15に記載の電子源と、 前記電子源から放出された電荷に応じた輝度で発光する
発光手段とを備えることを特徴とする画像形成装置。
16. An image forming apparatus, comprising: the electron source according to claim 15; and a light emitting unit that emits light with a brightness corresponding to an electric charge emitted from the electron source.
JP32194595A 1995-12-11 1995-12-11 Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus Expired - Fee Related JP3387714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32194595A JP3387714B2 (en) 1995-12-11 1995-12-11 Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32194595A JP3387714B2 (en) 1995-12-11 1995-12-11 Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH09161664A true JPH09161664A (en) 1997-06-20
JP3387714B2 JP3387714B2 (en) 2003-03-17

Family

ID=18138188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32194595A Expired - Fee Related JP3387714B2 (en) 1995-12-11 1995-12-11 Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3387714B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341730B1 (en) * 1998-03-31 2002-06-24 미다라이 후지오 Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus
US6534924B1 (en) 1998-03-31 2003-03-18 Canon Kabushiki Kaisha Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus
JP2005524109A (en) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション Electrical contacts for flexible displays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341730B1 (en) * 1998-03-31 2002-06-24 미다라이 후지오 Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus
US6534924B1 (en) 1998-03-31 2003-03-18 Canon Kabushiki Kaisha Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus
JP2005524109A (en) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション Electrical contacts for flexible displays

Also Published As

Publication number Publication date
JP3387714B2 (en) 2003-03-17

Similar Documents

Publication Publication Date Title
JP3278375B2 (en) Electron beam generator, image display device including the same, and method of driving them
JPH09251277A (en) Electron generation device, image display device and their driving circuit, driving method
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JP3299096B2 (en) Method of manufacturing electron source and image forming apparatus, and method of activating electron source
JP2000242208A (en) Image display device, electron beam generating device, and driving device for multi-electron beam source
JP3387714B2 (en) Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus
US6246178B1 (en) Electron source and image forming apparatus using the electron source
JP2000250471A (en) Driving device and method for multiple electron source and image forming device
JP3332703B2 (en) Image forming device
JP3679642B2 (en) Image forming apparatus
JP3323706B2 (en) Method and apparatus for manufacturing electron source and method for manufacturing image display device
JP3715757B2 (en) Manufacturing method of electron source
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JP3624084B2 (en) Manufacturing method of electron source and manufacturing method of image forming apparatus using the electron source
JP2000243242A (en) Manufacture of electron source and image display device
JPH11185654A (en) Display board and image display device with display board
JPH11288245A (en) Method and device for picture display
JPH09190765A (en) Electron source, device for manufacturing electron source, its manufacture, and image forming device using the same
JPH08190852A (en) Electron source, its manufacturing device, and its manufacture
JP3382450B2 (en) Driving device for electron source and image display device using the electron source
JPH09231920A (en) Electron generating device and image displaying device using the same
JP2000311603A (en) Manufacturing device and manufacture of electron source, electron source and image forming device
JP2000251672A (en) Electron source, manufacturing device of the electron source, manufacture of the electron source and image forming device
JPH0992129A (en) Electron source, driving method thereof, image forming device using the same, and manufacture thereof
JPH0922673A (en) Image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140110

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees