JP3159494B2 - 半導体用メタルパッケージ - Google Patents
半導体用メタルパッケージInfo
- Publication number
- JP3159494B2 JP3159494B2 JP34714191A JP34714191A JP3159494B2 JP 3159494 B2 JP3159494 B2 JP 3159494B2 JP 34714191 A JP34714191 A JP 34714191A JP 34714191 A JP34714191 A JP 34714191A JP 3159494 B2 JP3159494 B2 JP 3159494B2
- Authority
- JP
- Japan
- Prior art keywords
- long groove
- side wall
- ceramic
- ceramic terminal
- side walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体用メタルパッケ
ージ、特に、光素子等の超高速半導体デバイスを収納す
るボックス型のメタルパッケージに関する。
ージ、特に、光素子等の超高速半導体デバイスを収納す
るボックス型のメタルパッケージに関する。
【０００２】
【従来の技術】図７は、よく用いられるメタルパッケー
ジの端子構造である。図７（ａ）は、絶縁ガラス１を介
して金属導体２をパッケージ本体３に取り付けた、いわ
ゆるガラス端子の例である。ガラスの誘電率と厚さ（金
属導体とパッケージ本体間の距離）に応じた特性インピ
ーダンスが得られる。しかし、ガラス１から露出した金
属導体２の部分ａで特性インピーダンスのマッチングが
はかれないため、この露出部分にミスマッチングが発生
することがある。
ジの端子構造である。図７（ａ）は、絶縁ガラス１を介
して金属導体２をパッケージ本体３に取り付けた、いわ
ゆるガラス端子の例である。ガラスの誘電率と厚さ（金
属導体とパッケージ本体間の距離）に応じた特性インピ
ーダンスが得られる。しかし、ガラス１から露出した金
属導体２の部分ａで特性インピーダンスのマッチングが
はかれないため、この露出部分にミスマッチングが発生
することがある。
【０００３】図７（ｂ）は、セラミック材料を用いた基
板４に、配線層５を備えると共に、メタライズ層６、７
を形成してパッケージ本体８にろう付け等による取り付
けたいわゆるセラミック端子の例である。パッケージ本
体８の厚さに相当する部分はストリップライン（ＳＬ）
構造となり、それ以外の部分はマイクロストリップライ
ン（ＭＳＬ）構造となるため、セラミック端子の全体に
わたって特性インピーダンスのマッチングを取ることが
でき、特に、光素子等の超高速デバイスを収納するメタ
ルパッケージとして最適である。
板４に、配線層５を備えると共に、メタライズ層６、７
を形成してパッケージ本体８にろう付け等による取り付
けたいわゆるセラミック端子の例である。パッケージ本
体８の厚さに相当する部分はストリップライン（ＳＬ）
構造となり、それ以外の部分はマイクロストリップライ
ン（ＭＳＬ）構造となるため、セラミック端子の全体に
わたって特性インピーダンスのマッチングを取ることが
でき、特に、光素子等の超高速デバイスを収納するメタ
ルパッケージとして最適である。
【０００４】図８は、セラミック端子を使用するメタル
パッケージの外観図である。９は枠体状に形成した側壁
の一方の開口部にベース１０を一体成形または別体に形
成して接合したボックス型の金属製ケースであり、ケー
ス９の側壁には、セラミック端子１１を固着するための
長溝１２が形成されている。
パッケージの外観図である。９は枠体状に形成した側壁
の一方の開口部にベース１０を一体成形または別体に形
成して接合したボックス型の金属製ケースであり、ケー
ス９の側壁には、セラミック端子１１を固着するための
長溝１２が形成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来の半導体用メタルパッケージにあっては、枠体状に
形成された１つの側壁の平面内に長溝を形成するもので
あったため、以下に述べる理由から、加工コストがかさ
むといった問題点があった。長溝は一般に、エンドミル
を用いた切削加工によって作ることができるが、図９に
示すように、長溝のコーナ部分にエンドミルの半径に相
当する曲線形状のＲが生じる。このＲは小径のエンドミ
ルに交換して加工することによって小さくすることはで
きるものの、Ｒ＝０、すなわちＲをなくしてコーナー形
状を角張らせることは不可能である。
従来の半導体用メタルパッケージにあっては、枠体状に
形成された１つの側壁の平面内に長溝を形成するもので
あったため、以下に述べる理由から、加工コストがかさ
むといった問題点があった。長溝は一般に、エンドミル
を用いた切削加工によって作ることができるが、図９に
示すように、長溝のコーナ部分にエンドミルの半径に相
当する曲線形状のＲが生じる。このＲは小径のエンドミ
ルに交換して加工することによって小さくすることはで
きるものの、Ｒ＝０、すなわちＲをなくしてコーナー形
状を角張らせることは不可能である。
【０００６】他方、この長溝に固着するセラミック端子
のコーナ形状はきわめて角張っており、これはセラミッ
クの加工上の特色でもある。したがって、長溝を加工す
る際は、セラミック端子のコーナ形状に合わせてできる
だけＲを小さくする必要があるから、切削加工の場合に
は、エンドミルの頻繁な交換が必要になり加工コストが
大幅にアップする。
のコーナ形状はきわめて角張っており、これはセラミッ
クの加工上の特色でもある。したがって、長溝を加工す
る際は、セラミック端子のコーナ形状に合わせてできる
だけＲを小さくする必要があるから、切削加工の場合に
は、エンドミルの頻繁な交換が必要になり加工コストが
大幅にアップする。
【０００７】なお、長溝はプレス加工により側壁を打ち
抜いて形成することもできるが、プレス金型（雌型、雄
型）が必要であり、また、雌型（凹型）が切削加工で作
られるために、この雌型のコーナ精度によって長溝のコ
ーナ形状が決まるから、同様に加工コストのアップが避
けられない。しかも、プレス加工の場合には、雌型内部
に雄型（凸型）を入れて打ち抜く必要があるため、図９
に示すように、長溝の端部とケース内壁との間に距離Ｄ
を持たせなければならず、セラミック端子の端子数増大
などに対する設計上の制限になる。
抜いて形成することもできるが、プレス金型（雌型、雄
型）が必要であり、また、雌型（凹型）が切削加工で作
られるために、この雌型のコーナ精度によって長溝のコ
ーナ形状が決まるから、同様に加工コストのアップが避
けられない。しかも、プレス加工の場合には、雌型内部
に雄型（凸型）を入れて打ち抜く必要があるため、図９
に示すように、長溝の端部とケース内壁との間に距離Ｄ
を持たせなければならず、セラミック端子の端子数増大
などに対する設計上の制限になる。
【０００８】そこで、本発明は、ボックス型ケースの３
つの側壁にわたって連続した長溝を形成することによ
り、加工コストを低減し、且つ設計上の制限を緩和した
半導体用メタルパッケージを提供することを目的とす
る。
つの側壁にわたって連続した長溝を形成することによ
り、加工コストを低減し、且つ設計上の制限を緩和した
半導体用メタルパッケージを提供することを目的とす
る。
【０００９】本発明は、上記目的を達成するために、半
導体デバイスを収納するボックス型ケースの側壁に側壁
を貫通する長溝を形成し、該長溝にセラミック端子を固
着する半導体用メタルパッケージにおいて、前記側壁を
挟んで対向する２つの側壁外面に到達して該外面に凹部
を設ける長溝を形成し、前記セラミック端子の両端部を
該２つの側壁に形成された長溝端部の内周面にそれぞれ
接合させたことを特徴とする。
導体デバイスを収納するボックス型ケースの側壁に側壁
を貫通する長溝を形成し、該長溝にセラミック端子を固
着する半導体用メタルパッケージにおいて、前記側壁を
挟んで対向する２つの側壁外面に到達して該外面に凹部
を設ける長溝を形成し、前記セラミック端子の両端部を
該２つの側壁に形成された長溝端部の内周面にそれぞれ
接合させたことを特徴とする。
【００１０】
【作用】本発明では、ミゾ加工によって長溝が形成され
る。したがって、プレス金型やエンドミルの交換を不要
にでき、加工コストを低減できるとともに、設計上の制
限を緩和できる。
る。したがって、プレス金型やエンドミルの交換を不要
にでき、加工コストを低減できるとともに、設計上の制
限を緩和できる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１〜図６は本発明に係る半導体用メタルパッケ
ージの一実施例を示す図である。図１〜図３において、
２０は枠体状に形成した側壁の一方の開口部にベース２
１を取り付けたボックス型の金属製ケースである。ケー
ス２０は上面が開放しており、その内部に図示しない光
素子等の超高速半導体デバイスが搭載（収納）され、キ
ャップによって気密に封止されるようになっている。２
０ａ〜２０ｄはそれぞれが、ケース２０の上面開口部と
ベース２１の底面を除く４つの側壁であり、内壁同士が
対向する２つの側壁２０ａと２０ｂには側壁２０ａと２
０ｂをそれぞれ貫通する長溝２２、２３が各々形成され
ている。
する。図１〜図６は本発明に係る半導体用メタルパッケ
ージの一実施例を示す図である。図１〜図３において、
２０は枠体状に形成した側壁の一方の開口部にベース２
１を取り付けたボックス型の金属製ケースである。ケー
ス２０は上面が開放しており、その内部に図示しない光
素子等の超高速半導体デバイスが搭載（収納）され、キ
ャップによって気密に封止されるようになっている。２
０ａ〜２０ｄはそれぞれが、ケース２０の上面開口部と
ベース２１の底面を除く４つの側壁であり、内壁同士が
対向する２つの側壁２０ａと２０ｂには側壁２０ａと２
０ｂをそれぞれ貫通する長溝２２、２３が各々形成され
ている。
【００１２】長溝２２は、側壁２０ａの端から端までを
連続するとともに、その側壁２０ａの両側の側壁２０
ｃ、２０ｄの外面に到達して該外面に凹部を設けてお
り、また、同様に、長溝２３は、側壁２０ｂの端から端
までを連続するとともに、その側壁２０ｂの両側の側壁
２０ｃ、２０ｄの外面に到達して該外面に凹部を設けて
いる。すなわち、長溝２２（または２３）の長辺の長さ
は、側壁２０ａ（または２０ｂ）の端から端までの長さ
に、側壁２０ｃ、２０ｄのそれぞれの厚さＴを加えた値
で与えられる。
連続するとともに、その側壁２０ａの両側の側壁２０
ｃ、２０ｄの外面に到達して該外面に凹部を設けてお
り、また、同様に、長溝２３は、側壁２０ｂの端から端
までを連続するとともに、その側壁２０ｂの両側の側壁
２０ｃ、２０ｄの外面に到達して該外面に凹部を設けて
いる。すなわち、長溝２２（または２３）の長辺の長さ
は、側壁２０ａ（または２０ｂ）の端から端までの長さ
に、側壁２０ｃ、２０ｄのそれぞれの厚さＴを加えた値
で与えられる。
【００１３】２４は、長溝２２（または２３）に装着さ
れてろう付け等により接合されるセラミック端子であ
る。ここで、図４のセラミック端子２４の各矢視に対応
する図を、図５（ａ）〜（ｅ）に示す。図５（ａ）はＡ
−Ａ’矢視図、図５（ｂ）はＢ−Ｂ’矢視図、図５
（ｃ）はＣ−Ｃ’矢視図、図５（ｄ）はＤ−Ｄ’矢視
図、図５（ｅ）はＥ−Ｅ’矢視図である。
れてろう付け等により接合されるセラミック端子であ
る。ここで、図４のセラミック端子２４の各矢視に対応
する図を、図５（ａ）〜（ｅ）に示す。図５（ａ）はＡ
−Ａ’矢視図、図５（ｂ）はＢ−Ｂ’矢視図、図５
（ｃ）はＣ−Ｃ’矢視図、図５（ｄ）はＤ−Ｄ’矢視
図、図５（ｅ）はＥ−Ｅ’矢視図である。
【００１４】セラミック端子２４は、セラミック材料を
用いた基板２５に、配線層２６を備えると共に、メタラ
イズ層２７を形成して構成する。配線層２６はそのほぼ
中央部分が基板２５に挟まれており、また、メタライズ
層２７は、長溝２２（または２３）の内周面と接合する
セラミック端子２４の上面と下面に形成されるととも
に、側壁２０ｃ（または２０ｄ）に形成された長溝の内
周面と接合する両端部の側面の一部にもそれぞれ形成さ
れている。セラミック端子２４の両端部分は補強のため
のリブであり、このリブが、図３に示すように、ケース
２０の側壁２０ｃ及び２０ｄに形成された長溝２２、２
３の内周面に当接してはめ込まれ、互いに接合するよう
になっている。
用いた基板２５に、配線層２６を備えると共に、メタラ
イズ層２７を形成して構成する。配線層２６はそのほぼ
中央部分が基板２５に挟まれており、また、メタライズ
層２７は、長溝２２（または２３）の内周面と接合する
セラミック端子２４の上面と下面に形成されるととも
に、側壁２０ｃ（または２０ｄ）に形成された長溝の内
周面と接合する両端部の側面の一部にもそれぞれ形成さ
れている。セラミック端子２４の両端部分は補強のため
のリブであり、このリブが、図３に示すように、ケース
２０の側壁２０ｃ及び２０ｄに形成された長溝２２、２
３の内周面に当接してはめ込まれ、互いに接合するよう
になっている。
【００１５】このような構造によれば、長溝２２、２３
を３つの側壁（２０ａ、２０ｃ及び２０ｄまたは２０
ｂ、２０ｃ及び２０ｄ）にわたって形成することがで
き、図３に示すように、側壁２０ｃ（または２０ｄ）か
ら見た長溝２２、２３の形状を、溝状にすることができ
る。したがって、溝をだんだんと彫り進めるような加工
方法（ミゾ加工）により、長溝２２、２３を形成するこ
とができる。
を３つの側壁（２０ａ、２０ｃ及び２０ｄまたは２０
ｂ、２０ｃ及び２０ｄ）にわたって形成することがで
き、図３に示すように、側壁２０ｃ（または２０ｄ）か
ら見た長溝２２、２３の形状を、溝状にすることができ
る。したがって、溝をだんだんと彫り進めるような加工
方法（ミゾ加工）により、長溝２２、２３を形成するこ
とができる。
【００１６】すなわち、回転砥石やフライスカッターを
用いた加工方法を採用でき、容易に、セラミック端子を
接合する長溝の内周面のコーナ形状を角張らせることが
できる。その結果、切削加工のようなエンドミルの交換
作業が不要になり、また、プレス加工のような金型の準
備が不要になるから、コストを大幅に低減することがで
きる。
用いた加工方法を採用でき、容易に、セラミック端子を
接合する長溝の内周面のコーナ形状を角張らせることが
できる。その結果、切削加工のようなエンドミルの交換
作業が不要になり、また、プレス加工のような金型の準
備が不要になるから、コストを大幅に低減することがで
きる。
【００１７】また、複数のケースを一直線に並べて一度
に複数個分の長溝を形成するといった同時加工も簡単に
適用できるため、比較的に生産数の多い場合にも容易に
対処できる。さらに、セラミック端子を長溝の溝状部分
にはめ込んで内周面に当接させるだけで、簡単にセラミ
ック端子の位置出しを行うことができ、且つ、図６に示
すように、セラミック端子の傾きを小さくすることがで
きる。
に複数個分の長溝を形成するといった同時加工も簡単に
適用できるため、比較的に生産数の多い場合にも容易に
対処できる。さらに、セラミック端子を長溝の溝状部分
にはめ込んで内周面に当接させるだけで、簡単にセラミ
ック端子の位置出しを行うことができ、且つ、図６に示
すように、セラミック端子の傾きを小さくすることがで
きる。
【００１８】なお、セラミック端子とリードとの接合
は、従来どおり、セラミック端子の接合と同時に行うこ
とができる。さらにまた、セラミック端子の保持を、主
として長溝両端部の溝状部分に負担させることができ、
セラミック端子のリブによって保持強度を充分に高める
ことができる。このため、セラミック端子クラックや接
合部からのリークを回避して信頼性の向上を図ることが
できる。
は、従来どおり、セラミック端子の接合と同時に行うこ
とができる。さらにまた、セラミック端子の保持を、主
として長溝両端部の溝状部分に負担させることができ、
セラミック端子のリブによって保持強度を充分に高める
ことができる。このため、セラミック端子クラックや接
合部からのリークを回避して信頼性の向上を図ることが
できる。
【００１９】
【発明の効果】本発明によれば、ボックス型ケースの３
つの側壁にわたって連続した長溝を形成したので、切削
加工やプレス加工に代わってミゾ加工を適用することが
できる。したがって、加工コストを低減でき、且つ設計
上の制限を緩和した半導体用メタルパッケージを提供す
ることができる。
つの側壁にわたって連続した長溝を形成したので、切削
加工やプレス加工に代わってミゾ加工を適用することが
できる。したがって、加工コストを低減でき、且つ設計
上の制限を緩和した半導体用メタルパッケージを提供す
ることができる。
【図１】一実施例の外観図である。
【図２】一実施例の正面図である。
【図３】一実施例の側壁図である。
【図４】一実施例のセラミック端子の外観図である。
【図５】一実施例の矢視図である。
【図６】一実施例のケースにセラミック端子をはめ合わ
せた状態図である。
せた状態図である。
【図７】従来例のメタルパッケージの端子構造図であ
る。
る。
【図８】従来例の外観図である。
【図９】一実施例の長溝の要部詳細図である。
２０：ケース ２０ａ、２０ｂ、２０ｃ、２０ｄ：側壁 ２２、２３：長溝 ２４：セラミック端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 - 23/10
Claims (1)
- 【請求項１】半導体デバイスを収納するボックス型ケー
スの側壁に側壁を貫通する長溝を形成し、該長溝にセラ
ミック端子を固着する半導体用メタルパッケージにおい
て、前記側壁を挟んで対向する２つの側壁外面に到達し
て該外面に凹部を設ける長溝を形成し、前記セラミック
端子の両端部を該２つの側壁に形成された長溝端部の内
周面にそれぞれ接合させたことを特徴とする半導体用メ
タルパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34714191A JP3159494B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体用メタルパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34714191A JP3159494B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体用メタルパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183065A JPH05183065A (ja) | 1993-07-23 |
| JP3159494B2 true JP3159494B2 (ja) | 2001-04-23 |
Family
ID=18388191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34714191A Expired - Lifetime JP3159494B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体用メタルパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159494B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2773549B2 (ja) * | 1992-06-22 | 1998-07-09 | 日本電気株式会社 | 半導体装置用容器 |
| CN104396006B (zh) | 2012-06-26 | 2017-12-26 | 京瓷株式会社 | 半导体元件收纳用封装件以及半导体装置 |
-
1991
- 1991-12-27 JP JP34714191A patent/JP3159494B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183065A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10388595B2 (en) | Semiconductor device with lead terminals having portions thereof extending obliquely | |
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US4487999A (en) | Microwave chip carrier | |
| JPS6325710B2 (ja) | ||
| JPH06181266A (ja) | 高周波帯ｉｃ用パッケージ | |
| US5235209A (en) | Multi-layer lead frame for a semiconductor device with contact geometry | |
| US4517406A (en) | Laminated bus bar containing multilayer ceramic capacitors | |
| JP3159494B2 (ja) | 半導体用メタルパッケージ | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| US4825282A (en) | Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| US6569698B2 (en) | Focusing cup on a folded frame for surface mount optoelectric semiconductor package | |
| JP3429573B2 (ja) | 半導体用メタルパッケージ | |
| JPH05121913A (ja) | 高周波素子用パツケージ | |
| JP3391018B2 (ja) | 電子回路パッケージ | |
| KR20000035276A (ko) | 비지에이형 반도체 디바이스 패키지 및 그 제조방법 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JP2669892B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0228350A (ja) | 高周波半導体装置 | |
| JP3429437B2 (ja) | 固体撮像装置用パッケージ及びそれを用いた固体撮像装置 | |
| JPS62206860A (ja) | 超高周波素子用パツケ−ジ | |
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JPH04363901A (ja) | 高周波、マイクロ波用混成集積回路及びその製造方法 | |
| JPH05167301A (ja) | パッケージ構造体 | |
| JPH0194644A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |