JP3391018B2 - 電子回路パッケージ - Google Patents
電子回路パッケージInfo
- Publication number
- JP3391018B2 JP3391018B2 JP33132999A JP33132999A JP3391018B2 JP 3391018 B2 JP3391018 B2 JP 3391018B2 JP 33132999 A JP33132999 A JP 33132999A JP 33132999 A JP33132999 A JP 33132999A JP 3391018 B2 JP3391018 B2 JP 3391018B2
- Authority
- JP
- Japan
- Prior art keywords
- header
- electronic circuit
- area
- cap
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子回路のパッケー
ジ、特に高周波用集積回路のパッケージの構造に関す
る。
ジ、特に高周波用集積回路のパッケージの構造に関す
る。
【０００２】
【従来の技術】従来、高周波用回路を収容する金属のパ
ッケージにおいて、その壁間の寸法をなるべく狭めて遮
断周波数を高める試みがなされている。例えば、実開平
１−０６０５８５に開示された高周波回路パッケージで
は、ねじ取り付け部を回路収容部の上面より高い位置に
配置して、ねじ間寸法を狭めることにより、その外側の
金属パッケージを縮小化している。
ッケージにおいて、その壁間の寸法をなるべく狭めて遮
断周波数を高める試みがなされている。例えば、実開平
１−０６０５８５に開示された高周波回路パッケージで
は、ねじ取り付け部を回路収容部の上面より高い位置に
配置して、ねじ間寸法を狭めることにより、その外側の
金属パッケージを縮小化している。
【０００３】図５は従来のミリ波帯の集積回路に用いら
れるパッケージの構成例を示す平面図である。図２にお
いて、高周波回路４がヘッダー１上の搭載可能エリア８
の中央にに搭載され、その両側には接続端子５が配列し
ている。高周波回路４と接続端子５は接続ワイヤ６で接
続されている。
れるパッケージの構成例を示す平面図である。図２にお
いて、高周波回路４がヘッダー１上の搭載可能エリア８
の中央にに搭載され、その両側には接続端子５が配列し
ている。高周波回路４と接続端子５は接続ワイヤ６で接
続されている。
【０００４】図６（ａ）および図６（ｂ）は図５中の破
線Ｃおよび破線Ｄ部分での断面図である。ヘッダー１の
高周波回路搭載面には高周波回路４と接続端子５を覆う
ようにキャップ３が接合されている。このキャップ３と
ヘッダー１に挟まれたパッケージ内空間７は矩形導波管
を構成し、高周波回路４の搭載可能エリア８は、この矩
形導波管の幅から接続端子の占める幅部分を差し引いた
範囲となる。
線Ｃおよび破線Ｄ部分での断面図である。ヘッダー１の
高周波回路搭載面には高周波回路４と接続端子５を覆う
ようにキャップ３が接合されている。このキャップ３と
ヘッダー１に挟まれたパッケージ内空間７は矩形導波管
を構成し、高周波回路４の搭載可能エリア８は、この矩
形導波管の幅から接続端子の占める幅部分を差し引いた
範囲となる。
【０００５】
【発明が解決しようとする課題】上記ミリ波帯の集積回
路に用いられるパッケージにおいて、例えばパッケージ
内の遮断周波数を３０ＧＨｚ以上にしようとすると、そ
のためのパッケージ内の空間７の断面は５ｍｍ×２．５
ｍｍ以下のサイズが必要とされる。一方、外部との接続
端子５は、製作上の制限から最低でも直径１ｍｍ程度の
幅は要求される。
路に用いられるパッケージにおいて、例えばパッケージ
内の遮断周波数を３０ＧＨｚ以上にしようとすると、そ
のためのパッケージ内の空間７の断面は５ｍｍ×２．５
ｍｍ以下のサイズが必要とされる。一方、外部との接続
端子５は、製作上の制限から最低でも直径１ｍｍ程度の
幅は要求される。
【０００６】このため従来の構造のパッケージでは、端
子幅の分だけ高周波回路の搭載可能なエリアが狭くなら
ざるをえない。さらに、帯域周波数が上昇するにつれて
遮断周波数を高くするためには、それに反比例してパッ
ケージ内の空間を更に狭くすることが要求されるが、端
子幅は上記製作上の下限がある。したがって、パッケー
ジの使用周波数帯域が上昇するにしたがって高周波回路
の搭載可能エリアが減少するという問題が生じる。
子幅の分だけ高周波回路の搭載可能なエリアが狭くなら
ざるをえない。さらに、帯域周波数が上昇するにつれて
遮断周波数を高くするためには、それに反比例してパッ
ケージ内の空間を更に狭くすることが要求されるが、端
子幅は上記製作上の下限がある。したがって、パッケー
ジの使用周波数帯域が上昇するにしたがって高周波回路
の搭載可能エリアが減少するという問題が生じる。
【０００７】本発明の目的は、上記課題に鑑み、遮断周
波数を高くしても高周波回路の搭載可能エリアがそれほ
ど減少することのないパッケージを提供することにあ
る。
波数を高くしても高周波回路の搭載可能エリアがそれほ
ど減少することのないパッケージを提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成する電子
回路パッケージは、ヘッダーと該ヘッダーの第１の面に
接合するキャップを備え、これらが接合されるとき該ヘ
ッダー中央部とキャップの間に電子回路に対応する第１
の空間領域が形成され、上記ヘッダーの第１の面に配置
される接続端子を収容し、かつ該ヘッダーの第１の面か
らの高さが上記第１の空間領域より低い第２の空間領域
を備え、該第２の空間領域は、上記第１の空間領域と隣
接して配置され、かつ各接続端子ごとに個別に形成さ
れ、上記接続端子は上記ヘッダーの第１の面から該面と
対向する第２の面まで貫通し該第２の面から突出するよ
うに配置される。
回路パッケージは、ヘッダーと該ヘッダーの第１の面に
接合するキャップを備え、これらが接合されるとき該ヘ
ッダー中央部とキャップの間に電子回路に対応する第１
の空間領域が形成され、上記ヘッダーの第１の面に配置
される接続端子を収容し、かつ該ヘッダーの第１の面か
らの高さが上記第１の空間領域より低い第２の空間領域
を備え、該第２の空間領域は、上記第１の空間領域と隣
接して配置され、かつ各接続端子ごとに個別に形成さ
れ、上記接続端子は上記ヘッダーの第１の面から該面と
対向する第２の面まで貫通し該第２の面から突出するよ
うに配置される。
【０００９】上記ヘッダーとキャップは所定の厚みの導
電性部材を介して接合され、かつ該導電性部材は上記ヘ
ッダーの第１の面上の外縁部であって該第１の面の前記
第１及び第２の空間領域に対応する面を除いた面部分に
配置されることが望ましい。
電性部材を介して接合され、かつ該導電性部材は上記ヘ
ッダーの第１の面上の外縁部であって該第１の面の前記
第１及び第２の空間領域に対応する面を除いた面部分に
配置されることが望ましい。
【００１０】上記キャップと接合するヘッダーの第１の
面部分は該第１の面の中央部よりも凸状になっており、
該凸状部は上記第１の面の外縁部であって該第１の面の
第１及び第２の空間領域に対応する面を除いた面部分で
あることが望ましい。
面部分は該第１の面の中央部よりも凸状になっており、
該凸状部は上記第１の面の外縁部であって該第１の面の
第１及び第２の空間領域に対応する面を除いた面部分で
あることが望ましい。
【００１１】他の構成としては、キャップは上記ヘッダ
ーに接合する面と、上記第１の空間領域に相当する凹部
と第２の空間領域に相当する凹部が形成されており、該
ヘッダーに接合する面は前記ヘッダーの第１の面の外縁
部と接合することができる。また上記ヘッダーに接合す
る面は上記ヘッダーの第１の面の第１及び第２の空間領
域に対応する面を除いた面部分と接合することができ
る。
ーに接合する面と、上記第１の空間領域に相当する凹部
と第２の空間領域に相当する凹部が形成されており、該
ヘッダーに接合する面は前記ヘッダーの第１の面の外縁
部と接合することができる。また上記ヘッダーに接合す
る面は上記ヘッダーの第１の面の第１及び第２の空間領
域に対応する面を除いた面部分と接合することができ
る。
【００１２】上記構成によって、パッケージ内の導波管
に相当する第１の空間領域から接続端子部を排除するこ
とができるので、遮断周波数を高くしても高周波回路の
搭載可能エリアを広く取ることができる。
に相当する第１の空間領域から接続端子部を排除するこ
とができるので、遮断周波数を高くしても高周波回路の
搭載可能エリアを広く取ることができる。
【００１３】
【発明の実施の形態】図１は本発明の第１の構成例を示
す。図１はキャップを除いたヘッダーの平面図である。
ここでは、金属製平板からなるヘッダーのキャップが取
り付けられる面の中央部に高周波回路搭載エリア８が設
定され、その両側にそれぞれ４個の接続端子５の端部
（ワイヤ接続部）が配置されている。高周波回路４は上
記搭載エリア８の中央部に設置され両側の接続端子５と
接続ワイヤ６で接続される。接続端子５はヘッダーの主
面にほぼ垂直に設置され、高周波回路４を設置する第１
の面からこれと対向する第２の面へ貫通し、該第２の面
から突出している。
す。図１はキャップを除いたヘッダーの平面図である。
ここでは、金属製平板からなるヘッダーのキャップが取
り付けられる面の中央部に高周波回路搭載エリア８が設
定され、その両側にそれぞれ４個の接続端子５の端部
（ワイヤ接続部）が配置されている。高周波回路４は上
記搭載エリア８の中央部に設置され両側の接続端子５と
接続ワイヤ６で接続される。接続端子５はヘッダーの主
面にほぼ垂直に設置され、高周波回路４を設置する第１
の面からこれと対向する第２の面へ貫通し、該第２の面
から突出している。
【００１４】図１のヘッダー面上の外縁部（図１の斜線
部）には導電性のリング状板２が設置されている。図１
の例ではこの導電性リング状板２の外周形状はヘッダー
の外形と同じ矩形に設定されている。
部）には導電性のリング状板２が設置されている。図１
の例ではこの導電性リング状板２の外周形状はヘッダー
の外形と同じ矩形に設定されている。
【００１５】図１の破線Ａ、Ｂにおける断面図を図２
（ａ）、図２（ｂ）にそれぞれ示す。
（ａ）、図２（ｂ）にそれぞれ示す。
【００１６】図２（ａ）において、キャップ３とヘッダ
ー１との間に形成される空間領域は、高周波回路４に対
応する第１の領域と、接続端子５の端部周辺の第２領域
に分かれている。第１の空間領域は矩形導波管に相当
し、その断面サイズは上述の通り遮断周波数を規定する
ものである。一方、図１及び図２（ａ）に示される構成
では、第１の空間領域に対応するヘッダー１の面上には
接続端子５は配置されていない。この構成では、キャッ
プ３とヘッダー１は導電性のリング状板２を介在させて
接合しているため、このリング状板２の厚みに相当する
第２の空間領域が形成される。接続端子５はこの第２の
空間領域に配置される。この第２の空間領域は、図１の
ように接続端子５ごとに第１の空間領域に隣接して形成
されることが望ましい。しかし、第１の空間領域の両側
にそれぞれ第２の空間領域を１つづ設け、そこに複数の
接続端子５が配置されるようにしてもよい。このように
上記構成では、ヘッダー１の面上の高周波回路搭載エリ
ア８に接続端子５を有しないので、遮断周波数を低下さ
せずに高周波回路の設置可能エリアを広くすることがで
きる。
ー１との間に形成される空間領域は、高周波回路４に対
応する第１の領域と、接続端子５の端部周辺の第２領域
に分かれている。第１の空間領域は矩形導波管に相当
し、その断面サイズは上述の通り遮断周波数を規定する
ものである。一方、図１及び図２（ａ）に示される構成
では、第１の空間領域に対応するヘッダー１の面上には
接続端子５は配置されていない。この構成では、キャッ
プ３とヘッダー１は導電性のリング状板２を介在させて
接合しているため、このリング状板２の厚みに相当する
第２の空間領域が形成される。接続端子５はこの第２の
空間領域に配置される。この第２の空間領域は、図１の
ように接続端子５ごとに第１の空間領域に隣接して形成
されることが望ましい。しかし、第１の空間領域の両側
にそれぞれ第２の空間領域を１つづ設け、そこに複数の
接続端子５が配置されるようにしてもよい。このように
上記構成では、ヘッダー１の面上の高周波回路搭載エリ
ア８に接続端子５を有しないので、遮断周波数を低下さ
せずに高周波回路の設置可能エリアを広くすることがで
きる。
【００１７】図３は本発明の他の実施形態を示す断面図
である。ここでは上述のような導電性のリング状板２を
使用していない。ヘッダー１面上でキャップ３と接合す
る周辺の面部分（例えば図１のリング状板２に相当する
部分）が、上記第１の空間領域に対応するヘッダー１の
中央部より凸状になっている。このためヘッダー１とキ
ャップ３が接合されたとき、高周波回路搭載エリア８に
隣接して接続端子を配置できる第２の空間領域を形成す
ることができる。
である。ここでは上述のような導電性のリング状板２を
使用していない。ヘッダー１面上でキャップ３と接合す
る周辺の面部分（例えば図１のリング状板２に相当する
部分）が、上記第１の空間領域に対応するヘッダー１の
中央部より凸状になっている。このためヘッダー１とキ
ャップ３が接合されたとき、高周波回路搭載エリア８に
隣接して接続端子を配置できる第２の空間領域を形成す
ることができる。
【００１８】図４は本発明の別の実施形態を示す断面図
である。ここでも図３と同様に導電性のリング状板２を
使用していない。ここではキャップ３が、図１、図３に
示されたような第１の空間領域を形成する凹部を備え、
更にこの凹部に隣接して上記接続端子が配置される第２
の空間領域を形成する別の凹部が形成されている。この
ため平板状のヘッダー１に接合したとき、図１、図３の
ような第１、第２の空間領域が形成される。
である。ここでも図３と同様に導電性のリング状板２を
使用していない。ここではキャップ３が、図１、図３に
示されたような第１の空間領域を形成する凹部を備え、
更にこの凹部に隣接して上記接続端子が配置される第２
の空間領域を形成する別の凹部が形成されている。この
ため平板状のヘッダー１に接合したとき、図１、図３の
ような第１、第２の空間領域が形成される。
【００１９】上記構成において、ヘッダー１の面上に突
出する接続端子５の端部の高さはおよそ数百μｍ（例え
ば１００から３００μｍぐらい）である。この端子５上
に約２５μｍ径の接続ワイヤ６を接続する。上記第２の
空間領域の高さはなるべく低いほうがよいので、上記図
１の構成では、リング状板２の厚みは各種設計条件によ
って多少異なるが、数百μｍ以内とする。このサイズ
は、図３の場合は凸状部の高さ、図４の場合は上記第２
の空間領域に対応する凹部の深さに対応する。
出する接続端子５の端部の高さはおよそ数百μｍ（例え
ば１００から３００μｍぐらい）である。この端子５上
に約２５μｍ径の接続ワイヤ６を接続する。上記第２の
空間領域の高さはなるべく低いほうがよいので、上記図
１の構成では、リング状板２の厚みは各種設計条件によ
って多少異なるが、数百μｍ以内とする。このサイズ
は、図３の場合は凸状部の高さ、図４の場合は上記第２
の空間領域に対応する凹部の深さに対応する。
【００２０】上記端子５のヘッダー面からの高さは、高
周波回路上のワイヤ６の接続部の高さより低くすること
が望ましい。こうするとワイヤボンダによるワイヤ形成
のとき、ワイヤ６が山形にならず、ほぼ直線状に近くす
ることができる。
周波回路上のワイヤ６の接続部の高さより低くすること
が望ましい。こうするとワイヤボンダによるワイヤ形成
のとき、ワイヤ６が山形にならず、ほぼ直線状に近くす
ることができる。
【００２１】遮断周波数が約３０ＧＨｚの場合、一例を
示すと、ヘッダー１の平面形状が、６．０ｍｍ×１８．
０ｍｍの場合、従来の高周波回路搭載可能エリア８は
２．６ｍｍ×１５．２ｍｍである。これに対し、本発明
を適用すると、高周波回路搭載エリア８はおよそ４．０
ｍｍ×１５．２ｍｍとなる。
示すと、ヘッダー１の平面形状が、６．０ｍｍ×１８．
０ｍｍの場合、従来の高周波回路搭載可能エリア８は
２．６ｍｍ×１５．２ｍｍである。これに対し、本発明
を適用すると、高周波回路搭載エリア８はおよそ４．０
ｍｍ×１５．２ｍｍとなる。
【００２２】上述の構成を作製する場合、ヘッダー１、
リング状板２、キャップ３のそれぞれの間の接合は公知
の手段、例えばシーム溶接、レーザ溶接、はんだ付け、
導電性接着剤などが利用できる。またヘッダー１に凸状
部（つまり凹状部）を形成するのは、切削や鋳造などの
公知手段を用いることができる。またキャップ３に凹状
部を形成するのは金型によるプレス加工などの公知手段
を使用できる。
リング状板２、キャップ３のそれぞれの間の接合は公知
の手段、例えばシーム溶接、レーザ溶接、はんだ付け、
導電性接着剤などが利用できる。またヘッダー１に凸状
部（つまり凹状部）を形成するのは、切削や鋳造などの
公知手段を用いることができる。またキャップ３に凹状
部を形成するのは金型によるプレス加工などの公知手段
を使用できる。
【００２３】接続端子５はガラス端子構造になってお
り、該端子はガラス部を介して導電性ヘッダー１から絶
縁される。
り、該端子はガラス部を介して導電性ヘッダー１から絶
縁される。
【００２４】
【発明の効果】以上のように、本発明の電子回路パッケ
ージは、該パッケージ内の高周波回路に対応する領域に
接続端子を配置せず、この領域に隣接する別の領域を形
成し、ここに接続端子を配置したので、遮断周波数を下
げることなく、高周波回路を構成する半導体や薄膜基板
等の搭載面積をより広くすることができる。
ージは、該パッケージ内の高周波回路に対応する領域に
接続端子を配置せず、この領域に隣接する別の領域を形
成し、ここに接続端子を配置したので、遮断周波数を下
げることなく、高周波回路を構成する半導体や薄膜基板
等の搭載面積をより広くすることができる。
【図１】本発明の構成例を示す電子回路パッケージのヘ
ッダー部の平面図。
ッダー部の平面図。
【図２】（ａ）、（ｂ）は図１の電子回路パッケージの
それぞれ異なる部分の断面図。
それぞれ異なる部分の断面図。
【図３】本発明の他の構成を示す断面図。
【図４】本発明の他の構成を示す断面図。
【図５】従来の電子回路パッケージを示す平面図。
【図６】（ａ）、（ｂ）は図５の電子回路パッケージの
それぞれ異なる部分の断面図。
それぞれ異なる部分の断面図。
１ ヘッダー
２ リング状板
３ キャップ
４ 高周波回路
５ 接続端子
８ 高周波回路搭載可能エリア
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開2000−236045（ＪＰ，Ａ)
特開2000−58691（ＪＰ，Ａ)
特開2000−114410（ＪＰ，Ａ)
特開 平９−186259（ＪＰ，Ａ)
特開 平４−294568（ＪＰ，Ａ)
特開 平９−153839（ＪＰ，Ａ)
実開 平１−60585（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/02
H01L 23/04
H01P 5/08
Claims (5)
- 【請求項１】 ヘッダーと該ヘッダーの第１の面に接合
するキャップを備え、これらが接合されるとき該ヘッダ
ー中央部とキャップの間に電子回路に対応する第１の空
間領域が形成される電子回路パッケージにおいて、前記ヘッダーの第１の面に配置される接続端子を収容
し、かつ該ヘッダーの第１の面からの高さが前記第１の
空間領域より低い第２の空間領域を備え、 該第２の空間領域は、前記第１の空間領域と隣接して配
置され、かつ各接続端子ごとに個別に形成され、 前記接続端子は前記ヘッダーの第１の面から該面と対向
する第２の面まで貫通し該第２の面から突出するように
配置される ことを特徴とする電子回路パッケージ。 - 【請求項２】 前記ヘッダーとキャップは所定の厚みの
導電性部材を介して接合され、かつ該導電性部材は前記
ヘッダーの第１の面上の外縁部であって該第１の面の前
記第１及び第２の空間領域に対応する面を除いた面部分
に配置される請求項１記載の電子回路パッケージ。 - 【請求項３】 前記キャップと接合するヘッダーの第１
の面部分は該第１の面の中央部よりも凸状になってお
り、該凸状部は前記第１の面の外縁部であって該第１の
面の第１及び第２の空間領域に対応する面を除いた面部
分である請求項１記載の電子回路パッケージ。 - 【請求項４】 前記キャップは前記ヘッダーに接合する
面と、前記第１の空間領域に相当する凹部と第２の空間
領域に相当する凹部が形成されており、該ヘッダーに接
合する面は前記ヘッダーの第１の面の外縁部と接合する
請求項１記載の電子回路パッケージ。 - 【請求項５】 前記キャップは前記ヘッダーに接合する
面と、前記第１の空間領域に相当する凹部と第２の空間
領域に相当する凹部が形成されており、該ヘッダーに接
合する面は前記ヘッダーの第１の面の第１及び第２の空
間領域に対応する面を除いた面部分と接合する請求項１
記載の電子回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33132999A JP3391018B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33132999A JP3391018B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148439A JP2001148439A (ja) | 2001-05-29 |
| JP3391018B2 true JP3391018B2 (ja) | 2003-03-31 |
Family
ID=18242475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33132999A Expired - Fee Related JP3391018B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391018B2 (ja) |
-
1999
- 1999-11-22 JP JP33132999A patent/JP3391018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001148439A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| US6104086A (en) | Semiconductor device having lead terminals bent in J-shape | |
| US5057805A (en) | Microwave semiconductor device | |
| US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
| JP4623850B2 (ja) | 高周波半導体素子収納用パッケージおよびその実装構造 | |
| JP7049500B2 (ja) | 半導体素子実装用基板および半導体装置 | |
| US5235209A (en) | Multi-layer lead frame for a semiconductor device with contact geometry | |
| JP3027954B2 (ja) | 集積回路装置、その製造方法 | |
| US7838990B2 (en) | High-frequency hermetically-sealed circuit package | |
| KR100264924B1 (ko) | 소형반도체용패키지및반도체용패키지에사용되는리드프레임의제조방법 | |
| JP3391018B2 (ja) | 電子回路パッケージ | |
| EP1130642A1 (en) | High frequency module | |
| US4825282A (en) | Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure | |
| KR100420792B1 (ko) | 파워마이크로웨이브하이브리드집적회로 | |
| JPH11204690A (ja) | 表面実装型パッケージ及び半導体装置 | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JP2901941B2 (ja) | 高周波電力用半導体装置 | |
| JP3159494B2 (ja) | 半導体用メタルパッケージ | |
| JP3107648B2 (ja) | 半導体装置 | |
| JPH04243302A (ja) | 高周波平面回路モジュール | |
| JP4563980B2 (ja) | 表面実装型パッケージ及び半導体装置 | |
| JPS6236290Y2 (ja) | ||
| JP2001338841A (ja) | チップコンデンサ | |
| JPH01190004A (ja) | マイクロ波回路装置 | |
| JPH0590336A (ja) | テープキヤリアパツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| LAPS | Cancellation because of no payment of annual fees |