JPH05167301A - パッケージ構造体 - Google Patents
パッケージ構造体Info
- Publication number
- JPH05167301A JPH05167301A JP3331041A JP33104191A JPH05167301A JP H05167301 A JPH05167301 A JP H05167301A JP 3331041 A JP3331041 A JP 3331041A JP 33104191 A JP33104191 A JP 33104191A JP H05167301 A JPH05167301 A JP H05167301A
- Authority
- JP
- Japan
- Prior art keywords
- package structure
- semiconductor chip
- ground pattern
- pattern
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの入出力端子をマイクロストリ
ップラインとしてパッケージ構造体の外部に取り出すこ
とができ、複数個並べて使用できるパッケージ構造体を
提供する。 【構成】 凹部４２を有する金属体４４と、この凹部４
２を塞ぐ、スルーホール４６を有するアルミナ基板など
の絶縁基板４８とを備えている。この絶縁基板４８の凹
部４２側表面には金属体４４と接続されたグランドパタ
ーン５０が形成され、このグランドパターン５０上には
半導体チップ５２が固着されている。この半導体チップ
５２の入力端子または出力端子５３は絶縁基板４８に形
成されたスルーホール４６を介して裏面側信号パターン
５６と接続される。この裏面側信号パターン５６とグラ
ンドパターン５０との間でマイクロストリップラインが
形成される。
ップラインとしてパッケージ構造体の外部に取り出すこ
とができ、複数個並べて使用できるパッケージ構造体を
提供する。 【構成】 凹部４２を有する金属体４４と、この凹部４
２を塞ぐ、スルーホール４６を有するアルミナ基板など
の絶縁基板４８とを備えている。この絶縁基板４８の凹
部４２側表面には金属体４４と接続されたグランドパタ
ーン５０が形成され、このグランドパターン５０上には
半導体チップ５２が固着されている。この半導体チップ
５２の入力端子または出力端子５３は絶縁基板４８に形
成されたスルーホール４６を介して裏面側信号パターン
５６と接続される。この裏面側信号パターン５６とグラ
ンドパターン５０との間でマイクロストリップラインが
形成される。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージ構造体に関
し、特に、マイクロ波の半導体チップ、モノリシック集
積回路、ハイブリッド集積回路等をパッケージするのに
適したパッケージ構造体に関する。
し、特に、マイクロ波の半導体チップ、モノリシック集
積回路、ハイブリッド集積回路等をパッケージするのに
適したパッケージ構造体に関する。
【０００２】
【従来の技術】半導体素子の容器であるパッケージ構造
体は、電気的端子を取り出すとともに、外気と半導体チ
ップとを遮断して故障や劣化を防ぐこと等を目的として
いる。このようなパッケージ構造体には、従来例えば図
４または図５に示されたものがある。 図４に示すパッ
ケージ構造体１０はキャンパッケージといわれるもので
あり、円形の金属板１４上にアルミナ基板１６が固定さ
れ、このアルミナ基板１６上に半導体チップ１２が固定
され、この半導体チップ１２の入出力端子と、ガラス等
の絶縁体を介して金属板１４に固定されたリード端子２
６との間がダイボンディング等により接続され、金属キ
ャップ１８で気密封止されている。
体は、電気的端子を取り出すとともに、外気と半導体チ
ップとを遮断して故障や劣化を防ぐこと等を目的として
いる。このようなパッケージ構造体には、従来例えば図
４または図５に示されたものがある。 図４に示すパッ
ケージ構造体１０はキャンパッケージといわれるもので
あり、円形の金属板１４上にアルミナ基板１６が固定さ
れ、このアルミナ基板１６上に半導体チップ１２が固定
され、この半導体チップ１２の入出力端子と、ガラス等
の絶縁体を介して金属板１４に固定されたリード端子２
６との間がダイボンディング等により接続され、金属キ
ャップ１８で気密封止されている。
【０００３】また、図５に示すパッケージ構造体２０
は、図４に示す金属板１４に代えて金属ケース２２が使
用され、また、金属キャップ１８に代えてメタルリッド
２４により被冠されている。これら図４、図５に示すパ
ッケージ構造体を２つ以上並べて接続するときは、図６
に示すように、基板３０上に配線パターン３２を形成し
て複数のパッケージ構造体１０等が接続される。
は、図４に示す金属板１４に代えて金属ケース２２が使
用され、また、金属キャップ１８に代えてメタルリッド
２４により被冠されている。これら図４、図５に示すパ
ッケージ構造体を２つ以上並べて接続するときは、図６
に示すように、基板３０上に配線パターン３２を形成し
て複数のパッケージ構造体１０等が接続される。
【０００４】
【発明が解決しようとする課題】上記パッケージ構造体
では、外部回路とのインピーダンス整合が難しく、しか
も複数個接続するときは、配線パターンを経由して接続
する必要があるため、並べて使用できず実装に場所を取
るという問題があった。本発明は、上記問題点に鑑み、
半導体チップの入出力端子をマイクロストリップライン
としてパッケージ構造体の外部に取り出すことができ、
しかも複数個並べて使用できるパッケージ構造体を提供
することを目的とする。
では、外部回路とのインピーダンス整合が難しく、しか
も複数個接続するときは、配線パターンを経由して接続
する必要があるため、並べて使用できず実装に場所を取
るという問題があった。本発明は、上記問題点に鑑み、
半導体チップの入出力端子をマイクロストリップライン
としてパッケージ構造体の外部に取り出すことができ、
しかも複数個並べて使用できるパッケージ構造体を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージ構造体は、凹部を有する金属
体、該凹部を塞ぐ、スルーホールを有する絶縁基板、該
絶縁基板の前記凹部側の表面に形成され前記金属体と接
続されたグランドパターン、該グランドパターン上に固
着された半導体チップ、および前記絶縁基板の裏面に形
成され前記スルーホール内の導体を介して前記半導体チ
ップの入力端子又は出力端子と接続された、前記グラン
ドパターンとの間でマイクロストリップラインを形成す
る裏面側信号パターンを備えたことを特徴とするもので
ある。
に、本発明のパッケージ構造体は、凹部を有する金属
体、該凹部を塞ぐ、スルーホールを有する絶縁基板、該
絶縁基板の前記凹部側の表面に形成され前記金属体と接
続されたグランドパターン、該グランドパターン上に固
着された半導体チップ、および前記絶縁基板の裏面に形
成され前記スルーホール内の導体を介して前記半導体チ
ップの入力端子又は出力端子と接続された、前記グラン
ドパターンとの間でマイクロストリップラインを形成す
る裏面側信号パターンを備えたことを特徴とするもので
ある。
【０００６】ここで、前記半導体チップの入力端子又は
出力端子と、前記スルーホール内の導体とは、例えばボ
ンディングワイヤ等で直接接続されていてもよく、前記
絶縁基板の表面側に表面側信号パターンを形成しこの表
面側信号パターンを経由して接続されていてもよい。
出力端子と、前記スルーホール内の導体とは、例えばボ
ンディングワイヤ等で直接接続されていてもよく、前記
絶縁基板の表面側に表面側信号パターンを形成しこの表
面側信号パターンを経由して接続されていてもよい。
【０００７】
【作用】本発明のパッケージ構造体では、金属体の凹部
を絶縁基板が塞ぎ、この絶縁基板の凹部側表面には金属
体と接続されたグランドパターンが形成され、半導体チ
ップの入力端子または出力端子は絶縁基板のスルーホー
ル内の導体を介して裏面側信号パターンと接続されてい
るため、この裏面側信号パターンと上記グランドパター
ンとの間でマイクロストリップラインが形成される。ま
た、このパッケージ構造体を接続するときは、マイクロ
ストリップラインどおしを接続するだけでよいため、複
数個並べて使用できる。
を絶縁基板が塞ぎ、この絶縁基板の凹部側表面には金属
体と接続されたグランドパターンが形成され、半導体チ
ップの入力端子または出力端子は絶縁基板のスルーホー
ル内の導体を介して裏面側信号パターンと接続されてい
るため、この裏面側信号パターンと上記グランドパター
ンとの間でマイクロストリップラインが形成される。ま
た、このパッケージ構造体を接続するときは、マイクロ
ストリップラインどおしを接続するだけでよいため、複
数個並べて使用できる。
【０００８】
【実施例】以下、本発明の実施例を示す添付図面を参照
しながら、本発明の実施例を説明する。図１は本発明の
一実施例に係るパッケージ構造体を示す斜視図、図２は
図１の一部の断面図、図３は図１に示すパッケージ構造
体を３個並べた状態を示す斜視図である。
しながら、本発明の実施例を説明する。図１は本発明の
一実施例に係るパッケージ構造体を示す斜視図、図２は
図１の一部の断面図、図３は図１に示すパッケージ構造
体を３個並べた状態を示す斜視図である。
【０００９】本実施例のパッケージ構造体４０は、凹部
４２を有する金属体４４と、この凹部４２を塞ぐ、スル
ーホール４６を有するアルミナ基板などの絶縁基板４８
とを備えている。この絶縁基板４８の凹部４２側の表面
には金属体４４と接続されたグランドパターン５０が形
成され、このグランドパターン５０上には半導体チップ
５２が固着されている。この半導体チップ５２の入力端
子または出力端子５３はスルーホール４６と接続されて
おり、このスルーホール４６を介して裏面側信号パター
ン５６と接続されている。この裏面側信号パターン５６
とグランドパターン５０との間でマイクロストリップラ
インが形成されている。このため、他の回路との接続は
容易であり、取り扱いも簡単となる。
４２を有する金属体４４と、この凹部４２を塞ぐ、スル
ーホール４６を有するアルミナ基板などの絶縁基板４８
とを備えている。この絶縁基板４８の凹部４２側の表面
には金属体４４と接続されたグランドパターン５０が形
成され、このグランドパターン５０上には半導体チップ
５２が固着されている。この半導体チップ５２の入力端
子または出力端子５３はスルーホール４６と接続されて
おり、このスルーホール４６を介して裏面側信号パター
ン５６と接続されている。この裏面側信号パターン５６
とグランドパターン５０との間でマイクロストリップラ
インが形成されている。このため、他の回路との接続は
容易であり、取り扱いも簡単となる。
【００１０】次に、本実施例のパッケージ構造体４０を
複数個接続する場合の例を、図３を参照して説明する。
図３では３個のパッケージ構造体４０を接続させる場合
を示し、各パッケージ構造体４０では、対応するマイク
ロストリップラインどうしがボンディングワイヤやボン
ディングリボン４１等により接続されている。このよう
にパッケージ構造体４０を複数個並べて、マイクロスト
リップラインどうしを接続することができ、したがって
複数個のパッケージ構造体を並べて使用することができ
る。
複数個接続する場合の例を、図３を参照して説明する。
図３では３個のパッケージ構造体４０を接続させる場合
を示し、各パッケージ構造体４０では、対応するマイク
ロストリップラインどうしがボンディングワイヤやボン
ディングリボン４１等により接続されている。このよう
にパッケージ構造体４０を複数個並べて、マイクロスト
リップラインどうしを接続することができ、したがって
複数個のパッケージ構造体を並べて使用することができ
る。
【００１１】次に、本実施例のパッケージ構造体４０の
製造方法について説明する。まず、約０．２ｍｍ厚さの
アルミナ基板などの絶縁基板４８の外形とスルーホール
４６とがＣＯ2 ガスレーザにより加工されて形成され
る。次に、表面側信号パターンのメタライズがＡｕの厚
膜導体で形成され、グランドパターン５０がＡｇ−Ｐｄ
の厚膜導体で形成される。次に、モノリシックマイクロ
ウェーブ集積回路などの半導体チップ５２がＡｕ−Ｓｎ
等の共晶ハンダでグランドパターン５０上にダイボンデ
ィングされ、この半導体チップ５２の入出力端子と信号
パターンが２５μｍφのＡｕワイヤでボンディング配線
される。次に、この絶縁基板４８を、半導体チップ５２
が内側となるように金属体４４の凹部４２上に配置され
この凹部４２と絶縁基板４８の周縁がハンダで接続され
る。このハンダによる接続作業は不活性ガス雰囲気中で
行われる。
製造方法について説明する。まず、約０．２ｍｍ厚さの
アルミナ基板などの絶縁基板４８の外形とスルーホール
４６とがＣＯ2 ガスレーザにより加工されて形成され
る。次に、表面側信号パターンのメタライズがＡｕの厚
膜導体で形成され、グランドパターン５０がＡｇ−Ｐｄ
の厚膜導体で形成される。次に、モノリシックマイクロ
ウェーブ集積回路などの半導体チップ５２がＡｕ−Ｓｎ
等の共晶ハンダでグランドパターン５０上にダイボンデ
ィングされ、この半導体チップ５２の入出力端子と信号
パターンが２５μｍφのＡｕワイヤでボンディング配線
される。次に、この絶縁基板４８を、半導体チップ５２
が内側となるように金属体４４の凹部４２上に配置され
この凹部４２と絶縁基板４８の周縁がハンダで接続され
る。このハンダによる接続作業は不活性ガス雰囲気中で
行われる。
【００１２】このように金属体４４の凹部４２をアルミ
ナ基板などの絶縁基板４８で塞ぎ、凹部４２を不活性ガ
ス雰囲気でシールすることにより、グランドの強化、電
磁遮蔽の強化ができる。また、裏面側信号パターン５６
とグランドパターン５０とで、マイクロストリップライ
ンが形成される。また、絶縁体基板４８の表面側に表面
側信号ラインを形成した場合にこの表面側信号ラインを
マイクロストリップライン、コプレーナ型ストリップラ
イン等の伝送線路とすることもできる。また、信号をス
ルーホール４６を通して、特性インピーダンスを５０Ω
等に合わせて、絶縁基板４８に形成された裏面側信号パ
ターン５６に出すことができる。しかも、構造がシンプ
ルになっている。
ナ基板などの絶縁基板４８で塞ぎ、凹部４２を不活性ガ
ス雰囲気でシールすることにより、グランドの強化、電
磁遮蔽の強化ができる。また、裏面側信号パターン５６
とグランドパターン５０とで、マイクロストリップライ
ンが形成される。また、絶縁体基板４８の表面側に表面
側信号ラインを形成した場合にこの表面側信号ラインを
マイクロストリップライン、コプレーナ型ストリップラ
イン等の伝送線路とすることもできる。また、信号をス
ルーホール４６を通して、特性インピーダンスを５０Ω
等に合わせて、絶縁基板４８に形成された裏面側信号パ
ターン５６に出すことができる。しかも、構造がシンプ
ルになっている。
【００１３】
【発明の効果】本発明のパッケージ構造体では、絶縁基
板の凹部側表面には金属体と接続されたグランドパター
ンが形成され、この表面側に固着された半導体チップの
入力端子または出力端子は絶縁基板の有するスルーホー
ル内の導体を介して裏面側信号パターンと接続されてい
るため、この裏面側信号パターンとグランドパターンと
の間でマイクロストリップラインが形成される。しか
も、このパッケージ構造体を接続するときは、マイクロ
ストリップラインどおしを接続することにより半導体チ
ップどうしが接続されるため、複数個のパッケージ構造
体を並べて使用できる。
板の凹部側表面には金属体と接続されたグランドパター
ンが形成され、この表面側に固着された半導体チップの
入力端子または出力端子は絶縁基板の有するスルーホー
ル内の導体を介して裏面側信号パターンと接続されてい
るため、この裏面側信号パターンとグランドパターンと
の間でマイクロストリップラインが形成される。しか
も、このパッケージ構造体を接続するときは、マイクロ
ストリップラインどおしを接続することにより半導体チ
ップどうしが接続されるため、複数個のパッケージ構造
体を並べて使用できる。
【図１】パッケージ構造体を示す斜視図である。
【図２】図１の絶縁基板の断面図である。
【図３】図１に示すパッケージ構造体を３個並べた状態
を示す斜視図である。
を示す斜視図である。
【図４】従来のパッケージ構造体を示す断面図である。
【図５】従来のパッケージ構造体を示す断面図である。
【図６】図４に示すパッケージ構造体を複数接続した状
態を示した図である。
態を示した図である。
４０ パッケージ構造体 ４２ 凹部 ４４ 金属体 ４６ スルーホール ４８ 絶縁基板 ５０ グランドパターン ５２ 半導体チップ ５３ 入力端子又は出力端子 ５６ 裏面側信号パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/15 Ｈ０１Ｐ 3/08 (72)発明者 谷所 博明 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内 (72)発明者 古屋田 栄 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内
Claims (1)
- 【請求項１】 凹部を有する金属体、 該凹部を塞ぐ、スルーホールを有する絶縁基板、 該絶縁基板の前記凹部側の表面に形成され前記金属体と
接続されたグランドパターン、 該グランドパターン上に固着された半導体チップ、およ
び前記絶縁基板の裏面に形成され前記スルーホール内の
導体を介して前記半導体チップの入力端子又は出力端子
と接続された、前記グランドパターンとの間でマイクロ
ストリップラインを形成する裏面側信号パターンを備え
たことを特徴とするパッケージ構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331041A JPH05167301A (ja) | 1991-12-16 | 1991-12-16 | パッケージ構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331041A JPH05167301A (ja) | 1991-12-16 | 1991-12-16 | パッケージ構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167301A true JPH05167301A (ja) | 1993-07-02 |
Family
ID=18239178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331041A Pending JPH05167301A (ja) | 1991-12-16 | 1991-12-16 | パッケージ構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167301A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235000A (ja) * | 2012-05-09 | 2013-11-21 | Boeing Co:The | 耐久性を高めたフォトニック結晶センサパッケージング |
-
1991
- 1991-12-16 JP JP3331041A patent/JPH05167301A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235000A (ja) * | 2012-05-09 | 2013-11-21 | Boeing Co:The | 耐久性を高めたフォトニック結晶センサパッケージング |
| US10061093B2 (en) | 2012-05-09 | 2018-08-28 | The Boeing Company | Ruggedized photonic crystal sensor packaging |
| US10338328B2 (en) | 2012-05-09 | 2019-07-02 | The Boeing Company | Ruggedized photonic crystal sensor packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US5014115A (en) | Coplanar waveguide semiconductor package | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| EP0457985A1 (en) | Microwave semiconductor device | |
| JPS6325710B2 (ja) | ||
| US5258575A (en) | Ceramic glass integrated circuit package with integral ground and power planes | |
| JPH0629428A (ja) | 半導体装置 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| US6531775B1 (en) | High-frequency module | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| US5134246A (en) | Ceramic-glass integrated circuit package with integral ground and power planes | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| JPH05167301A (ja) | パッケージ構造体 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| US11889618B2 (en) | Wiring board, electronic component package, and electronic apparatus | |
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| KR200148753Y1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |