JPH0194644A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0194644A JPH0194644A JP62252760A JP25276087A JPH0194644A JP H0194644 A JPH0194644 A JP H0194644A JP 62252760 A JP62252760 A JP 62252760A JP 25276087 A JP25276087 A JP 25276087A JP H0194644 A JPH0194644 A JP H0194644A
- Authority
- JP
- Japan
- Prior art keywords
- wall member
- ceramic wall
- ceramic
- projection
- container base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000919 ceramic Substances 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims description 29
- 239000000428 dust Substances 0.000 abstract description 4
- 230000003139 buffering effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000009825 accumulation Methods 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
一本発明は半導体装置に関し、特に高周彼用の半導体装
置に関する。
置に関する。
一般に半導体装置は高周波化、高出力化が進むと、イン
ピーダンス整合用回路を半導体装置用パッケージ内部に
形成するようになシ、大型化する方向にある。このよう
な場合導電性の容器基体の上に取付けたセラミック壁部
材と、容器基体との熱膨張係数の差のためにセラミック
壁部材にクラ、りが入シ気密性を保てなくなる。これを
改善するために、セラミック壁部材と導電性基体の間に
は金属性の薄い筒状の壁部材を介在させ、これを両者の
熱膨張差の緩衝材として用いる構成となっている。
ピーダンス整合用回路を半導体装置用パッケージ内部に
形成するようになシ、大型化する方向にある。このよう
な場合導電性の容器基体の上に取付けたセラミック壁部
材と、容器基体との熱膨張係数の差のためにセラミック
壁部材にクラ、りが入シ気密性を保てなくなる。これを
改善するために、セラミック壁部材と導電性基体の間に
は金属性の薄い筒状の壁部材を介在させ、これを両者の
熱膨張差の緩衝材として用いる構成となっている。
第３図（ａ） 、 （ｂ）は従来の半導体装置の一例を
示す一部切欠平面図及びＣ−Ｃ／線断面図である。
示す一部切欠平面図及びＣ−Ｃ／線断面図である。
第３図（ａ） 、 （ｂ）に示すように、中央部に設け
た凸部の上面に素子載置部を設けた熱伝導性の高い容器
基体１の前記凸部周囲を取囲み前記凸部の下段に薄い筒
状の金属壁部材２を設ける。次に、前記凸部周囲を環状
に取囲んで金属壁部材２ ／、の上端に接続してセラミ
ック壁部材４を設け、セラミック壁部材４の上面に電極
引出用の金属化層５を選択的に設ける。次に、金属化層
５を含むセラミック壁部材４の表面にキャップ搭載用の
セラミック壁部材６を設ける。次に、セラミック壁部材
６の外側の金属化層５に一端を接続するり−ド７を設け
てパッケージを構成する。次に、前記素子載置部の表面
に設けた金属層の上に半導体素子９を搭載して接着し、
前記索子載置部の入出力側のそれぞれに隣接して前記凸
部の一部の前記凸部上面より下に設けた段上に回路構成
用基板１０を設ける。
た凸部の上面に素子載置部を設けた熱伝導性の高い容器
基体１の前記凸部周囲を取囲み前記凸部の下段に薄い筒
状の金属壁部材２を設ける。次に、前記凸部周囲を環状
に取囲んで金属壁部材２ ／、の上端に接続してセラミ
ック壁部材４を設け、セラミック壁部材４の上面に電極
引出用の金属化層５を選択的に設ける。次に、金属化層
５を含むセラミック壁部材４の表面にキャップ搭載用の
セラミック壁部材６を設ける。次に、セラミック壁部材
６の外側の金属化層５に一端を接続するり−ド７を設け
てパッケージを構成する。次に、前記素子載置部の表面
に設けた金属層の上に半導体素子９を搭載して接着し、
前記索子載置部の入出力側のそれぞれに隣接して前記凸
部の一部の前記凸部上面より下に設けた段上に回路構成
用基板１０を設ける。
次に、回路構成用基板１０の上面に設けた回路構成用金
属化層１１と半導体素子９及びセラミック壁部材６の内
側の金属化層５をそれぞれ電気的に接続し、セラミック
壁部材６の上端にキャップを搭載してパッケージを封止
し、半導体装置を構成する。
属化層１１と半導体素子９及びセラミック壁部材６の内
側の金属化層５をそれぞれ電気的に接続し、セラミック
壁部材６の上端にキャップを搭載してパッケージを封止
し、半導体装置を構成する。
ここで、金属壁部材２はセラミック壁部材４と容器基体
１との熱膨張の差による歪を吸収゛させて変形させるこ
とによりバ、ケージの破損を防止するために薄くなって
おシ、その結果、セラミック壁部材４と容器基体ｌの凸
部側面との間に空間１３を生じていた。
１との熱膨張の差による歪を吸収゛させて変形させるこ
とによりバ、ケージの破損を防止するために薄くなって
おシ、その結果、セラミック壁部材４と容器基体ｌの凸
部側面との間に空間１３を生じていた。
上述した従来の半導体装置は、セラミック壁部材と容器
基体との熱膨張緩衝のための薄い金属壁部材を介在させ
ているためセラミック壁部材の下面と容器基体の間に空
間ができる。このため、ここに異物、ゴミがた゛まシや
すく、容器を上面から観察しただけではこのゴミが発見
されず、封止後に半導体装置に悪影響を与えるものが出
てくるという問題点がめった。− 本発明の目的は上記空間を最小に抑え、且つ熱膨張にお
ける緩衝効果も充分に得られる半導体装置を提供するこ
とにある。
基体との熱膨張緩衝のための薄い金属壁部材を介在させ
ているためセラミック壁部材の下面と容器基体の間に空
間ができる。このため、ここに異物、ゴミがた゛まシや
すく、容器を上面から観察しただけではこのゴミが発見
されず、封止後に半導体装置に悪影響を与えるものが出
てくるという問題点がめった。− 本発明の目的は上記空間を最小に抑え、且つ熱膨張にお
ける緩衝効果も充分に得られる半導体装置を提供するこ
とにある。
本発明の半導体装置は、
（Ａ）中央部に設けた凸部上面に素子載置部を設けた熱
伝導性の高い容器基体と、前記凸部周囲を取囲んで前記
容器基体の前記凸部の下段に設けた薄い筒状の第１の金
属壁部材と、前記第１の金属壁部材の内側の前記凸部周
囲の少くとも一部に前記凸部の側面に近接して設けた第
２の金属壁部材と、前記凸部周囲を環状に取囲んで前記
第１及び第２の金属壁部材の上端に設けた第１のセラミ
ック壁部材と、前記第１のセラミック壁部材の上面に設
けた電極引出用の金属化層と、前記金属化層を含む前記
第１のセラミック壁部材上に設けたキャップ搭載用の第
２のセラミック壁部材と、前記第２のセラミック壁部材
の外側の前記金属化層に一端を接続するリードを有する
パッケージ、 （Ｂ） 前記素子載置部に搭載した半導体素子、（Ｃ
） 前記素子載置部の入出力側のそれぞれに隣接して前
記凸部上面より下に設けた段上に搭載した回路構成用基
板と、前記回路＃！成用基板の上面に設けて前記半導体
素子及びｌ前記第２のセラミック壁部材の内側の前記金
属化層のそれぞれと電気的に接続する回路構成用金属化
層、を含んで構成される。
伝導性の高い容器基体と、前記凸部周囲を取囲んで前記
容器基体の前記凸部の下段に設けた薄い筒状の第１の金
属壁部材と、前記第１の金属壁部材の内側の前記凸部周
囲の少くとも一部に前記凸部の側面に近接して設けた第
２の金属壁部材と、前記凸部周囲を環状に取囲んで前記
第１及び第２の金属壁部材の上端に設けた第１のセラミ
ック壁部材と、前記第１のセラミック壁部材の上面に設
けた電極引出用の金属化層と、前記金属化層を含む前記
第１のセラミック壁部材上に設けたキャップ搭載用の第
２のセラミック壁部材と、前記第２のセラミック壁部材
の外側の前記金属化層に一端を接続するリードを有する
パッケージ、 （Ｂ） 前記素子載置部に搭載した半導体素子、（Ｃ
） 前記素子載置部の入出力側のそれぞれに隣接して前
記凸部上面より下に設けた段上に搭載した回路構成用基
板と、前記回路＃！成用基板の上面に設けて前記半導体
素子及びｌ前記第２のセラミック壁部材の内側の前記金
属化層のそれぞれと電気的に接続する回路構成用金属化
層、を含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ） 、 （ｂ）は本発明の第１の実施例を示
す一部切欠平面図及びＡ−Ａ’線断面図である。
す一部切欠平面図及びＡ−Ａ’線断面図である。
第１図（ａ） 、 （ｂ）に示すように、中央部に設け
た凸部の上面に素子載置部を設けた熱伝導性の高い容器
基体ｌの前記凸部周囲を取囲み前記凸部の下段に薄い筒
状の金属壁部材２を設け、金属壁部材２と前記凸部の借
問の広い前記凸部周囲の一部の金属壁部材２の内側に前
記凸部の側面に近接して金属壁部材３を設ける。次に、
前記凸部周囲を環状に取囲んで金属壁部材２，３の上端
に接続してセラミック壁部材４を設け、セラミック壁部
材４の上面に電極引出用の金属化層５を選択的に設ける
。
た凸部の上面に素子載置部を設けた熱伝導性の高い容器
基体ｌの前記凸部周囲を取囲み前記凸部の下段に薄い筒
状の金属壁部材２を設け、金属壁部材２と前記凸部の借
問の広い前記凸部周囲の一部の金属壁部材２の内側に前
記凸部の側面に近接して金属壁部材３を設ける。次に、
前記凸部周囲を環状に取囲んで金属壁部材２，３の上端
に接続してセラミック壁部材４を設け、セラミック壁部
材４の上面に電極引出用の金属化層５を選択的に設ける
。
次に、金属化層５を含むセラミック壁部材４の表面にキ
ャップ搭載用のセラミック壁部材６を設ける。次に、セ
ラミック壁部材６の外側の金属化層５に一端を接続する
り−ド７を設けてパッケージを構成する。次に、前記素
子載置部の表面に設けた金属層の上に半導体素子９を搭
載して接着し、前記索子載置部の入出力側のそれぞれに
隣接して前記凸部の一部の前記凸部上面より下に設けた
段上に回路構成用基板ｌＯを設ける。次に、回路構成用
基板１０の上面に設けた回路構成用金属化層１１と半導
体素子９・及びセラミック壁部材６の内側の金属化層５
をそれぞれ電気的に接続し、セラミック壁部材６の上端
にキャップ１２を搭載してパッケージを封止し、半導体
装置を構成する。
ャップ搭載用のセラミック壁部材６を設ける。次に、セ
ラミック壁部材６の外側の金属化層５に一端を接続する
り−ド７を設けてパッケージを構成する。次に、前記素
子載置部の表面に設けた金属層の上に半導体素子９を搭
載して接着し、前記索子載置部の入出力側のそれぞれに
隣接して前記凸部の一部の前記凸部上面より下に設けた
段上に回路構成用基板ｌＯを設ける。次に、回路構成用
基板１０の上面に設けた回路構成用金属化層１１と半導
体素子９・及びセラミック壁部材６の内側の金属化層５
をそれぞれ電気的に接続し、セラミック壁部材６の上端
にキャップ１２を搭載してパッケージを封止し、半導体
装置を構成する。
第２図（ａ） 、 （ｂ）は本発明の第２の実施例を示
す一部切欠平面図及びＢ−Ｂ’線断面図である。
す一部切欠平面図及びＢ−Ｂ’線断面図である。
第２図（ａ） 、 （ｂ）Ｋ示すように、第１の実施例
との相違点は金属壁部材３ａが前記凸部の側面に近接し
て前記凸部周囲を全周に亘シ、金属壁部材２の内側に設
けられている以外は第１の実施例と同じ構成であシ、金
属壁部材２と前記凸部側面の空間を凸部全周に亘シ無く
すことができる。
との相違点は金属壁部材３ａが前記凸部の側面に近接し
て前記凸部周囲を全周に亘シ、金属壁部材２の内側に設
けられている以外は第１の実施例と同じ構成であシ、金
属壁部材２と前記凸部側面の空間を凸部全周に亘シ無く
すことができる。
以上説明したように本発明は、容器基体とセラミック壁
部材の間に金属壁部材を半導体素子を搭載する容器基体
の凸部の一部あるいは全周を二重に囲むように形成する
ことにより、容器基体とセラミック壁部材の熱膨張の緩
衝効果をそこなわずに両者の間にできる空間を小さくで
きるためゴミのたま夛を少くできるという効果がある。
部材の間に金属壁部材を半導体素子を搭載する容器基体
の凸部の一部あるいは全周を二重に囲むように形成する
ことにより、容器基体とセラミック壁部材の熱膨張の緩
衝効果をそこなわずに両者の間にできる空間を小さくで
きるためゴミのたま夛を少くできるという効果がある。
第１図（ａ） 、 （ｂ）は本発明の第１の実施例を示
す一部切欠平面図及びＡ−Ａ’線断面図、第２図（ａ）
。 （ｂ）は本発明の第２の実施例を示す一部切欠平面図及
びＢ−Ｂ’線断面図、第３図（り 、 （ｂ）は従来の
半導体装置の一例を示す一部切欠平面図及びＣ−Ｃ／線
断面図である。 ｌ・・・・・・容器基体、２．３・・・・・・金属壁部
材、４・・・・・・セラミック壁部材、５・・・・・・
金属化層、６・・・・・・セラミック壁部材、７・・・
・・・リード、８・・・・・・金属層、９・・・・・・
半導体素子、ｌＯ・・・・・・回路構成用基板、１１・
・・・・・金属化層、１２・・・・・・キャップ。 代理人 弁理士 内 原 音 第１図
す一部切欠平面図及びＡ−Ａ’線断面図、第２図（ａ）
。 （ｂ）は本発明の第２の実施例を示す一部切欠平面図及
びＢ−Ｂ’線断面図、第３図（り 、 （ｂ）は従来の
半導体装置の一例を示す一部切欠平面図及びＣ−Ｃ／線
断面図である。 ｌ・・・・・・容器基体、２．３・・・・・・金属壁部
材、４・・・・・・セラミック壁部材、５・・・・・・
金属化層、６・・・・・・セラミック壁部材、７・・・
・・・リード、８・・・・・・金属層、９・・・・・・
半導体素子、ｌＯ・・・・・・回路構成用基板、１１・
・・・・・金属化層、１２・・・・・・キャップ。 代理人 弁理士 内 原 音 第１図
Claims (1)
- 【特許請求の範囲】 （Ａ）中央部に設けた凸部上面に素子載置部を設けた熱
伝導性の高い容器基体と、前記凸部周囲を取囲んで前記
容器基体の前記凸部の下段に設けた薄い筒状の第１の金
属壁部材と、前記第１の金属壁部材の内側の前記凸部周
囲の少くとも一部に前記凸部の側面に近接して設けた第
２の金属壁部材と、前記凸部周囲を環状に取囲んで前記
第１及び第２の金属壁部材の上端に設けた第１のセラミ
ック壁部材と、前記第１のセラミック壁部材の上面に設
けた電極引出用の金属化層と、前記金属化層を含む前記
第１のセラミック壁部材上に設けたキャップ搭載用の第
２のセラミック壁部材と、前記第２のセラミック壁部材
の外側の前記金属化層に一端を接続するリードを有する
パッケージ、 （Ｂ）前記素子載置部に搭載した半導体素子、 （Ｃ）前記素子載置部の入出力側のそれぞれに隣接して
前記凸部上面より下に設けた段上に搭載した回路構成用
基板と、前記回路構成用基板の上面に設けて前記半導体
素子及び前記第２のセラミック壁部材の内側の前記金属
化層のそれぞれと電気的に接続する回路構成用金属化層
、 を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252760A JPH0194644A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252760A JPH0194644A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194644A true JPH0194644A (ja) | 1989-04-13 |
Family
ID=17241910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252760A Pending JPH0194644A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194644A (ja) |
-
1987
- 1987-10-06 JP JP62252760A patent/JPH0194644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172261A (en) | Semiconductor device having a highly air-tight package | |
| US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
| JPH05267956A (ja) | 高周波高出力トランジスタ | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JPH07321140A (ja) | 半導体装置 | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| JPH0194644A (ja) | 半導体装置 | |
| JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| JP7237609B2 (ja) | 電子部品用パッケージおよび電子装置 | |
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| JPS63175450A (ja) | 気密封止型半導体装置 | |
| JPH0511443U (ja) | 半導体素子収納用パツケージ | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JP2762974B2 (ja) | 半導体容器 | |
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ | |
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JPS6236290Y2 (ja) | ||
| JPH02119165A (ja) | 半導体装置用容器 | |
| JPS6131618B2 (ja) | ||
| JPH02180054A (ja) | 半導体用容器 | |
| JPS63198341A (ja) | 半導体装置 | |
| JPS63228647A (ja) | マイクロ波集積回路装置 |