JP3149914B2

JP3149914B2 - 半導体装置の製造方法

Info

Publication number: JP3149914B2
Application number: JP26291797A
Authority: JP
Inventors: 務中島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-09-11
Filing date: 1997-09-11
Publication date: 2001-03-26
Anticipated expiration: 2017-09-11
Also published as: JPH1187505A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンタクトピラーを
有する半導体装置の製造方法に関し、特にＭＯＳＦＥＴ
と多層配線構造に用いられるコンタクトピラーを有する
半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来用いられていた半導体装置のコンタ
クトピラーの形成方法には、大別して、絶縁膜にピラー
ホールを設けピラーホール内に導体膜を埋め込んでコン
タクトピラーを形成する方法と、導体膜からエッチング
によりコンタクトピラーを形成する方法とがある。

【０００３】図７は、従来例のピラーホールを用いたＭ
ＯＳＦＥＴのコンタクトピラーの形成方法の工程を示す
断面図であり、（ａ）はシリコン基板に拡散層とゲート
酸化膜とパッシベーション膜とを形成した状態、（ｂ）
は上面に積層した絶縁膜にピラーホールを形成した状
態、（ｃ）はピラーホールに導体膜を埋め込んだ状態、
（ｄ）は導体膜を研磨してコンタクトピラーを形成した
状態である。図中符号７０１はシリコン基板、７０２は
トレンチ素子分離、７０３は拡散層、７０４はゲート酸
化膜、７０５はゲートポリシリコン、７０６は層間絶縁
膜、７０７は導体膜、７０９はパシベーション膜、７１
０はピラーホール、７１１はコンタクトピラーである。

【０００４】図７（ａ）の工程では、シリコン基板７０
１の所定の位置を所定の深さ、例えば０．５μｍまでエ
ッチングしてトレンチを形成し、ＨＴＯ（ＨｉｇｈＴ
ｈｅｒｍａｌＯｘｉｄａｔｉｏｎ高温熱酸化）等で
形成したシリコン酸化膜を埋め込み、酸化膜研磨によっ
てトレンチ内の酸化膜のみを残してトレンチ素子分離７
０２を形成する。その後、ソース・ドレインの形成位置
に不純物を深さ例えば０．０２〜０．２μｍ程度まで打
ち込みＲＴＡや水素アニール等の熱処理を行って拡散層
７０３を再結晶化する。次にゲート酸化膜７０４および
ポリシリコン７０５を全面に積層してドライエッチング
を用いてゲート酸化膜７０４、ポリシリコン７０５を所
望のゲート形状にエッチンゲする。次にパッシベーショ
ン膜７０９を全面に形成し、エッチバックしてゲート酸
化膜７０４およびポリシリコン７０５からなるゲートに
サイドウォールを形成する。その後、導体膜を全面に形
成してゲートおよび拡散層７０３をシリサイド化させ、
導体膜を除去する（図示せず）。

【０００５】図７（ｂ）の工程では、層間絶縁膜７０６
を全面に形成し、形成された層間絶縁膜７０６にピラー
ホール７１０をソース・ドレインの拡散層に達するまで
開口する。

【０００６】図７（ｃ）の工程では、全面に導体膜７０
７を形成しピラーホール７１０にも導体膜７０７を埋め
込む。

【０００７】図７（ｄ）の工程では、金属研磨によるポ
リッシュバック、またはドライエッチング等によるエッ
チバックで層間絶縁膜７０６上の導体膜７０７を除去
し、コンタクトピラー７１１を形成する。

【０００８】ピラーホールを用いる方法としては特開平
７−２８３３０８号公報に、基板上に金属膜と絶縁膜を
積層し、絶縁膜にエッチングによりピラーホールを設け
ピラーホールを含む絶縁膜上に金属膜を積層しピラーホ
ールに埋め込まれたコンタクトピラー部分以外の金属層
を除去し、下層配線位置にレジストパターンを形成して
エッチングにより下層配線を形成し、全面に層間絶縁膜
を形成した後エッチバックしてコンタクトピラーの上面
を露出させることを繰り返して多層配線構造を形成する
方法が開示されている。

【０００９】図８は特開平８−３０６７７９号公報で開
示された導体膜のパターニングによる多層配線用のプラ
グ（コンタクトピラー）形成法の工程を示す断面図であ
り、（ａ）は下地の層間絶縁膜に下層配線材料膜と第１
のプラグ形成材料膜を積層しプラグ形成位置にレジスト
パターンを設けた状態、（ｂ）は第１のプラグ形成膜を
パターニングしてプラグの一部を形成した状態、（ｃ）
は全面に第２のプラグ形成材料膜を形成した状態、
（ｄ）は下層配線位置にレジストパターンを設けた状
態、（ｅ）は第２のプラグ形成材料膜と下層配線材料膜
をパターニングしプラグと下層配線を形成した状態、
（ｆ）は全面に層間絶縁膜を形成し、プラグの上面が露
出する位置まで層間絶縁膜を除去した状態、（ｇ）は層
間絶縁膜上に上層配線を形成し多層配線構造を得た状態
である。図９は図８（ｄ）、（ｅ）の工程でレジストパ
ターンが目合わせずれを生じたときの状態を示し、
（ａ）は図８（ｄ）に対応する状態、（ｂ）は図８
（ｅ）に対応する状態を示す。図中符号８３１は多層配
線構造、８３２は層間絶縁膜、８３３は下層配線材料
膜、８３３ａは第１の下層配線材料膜、８３３ｂは第２
の下層配線材料膜、８３４は第１のプラグ形成材料膜、
８３５はレジストパターン、８３６はプラグ、８３６ａ
はプラグの一部、８３６ｂはプラグの残部、８３７は第
２のプラグ形成材料膜、８３８はレジストパターン、８
３９は下層配線、８４０は層間絶縁膜、８４１は上層配
線、８４２はサイドエッチである。なお、本従来例では
コンタクトピラーをプラグと称している。

【００１０】図８（ａ）の工程では、下地層である層間
絶縁膜８３２上に下層配線材料膜８３３と第１のプラグ
形成材料膜８３４とを順次積層し、プラグの一部を形成
する位置にレジストパターン８３５を設ける。

【００１１】図８（ｂ）の工程では、第１のプラグ形成
材料膜８３３をパターニングしてプラグの一部８３６ａ
を形成する。

【００１２】図８（ｃ）の工程では、下層配線材料膜８
３３上に第２のプラグ形成材料膜８３７を形成する。

【００１３】図８（ｄ）の工程では、（ｃ）で形成した
第２のプラグ形成材料膜８３７の上層にプラグの一部８
３６ａと下層配線位置を覆った状態でレジストパターン
８３８を形成する。

【００１４】図８（ｅ）の工程では、第２のプラグ形成
材料８３７と下層配線材料８３３とをパターニングし、
プラグ残部８３６ｂを形成してプラグ８３６を形成する
とともに下層配線８３９を形成した後、レジストパター
ン８３８を除去する。

【００１５】図８（ｆ）の工程では、（ｅ）に続いて層
間絶縁膜８３２上に層間絶縁膜８４０を形成し、続いて
プラグ８３６の上面が露出するまで層間絶縁膜８４０除
去する。

【００１６】図８（ｇ）の工程では、層間絶縁膜８４０
の上面に上層配線８４１を形成し、多層配線構造８３１
を得る。

【００１７】導体膜のパターニングによるコンタクトピ
ラーの形成方法としては、この他に特開平８−１６２５
３２号公報に層間絶縁膜が埋め込まれ平坦化した下層配
線上全体に導電体層を形成しエッチングによってコンタ
クトピラー以外の導電体層を除去してコンタクトピラー
を形成し、全面に層間絶縁膜を形成した後コンタクトピ
ラーの上面が露出するまで層間絶縁膜を研磨あるいはエ
ッチバックによって除去する方法が、特開平７−４５７
０６号公報には基板上の全面に絶縁膜を形成し、下層配
線に相当する溝をエッチングで形成し、全面に導体膜を
積層し、コンタクトピラー位置にレジストパターンを設
け絶縁膜上面まで導体膜をエッチングすることにより下
層配線とコンタクトピラーを形成する方法が、特開平４
−３４５０５３号公報にはシリコン基板上の全面に導電
層を形成し、拡散層上のピラーホールの予定位置にレジ
ストパターンを設けシリコン基板表面まで導電層をエッ
チングすることによりピラーホールを形成する方法が開
示されている。

【００１８】

【発明が解決しようとする課題】しかるに従来技術で
は、以下に述べる課題があった。ピラーホールを用いて
コンタクトピラーを形成する第１の方法では、配線構造
が微細なピラーホールを形成する場合、高アスペクト比
のピラーホールの加工および、ピラーホールの金属膜の
埋め込みが困難であるという問題点がある。さらにピラ
ーホールを形成するドライエッチングでは、基板面内ば
らつきやマイクロローディング効果と呼ばれる加工の不
均一性等をカバーするため、時間的に過剰なエッチング
を行うが、高アスペクト比のコンタクト孔を形成する酸
化シリコンのエッチングではこの過剰エッチングがより
多くなり、ドライエッチングダメージによる拡散層の結
晶欠陥が大きくなる。

【００１９】導体膜からエッチングにより直接コンタク
トピラーを形成する第２の方法では、高アスペクト比の
プラグをレジストマスクだけで形成した場合、支持面積
に対してコンタクトピラーの高さが高いので基板の搬送
時やエッチング等の衝撃でプラグが物理的に倒れる危険
性がある。

【００２０】また、図８に示したエッチングによりコン
タクトピラーを形成する従来の多層配線形成方法を用い
ることによって、ピラーホールを用いてコンタクトピラ
ーを形成する従来の方法ではエッチングのレジジストパ
ターンが目合わせずれを生じた時に発生する下層配線側
面の層間絶縁膜のエッチングによるスリットを防ぐこと
ができ、レジストパターンが目合わせずれしても図９に
示すようにプラグの残部８３６ｂと下層配線８０９が形
成されることが述べられており、この構造においてはプ
ラグの一部８３６ａと第２のプラグ形成材料膜８３７を
エッチングする際にレジストマスク８３８の多少の目ズ
レがあっても支障を生じないとされている。しかし、ド
ライエッチングではサイドエッチと呼ばれる異方エッチ
ング欠陥があり、狭ピッチのピラーおよび配線を形成す
る場合、ドライエッチングによるコンタクトプラグの十
分なコンタクト抵抗が得られないどころか、ドライエッ
チングの条件によってはサイドエッチング３４２が大き
くなりコンタクトプラグ全体がエッチングされ上下配線
をつなぐプラグの形成が困難となる恐れがある。

【００２１】ピラーホールを用いてコンタクトピラーを
形成する方法において、層間絶縁膜上の不要の導電層を
研磨で除去してコンタクトピラーを形成する場合、従来
の金属膜の研磨技術では、導電層を形成するタングステ
ンの研磨速度が層間絶縁膜である酸化シリコンの研磨速
度より大きいため、コンタクトピラーに過剰な研磨が起
こって目的の形状が得られないという問題点がある。ま
た、導電層のエッチングによりコンタクトピラーを形成
する方法でも、コンタクトピラーの形成された基板面に
層間絶縁膜を堆積し研磨によりコンタクトピラーの頂部
を露出させる工程において、同様に導電層を形成するタ
ングステンの研磨速度が層間絶縁膜である酸化シリコン
の研磨速度より大きいため、露出したコンタクトピラー
に過剰な研磨が起こって目的の形状が得られないという
問題点がある。

【００２２】本発明の目的は、安定した高アスペクト比
の微細コンタクトピラーを形成し、ＭＯＳＦＥＴのソー
ス・ドレイン層に与えるダメージを低減する半導体装置
の製造方法を提供することにある。

【００２３】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、層の異なる導電部間を接続するコンタクトピ
ラーを有する半導体装置の製造方法であって、導電部を
有する絶縁膜の基層上にコンタクトピラーの高さよりも
薄い厚さの第２の絶縁膜を形成する工程と、第２の絶縁
膜のコンタクトピラー形成位置にピラーホールを形成す
る工程と、第２の絶縁膜上とピラーホール内に導体膜を
形成する工程と、導体膜のエッチングにより、基部をピ
ラーホール内に有するコンタクトピラーを形成するとと
もに第２の絶縁膜上の導体膜を除去する工程と、第２の
絶縁膜上にコンタクトピラーの頂部を超える厚さで第３
の絶縁膜を形成する工程と、コンタクトピラーの頂部が
露出するまで第３の絶縁膜を除去する工程と、第３の絶
縁膜上にコンタクトピラーと接続する配線を形成する工
程とを備え、コンタクトピラーの材質がタングステンで
あり、第３の絶縁膜が酸化シリコンであり、前記コンタ
クトピラーの頂部が露出するまで前記コンタクトピラー
の頂部を覆う酸化シリコン膜およびタングステン膜の何
れかを除去する工程が研磨液を用いる研磨によって行わ
れ、研磨液はスラリーに電解質とｐＨ調整剤と酸化剤と
が添加され、酸化シリコンの研磨速度がタングステンの
研磨速度よりも大きい研磨液である。

【００２４】

【００２５】

【００２６】研磨液のスラリーに添加する電解質が、塩
化アンモニウム、硝酸アンモニウム、酢酸アンモニウム
のいずれかであり、ｐＨ調整剤が塩酸、硝酸、氷酢酸、
燐酸のいずれかであり、酸化剤が過酸化水素であっても
よい。研磨液のスラリーに添加する電解質の添加量が
７．７ｇ／ｌ以上、過酸化水素の添加量が２０ｍｌ／ｌ
以上、ｐＨ調整剤の添加量が混合液のｐＨを５〜１に調
整する量であってもよい。

【００２７】本発明では、パッシベーション膜にピラー
ホールを形成し、ピラーホールに金属膜を埋め込みその
後レジストマスクを用いてピラーを形成するので、基部
がパッシベーション膜に埋め込まれ安定した高アスペク
ト比のコンタクトピラーを形成できる。

【００２８】ピラーホールのアスペクト比を５以下とす
ることにより、ピラーホールへの金属膜の埋め込みが安
定し、コンタクトピラーの倒れに対しても安定する。

【００２９】また、パッシベーション膜にピラーホール
を形成し、ピラーホールに金属膜を埋め込みその後レジ
ストマスクを用いてピラーを形成することによって、ド
ライエッチングの不均一性を改善するために行う過剰エ
ッチングが直接ソース・ドレイン層に影響を及ぼさず、
ソース・ドレイン層に与えるダメージを抑制できる。ピ
ラーホールに合わせて導体膜からドライエッチング等で
ピラーホールを形成する時、ピラーの直径をピラーホー
ルの直径よりも大きくする事により、目合わせずれによ
る障害が抑制される。

【００３０】スラリーに電解質およびｐＨ調整材や酸化
剤を添加し、金属膜の研磨速度１に対して非金属膜の研
磨速度が１以上の研磨速度の研磨材を用いた選択研磨法
を用いてコンタクトピラーを埋め込んだ層間絶縁膜や層
間絶縁膜上に堆積した導電膜を研磨することによって、
層間絶縁膜の上面に対してピラーが突出するように研磨
することができ、配線とピラーの接続が容易になる。

【００３１】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態の半導体装置の製造方法のコンタクトピラーの形
成方法の工程を示す断面図であり、（ａ）はシリコン基
板にトレンチ素子分離と拡散層とゲート酸化膜とゲート
ポリシリコンを形成した状態、（ｂ）は上面にパッシベ
ーション膜を堆積した状態、（ｃ）はパッシベーション
膜にピラーホールを形成した状態、（ｄ）はパッシベー
ション膜上とピラーホール内に導体膜を堆積しコンタク
トピラー用のレジストパターンを配置した状態、（ｅ）
は導体膜をエッチバックしてコンタクトピラーを形成し
た状態、（ｆ）は層間絶縁膜を堆積した状態、（ｇ）は
層間絶縁膜を研磨してコンタクトピラーの頂部を露出さ
せた状態である。図中符号１０１はシリコン基板、１０
２はトレンチ素子分離、１０３は拡散層、１０４はゲー
ト酸化膜、１０５はゲートポリシリコン、１０６は層間
絶縁膜、１０７は導体膜、１０８はレジストパターン、
１０９はパシベーション膜、１１０はピラーホール、１
１１はコンタクトピラーである。

【００３２】図１（ａ）の工程では、シリコン基板１０
１の所定の位置を所定の深さ例えば０．５μｍまでドラ
イエッチングしてトレンチを形成し、ＨＴＯ（Ｈｉｇｈ
ＴｈｅｒｍａｌＯｘｉｄａｔｉｏｎ高温熱酸化）
等で形成したシリコン酸化膜を埋め込み、酸化膜研磨に
よってトレンチ内の酸化膜のみを残してトレンチ素子分
離１０２を形成する。次にゲート酸化膜１０４およびポ
リシリコン１０５を全面に積層してレジストマスクを用
いてドライエッチングし、ゲート酸化膜１０４、ポリシ
リコン１０５を所望のゲートの形状にエッチングする。
その後、ソース・ドレインの形成位置に不純物を深さ例
えば０．０２〜０．２μｍ程度まで打ち込み、ＲＴＡや
水素アニール等の熱処理を行って拡散層１０３を再結晶
化し活性化する。

【００３３】図１（ｂ）の工程では、パッシベーション
膜１０９例えばＳｉ₃Ｎ₄、ＳｉＯ₂を０．０５〜０．２
μｍ程度の厚さで全面に形成する。

【００３４】図１（ｃ）の工程では、コンタクトピラー
形成予定位置のパッシベーション膜１０９に直径０．３
μｍ程度のピラーホール１１０を開口する。

【００３５】本実施の形態では上述のようなパッシベー
ション膜の厚さとピラーホールの径としたがピラーホー
ルのアスペクト比は５以下が望ましく、パッシベーショ
ン膜の厚さをコンタクトピラーの径と同程度とするとピ
ラーホールへの導体膜の流れ込みも良くコンタクトピラ
ーの安定性も得られる。

【００３６】図１（ｄ）の工程では、導体膜１０７例え
ばタングステン等をコンタクトピラー１１１が形成でき
る高さに堆積し、ピラーホール１１０の位置の上部にコ
ンタクトピラー１１１形成用にピラーホール１１０の直
径よりレジストパターンの目合わせずれ精度、およびサ
イドエッチング等のマージンを含めた例えば０．１５μ
ｍ程度大きい外径のレジストパターン１０８を配置す
る。

【００３７】図１（ｅ）の工程では、導体膜１０７の異
方性エッチングによりコンタクトピラー１１１を形成す
る。コンタクトピラー１１１の径はピラーホール１１０
の径よりも大きく設計されているので多少の目合わせず
れがあってもピラーホール１１０内部と外部のコンタク
トピラーが喰い違うことはない。

【００３８】図１（ｆ）の工程では、層間絶縁膜１０６
をコンタクトピラー１１１の高さより例えば０．１μｍ
以上厚くなるように形成する。

【００３９】図１（ｇ）の工程では、コンタクトピラー
１１１、ゲートポリポリシリコン１０５、トレンチ素子
分離１０２等で層間絶縁膜１０６の上面にできた段差
を、研磨液を用いて平坦化を行うとともに、コンタクト
ピラー１１１の上面が露出するまでＣＭＰ（Ｃｈｅｍｉ
ｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ化
学的機械研磨法）により選択研磨を行う。この時の選択
研磨の研磨液には、研磨速度をタングステンに対して１
としたとき酸化シリコンの研磨速度が少なくとも１以上
大きい研磨速度比を有する電解液とｐＨ調整剤と酸化剤
とをスラリーに加えた研磨液を用いる。

【００４０】層間絶縁膜１０６上にコンタクトピラー１
１１の頂部と接続する配線を形成して半導体装置のソー
ス・ドレイン層と接続する配線構造が完成する。このと
き選択研磨によって露出したコンタクトピラー３１１の
上面が層間絶縁膜３０６の表面より突出しているので配
線との接続が確実となる。

【００４１】この研磨速度がタングステンを１としたと
き酸化シリコンの研磨速度が少なくとも１以上大きい研
磨速度比を有する電解液とｐＨ調整剤と酸化剤とをスラ
リーに加えた研磨液を用いてコンタクトピラーの頂部が
層間絶縁膜から露出するまで研磨する選択研磨の方法は
本発明の一つの構成要素であり、本発明の第１の実施の
形態であるパッシベーション膜に基部を埋め込んでコン
タクトピラーを形成する方法のみならず、第３の実施の
形態で説明するような拡散層に直接コンタクトピラーを
形成する方法における層間絶縁膜の研磨や、層間絶縁膜
にピラーホールを形成し、ピラーホールの内部と層間絶
縁膜の上部に導体膜を堆積してコンタクトピラーを形成
する方法における層間絶縁膜の上部の導体膜の研磨によ
る除去にも適用できる。

【００４２】選択研磨の研磨液の具体的な構成として
は、例えばコロイダルシリカスラリーに塩（ＮＨＣｌ
等）を添加し、ｐＨ調整剤としてＨＣｌをｐＨ５〜６に
なるように添加した研磨液が用いられる。図２はコロイ
ダルシリカスラリーに塩（ＮＨＣｌ等）を添加した研磨
液のｐＨによるタングステンと酸化膜との加工速度の変
化を示すグラフである。ｐＨ９ではタングステンと酸化
膜とでほぼ同じであった加工速度がｐＨ５では酸化膜の
加工速度がタングステンの加工速度の約４倍となってい
ることが理解できる。

【００４３】図３は本発明の選択研磨の方法を用いて形
成した基板上に形成された微細なパターンであるコンタ
クトピラーの形状を示すＳＥＭ顕微鏡写真であり、
（ａ）は２，５００倍の顕微鏡写真、（ｂ）は断面を示
す５０，０００倍の顕微鏡写真である。本発明の選択研
磨の方法によってコンタクトピラーの頂部が層間絶縁膜
の表面より突出していることが判る。

【００４４】選択研磨の研磨液の構成を具体的に説明す
ると、通常のコロイダルシリカスラリーに微細粒子の凝
集作用をもった電解質例えば塩化アンモニウム、硝酸ア
ンモニウム、酢酸アンモニウム、等を加えた後、ｐＨ調
整剤例えば塩酸、硝酸、氷酢酸、燐酸等を加え、酸化剤
として例えば過酸化水素等を混合した研磨液である。

【００４５】この場合、電解質の添加量は７．７ｇ／ｌ
以上、過酸化水素Ｈ₂Ｏ₂を例えば２０ｍｌ／ｌ以上、ｐ
Ｈ調整剤は電解質の濃度や電解度によって異なるがｐＨ
が５〜１程度になるように加える。

【００４６】次に本発明の第２の実施の形態を図４を参
照して説明する。図４は本発明の第２の実施の形態の半
導体装置の製造方法のコンタクトピラーの形成方法の工
程を示す断面図であり、（ａ）はシリコン基板にトレン
チ素子分離と拡散層とゲート酸化膜とゲートポリシリコ
ンを形成し上面にパッシベーション膜を堆積した状態、
（ｂ）はパッシベーション膜にピラーホールを形成し活
性不純物を打ち込んだ状態、（ｃ）はパッシベーション
膜上とピラーホールに導体膜を堆積した状態、（ｄ）は
導体膜をエッチバックしてコンタクトピラーを形成した
状態、（ｅ）は層間絶縁膜を堆積した状態、（ｆ）は層
間絶縁膜を研磨してコンタクトピラーの頂部を露出させ
た状態である。図中符号２０１はシリコン基板、２０２
はトレンチ素子分離、２０３は拡散層、２０４はゲート
酸化膜、２０５はゲートポリシリコン、２０６は層間絶
縁膜、２０７は導体膜、２０９はパシベーション膜、２
１０はピラーホール、２１１はコンタクトピラー、２１
２は第２の拡散層、２１３はシリサイド層である。

【００４７】図４（ａ）の工程では、シリコン基板２０
１の所定の位置を所定の深さ例えば０．５μｍまでドラ
イエッチングしてトレンチを形成し、ＨＴＯ等で形成し
たシリコン酸化膜を埋め込み、酸化膜研磨によってトレ
ンチ内の酸化膜のみを残してトレンチ素子分離２０２を
形成する。次にゲート酸化膜２０４およびポリシリコン
２０５を全面に積層してレジストマスクを用いてドライ
エッチングし、ゲート酸化膜２０４、ポリシリコン２０
５を所望のゲートの形状にエッチングする。その後、ソ
ース・ドレインの形成位置に不純物を深さ例えば０．０
２〜０．２μｍ程度まで打ち込み、ＲＴＡや水素アニー
ル等の熱処理を行って拡散層２０３を再結晶化し活性化
し、パッシベーション膜２０９例えばＳｉ₃Ｎ₄、ＳｉＯ
₂を０．０５〜０．２μｍ程度の厚さで全面に形成す
る。

【００４８】図４（ｂ）の工程では、コンタクトピラー
形成予定位置のパッシベーション膜２０９に直径０．３
μｍ程度のピラーホール２１０を開口する。次にパッシ
ベーション層２０９をマスクとして活性不純物をイオン
打ち込み法によってシリコン基板の拡散層２０３に深さ
０．ｌμｍ程度まで注入し、熱処理を行って再結晶化し
第２の拡散層２１２を形成する。

【００４９】図４（ｃ）の工程では、導体膜２０７例え
ばタングステン等をコンタクトピラー２１１が形成でき
る高さ例えば０．３〜０．５μｍ程度堆積し、ＲＴＡ
（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）または
水素アニールによって導体膜２０７と第２の拡散層２１
２とを４００℃〜９００℃程度で反応させてシリサイド
層２１３を形成する。導体膜２０７は単層でも良いが、
Ｔｉ／ＴｉＮ等の積層膜を導体膜２０７と拡散層２０３
の間に作成しても良い。ピラーホール２１０の位置の上
部にコンタクトピラー２１１形成用にピラーホール２１
０の直径より例えば０．１５μｍ大きい外径のレジスト
パターン（不図示）を配置する。

【００５０】図４（ｄ）の工程では、導体膜２０７の異
方性エッチングによりコンタクトピラー２１１を形成す
る。コンタクトピラー２１１の径はピラーホール２１０
の径よりも大きく設計されているので多少の目合わせず
れがあってもピラーホール２１０内部と外部のコンタク
トピラーが喰い違うことはない。

【００５１】図４（ｅ）の工程では、層間絶縁膜２０６
をコンタクトピラー２１１の高さより０．１μｍ以上厚
くなるように形成する。

【００５２】図４（ｆ）の工程では、コンタクトピラー
２１１、ゲートポリポリシリコン２０５、トレンチ素子
分離２０２等で層間絶縁膜２０６の上面にできた段差
を、研磨液を用いて平坦化を行うとともに、コンタクト
ピラー２１１の上面が露出するまで選択研磨を行う。こ
の時の選択研磨の研磨液には、第１の実施の形態と同じ
く研磨速度をタングステンに対して１としたとき酸化シ
リコンの研磨速度が少なくとも１以上大きい研磨速度比
を有する電解液とｐＨ調整剤と酸化剤とをスラリーに加
えた研磨液を用いる。

【００５３】層間絶縁膜２０６上にコンタクトピラー２
１１の頂部と接続する配線を形成して半導体装置のソー
ス・ドレイン層と接続する配線構造が完成する。

【００５４】第２の実施の形態ではパッシベーション膜
２０９のピラーホール２１０を利用して拡散層２０３を
拡大して第２の拡散層２１２を形成し、さらに導体膜２
０７と第２の拡散層２１２とを４００℃〜９００℃程度
で反応させてシリサイド層２１３を形成するのでエッチ
ングによるソース・ドレイン層に与えるダメージを低減
できる。また選択研磨によって露出したコンタクトピラ
ー２１１の上面が層間絶縁膜２０６の表面より突出し配
線との接続が確実となる。

【００５５】次に本発明の第３の実施の形態を図５を参
照して説明する。図５は本発明の第３の実施の形態の半
導体装置の製造方法のコンタクトピラーの形成方法の工
程を示す断面図であり、（ａ）はシリコン基板にトレン
チ素子分離と拡散層とゲート酸化膜とゲートポリシリコ
ンを形成した状態、（ｂ）は単体導体膜を全面に堆積し
熱処理によってゲートおよび拡散層をシリサイド化させ
た状態、（ｃ）は導体膜をエッチングしてコンタクトピ
ラーを形成し不純物のイオン打ち込みと熱処理により拡
散層を拡大した状態、（ｄ）は層間絶縁膜を堆積した状
態、（ｅ）は層間絶縁膜を研磨してコンタクトピラーの
頂部を露出させた状態である。図中符号３０１はシリコ
ン基板、３０２はトレンチ素子分離、３０３は拡散層、
３０４はゲート酸化膜、３０５はゲートポリシリコン、
３０６は層間絶縁膜、３０７は導体膜、３１１はコンタ
クトピラー、３１２は第２の拡散層、３１３はシリサイ
ド層である。

【００５６】図５（ａ）の工程では、シリコン基板３０
１の所定の位置を所定の深さ例えば０．５μｍまでドラ
イエッチングしてトレンチを形成し、ＨＴＯ等で形成し
たシリコン酸化膜を埋め込み、酸化膜研磨によってトレ
ンチ内の酸化膜のみを残してトレンチ素子分離３０２を
形成する。その後、ソース・ドレインの形成位置に不純
物を深さ例えば０．０２〜０．２μｍ程度まで打ち込
み、拡散層３０３を形成し、次にゲート酸化膜３０４お
よびポリシリコン３０５を全面に積層してレジストマス
クを用いてドライエッチングし、ゲート酸化膜３０４、
ポリシリコン３０５を所望のゲートの形状にエッチング
する。

【００５７】図５（ｂ）の工程では、単層導体膜３０７
例えばタングステン等を０．３〜０．５μｍ形成し、Ｒ
ＴＡまたは水素アニールによって導体膜３０７とゲート
および拡散層３０３とを４００〜９００℃程度で反応さ
せてシリサイド化させシリサイド層３１３を形成する。
導体膜３０７は単層でも良いが、Ｔｉ／ＴｉＮ等の積層
膜を導体膜３０７と拡散層３０３およびゲートの間に作
成してもよい。

【００５８】図５（ｃ）の工程では、導体膜３０７をコ
ンタクト形状例えば円筒形や正方形にエッチングしてコ
ンタクトピラー３１１を形成する。次に不純物をイオン
打ち込み法によってシリコン基板３０１に深さ０．１μ
ｍ程度まで注入し、熱処理を行って再結晶化し第２の拡
散層３１２を形成する。

【００５９】図５（ｄ）の工程では、層間絶縁膜３０６
を少なくともコンタクトピラー３１１よりも０．１μｍ
以上厚くなるように堆積し、コンタクトピラー３１１を
埋め込む。

【００６０】図５（ｅ）の工程では、コンタクトピラー
３１１、ゲートポリポリシリコン３０５、トレンチ素子
分離３０２等で層間絶縁膜３０６の上面にできた段差
を、研磨液を用いて平坦化を行うとともに、コンタクト
ピラー３１１の上面が露出するまで選択研磨を行う。こ
の時の選択研磨の研磨液には、第１の実施の形態と同じ
く研磨速度がタングステンに対して１としたとき酸化シ
リコンの研磨速度が少なくとも１以上大きい研磨速度比
を有する電解液とｐＨ調整剤と酸化剤をスラリーに加え
た研磨液を用いる。

【００６１】層間絶縁膜３０６上にコンタクトピラー３
１１の頂部と接続する配線を形成して半導体装置のソー
ス・ドレイン層と接続する配線構造が完成する。

【００６２】第３の実施の形態ではパッシベーション膜
のピラーホールにコンタクトピラーを埋め込む工程は用
いられていないが、導体膜３０７と拡散層３１２とを４
００℃〜９００℃程度で反応させてシリサイド層３１３
を形成し、コンタクトピラー３１１形成後不純物のイオ
ン打ち込みと熱処理によって拡散層３０３を拡大して拡
散層３１２を形成するのでエッチングによるソース・ド
レイン層に与えるダメージを低減できる。また選択研磨
によって露出したコンタクトピラー３１１の上面が層間
絶縁膜３０６の表面より突出し配線との接続が確実とな
る。

【００６３】次に本発明の多層配線用のコンタクトピラ
ーの形成方法を第４の実施の形態として図６を参照して
説明する。図６は本発明の第４の実施の形態の半導体装
置の製造方法の多層配線用コンタクトピラーの形成方法
の工程を示す断面図であり、（ａ）は第２の実施の形態
の製造方法によって形成されたシリコン基板上のコンタ
クトピラーと層間絶縁膜の状態、（ｂ）は層間絶縁膜と
コンタクトピラー上の所定の位置に配線が形成された状
態、（ｃ）は層間絶縁膜を堆積した状態、（ｄ）は層間
絶縁膜にピラーホールを形成した状態、（ｅ）は層間絶
縁膜上とピラーホールに導体膜を堆積した状態、（ｆ）
は導体膜をエッチバックしてコンタクトピラーを形成し
た状態、（ｇ）は層間絶縁膜を堆積して研磨し、露出し
たコンタクトピラーと層間絶縁膜上の所定の位置に配線
を形成し、さらに層間絶縁膜を堆積して多層配線を形成
した状態である。図中符号４０１はシリコン基板、４０
２はトレンチ素子分離、４０３は拡散層、４０４はゲー
ト酸化膜、４０５はゲートポリシリコン、４０６は層間
絶縁膜、４０９はパシベーション膜、４１１はコンタク
トピラー、４１３はシリサイド層、４２１は第１の配
線、４２６は第２の層間絶縁膜、４２７は導体膜、４３
０は第２のピラーホール、４３１は第２のコンタクトピ
ラー、４４１は第２の配線、４４６は第３の層間絶縁
膜、４５６は第４の層間絶縁膜である。

【００６４】図６（ａ）の工程では、第２の実施の形態
の製造方法で、シリコン基板４０１にトレンチ素子分離
４０２とゲート酸化膜４０４、ゲートポリシリコン４０
５、拡散層２を形成し続いてパッシベーション膜４０９
を形成し、ピラーホールを開口して導体膜を埋め込み、
ドライエッチングによってコンタクトピラー４１１を形
成する。次に層間絶縁膜４０６をコンタクトピラー４１
１が隠れるまで堆積し、層間絶縁膜下地のゲートやコン
タクトピラーを反映した表面の段差を平担化しコンタク
トピラー４１１が露出するまで選択研磨法で研磨する。

【００６５】図６（ｂ）の工程では、層間絶縁膜４０６
とコンタクトピラー４１１の上面に導体膜を形成し、ド
ライエッチングおよびリソグラフィー技術を用いて第１
の配線４２１を形成する。

【００６６】図６（ｃ）の工程では、第２の層間絶縁膜
４２６を形成して第１の配線４２１を埋め込み、埋め込
んだ層間絶縁膜４２６を平坦化する。この時第１の配線
４２１上に残す層間絶縁膜４２６の膜厚を（ｄ）で後述
する第２のピラーホール４３０の直径の５倍以下とす
る。この値は、導体膜４２７の埋め込み限界のアスペク
ト比に依存する。

【００６７】図６（ｄ）の工程では、コンタクトピラー
４３１の配設位置の層間絶縁膜４２６に第２のピラーホ
ール４３０を第１の配線４２１まで開口する。

【００６８】図６（ｅ）の工程では、第２のピラーホー
ル４３０および第２の層間絶縁膜４２６上に導体膜４２
７例えばタングステン等を第２のコンタクトピラー４３
１が形成できる高さ例えば０．３〜０．５μｍ程度堆積
する。

【００６９】図６（ｆ）の工程では、導体膜４０７の異
方性エッチングにより第２のコンタクトピラー４３１を
形成する。

【００７０】図６（ｇ）の工程では、第３の層間絶縁膜
４４６を第２のコンタクトピラー４３１の高さより０．
１μｍ以上厚くなるように形成し、第２のコンタクトピ
ラー４３１で第３の層間絶縁膜４４６の上面にできた段
差の平坦化を行うとともに、第２のコンタクトピラー４
３１の上面が露出するまで研磨液を用いて選択研磨を行
う。ここで図６（ｂ）の工程と同様に第３の層間絶縁膜
４４６と第２のコンタクトピラー４３１の上面に導体膜
を形成し、ドライエッチングおよびリソグラフィー技術
を用いて第２の配線４４１を形成し、図６（ｃ）の工程
と同様に第４の層間絶縁膜４５６を形成して第２の配線
４４１を埋め込み、埋め込んだ第４の層間絶縁膜４５６
を平坦化する。

【００７１】これで第１と第２の配線が完成したが、さ
らに多層配線が必要な場合は図６（ｄ）〜（ｇ）の工程
を繰り返す。このようにして本発明のコンタクトピラー
形成方法と層間絶縁膜の選択研磨の方法を用いて多層配
線構造の半導体装置が製造できる。

【００７２】第４の実施の形態では第２の実施の形態を
基に多層配線構造の製造方法を説明したが、当然第１や
第３の実施の形態を基に多層配線構造の製造が可能であ
る。

【００７３】

【発明の効果】以上説明したように本発明では、パッシ
ベーション膜にコンタクトピラーの一部を形成するため
のピラーホールを形成し、パッシベーション膜上に導体
膜を堆積してピラーホールに導体膜を埋め込み、その後
レジストマスクを用いてパッシベーション膜上の導体膜
をエッチングしてピラーを形成するので、パッシベーシ
ョン膜内にコンタクトピラーの一部を形成することがで
き、安定したコンタクトピラーを形成できるという効果
がある。

【００７４】コンタクトピラーの基部がパッシベーショ
ン膜に埋め込まれていることにより製造工程中に倒れる
不安がないので高アスペクト比のピラーを形成すること
ができる。従って高アスペクト比のピラーを有する微細
なＭＯＳＦＥＴを形成することができるという効果があ
る。

【００７５】パッシベーション膜の膜に形成されるピラ
ーホールのアスペクト比を５以下とすることにより、ピ
ラーホールへの導体膜の埋め込みが容易となりかつ安定
したコンタクトピラーを形成することができる。

【００７６】またソース・ドレイン層がパッシベーショ
ン膜で保護されているので、ドライエッチングの不均一
性を改善するために行う過剰エッチングがソース・ドレ
イン層に与えるダメージを抑制できるという効果があ
る。

【００７７】ピラーホールをドライエッチング等で形成
する時、エッチングで形成する部分のコンタクトピラー
の直径をピラーホールの直径よりも大きくすることによ
り、レジストパターンの目合わせずれによって発生する
ソース・ドレイン層に与えるエッチング欠陥を抑制でき
る。これにより、目合わせ不良によるソース・ドレイン
層への欠陥が無くなるので信頼性の高いＭＯＳＦＥＴを
得ることができる。

【００７８】層間絶縁膜からコンタクトピラーの頂部を
露出させるための研磨に用いられる研磨液に、スラリー
に電解質およびｐＨ調整材や酸化剤が添加され、導体膜
の研磨速度１に対して絶縁膜の研磨速度が１以上の研磨
速度を有する研磨液を用いて選択研磨することによって
絶縁膜面に対して頂部が突出したコンタクトピラーを形
成することができ、配線とピラーの接続が容易になる。
これによって、高アスペクト比でありながら信頼性の高
いコンタクトピラーの形成が可能となるとなるという効
果がある。

【００７９】また、本発明のコンタクトピラーの製造方
法と選択研磨法を用いることによって、安定した形状で
配線との接続が確実に行われるコンタクトピラーが形成
できるので、より微細で信頼性の高い多層配線を形成す
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置の製造
方法のコンタクトピラーの形成方法の工程を示す断面図
である。（ａ）はシリコン基板にトレンチ素子分離と拡
散層とゲート酸化膜とゲートポリシリコンを形成した状
態である。（ｂ）は上面にパッシベーション膜を堆積し
た状態である。（ｃ）はパッシベーション膜にピラーホ
ールを形成した状態である。（ｄ）はパッシベーション
膜上とピラーホール内に導体膜を堆積しコンタクトピラ
ー用のレジストパターンを配置した状態である。（ｅ）
は導体膜をエッチバックしてコンタクトピラーを形成し
た状態である。（ｆ）は層間絶縁膜を堆積した状態であ
る。（ｇ）は層間絶縁膜を研磨してコンタクトピラーの
頂部を露出させた状態である。

【図２】コロイダルシリカスラリーに塩（ＮＨＣｌ等）
を添加した研磨液のｐＨによるタングステンと酸化膜と
の加工速度の変化を示すグラフである。

【図３】本発明の選択研磨の方法を用いて形成した基板
上に形成された微細なパターンであるコンタクトピラー
の形状を示すＳＥＭ顕微鏡写真である。（ａ）は２，５
００倍の顕微鏡写真である。（ｂ）は断面を示す５０，
０００倍の顕微鏡写真である。

【図４】本発明の第２の実施の形態の半導体装置の製造
方法のコンタクトピラーの形成方法の工程を示す断面図
である。（ａ）はシリコン基板にトレンチ素子分離と拡
散層とゲート酸化膜とゲートポリシリコンを形成し上面
にパッシベーション膜を堆積した状態である。（ｂ）は
パッシベーション膜にピラーホールを形成し活性不純物
を打ち込んだ状態である。（ｃ）はパッシベーション膜
上とピラーホールに導体膜を堆積した状態である。
（ｄ）は導体膜をエッチバックしてコンタクトピラーを
形成した状態である。（ｅ）は層間絶縁膜を堆積した状
態である。（ｆ）は層間絶縁膜を研磨してコンタクトピ
ラーの頂部を露出させた状態である。

【図５】本発明の第３の実施の形態の半導体装置の製造
方法のコンタクトピラーの形成方法の工程を示す断面図
である。（ａ）はシリコン基板にトレンチ素子分離と拡
散層とゲート酸化膜とゲートポリシリコンを形成した状
態である。（ｂ）は単体導体膜を全面に堆積し熱処理に
よってゲートおよび拡散層をシリサイド化させた状態で
ある。（ｃ）は導体膜をエッチングしてコンタクトピラ
ーを形成し不純物のイオン打ち込みと熱処理により拡散
層を拡大した状態である。（ｄ）は層間絶縁膜を堆積し
た状態である。（ｅ）は層間絶縁膜を研磨してコンタク
トピラーの頂部を露出させた状態である。

【図６】本発明の第４の実施の形態の半導体装置の製造
方法の多層配線用コンタクトピラーの形成方法の工程を
示す断面図である。（ａ）は第２の実施の形態の製造方
法によって形成されたシリコン基板上のコンタクトピラ
ーと層間絶縁膜の状態である。（ｂ）は層間絶縁膜とコ
ンタクトピラー上の所定の位置に配線が形成された状態
である。（ｃ）は層間絶縁膜を堆積した状態である。
（ｄ）は層間絶縁膜にピラーホールを形成した状態であ
る。（ｅ）は層間絶縁膜上とピラーホールに導体膜を堆
積した状態である。（ｆ）は導体膜をエッチバックして
コンタクトピラーを形成した状態である。（ｇ）は層間
絶縁膜を堆積して研磨し、露出したコンタクトピラーと
層間絶縁膜上の所定の位置に配線を形成し、さらに層間
絶縁膜を堆積して多層配線を形成した状態である。

【図７】従来例のピラーホールを用いたＭＯＳＦＥＴの
コンタクトピラーの形成方法の工程を示す断面図であ
る。（ａ）はシリコン基板に拡散層とゲート酸化膜とパ
ッシベーション膜とを形成した状態である。（ｂ）は上
面に積層した絶縁膜にピラーホールを形成した状態であ
る。（ｃ）はピラーホールに導体膜を埋め込んだ状態で
ある。（ｄ）は導体膜を研磨してコンタクトピラーを形
成した状態である。

【図８】特開平８−３０６７７９号公報で開示された導
体膜のパターニングによる多層配線用のプラグ（コンタ
クトピラー）形成法の工程を示す断面図である。（ａ）
は下地の層間絶縁膜に下層配線材料膜と第１のプラグ形
成材料膜を積層しプラグ形成位置にレジストパターンを
設けた状態である。（ｂ）は第１のプラグ形成膜をパタ
ーニングしてプラグの一部を形成した状態である。
（ｃ）は全面に第２のプラグ形成材料膜を形成した状態
である。（ｄ）は下層配線位置にレジストパターンを設
けた状態である。（ｅ）は第２のプラグ形成材料膜と下
層配線材料膜をパターニングしプラグと下層配線を形成
した状態である。（ｆ）は全面に層間絶縁膜を形成し、
プラグの上面が露出する位置まで層間絶縁膜を除去した
状態である。（ｇ）は層間絶縁膜上に上層配線を形成し
多層配線構造を得た状態である。

【図９】図８（ｄ）、（ｅ）の工程でレジストパターン
が目合わせずれを生じたときの状態を示す。（ａ）は図
８（ｄ）に対応する状態を示す。（ｂ）は図８（ｅ）に
対応する状態を示す。

【符号の説明】

１０１、２０１、３０１、４０１、７０１シリコン
基板１０２、２０２、３０２、４０２、７０２トレンチ
素子分離１０３、２０３、３０３、４０３、７０３拡散層１０４、２０４、３０４、４０４、７０４ゲート酸
化膜１０５、２０５、３０５、４０５、７０５ゲートポ
リシリコン１０６、２０６、３０６、４０６、７０６層間絶縁
膜１０７、２０７、３０７、７０７導体膜１０８レジストパターン１０９、２０９、４０９、７０９パシベーション膜１１０、２１０、７１０ピラーホール１１１、２１１、３１１、４１１、７１１コンタク
トピラー２１２、３１２第２の拡散層２１３、３１３、４１３シリサイド層４２１第１の配線４２６第２の層間絶縁膜４２７導体膜４３０第２のピラーホール４３１第２のコンタクトピラー４４１第２の配線４４６第３の層間絶縁膜４５６第４の層間絶縁膜８３１多層配線構造８３２層間絶縁膜８３３下層配線材料膜８３３ａ第１の下層配線材料膜８３３ｂ第２の下層配線材料膜８３４第１のプラグ形成材料膜８３５レジストパターン８３６プラグ８３６ａプラグの一部８３６ｂプラグの残部８３７第２のプラグ形成材料膜８３８レジストパターン８３９下層配線８４０層間絶縁膜８４１上層配線８４２サイドエッチ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/304 H01L 21/3205 - 21/3213 H01L 21/768

Claims

(57)【特許請求の範囲】

【請求項１】層の異なる導電部間を接続するコンタク
トピラーを有する半導体装置の製造方法であって、前記導電部を有する絶縁膜の基層上に前記コンタクトピ
ラーの高さよりも薄い厚さの第２の絶縁膜を形成する工
程と、前記第２の絶縁膜の前記コンタクトピラー形成位
置にピラーホールを形成する工程と、記第２の絶縁膜
上と前記ピラーホール内に導体膜を形成する工程と、前
記導体膜のエッチングにより、基部を前記ピラーホール
内に有する前記コンタクトピラーを形成するとともに前
記第２の絶縁膜上の前記導体膜を除去する工程と、前記
第２の絶縁膜上に前記コンタクトピラーの頂部を超える
厚さで第３の絶縁膜を形成する工程と、前記コンタクト
ピラーの頂部が露出するまで前記第３の絶縁膜を除去す
る工程と、前記第３の絶縁膜上に前記コンタクトピラー
と接続する配線を形成する工程と、を備えた半導体装置
の製造方法において、前記コンタクトピラーの材質がタングステンであり、前
記第３の絶縁膜が酸化シリコンであり、前記コンタクト
ピラーの頂部が露出するまで前記第３の絶縁膜を除去す
る工程が研磨液を用いる研磨によって行われ、前記研磨
液はスラリーに電解質とｐＨ調整剤と酸化剤とが添加さ
れ、酸化シリコンの研磨速度がタングステンの研磨速度
よりも大きい研磨液である、ことを特徴とする半導体装
置の製造方法。
【請求項２】前記研磨液のスラリーに添加する電解質
が、塩化アンモニウム、硝酸アンモニウム、酢酸アンモ
ニウムのいずれかである請求項１に記載の半導体装置の
製造方法。
【請求項３】前記研磨液のスラリーに添加するｐＨ調
整剤が塩酸、硝酸、氷酢酸、燐酸のいずれかである請求
項１に記載の半導体装置の製造方法。
【請求項４】前記研磨液のスラリーに添加する酸化剤
が過酸化水素である請求項１に記載の半導体装置の製造
方法。
【請求項５】前記研磨液のスラリーに添加する電解質
の添加量が７．７ｇ／ｌ以上、過酸化水素の添加量が２
０ｍｌ／ｌ以上、ｐＨ調整剤の添加量が混合液のｐＨを
５〜１に調整する量である請求項１から請求項４のいず
れか１項に記載の半導体装置の製造方法。
【請求項６】層の異なる導電部間を接続するコンタク
トピラーを有する半導体装置の製造方法であって、前記コンタクトピラーの材質がタングステンであり、前
記コンタクトピラーを取り囲む絶縁膜が酸化シリコンで
あり、前記コンタクトピラーの頂部が露出するまで前記
コンタクトピラーの頂部を覆う酸化シリコン膜およびタ
ングステン膜の何れかを除去する工程が研磨液を用いる
研磨によって行われ、前記研磨液はスラリーに電解質と
ｐＨ調整剤と酸化剤とが添加され、酸化シリコンの研磨
速度がタングステンの研磨速度よりも大きい研磨液であ
る半導体装置の製造方法。
【請求項７】前記研磨液のスラリーに添加する電解質
が、塩化アンモニウム、硝酸アンモニウム、酢酸アンモ
ニウムのいずれかである請求項６に記載の半導体装置の
製造方法。
【請求項８】前記研磨液のスラリーに添加するｐＨ調
整剤が塩酸、硝酸、氷酢酸、燐酸のいずれかである請求
項６に記載の半導体装置の製造方法。
【請求項９】前記研磨液のスラリーに添加する酸化剤
が過酸化水素である請求項６に記載の半導体装置の製造
方法。
【請求項１０】前記研磨液のスラリーに添加する電解
質の添加量が７．７ｇ／ｌ以上、過酸化水素の添加量が
２０ｍｌ／ｌ以上、ｐＨ調整剤の添加量が混合液のｐＨ
を５〜１に調整する量である請求項６から請求項９のい
ずれか１項に記載の半導体装置の製造方法。