JP3088396B2 - 半導体パッケージ用基板とそれを用いたｌｇａ半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ用基板とそれを用いたｌｇａ半導体パッケージ及びその製造方法

Info

Publication number
JP3088396B2
JP3088396B2 JP10333478A JP33347898A JP3088396B2 JP 3088396 B2 JP3088396 B2 JP 3088396B2 JP 10333478 A JP10333478 A JP 10333478A JP 33347898 A JP33347898 A JP 33347898A JP 3088396 B2 JP3088396 B2 JP 3088396B2
Authority
JP
Japan
Prior art keywords
conductive
conductive wiring
semiconductor package
insulator
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10333478A
Other languages
English (en)
Other versions
JPH11233688A (ja
Inventor
致 仲 宋
Original Assignee
エルジー セミコン カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー セミコン カンパニー リミテッド filed Critical エルジー セミコン カンパニー リミテッド
Publication of JPH11233688A publication Critical patent/JPH11233688A/ja
Application granted granted Critical
Publication of JP3088396B2 publication Critical patent/JP3088396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
用基板とそれを用いたランドグリッドアレイ（Land Gri
d Array；以下、ＬＧＡと称す）半導体パッケージ及び
その製造方法に関し、詳しくは、熱の放出効率及びソル
ダーの接合性を向上し、積層型に形成し得る半導体パッ
ケージ用基板とその基板を用いたＬＧＡ半導体パッケー
ジ及びその製造方法に関する。
【０００２】
【従来の技術】近来、半導体パッケージの多ピン化に伴
い、広く用いられているクォードフラットパッケージ
（Quad Flat Package；以下、ＱＦＰと称す）は、アウ
ターリードの幅が漸次狭くなると共に、リード間のピッ
チも狭小化したためリードの撓み現象が発生し、プリン
ト配線板に表面実装するとき、該プリント配線板とパッ
ケージ間の整合及びソルダー量を調節することが難しい
という欠点があった。
【０００３】このようなＱＦＰの問題点を解決するた
め、アウターリードの代わりにソルダーボールを用いた
ボールグリッドアレイ（Ball Grid Array；以下、ＢＧ
Ａと称す）半導体パッケージが利用されるようになっ
た。
【０００４】この従来型のＢＧＡ半導体パッケージにお
いては、図７に示すように、パターン化された複数の導
電性配線が埋設された（図示されず）基板１と、該基板
の上部に接着剤３を介して接着された半導体チップ２
と、該半導体チップと該基板内部の各導電性配線の一方
の端部とを電気的に連結する導電性ワイヤー４と、該半
導体チップと該複数の導電性ワイヤーとがその中に密封
されたモールディング部５と、該基板の下面に、該基板
内部に埋設された導電性配線の他方の各端部に固着され
た複数のソルダーボール６と、を備えて構成されてい
た。
【０００５】このとき、前記複数の導電性配線は、基板
１の上・下部を電気的に連結する電気的経路となってい
た。
【０００６】
【発明が解決しようとする課題】然るに、この従来型の
ＢＧＡ半導体パッケージにおいては、半導体チップがモ
ールディング部の内部に完全に密封されているため、半
導体パッケージの動作中に発生するチップからの熱の効
率的な放出が難しいという不具合があった。
【０００７】更に、該ＢＧＡ半導体パッケージの下面に
のみ、電気的信号の入出力端子となるソルダーボールが
形成されているため、積層された半導体パッケージを構
成することができないという不具合があった。
【０００８】本発明は、このような従来の課題を解決せ
んとしてなされたもので、半導体パッケージからの熱の
放出効率及びプリント配線板とのソルダーを介した接合
性を向上し、パッケージの積層を容易に具現化し得る半
導体パッケージ用基板とその基板を用いたＬＧＡ半導体
パッケージ及びそれらの製造方法を提供することを目的
とする。
【０００９】
【課題を解決するための手段】本発明に係る半導体パッ
ケージ用基板は、直方体状の、その両側方部内に複数の
導電性内部配線が埋設された絶縁体と、該絶縁体の中央
上部に掘削形成された直方体状のキャビティ部と、該絶
縁体の両側方部上面に所定の間隔を置いて整列・配設さ
れた複数の第１導電性配線パターンと、該絶縁体の両側
方部下面に該第１導電性配線パターンと対向するように
整列・配設された複数の第２導電性配線パターンと、該
第１導電性配線パターンと第２導電性配線パターン間を
夫々電気的に接続する第３導電性配線パターンと、該キ
ャビティ部の底面上に配設された複数の導電性ボンドパ
ッドと、を備えて構成されている。
【００１０】ここで、前記の各導電性内部配線２０ａの
各一端は、対応する各ボンドパッド３２に夫々連結さ
れ、各他端は、対応する各第１、第２及び第３導電性配
線パターン２４、２６、３０の何れか一つに連結されて
半導体チップと外部回路との電気的経路を形成する。
【００１１】また、前記の絶縁体２０の上・下面中、前
記の第１及び第２導電性配線パターン２４、２６が配さ
れていない領域には、ソルダーマスク層２８が形成さ
れ、各導電性配線間の電気的短絡（Short）を防止す
る。
【００１２】更に、原則として、前記の第３導電性配線
パターンは、前記の絶縁体の両側面に形成されるが、第
１導電性配線パターン２４と第２導電性配線パターン２
６間にビアホール２９を夫々穿孔形成し、該ビアホール
群の内部に導電性物質を夫々充填したものであってよ
い。
【００１３】一方、このように構成された本発明に係る
半導体パッケージ用基板を用いて構成するＬＧＡ半導体
パッケージは、前記の半導体パッケージ用基板と、該基
板のキャビティ部に配されたボンドパッド群の上面に載
置・接着された第１接着部材と、該第１接着部材の上面
に、各ボンドパッドに対応して載置・接着された複数の
バンプと、該バンプ群の上面に載置・接着された半導体
チップと、該キャビティ部を閉鎖するように、該半導体
チップの上面に第２接着部材を介して接着された熱放出
部材と、該キャビティ部の内部空間を封止するように充
填されたモールディング樹脂からなるモールディング部
と、を備えて構成されている。
【００１４】このように構成された本発明に係るＬＧＡ
半導体パッケージは、半導体チップの上面に熱放出部材
６５を接着して配してあるので、前記の半導体パッケー
ジ用基板の構造とも相俟って、熱の放出効率を向上し得
るという利点がある。尚、このような熱放出部材として
は、銅又はアルミニウム等を用いればよい（具体的に
は、オーリン（Olin）社から販売されている銅が例示さ
れる）。
【００１５】ここで、前記の第１接着部材４０として
は、異方伝導性を有する接着剤を用いれば、半導体チッ
プの電流が流れる方向を一定化し得るので、電気的信号
の流れの正確な誘導が可能となり好ましい。尚、このよ
うな接着部材としては、具体的には、アルファメタルズ
（Alphametals）社から発売されてものが例示される。
【００１６】また、前記の第２接着部材６０としては、
熱伝導性エポキシを用いれば、半導体チップの熱の放出
効率を更に向上し得るので好ましい。尚、このような接
着部材としては、具体的には、アブレスティック（Able
stic）社、日立化成社、ダウ・ケミカル（Dow Chemica
l）社等から発売されているものが例示される。
【００１７】更に、前記のバンプ群５０は、前記のボン
ドパッド群３２と対応するように第１接着部材４０を介
して配されているので、該第１接着部材として異方伝導
性を有する接着剤を用いれば、半導体チップの電気的経
路を正確に誘導しながら緩衝作用を発揮させることもで
きる。
【００１８】更に一方、本発明に係る半導体パッケージ
用基板の製造方法は、下記の工程を順に行なうことを特
徴とする。 Ａ．複数の導電性内部配線２０ａをその両側方部内に埋
設された直方体状の絶縁体２０を準備する工程； Ｂ．該絶縁体の中央上部に複数個のキャビティ部２２を
掘削形成する工程； Ｃ．該絶縁体の両側方部上面に所定の間隔を置いて複数
の第１導電性配線を夫々整列・配置し、第１導電性配線
パターン２４を形成する工程； Ｄ．該絶縁体の両側方部下面に該第１導電性配線パター
ンと対向するように複数の第２導電性配線を夫々整列・
配置し、第２導電性配線パターン２６を形成する工程； Ｅ．該第１、第２導電性配線パターンの間に該絶縁体の
内部を貫通するビアホール２９を夫々形成する工程； Ｆ．該ビアホールの内部に夫々導電性物質を充填して第
３導電性配線パターン３０を形成する工程； Ｇ．隣接・対向する該第３導電性配線パターンの各軸中
心近傍の所定の点を順に結んだ仮想線をその外周とする
直方体状のホール３１を掘削・形成して該第３導電性配
線パターンのほぼ半分をそれらの軸と平行に切除する工
程；
【００１９】ここで、前記の各導電性内部配線２０ａの
各一端は、対応する各ボンドパッド３２に夫々連結さ
れ、各他端は、対応する各第１、第２及び第３導電性配
線パターン２４、２６、３０の何れか一つに連結されて
半導体チップと外部回路との電気的経路を形成する。
【００２０】また、前記の絶縁体２０の上・下面中、前
記の第１及び第２導電性配線パターン２４、２６が配さ
れていない領域には、ソルダーマスク層２８が形成さ
れ、各導電性配線間の電気的短絡（Short）を防止す
る。
【００２１】また、本発明に係るＬＧＡ半導体パッケー
ジの製造方法は、下記の工程を順に行なうことを特徴と
する。 Ａ．前記の方法にて製造された半導体パッケージ用基板
を準備する工程； Ｂ．該基板のボンドパッド群３２の上面に第１接着部材
４０を載置・接着する工程； Ｃ．該第１接着部材の上面の該各ボンドパッドと対向す
る位置に複数のバンプ５０を載置・接着する工程； Ｄ．該バンプ群の上面に半導体チップ５５を載置・接着
する工程； Ｅ．前記のキャビティ部２２を閉鎖するように、該半導
体チップの上面に第２接着部材６０にて熱放出部材６５
を載置・接着する工程； Ｆ．該キャビティ部の内部空間にモールディング樹脂を
充填して、その中に半導体チップを封止する工程。
【００２２】ここで、前記の第１接着部材として異方伝
導性を有する接着剤を用い、更に前記の第２接着部材と
して熱伝導性エポキシを用いることが好ましい。
【００２３】
【発明の実施の形態】以下、本発明を、一実施態様を示
した図面を参照しつつ詳細に説明する。
【００２４】本発明に係る半導体パッケージ用基板は、
図１及び２に示すように、直方体状の、その両側方部内
に複数の導電性内部配線２０ａが埋設された絶縁体２０
と、該絶縁体の中央上部に掘削形成された直方体状のキ
ャビティ部２２と、該絶縁体の両側方部上面に所定の間
隔を置いて整列・配設された複数の第１導電性配線パタ
ーン２４と、該絶縁体の両側方部下面に該第１導電性配
線パターンと対向するように整列・配設された複数の第
２導電性配線パターン２６と、該第１導電性配線パター
ンと第２導電性配線パターン間を夫々電気的に接続する
第３導電性配線パターン３０と、該キャビティ部の底面
上に配設された複数の導電性ボンドパッド３２と、を備
えて構成されている。
【００２５】ここで、前記の各導電性内部配線２０ａの
各一端は、対応する各ボンドパッド３２に夫々連結さ
れ、各他端は、対応する各第１、第２及び第３導電性配
線パターン２４、２６、３０の何れか一つに連結されて
半導体チップと外部回路との電気的経路を形成する。
【００２６】また、前記の絶縁体２０の上・下面中、前
記の第１及び第２導電性配線パターン２４、２６が配さ
れていない領域には、ソルダーマスク層２８が形成さ
れ、各導電性配線間の電気的短絡（Short）を防止す
る。
【００２７】尚、この実施態様においては、前記の第３
導電性配線パターン３０は、前記の第１導電性配線パタ
ーン２４と第２導電性配線パターンとの間であって、前
記の絶縁体の両側面に形成されている。
【００２８】一方、このように構成された本発明に係る
半導体パッケージ用基板を用いたＬＧＡ半導体パッケー
ジは、図３に示すように、前記の構成を有する半導体パ
ッケージ用基板と、該基板のキャビティ部２２に配され
たボンドパッド群３２の上面に載置・接着された第１接
着部材４０（異方伝導性を有する接着剤である）と、該
第１接着部材の上面に、各ボンドパッドに対応して載置
・接着された複数のバンプ５０と、該バンプ群の上面に
載置・接着された半導体チップ５５と、該キャビティ部
を閉鎖するように、該半導体チップの上面に第２接着部
材６０（熱伝導性エポキシである）を介して接着された
熱放出部材６５（熱伝導性に優れる部材である）と、該
キャビティ部の内部空間を封止するように充填されたモ
ールディング樹脂からなるモールディング部７０と、を
備えて構成されている。
【００２９】以下、本発明に係るＬＧＡ半導体パッケー
ジ用基板の製造方法を説明する。
【００３０】先ず、図４（Ａ）及び図５（Ａ）に示すよ
うに、直方体状の、その両側端部に複数の導電性内部配
線２０ａが夫々埋設された絶縁体２０を準備し、該絶縁
体の上面に複数のキャビティ部２２を掘削・形成する。
【００３１】次いで、各キャビティ部２２の両側方に存
する絶縁体２０の各上面に複数の第１導電性配線群を所
定の間隔を置いて夫々整列・配設し、第１導電性配線パ
ターン２４を形成すると共に、該第１導電性配線パター
ン層と対向するように該絶縁体の各下面に複数の第２導
電性配線群を夫々整列・配設し、第２導電性配線パター
ン２６を形成する。尚、各導電性内部配線２０ａの一端
は、該キャビティ部の底面に露出させ、その他端は、第
１及び第２導電性配線パターン層２４、２６の内の何れ
か一つに連結する。
【００３２】次いで、該第１及び第２導電性配線パター
ンが形成されていない該絶縁体の上・下面にソルダーマ
スク層２８を夫々形成する。
【００３３】次いで、図４（Ｂ）及び図５（Ｂ）に示す
ように、該第１及び第２導電性配線パターン間の絶縁体
２０を貫通するように複数のビアホール（Via Hole）２
９を夫々穿孔形成し、そして該ビアホール内に導電性物
質を充填して第１導電性配線パターン２４と第２導電性
配線パターン２６と、を電気的に接続する（該ビアホー
ル内に導電性物質を充填されたものが第３導電性パター
ンとなる）。
【００３４】次いで、図４（Ｃ）及び５（Ｃ）に示すよ
うに、隣接・対向する該第３導電性パターンの各軸中心
近傍の所定の点を順に結んだ仮想線をその外周とする直
方体状のホール３１を掘削・形成して該第３導電性配線
パターンの略半分をそれらの軸と平行に切除する。
【００３５】一方、各キャビティ部２２の底面上に複数
の導電性ボンドパッド３２を載置・接着して本発明に係
る半導体パッケージ用基板の製造工程を終了する。
【００３６】このとき、図５（Ｃ）に示した半導体パッ
ケージ用基板と、図２に示した半導体パッケージ用基板
とは結果的に同様な構成となる。
【００３７】次に、前記の本発明に係る半導体パッケー
ジ用基板を用いたＬＧＡ半導体パッケージの製造方法を
説明する。
【００３８】先ず、図６（Ａ）に示すように、図５
（Ｃ）に示した半導体パッケージ用基板を準備し、次い
で図６（Ｂ）に示すように、複数のボンドパッド３２の
上面に異方伝導性を有する接着剤からなる第１接着部材
４０を載置・接着した後、更にその上面の該ボンドパッ
ドと対向する位置に複数のバンプ５０を載置・接着し、
次いでそれらの上面に半導体チップ５５を載置・接着す
る。
【００３９】このとき、各バンプ５０は、半導体チップ
５５の下面に配されたチップパッド（図示せず）にそれ
ぞれ対応して接着される。
【００４０】次いで、図６（Ｃ）に示すように、半導体
チップ５５の上面に、キャビティ部２２を閉鎖するよう
に、熱伝導性エポキシからなる第２接着部材６０を介し
て熱放出部材６５（熱伝導率として０．０３５cal/cm・s
ec・℃の銅を用いた）を接着する。
【００４１】次いで、図６（Ｄ）に示すように、キャビ
ティ部２２の内部空間に、エポキシ樹脂等のモールディ
ング樹脂を充填して、各ボンドパッド群３２、第１接着
部材４０、バンプ５０、半導体チップ５５及び第２接着
部材６０を密封する（充填された樹脂がモールディング
部７０を形成する）。
【００４２】そして、このように構成された半導体パッ
ケージを積層するときには、図６（Ｄ）に示した半導体
パッケージの上面に同様に製造された他の半導体パッケ
ージを積層すると、前者の第１導電性配線パターン２４
と後者の第導電性配線パターン２６とが接触するので容
易に積層を行ない得る。
【００４３】
【発明の効果】以上説明したように、本発明に係る半導
体パッケージ基板においては、積層型に形成することが
できるため、ＬＧＡ半導体パッケージに適用し得るとい
う効果がある。且つ、本発明に係る半導体パッケージ用
基板を用いたＬＧＡ半導体パッケージにおいては、該パ
ッケージの上・下面にお互いが電気的に連結されている
外部端子（第１導電性配線パターン及び第２導電性配線
パターン）が形成されているため、各パッケージを極め
て簡便に積層し得るという効果がある。また、各半導体
チップの上面にヒートシンク（Heat Sink）の役割を担
う熱放出部材を有しているため、半導体チップから発生
する熱を容易に外部に放出することができ、更に、半導
体チップの電気的信号を外部に伝達する外部端子（第２
導電性配線パターン及び第３導電性配線パターン）が半
導体パッケージの下面から側面に連続して形成されてい
るため、プリント配線板に実装するとき、その各外部端
子とプリント配線板間のソルダーによる接合性を向上し
得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージ用基板の一実施
態様を示した平面図である。
【図２】図１のＩ−Ｉ線切断断面図である。
【図３】本発明に係る半導体パッケージ用基板を用いた
ＬＧＡ半導体パッケージの一実施態様をその一単位にて
示した断面図である。
【図４】本発明に係る半導体パッケージ用基板の製造方
法の一実施態様を示した平面図である。
【図５】図４のII−II線切断断面図である。
【図６】本発明に係る半導体パッケージ用基板を用いた
ＬＧＡ半導体パッケージの製造方法の一実施態様を該パ
ッケージの一単位にて示した断面図である。
【図７】従来のＢＧＡ半導体パッケージの構成を示した
断面図である。
【符号の説明】
２０：絶縁体 ２０ａ：導電性内部配線 ２２：キャビティ部 ２４：第１導電性配線パターン ２６：第２導電性配線パターン ２８：ソルダーマスク層 ２９：ビアホール ３０：第３導電性配線パターン ３１：ホール ３２：ボンドパッド ４０：第１接着部材 ５０：バンプ ５５：半導体チップ ６０：第２接着部材 ６５：熱放出部材 ７０：モールディング部
フロントページの続き (56)参考文献 特開 平８−167691（ＪＰ，Ａ) 特開 平９−148477（ＪＰ，Ａ) 特開 平５−63136（ＪＰ，Ａ) 実開 昭58−109254（ＪＰ，Ｕ) 国際公開96／42107（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/52

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 直方体状の、その両側方部内に複数の導
    電性内部配線が埋設された絶縁体；と、該絶縁体の中央
    上部に掘削形成された直方体状のキャビティ部；と、該
    絶縁体の両側方部上面に所定の間隔を置いて整列・配設
    された複数の第１導電性配線パターン；と、該絶縁体の
    両側方部下面に該第１導電性配線パターンと対向するよ
    うに整列・配設された複数の第２導電性配線パターン；
    と、該第１導電性配線パターンと第２導電性配線パター
    ン間を夫々電気的に接続する第３導電性配線パターン；
    と、該キャビティ部の底面上に配設された複数の導電性
    ボンドパッド；と、を備えて構成された半導体パッケー
    ジ用基板；と、 該基板のキャビティ部に配されたボンドパッド群の上面
    に載置・接着された、異方伝導性を有する接着剤である
    第１接着部材；と、 該第１接着部材の上面に、各ボンドパッドに対応して載
    置・接着された複数のバンプ；と、 該バンプ群の上面に載置・接着された半導体チップ；
    と、 該キャビティ部を閉鎖するように、該半導体チップの上
    面に、熱伝導性エポキシである第２接着部材を介して接
    着された熱放出部材；と、 該キャビティ部の内部空間を封止するように充填された
    モールディング樹脂からなるモールディング部；と、 を備えて構成されたＬＧＡ半導体パッケージ。
  2. 【請求項２】 前記の基板が、前記の絶縁体の上・下面
    中、前記の第１及び第２導電性配線パターンが配されて
    いない領域に、ソルダーマスク層が形成されているもの
    である請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記の基板が、前記の絶縁体の両側面に
    第３導電性配線パターンが形成されているものである請
    求項１又は２に記載の半導体パッケージ。
  4. 【請求項４】 Ａ−１．複数の導電性内部配線をその両
    側方部内に埋設された直方体状の絶縁体を準備する工
    程；と、Ａ−２．該絶縁体の中央上部に複数個のキャビ
    ティ部を掘削形成する工程；と、Ａ−３．該絶縁体の両
    側方部上面に所定の間隔を置いて複数の第１導電性配線
    を夫々整列・配置し、第１導電性配線パターンを形成す
    る工程；と、Ａ−４．該絶縁体の両側方部下面に該第１
    導電性配線パターンと対向するように複数の第２導電性
    配線を夫々整列・配置し、第２導電性配線パターンを形
    成する工程；と、Ａ−５．該第１、第２導電性配線パタ
    ーンの間に該絶縁体の内部を貫通するビアホールを夫々
    形成する工程；と、Ａ−６．該ビアホールの内部に夫々
    導電性物質を充填して第３導電性配線パターンを形成す
    る工程；と、Ａ−７．隣接・対向する該第３導電性配線
    パターンの各軸中心近傍の所定の点を順に結んだ仮想線
    をその外周とする直方体状のホールを掘削・形成して該
    第３導電性配線パターンのほぼ半分をそれらの軸と平行
    に切除する工程；と、Ａ−８．該キャビティ部の底面上
    の所定の位置に複数の導電性ボンドパッドを配設する工
    程；と、を順に行って製造された半導体パッケージ用基
    板を準備し、 Ｂ．該基板のボンドパッド群の上面に異方伝導性を有す
    る接着剤である第１接着部材を載置・接着する工程；
    と、 Ｃ．該第１接着部材の上面の該各ボンドパッドと対向す
    る位置に複数のバンプを載置・接着する工程；と、 Ｄ．該バンプ群の上面に半導体チップを載置・接着する
    工程；と、 Ｆ．前記のキャビティ部を閉鎖するように、該半導体チ
    ップの上面に熱伝導性エポキシである第２接着部材にて
    熱放出部材を載置・接着する工程；と、 Ｇ．該キャビティ部の内部空間にモールディング樹脂を
    充填して、その中に半導体チップを封止するモールディ
    ング部を形成する工程；と、 を順に行うＬＧＡ半導体パッケージの製造方法。
  5. 【請求項５】 前記の絶縁体の上・下面中、前記の第１
    及び第２導電性配線パターンが形成されていない領域
    に、ソルダ−マスク層を形成する工程を工程Ａ−４と工
    程Ａ−５の間にて行う請求項４記載のＬＧＡ半導体パッ
    ケージの製造方法。
JP10333478A 1997-12-02 1998-11-25 半導体パッケージ用基板とそれを用いたｌｇａ半導体パッケージ及びその製造方法 Expired - Fee Related JP3088396B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970065209A KR100253363B1 (ko) 1997-12-02 1997-12-02 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
KR65209/1997 1997-12-02

Publications (2)

Publication Number Publication Date
JPH11233688A JPH11233688A (ja) 1999-08-27
JP3088396B2 true JP3088396B2 (ja) 2000-09-18

Family

ID=19526220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10333478A Expired - Fee Related JP3088396B2 (ja) 1997-12-02 1998-11-25 半導体パッケージ用基板とそれを用いたｌｇａ半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US6441498B1 (ja)
JP (1) JP3088396B2 (ja)
KR (1) KR100253363B1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE10047213A1 (de) * 2000-09-23 2002-04-11 Philips Corp Intellectual Pty Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6968637B1 (en) * 2002-03-06 2005-11-29 Nike, Inc. Sole-mounted footwear stability system
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US7204859B2 (en) * 2002-12-06 2007-04-17 L'oreal S.A. Composition for the oxidation dyeing of keratin fibers, comprising at least one fatty alcohol, at least one oxidation dye, at least one associative polymer, and at least one compound chosen from fatty acid esters and metal oxides
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4266717B2 (ja) * 2003-06-13 2009-05-20 三洋電機株式会社 半導体装置の製造方法
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
WO2005036610A2 (en) 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
US7280372B2 (en) * 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8334590B1 (en) 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US8138587B2 (en) 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR101227735B1 (ko) * 2011-04-28 2013-01-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
SG11201901194SA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
CN111312698A (zh) * 2020-02-26 2020-06-19 通富微电子股份有限公司 一种堆叠式封装器件
CN111243967A (zh) * 2020-02-26 2020-06-05 通富微电子股份有限公司 一种堆叠式封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498572A (en) 1981-12-04 1985-02-12 Brems John Henry Workpiece clamping mechanism for multiple station transfer machines
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
JPH08167691A (ja) 1994-12-13 1996-06-25 Toshiba Corp 半導体装置
WO1996042107A1 (en) 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JP3105437B2 (ja) 1995-11-21 2000-10-30 沖電気工業株式会社 半導体素子パッケージ及びその製造方法
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법

Also Published As

Publication number Publication date
JPH11233688A (ja) 1999-08-27
KR19990047010A (ko) 1999-07-05
KR100253363B1 (ko) 2000-04-15
US20020151112A1 (en) 2002-10-17
US6441498B1 (en) 2002-08-27
US6682957B2 (en) 2004-01-27

Similar Documents

Publication Publication Date Title
JP3088396B2 (ja) 半導体パッケージ用基板とそれを用いたｌｇａ半導体パッケージ及びその製造方法
KR100259450B1 (ko) 다중 전자 장치 패키지
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6020629A (en) Stacked semiconductor package and method of fabrication
JP3123638B2 (ja) 半導体装置
US6812066B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
US9496210B1 (en) Stackable package and method
US8357999B2 (en) Assembly having stacked die mounted on substrate
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
US6469374B1 (en) Superposed printed substrates and insulating substrates having semiconductor elements inside
US6664617B2 (en) Semiconductor package
JP4828164B2 (ja) インタポーザおよび半導体装置
US20020185727A1 (en) IC package with dual heat spreaders
CN103378017A (zh) 高密度3d封装
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
JP3625815B2 (ja) 半導体装置とその製造方法
JP4075204B2 (ja) 積層型半導体装置
CN110364513A (zh) 半导体芯片和包括半导体芯片的半导体封装
JP3776637B2 (ja) 半導体装置
JP2001077294A (ja) 半導体装置
KR100675030B1 (ko) 집적 회로 패키지
JP2699929B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070714

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees