JP3068176B2 - Ｌｅｄ表示装置の製造方法 - Google Patents

Ｌｅｄ表示装置の製造方法

Info

Publication number
JP3068176B2
JP3068176B2 JP2334564A JP33456490A JP3068176B2 JP 3068176 B2 JP3068176 B2 JP 3068176B2 JP 2334564 A JP2334564 A JP 2334564A JP 33456490 A JP33456490 A JP 33456490A JP 3068176 B2 JP3068176 B2 JP 3068176B2
Authority
JP
Japan
Prior art keywords
film
ito
display device
forming
led display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2334564A
Other languages
English (en)
Other versions
JPH04199754A (ja
Inventor
公太郎 米田
敏彦 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2334564A priority Critical patent/JP3068176B2/ja
Publication of JPH04199754A publication Critical patent/JPH04199754A/ja
Application granted granted Critical
Publication of JP3068176B2 publication Critical patent/JP3068176B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【産業上の利用分野】 この発明は、ガラス又はセラミックスを用いたLED表
示装置全般に利用されるLED表示装置の製造方法に関す
るものである。
【従来の技術】
従来のこの種技術は、該当する製造方法がない。
【発明が解決しようとする課題】 従来は、LEDの電流制限抵抗器を必要としているた
め、部品コスト、アセンブリコスト及び軽量化に問題が
ある。 従来は、Au（Ag・Pt）ペーストを直接ガラス上に印刷
焼成しているため、膜の密着強度が低く、信頼性に問題
点がある。 本発明は、上記問題点に鑑みて創案されたもので、上
記問題点を解決したLED表示装置の製造方法の提供を目
的としている。
【課題を解決するための手段】
上記目的を達成するために、本発明におけるLED表示
装置の製造方法においては、ガラス基板上に、透明導電
膜のITOを所定手段で蒸着して成膜した後、該ITOを所定
パターンに形成する工程と、該ITO膜上に、Ni・Ｐ膜とA
u膜を順に積層してなる電流制限抵抗配線パターンと、
ボンディングパッドとなるAu膜とを積層若しくは並設し
て成膜する工程と、前記電流制限抵抗配線パターンのAu
膜上にLEDチップを固着する工程と、該LEDチップと前駆
ボンディングパッドAu膜とをワイヤーにてボンディング
する工程とを、順に実施して製造することを特徴とする
ものである。
【実施例】
実施例について図面を参照して説明する。 第１図は本発明の第１の実施例の製造工程図、第２図
は同じく等価回路、第３図は本発明の第２の実施例の製
造工程図、第４図は同じく等価回路をあらわしている。
以下に本製造方法の製造工程を順に説明する。 第１工程は、所定のガラス基板Ｂ上に、透明導電膜IT
OAをスタッパ蒸着又は真空蒸着で成膜する。 ガラス基板Ｂは、セラミックスでもよく、特に材質を
問わないが、ソーダーガラス等アルカリを含む場合に
は、アルカリの影響を防ぐために、ガラス基板Ｂと透明
導電膜ITOAとの間に、SiO2膜が設けられる。 第２工程は、ITO膜Ａを通常のフオトリソ工程にて、
所定のパターンにパターン化形成する。 第３工程は、無電解のめっき法により、ITO膜Ａ上だ
けにNi・Ｐ膜Ｄを0.35〜0.5μｍ無電解めっき法で成膜
し、その後置換めっき法により、前記Ni・Ｐ膜Ｄの上層
300Å〜500ÅをAu膜Ｃに置換する。なお、該Au膜Ｃは、
置換メッキ法を用いて成膜する。 この時のメタルは、Ni・Ｐ膜Ｄを0.35μｍ、Au膜Ｃを
400Åとすると、シート抵抗としては、1.2Ω／□とな
る。なお、この値は、Ni・Ｐ及びAuの膜厚を変えること
により決定される。 また、LEDの電流制限抵抗は、ガラス基板Ｂ又はセラ
ミックス上に施されたNi・Ｐ膜Ｄ、Au膜Ｃのメタライズ
パターンの固有抵抗を用いる。 第４工程は、ITO膜Ａ、Ni・Ｐ膜Ｄ、Au膜Ｃのメタラ
イズ上に、AuワイヤーＧをボンデングする部分、例え
ば、幅0.2mm、長さ0.4mm程度と、各LEDチップＦ列が並
列にいくつか結線する場合は、その共通となるバス電極
上に同時に、Au又はAg又は、Ptのペーストをスクリーン
印刷で印刷し、焼成して最終的に0.3μｍ〜３μｍの上
層Au膜Ｅを成膜する。 第５工程は、上記Au膜Ｃの所定の場所例えば、Auワイ
ヤーＧを打つボンデングパット及び共通バスライン、電
極上に、Au又はAg又は・Ptのペーストをスクリーン印刷
し、焼成する。 第６工程は、LEDパッドと上層Au膜ＥとをAuワイヤー
Ｇでボンデングする。 第７工程は、LEDチップＦとAuワイヤーＧとの保護を
必要とする場合に限り、シリコーン、アクリル、エポキ
シ等の樹脂でコーテングする。 ただし、このコーテングは用途により不要となること
もある。 第３図及び第４図は、本発明の製造方法の第２の実施
例であり、上記工程のうち第３工程と第４工程の順番を
入れ換えたものである。 第２図、第４図のＲは、Au膜ＣとNi・Ｐ膜Ｄの配線パ
ターンによるLEDの電流制限抵抗である。
【発明の効果】
本発明は、上述の通り構成されているので、次に記載
する効果を奏する。 無電解のめっき法及び置換めっき法により成膜された
Ni・Ｐ膜とAu膜のメタライズは、固有のシート抵抗0.5
〜1.5Ω／□を持ち、従来必要とされたLEDの電流制限抵
抗器の機能をNi・Ｐ、Au膜自体がもつため、抵抗器が不
要となり、部品コスト、アセンブリコスト及び軽量化に
メリットがある。 例えば、長さ50mmで幅が0.2mmでシート抵抗1.0Ω／□
であれば、50÷0.2×1.0＝250オームになる。 Au、Ni・Ｐの成膜をめっき法と印刷法を用いているの
で、製造コストメリット、量産性に対して有利である。 従来のAu（Ag・Pt）ペーストを直接ガラス上に印刷焼
成して得られた膜より、ガラスとAu（Ag・Pt）ペースト
の間に、Ni・Ｐ膜、Au膜を介在させているため、膜の密
着強度が高く、信頼性が向上する。
【図面の簡単な説明】
第１図は本発明の第１の実施例の製造工程図、第２図は
同じく等価回路、第３図は本発明の第２の実施例の製造
工程図、第４図は同じく等価回路である。 Ａ……ITO Ｂ……ガラス基板 Ｃ……Au膜 Ｄ……Ni・Ｐ膜 Ｅ……上層Au膜 Ｆ……LEDチップ Ｇ……Auワイヤー
フロントページの続き (56)参考文献 特開 平２−10395（ＪＰ，Ａ) 特開 昭62−78888（ＪＰ，Ａ) 特開 昭49−109897（ＪＰ，Ａ) 特開 平３−128958（ＪＰ，Ａ) 特開 平３−290982（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】ガラス基板上に、透明導電膜のITOを所定
    手段で蒸着して成膜した後、該ITOを所定パターンに形
    成する工程と、 該ITO膜上に、Ni・Ｐ膜とAu膜を順に積層してなる電流
    制限抵抗配線パターンと、ボンディングパッドとなるAu
    膜とを積層若しくは並設して成膜する工程と、 前記電流制限抵抗配線パターンのAu膜上にLEDチップを
    固着する工程と、 該LEDチップと前記ボンディングパッドAu膜とをワイヤ
    ーにてボンディングする工程とを、 順に実施して製造することを特徴とするLED表示装置の
    製造方法。
JP2334564A 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法 Expired - Lifetime JP3068176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2334564A JP3068176B2 (ja) 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2334564A JP3068176B2 (ja) 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04199754A JPH04199754A (ja) 1992-07-20
JP3068176B2 true JP3068176B2 (ja) 2000-07-24

Family

ID=18278815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2334564A Expired - Lifetime JP3068176B2 (ja) 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3068176B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019888B4 (de) * 2000-04-20 2011-06-16 Schott Ag Transparente elektronische Bauelementanordnung und Verfahren zu ihrer Herstellung
US8115228B2 (en) 2006-12-18 2012-02-14 Koninklijke Philips Electronics N.V. Lighting device of LEDs on a transparent substrate

Also Published As

Publication number Publication date
JPH04199754A (ja) 1992-07-20

Similar Documents

Publication Publication Date Title
US5172304A (en) Capacitor-containing wiring board and method of manufacturing the same
US5523645A (en) Electrostrictive effect element and methods of producing the same
JP5175256B2 (ja) 静電容量式タッチパネル及びその製造方法
JP3444826B2 (ja) アレイ型多重チップ素子及びその製造方法
US4031272A (en) Hybrid integrated circuit including thick film resistors and thin film conductors and technique for fabrication thereof
JP3068176B2 (ja) Ｌｅｄ表示装置の製造方法
JPS63310581A (ja) フイルム体及びそれを用いた素子並びにその製造方法
JPH0235785A (ja) 積層型変位素子
JP4707890B2 (ja) チップ抵抗器およびその製造方法
US4506193A (en) Thin film electroluminescent display
JP2707717B2 (ja) 混成集積回路
JPH06124850A (ja) 積層複合電子部品
JPS60126687A (ja) 固体映像表示板およびその製造法
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPH05102522A (ja) Ｌｅｄ表示装置の製造方法
JP2000133907A (ja) 容量素子付き回路基板
JPH0256822B2 (ja)
WO1998009298A1 (fr) Resistance pastille et son procede de fabrication
JP3631588B2 (ja) 配線基板
JPH04147526A (ja) アナログ式タッチパネル
JP3615576B2 (ja) 薄膜配線基板
JP3030463B2 (ja) 薄膜配線基板
JPH01166484A (ja) 薄膜ｅｌパネル
JPH0225276B2 (ja)
JP3005615U (ja) コンデンサアレー