JPH05102522A - Ｌｅｄ表示装置の製造方法 - Google Patents

Ｌｅｄ表示装置の製造方法

Info

Publication number
JPH05102522A
JPH05102522A JP13218591A JP13218591A JPH05102522A JP H05102522 A JPH05102522 A JP H05102522A JP 13218591 A JP13218591 A JP 13218591A JP 13218591 A JP13218591 A JP 13218591A JP H05102522 A JPH05102522 A JP H05102522A
Authority
JP
Japan
Prior art keywords
film
electroless plating
ito
itoa
plating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13218591A
Other languages
English (en)
Inventor
Kotaro Yoneda
公太郎 米田
Toshihiko Tsuboi
敏彦 坪井
Akihito Nogata
彰人 野方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP13218591A priority Critical patent/JPH05102522A/ja
Publication of JPH05102522A publication Critical patent/JPH05102522A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】この発明は、メタライズのシート抵抗を低い範
囲で制御可能なＬＥＤ表示装置の製造方法を目的にして
いる。 【構成】ガラス基板Ｂ上に、透明導電膜ＩＴＯＡを、ス
パッタ蒸着等で成膜する第１工程と、該ＩＴＯＡを、フ
オトリソ工程でパターン化する第２工程と、無電解めっ
き法により、ＩＴＯＡ上だけにＮｉ・Ｐ膜Ｄを施し、そ
の後置換めっき法によりＮｉ・Ｐ膜Ｄの上層をＡｕ膜に
置換する第３工程と、第１〜第３工程で成膜されたメタ
ライズに、予め外部より引き出しされている引き出しパ
ターンを用い、電気めっき法によりＡｕ膜Ｃを施す第４
工程と、無電解めっき法と電気めっき法により、ＩＴＯ
Ａ上にＮｉ・Ｐ膜Ｄを成膜すると共に、ＡｕＥをメタラ
イズの所定位置に、ＬＥＤチップＦをダイボンドする第
５工程と、ＡｕワイヤーＧで、前記ＬＥＤチップＦのボ
ンデングパッドとＡｕ膜Ｅ上とをワイヤーボンデングす
る第６工程で、順次行うものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＬＥＤ表示装置の製
造方法に関するものである。
【０００２】
【従来の技術】従来のこの種ＬＥＤ表示装置の製造方法
の公知例を記載した刊行物は、発見することができな
い。
【０００３】
【発明が解決しようとする課題】しかし、前記従来の技
術では、ＩＴＯの固有シート抵抗は、かなり高い値（１
０オーム〜３００オーム／□）であるため、直接電気め
っき法でＮｉ、Ａｕの成膜を施すことはできないという
問題点がある。
【０００４】また、従来のＬＥＤ表示装置では、ＬＥＤ
の電流制限抵抗器が必要であるという問題点がある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるＬＥＤ表示装置の製造方法において
は、ガラス基板上に、透明導電膜ＩＴＯを、スパッタ蒸
着又は真空蒸着にて成膜する第１工程と、該ＩＴＯを、
フオトリソ工程で所定パターンにパターン化する第２工
程と、無電解めっき法により、ＩＴＯ上だけにＮｉ・Ｐ
膜を施し、その後置換めっき法によりＮｉ・Ｐ膜の上層
をＡｕ膜に置換する第３工程と、前記第１〜第３工程で
成膜されたメタライズに、予め外部より引き出しされて
いる引き出しパターンを用い、電気めっき法によりＡｕ
膜を施す第４工程と、無電解めっき法と電気めっき法に
より、ＩＴＯ上にＮｉ・Ｐ膜を成膜すると共に、Ａｕを
メタライズの所定位置に、ＬＥＤチップをダイボンドす
る第５工程と、Ａｕワイヤーで、前記ＬＥＤチップのボ
ンデングパッドとＡｕ膜上とをワイヤーボンデングする
第６工程を、順次行う構成にされている。
【０００６】
【実施例】実施例について図１を参照して本発明のＬＥ
Ｄ表示装置の製造方法の製造工程を工程順に説明する。
【０００７】第１工程では、所望のガラス基板Ｂに、透
明導電膜ＩＴＯＡを、スパッタ蒸着又は真空蒸着により
成膜する工程である。
【０００８】前記ガラス基板Ｂは、特に、材質は問わな
いが、ソーダーガラス等アルカリを含む場合には、アル
カリイオンの析出を防ぐため、ガラス基板Ｂと透明導電
膜ＩＴＯＡとの間に、Ｓｉｏ2 膜を成膜する。
【０００９】第２の工程では、ＩＴＯＡを、通常のフオ
トリソ工程により、所定のパターンにパターン化する。
【００１０】第３の工程では、無電解めっき法により、
ＩＴＯＡ上だけにＮｉ・Ｐ膜Ｄを０．３〜０．８μｍ施
す。その後置換めっき法によりＮｉ・Ｐ膜Ｄの上層約３
００〜５００をＡｕ膜Ｃに置換する。
【００１１】第４の工程では、第１〜第３工程で成膜さ
れたメタライズに、予め外部より引き出しされている引
き出しパターンを用い、電気めっき法によりＡｕ膜Ｅ
を、０．３〜０．５μｍ施す。
【００１２】第５の工程では、無電解めっき法と電気め
っき法により、ＩＴＯＡ上にＮｉ・Ｐ膜Ｄを０．３〜
０．８μｍ成膜すると共に、Ａｕ膜Ｃ及びＥを０．３〜
１．５μｍ成膜されたメタライズの所定位置に、Ａｇペ
ースト等を用いてＬＥＤチップＦをダイボンドする。
【００１３】第６の工程では、ＡｕワイヤーＧで、前記
ＬＥＤチップＦのボンデングパッドとＡｕ膜Ｅ上とをワ
イヤーボンデングする。
【００１４】なお、上記第３工程において、第３〜〜第
４工程を連続的に流す場合は、置換めっき法によるＡｕ
膜を省略することも可能である。
【００１５】前記ＬＥＤチップＦ又はＡｕワイヤーＧに
保護が必要な場合には、シリコーン系、アクリル系、エ
ポキシ系等の樹脂でコーテングを施すようにする。
【００１６】
【発明の効果】本発明は、上述の通り構成されているの
で、次に記載する効果を奏する。従来は、ＩＴＯの固有
シート抵抗は、かなり高い値であるために、直接電気め
っきでＮｉ、Ａｕ膜を施すことはできなかったが、無電
解めっき法を用いて、Ｎｉ・Ｐ、ＡｕをＩＴＯ上に成膜
を施すことにより、最上層には電気めっき法でＡｕ膜
を、０．３μ〜１．５μｍまで施すことができる。従っ
て、Ａｕ膜の膜厚を容易に調整でき、メタライズのシー
ト抵抗をかなり低い範囲で制御できる。
【００１７】また、ＬＥＤの電流制限抵抗器の機能は、
メタライズパターン自体に持たせることもできるため、
該抵抗器が不要となる。従って、抵抗器の耐消費電力を
軽減できる。
【００１８】さらに、Ａｕ膜の膜厚を厚くすることによ
り、ＬＥＤから発熱する熱の放熱性を良くすることがで
きる。
【図面の簡単な説明】
【図１】本発明ののＬＥＤ表示装置の製造方法の製造工
程を表した図である。
【符合の説明】
Ａ ＩＴＯ Ｂ ガラス基板 Ｃ Ａｕ膜 Ｄ Ｎｉ・Ｐ膜 Ｅ Ａｕ膜 Ｆ ＬＥＤチップ Ｇ Ａｕワイヤー

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】ガラス基板上に、透明導電膜ＩＴＯを、ス
    パッタ蒸着又は真空蒸着にて成膜する第１工程と、該Ｉ
    ＴＯを、フオトリソ工程で所定パターンにパターン化す
    る第２工程と、無電解めっき法により、ＩＴＯ上だけに
    Ｎｉ・Ｐ膜を施し、その後置換めっき法によりＮｉ・Ｐ
    膜の上層をＡｕ膜に置換する第３工程と、前記第１〜第
    ３工程で成膜されたメタライズに、予め外部より引き出
    しされている引き出しパターンを用い、電気めっき法に
    よりＡｕ膜を施す第４工程と、無電解めっき法と電気め
    っき法により、ＩＴＯ上にＮｉ・Ｐ膜を成膜すると共
    に、Ａｕをメタライズの所定位置に、ＬＥＤチップをダ
    イボンドする第５工程と、Ａｕワイヤーで、前記ＬＥＤ
    チップのボンデングパッドとＡｕ膜上とをワイヤーボン
    デングする第６工程を、順次行うＬＥＤ表示装置の製造
    方法。
JP13218591A 1991-05-09 1991-05-09 Ｌｅｄ表示装置の製造方法 Pending JPH05102522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13218591A JPH05102522A (ja) 1991-05-09 1991-05-09 Ｌｅｄ表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13218591A JPH05102522A (ja) 1991-05-09 1991-05-09 Ｌｅｄ表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05102522A true JPH05102522A (ja) 1993-04-23

Family

ID=15075381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13218591A Pending JPH05102522A (ja) 1991-05-09 1991-05-09 Ｌｅｄ表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05102522A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002129347A (ja) * 2000-10-19 2002-05-09 Sumitomo Osaka Cement Co Ltd 選択メッキ下地膜の形成方法、選択メッキ下地膜、および微細金属配線付き基板
JP2002129345A (ja) * 2000-10-19 2002-05-09 Sumitomo Osaka Cement Co Ltd 選択メッキ下地形成用感光性塗布液
WO2002086972A1 (en) * 2001-04-23 2002-10-31 Plasma Ireland Limited Illuminator
JP2012222191A (ja) * 2011-04-11 2012-11-12 Okuno Chem Ind Co Ltd Ｌｅｄ照明ユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002129347A (ja) * 2000-10-19 2002-05-09 Sumitomo Osaka Cement Co Ltd 選択メッキ下地膜の形成方法、選択メッキ下地膜、および微細金属配線付き基板
JP2002129345A (ja) * 2000-10-19 2002-05-09 Sumitomo Osaka Cement Co Ltd 選択メッキ下地形成用感光性塗布液
WO2002086972A1 (en) * 2001-04-23 2002-10-31 Plasma Ireland Limited Illuminator
US6995405B2 (en) 2001-04-23 2006-02-07 Plasma Ireland Limited Illuminator
JP2012222191A (ja) * 2011-04-11 2012-11-12 Okuno Chem Ind Co Ltd Ｌｅｄ照明ユニット

Similar Documents

Publication Publication Date Title
TW543340B (en) Luminescent display device and method of manufacturing same
JPS6329961A (ja) 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路
JP2004518022A5 (ja)
JP2842956B2 (ja) 特にエレクトロルミネセントディスプレイのための薄膜マトリクス構成
CN110310914A (zh) 一种柔性器件及其制作方法、柔性装置
CN109243311A (zh) 一种立体堆叠封装led显示屏模块和立体堆叠封装方法
JPH05102522A (ja) Ｌｅｄ表示装置の製造方法
JPH0541542A (ja) 半導体デバイス基板の製造方法
US4959510A (en) Printed circuit board
CN110400741A (zh) 一种lcp柔性基板无源阻容元件的制备方法
CN109524303B (zh) 导电图形及其制作方法、显示基板、显示装置
JPH05119706A (ja) Ｌｅｄ表示装置の製造方法
CN115621401A (zh) 微型led封装结构及其封装方法
JP3068176B2 (ja) Ｌｅｄ表示装置の製造方法
JP2001201418A (ja) 静電容量型半導体圧力センサ及びその製造方法
CN215377438U (zh) 微型led封装结构
JPH0652743B2 (ja) 半導体装置の製造方法
KR102490505B1 (ko) 투명 유리 디스플레이 기판, 투명 ｌｅｄ 디스플레이 장치 및 그 제조방법
JPH04296088A (ja) 厚膜混成集積回路体
JPH03292779A (ja) 発光素子およびその製造方法
JPH0818106A (ja) 発光装置
JPH0624237B2 (ja) アモルフアスシリコン密着型イメ−ジセンサの製造方法
JPS58184770A (ja) 半導体装置
JP2643004B2 (ja) ハイブリッドｉｃ基板
TW202230676A (zh) 半導體封裝用接合銲線