JPH04199754A - Ｌｅｄ表示装置の製造方法 - Google Patents

Ｌｅｄ表示装置の製造方法

Info

Publication number
JPH04199754A
JPH04199754A JP2334564A JP33456490A JPH04199754A JP H04199754 A JPH04199754 A JP H04199754A JP 2334564 A JP2334564 A JP 2334564A JP 33456490 A JP33456490 A JP 33456490A JP H04199754 A JPH04199754 A JP H04199754A
Authority
JP
Japan
Prior art keywords
film
ito
led
wire
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2334564A
Other languages
English (en)
Other versions
JP3068176B2 (ja
Inventor
Kotaro Yoneda
公太郎 米田
Toshihiko Tsuboi
敏彦 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2334564A priority Critical patent/JP3068176B2/ja
Publication of JPH04199754A publication Critical patent/JPH04199754A/ja
Application granted granted Critical
Publication of JP3068176B2 publication Critical patent/JP3068176B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、ガラス又はセラミックスを用いたＬＥＤ表
示装置全般に利用されるＬＥＤ表示装置の製造方法に関
するものである。
【従来の技術】
従来のこの種技術は、該当する製造方法がない
【発明が解決しようとする課題】
■従来は、ＬＥＤの電流制限抵抗器を必要としているた
め、部品コスト、アセンブリコスト及び軽量化に問題点
がある。 ■従来は、Ａｕ　（Ａ’ｇ　＠Ｐ　ｔ）ペーストを直接
ガラス上に印刷焼成しているため、膜の密着強度が低く
、信頼性に問題点がある。 本発明は、上記問題点に鑑みて創案されたもので、上記
問題点を解決したＬＥＤ表示装置の製造方法の提供を目
的としている。
【課題を解決するための手段】
上記目的を達成するために、本発明におけるＬＥＤ表示
装置の製造方法においては、ガラス基板上に、透明導電
膜の工ＴＯを所定手段で蒸着して成膜した後、該ＩＴＯ
を所定パターンに形成し、該ＩＴＯ上にＮｉ＊Ｐ１Ａｕ
の順で皮膜し、更に上層Ａｕを成膜し、前記ＩＴＯ膜、
Ｎ　ｉ’　ａ　Ｐ膜、Ａｕ膜のメタライズ上所定の場所
に、ＬＥＤチップを固着し、ＬＥＤパッドと上層Ａｕ膜
とをＡｕワイヤーでボンデングして製造するものである
。
【実施例】
実施例について図面を参照して説明する。 第１図は本発明の第１の実施例の製造工程図、第２図は
同じく等価回路、第３図は本発明の第２の実施例の製造
工程図、第４図は同じく等価回路をあられしている。以
下に本製造方法の製造工程を順に説明する。 ■第１工程は、所定のガラス基板Ｂ上に、透明導電膜Ｉ
ＴＯＡをスタツパ蒸着又は真空蒸着で成膜する。 ガラス基板Ｂは、セラミックスでもよく、特に材質を問
わないが、ソーダーガラス等アルカリを含む場合には、
アルカリの影響を防ぐために、ガラス基板Ｂと透明導電
膜ＩＴＯＡとの間に、ＳｉＯ□膜が設けられる。 ■第２工程は、ＩＴＯ膜Ａを通常のフォトリソ工程にて
、所定のパターンにパターン化形成する■第３工程は、
無電解のめっき法により、■ＴＯ膜Ａ上だけにＮｉ赤Ｐ
膜りを０．３５〜０，５μｍ無電解めっき法で成膜し、
その後置換めっき法により、前記Ｎｉ・Ｐ膜りの上層３
００人〜５００人をＡｕ成膜に置換する。なお、該Ａｕ
膜Ｃは、置換メツキ法を用いて成膜する。 この時のメタルは、Ｎｉ・Ｐ膜りを０．３５μｍ　１Ａ
　ｕ膜Ｃを４００人とすると、シート抵抗としては、１
．２Ω／口となる。なお、この値は、Ｎｆ・Ｐ及びＡｕ
の膜厚を変えることにより決定される。 また、ＬＥＤの電流制限抵抗は、ガラス基板Ｂ又はセラ
ミックス上に施されたＮｉ・Ｐ膜Ｄ１ＡＵ膜Ｃのメタラ
イズパターンの固有抵抗を用いる■第４工程は、ＩＴＯ
膜Ａ１Ｎｉ・Ｐ膜り、ＡＵ膜Ｃのメタライズ上に、Ａｕ
ワイヤーＧをボンデングする部分、例えば、幅０．２＋
ｎｍ、長さ０゜４酊程度と、各ＬＥＤチップＦ列が並列
にいくつか結線する場合は、その共通となるバス電極上
に同時に、Ａｕ又はＡｇ又は、Ｐｔのペーストをスクリ
ーン印刷で印刷し、焼成して最終的に０．３μｍ〜３μ
ｍの上層Ａｕ膜Ｅを成膜する。 ■第５工程は、上記Ａ　ｕ　Ｍ　Ｃの所定の場所例えば
、Ａｕワイヤー〇を打つボンデングパット及び共通パス
ライン、電極上に、Ａｕ又はＡｇ又は・ｐｔのペースト
をスクリーン印刷し、焼成する。 ■第６エ程は、ＬＥＤパッドと上層Ａｕ膜ＥとをＡｕワ
イヤー〇でボンデングする。 ■第７エ程は、ＬＥＤチップＦとＡｕワイヤーＧとの保
護を必要とする場合に限り、シリコーン、アクリル、エ
ポキシ等の樹脂でコーテングするただし、このコーテン
グは用途により不要となることもある。 第３図及び第４図は、本発明の製造方法の第２の実施例
であり、上記工程のうち第３工程と第４工程の順番を入
れ換えたものである。 第２図、第４図のＲは、Ａｕ成膜とＮｉ＊Ｐ膜りの配線
パターンによるＬＥＤの電流制限抵抗である。
【発明の効果】
本発明は、上述の通り構成されているので、次に記載す
る効果を奏する。 ■無電解のめっき法及び置換めっき法により成膜された
Ｎｉ・Ｐ膜とＡｕ膜のメタライズは、固有のシート抵抗
０．５〜１．５Ω／口を持ち、従来必要とされたＬＥＤ
の電流制限抵抗器の機能をＮ　ｉ−Ｐ　Ｎ　Ａ　ｕ膜自
体がもつため、抵抗器が不要となり、部品コスト、アセ
ンブリコスト及び軽量化にメリットがある。 例えば、長さ５０酊で幅が０．２關でシート抵抗１．０
Ω／口であれば、５０÷０．２Ｘ１．０＝２５０オーム
になる。 ■Ａｕ１ＮｉＩＩＰの成膜をめっき法と印刷法を用いて
いるので、製造コストメリット、量産性に対して有利で
ある。 ■従来のＡｕ（Ａｇ＋１Ｐｔ）ペーストを直接ガラス上
に印刷焼成して得られた膜より、ガラスとＡｕ　（Ａｇ
＠Ｐｔ）ペーストの間に、Ｎｉ１１Ｐ膜、Ａｌ１膜を介
在させているため、膜の密着強度が高く、信頼性が向上
する。
【図面の簡単な説明】
第１図は本発明の第１の実施例の製造工程図、第２図は
同じく等価回路、第３図は本発明の第２の実施例の製造
工程図、第４図は同じく等価回路である。 Ａ・・・ＩＴＯ Ｂ・・・ガラス基板 Ｃ・・・Ａｕ膜 Ｄ・・・Ｎｉ・Ｐ膜 Ｅ・・・上層Ａｕ膜 Ｆ・・・ＬＥＤチップ Ｇ・・・Ａｕワイヤー 特許出願人　　スタンレー電気株式会社第４図

Claims (1)

    【特許請求の範囲】
  1. ガラス基板上に、透明導電膜のＩＴＯを所定手段で蒸着
    して成膜した後、該ＩＴＯを所定パターンに形成し、該
    ＩＴＯ上にＮｉ・Ｐ、Ａｕの順で皮膜し、更に上層Ａｕ
    を成膜し、前記ＩＴＯ膜、Ｎｉ・Ｐ膜、Ａｕ膜のメタラ
    イズ上所定の場所に、ＬＥＤチップを固着し、ＬＥＤパ
    ッドと上層Ａｕ膜とをＡｕワイヤーでボンデングして製
    造するＬＥＤ表示装置の製造方法。
JP2334564A 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法 Expired - Lifetime JP3068176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2334564A JP3068176B2 (ja) 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2334564A JP3068176B2 (ja) 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04199754A true JPH04199754A (ja) 1992-07-20
JP3068176B2 JP3068176B2 (ja) 2000-07-24

Family

ID=18278815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2334564A Expired - Lifetime JP3068176B2 (ja) 1990-11-29 1990-11-29 Ｌｅｄ表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3068176B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082378A1 (de) * 2000-04-20 2001-11-01 Schott Glas Trägersubstrat für elektronische bauteile
WO2008075248A2 (en) * 2006-12-18 2008-06-26 Koninklijke Philips Electronics N.V. Lighting device of leds on a transparent substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082378A1 (de) * 2000-04-20 2001-11-01 Schott Glas Trägersubstrat für elektronische bauteile
EP1947694A1 (de) * 2000-04-20 2008-07-23 Schott AG Trägersubstrat für elektronische Bauteile
EP2009965A1 (de) * 2000-04-20 2008-12-31 Schott Glas Trägersubstrat für elektronische Bauteile
DE10019888B4 (de) * 2000-04-20 2011-06-16 Schott Ag Transparente elektronische Bauelementanordnung und Verfahren zu ihrer Herstellung
WO2008075248A2 (en) * 2006-12-18 2008-06-26 Koninklijke Philips Electronics N.V. Lighting device of leds on a transparent substrate
WO2008075248A3 (en) * 2006-12-18 2008-08-21 Koninkl Philips Electronics Nv Lighting device of leds on a transparent substrate
US8115228B2 (en) 2006-12-18 2012-02-14 Koninklijke Philips Electronics N.V. Lighting device of LEDs on a transparent substrate

Also Published As

Publication number Publication date
JP3068176B2 (ja) 2000-07-24

Similar Documents

Publication Publication Date Title
KR100417803B1 (ko) 마스크를 이용한 터치패널 제조방법
JPH04199754A (ja) Ｌｅｄ表示装置の製造方法
KR100385644B1 (ko) 마스크를 이용한 배선전극용 박막형성 공정 및 레이저가공 공정을 갖는 터치패널 제조방법
US4959510A (en) Printed circuit board
TW202046071A (zh) 觸控面板、應用其的觸控顯示模塊及觸控面板的製作方法
JPH05102522A (ja) Ｌｅｄ表示装置の製造方法
JPH0541542A (ja) 半導体デバイス基板の製造方法
US4506193A (en) Thin film electroluminescent display
JPH05119706A (ja) Ｌｅｄ表示装置の製造方法
WO1998009298A1 (fr) Resistance pastille et son procede de fabrication
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
KR100442336B1 (ko) 터치패널 및 그의 제조방법
KR970701912A (ko) 칩형 복합전자부품
JPH0249651Y2 (ja)
JPS60126687A (ja) 固体映像表示板およびその製造法
CN201237957Y (zh) 热敏电阻芯片
JPH01166484A (ja) 薄膜ｅｌパネル
JP2006186064A (ja) チップ抵抗器
JPH0267522A (ja) 電子装置
JP4051783B2 (ja) ジャンパー抵抗器
JPH04296088A (ja) 厚膜混成集積回路体
JP2002075702A (ja) 面実装型ネットワーク電子部品及びその製造法
JPH02153543A (ja) フレキシブルプリント基板
JP2000114685A (ja) 配線基板
JP4529168B2 (ja) 静電アクチュエータおよびその製造方法