JP3055607B2 - シュミットトリガ回路を利用した位相同期ループ回路 - Google Patents

シュミットトリガ回路を利用した位相同期ループ回路

Info

Publication number
JP3055607B2
JP3055607B2 JP9140289A JP14028997A JP3055607B2 JP 3055607 B2 JP3055607 B2 JP 3055607B2 JP 9140289 A JP9140289 A JP 9140289A JP 14028997 A JP14028997 A JP 14028997A JP 3055607 B2 JP3055607 B2 JP 3055607B2
Authority
JP
Japan
Prior art keywords
circuit
block
output
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9140289A
Other languages
English (en)
Other versions
JPH10336021A (ja
Inventor
オサリバン ユージン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9140289A priority Critical patent/JP3055607B2/ja
Priority to US09/086,225 priority patent/US6043695A/en
Priority to DE69835393T priority patent/DE69835393T2/de
Priority to EP98109854A priority patent/EP0881774B1/en
Publication of JPH10336021A publication Critical patent/JPH10336021A/ja
Application granted granted Critical
Publication of JP3055607B2 publication Critical patent/JP3055607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＶＣＯ入力制御電
圧に応答してチャージポンプ回路内のポンプＵＰトラン
ジスタのアスペクト比およびポンプＤＯＷＮトランジス
タのアスペクト比を調整するシュミットトリガ回路を利
用して、位相比較器ブロックの入力で非常に小さい定常
状態位相誤差を達成する位相同期ループ回路に関する。
【０００２】
【従来の技術】位相同期ループ回路はデータ伝送システ
ムにおいて非常に重要な基本的要素である。それらは多
くの異なった応用に使用され、例えば、通信チップ間の
スキューを除去したり、ランダム入力データからクロッ
ク信号を再生したり、或いは図９に示すように低周波信
号を高周波信号に逓倍するために使用される。参照番号
１は位相比較器ブロックを示し、２はチャージポンプ回
路ブロックを示し、３はローパスフィルタ（ＬＰＦ）ブ
ロックを示し、４は電圧制御発振器（ＶＣＯ）を示し、
５は分周器を示し、６は基準入力端子を示し、７はタイ
ミング（クロック信号）出力端子を示す。
【０００３】図１０は図９に示された回路の重要なノー
ドの動作波形を図示する。位相比較器ブロック１は基準
入力データ６Ａと分周器出力データ５Ａとを比較する。
図１０において、簡単化するために、それら位相比較は
信号６Ａと５Ａの立上がり縁でのみ行われるとする。２
つの信号間の位相差は位相比較器１の出力１Ａと１Ｂを
決定する。分周器出力５Ａの位相が基準入力信号６Ａの
位相より進んでいるとき、位相比較器１は出力１Ｂで負
パルスのパルス列を発生する。これらパルスの幅は６Ａ
と５Ａ間の位相差に等しい（図１０の（ａ）参照）。逆
に、帰還信号５Ａの位相が基準入力信号６Ａのそれより
も遅れているとき、位相比較器１は出力１Ａで負パルス
のパルス列を生成する。これらパルスの幅は６Ａと５Ａ
間の位相差に等しい（図１０の（ｂ）参照）。信号６Ａ
と５Ａ間に位相差がないとき、パルス出力は出力１Ａま
たは１Ｂのいずれでも生成されない。この場合を図１０
の（ｃ）に現している。位相比較された出力（１Ａ，１
Ｂ）は、その後、チャージポンプ回路ブロック２に供給
される。入力信号１Ａおよび１Ｂに依存して、チャージ
ポンプ回路２はローパスフィルタブロック３の入力ノー
ド２Ａを充電或いは放電するように働く。信号１Ａが
“低”で１Ｂが“高”のとき、ローパスフィルタブロッ
ク３は充電される。逆に、信号１Ａが“高”で１Ｂが
“低”のとき、ローパスフィルタブロック３は放電され
る。両方の信号１Ａおよび１Ｂとも“高”のとき、チャ
ージポンプ回路ブロック２は不能となり、ローパスフィ
ルタブロックは充電も放電もされない。この場合、ロー
パスフィルタブロックはチャージポンプ回路ブロックお
よび位相比較器ブロックから隔離される。したがって、
図１１に示されたチャージポンプ回路は、根本的にはト
ライステート（放電、充電または開放）スイッチであ
る。チャージポンプ回路ブロック２の出力２Ａはローパ
スフィルタブロック３によってＤＣ（直流）電圧３Ａに
変換される。ローパスフィルタブロック３はＰＬＬすな
わち固有周波数ωnと減衰定数ζの応答特性を決定す
る。ＶＣＯ４は電圧制御入力３Ａと出力クロック信号４
Ａ（Ｆvco）を持つ。ＶＣＯ４はバイアス発生器と電流
制御発振器とから成る。ＶＣＯ出力信号４Ａは可変制御
電圧信号３Ａに応答して約Ｎ×Ｆref（Ｎは整数）の範
囲で変化する。クロック信号４Ａはそれから分周器５に
よって分周され、帰還信号５Ａ（Ｆfb k＝Ｆvco／Ｎ）と
なる。ＰＬＬ回路の負帰還動作は信号６Ａと５Ａ間の位
相差を最小、いわゆる「位相同期状態」にする。
【０００４】従来のチャージポンプ回路は図１１に示さ
れる。それはＰＭＯＳポンプＵＰトランジスタＭＰとＮ
ＭＯＳポンプＤＯＷＮトランジスタＭＮとから成る。Ｍ
ＰとＭＮのソースはそれぞれＶＤＤとＧＮＤに接続され
ている。両トランジスタのドレインは共に接続されて、
チャージポンプ回路出力信号Ｖcpを生成する。インバー
タＩＮＶ１は信号ＤＮに必要な反転を与えて信号ＤＮＢ
ＡＲを生成し、それはトランジスタＭＮのゲートを駆動
する。インバータＩＮＶ２およびＩＮＶ３は信号ＵＰを
緩衝して信号ＵＰ´を生成し、それはトランジスタＭＰ
のゲートを駆動する。位相比較器からのＵＰおよびＤＮ
信号がそれぞれ“低”および“高”のとき、トランジス
タＭＰはオンして、ポンプＵＰ電流＋ＩpuをノードＶcp
へ送出する。同様に、位相比較器からのＵＰおよびＤＮ
信号がそれぞれ“高”および“低”のとき、トランジス
タＭＮはオンして、ポンプＤＯＷＮ電流−Ｉpdをノード
Ｖcpへ送出する。
【０００５】
【発明が解決しようとする課題】理想的な位相同期状態
において、図９における信号６Ａと５Ａとの間に位相差
はない。従って、両信号ＵＰおよびＤＮは“高”のまま
で、位相比較器ブロック１からローパスフィルタブロッ
ク３を隔離する。しかしながら、実際には、有限ＰＬＬ
ループゲインのために、信号６Ａと５Ａ間には常にある
位相差が存在する。この間違った位相差ΔΦeはチャー
ジポンプ回路ブロック２に対して調整的なポンプＵＰま
たはポンプＤＯＷＮ信号を生成させる。これがこの場合
の間、トランジスタＭＰを流れる平均ポンプアップ電流
ＩpuはトランジスタＭＮを流れる平均ポンプダウン電流
Ｉpdに等しい。この条件を満足するために、トランジス
タＭＰおよびＭＮはＶcp＝ＶＤＤ／２に比例的に比例さ
れる。
【０００６】図１２は電流ＩpuおよびＩpdがＰＬＬロッ
ク電圧Ｖcpの関数としてどのように変化するかを示して
いる。Ｖcp≒ＶＤＤ／２に対するＩpu＝Ｉpdの間、ＰＬ
Ｌロック電圧ＶcpがＶＤＤ或いはＧＮＤの方へ動くとき
ＩpuとＩpd間の不一致が大きくなる。電流の不一致が大
きくなればなるほど、位相同期でＩpu＝Ｉpdの条件を満
足させるために位相比較器の入力で必要な位相誤差オフ
セット（すなわちそれは定常状態位相誤差と呼ばれる）
が大きくなる。ロック電圧Ｖcpの範囲は、製造時のチッ
プのプロセス条件およびＶＣＯ設計に依存する。従来の
ＮＭＯＳ入力ＶＣＯは比較的制限されたロック電圧範囲
を持つのに対して、最近提案された相補型ＶＣＯ（両Ｎ
ＭＯＳ入力とＰＭＯＳ入力）は非常広いロック電圧範囲
を持つ。従って、ＶＣＯのこれら型に使用される従来の
チャージポンプ回路はいっそう大きな定常状態位相誤差
を生成するだろう。
【０００７】大きな定常状態位相誤差は、例えば、クロ
ック再生回路における誤りビット率を増大し、又は２つ
の通信チップ（チップ１はプロセス条件１で製造され、
チップ２はプロセス条件２で製造される）間のスキュー
を増大する。さらに、ほとんどのロック検出器はロック
状態を検出ために位相差を使用するので、この定常状態
位相誤差は間違ったロック検出を起こす。
【０００８】従って要約すると、ＰＬＬロック電圧の全
ての値に対して非常に小さい定常状態位相誤差を達成す
る位相同期ループ回路を必要とする。
【０００９】
【課題を解決するための手段】従って、本発明の目的
は、全体のＰＬＬロック電圧範囲で非常に小さい定常状
態位相誤差を達成するシュミットトリガ回路ブロックを
利用する位相同期ループ回路を提供することにあり、位
相同期ループ回路は、少なくとも１つの位相比較器から
成る位相比較器ブロックであって、位相比較器の各々は
入力基準信号と帰還信号との間の位相差信号を検出する
ためのものである、位相比較器ブロックと、位相比較器
ブロックからの出力信号に応じて充電又は放電を行うチ
ャージポンプ回路ブロックと、チャージポンプ回路ブロ
ックの出力電圧に結合されたローパスフィルタブロック
と、複数のシュミットトリガ回路からなるシュミットト
リガ回路ブロックであって、各シュミットトリガ回路の
ヒステリシスの量は温度係数およびＶＣＯ入力電圧係数
ばかりでなくＰＬＬ回路の減衰定数ζに依存し、ヒステ
リシス曲線の中心点はチャージポンプ回路ブロックを構
成するトランジスタの電流電圧特性によってセットさ
れ、シュミットトリガ回路ブロックの出力はＶＣＯ入力
電圧に応じて変化する、シュミットトリガ回路ブロック
と、シュミットトリガ回路ブロックとチャージポンプ回
路ブロックとの間に置かれる制御論理回路ブロックであ
って、シュミットトリガ回路ブロックからの出力信号に
応じて、チャージポンプ回路ブロックを構成するトラン
ジスタをオンまたはオフすることを命じる、制御論理回
路ブロックと、ローパスフィルタブロックの出力によっ
て決定される周波数を持つ一組の信号を発生するための
電圧制御発振器（ＶＣＯ）であって、バイアス発生器
（ＢＧ）と電流制御発振器（ＣＣＯ）とから成る電圧制
御発振器と、ＶＣＯの出力を分周比Ｎによって分周する
分周器であって、その出力は位相比較器ブロックへ帰還
信号として供給される、分周器と、を備える。
【００１０】
【作用】本発明は位相同期ループ回路に向けられる。位
相比較器は入力信号と帰還信号との間の位相差を検出す
る。入力信号と帰還信号との間の位相差に依存して、位
相比較器はチャージポンプ回路にローパスフィルタに対
して充電するか放電するかを命じる。ローパスフィルタ
の出力電圧はＶＣＯの周波数とシュミットトリガ回路の
出力信号の両方を制御する。シュミットトリガ回路ブロ
ック内の各シュミットトリガ回路のヒステリシス曲線の
正および負のしきい値は、チャージポンプ回路ブロック
内のチャージポンプ回路の特性によってセットされる。
ローパスフィルタＤＣ（直流）出力電圧に応答して、シ
ュミットトリガ回路は制御論理回路ブロックに対してチ
ャージポンプ回路内のポンプＵＰトランジスタおよびポ
ンプＤＯＷＮトランジスタをオンまたはオフさせること
を命じる。応用（例えば、周波数シンセサイザやクロッ
ク再生）によって、分周器はＶＣＯと位相比較器との間
の帰還経路に必要とされたり不要とされる。
【００１１】
【発明の実施の形態】以下、本発明について図面を参照
して詳細に説明する。
【００１２】図１に示された本発明は、シュミットトリ
ガ回路を利用する位相同期ループ回路が全体のＰＬＬロ
ック電圧範囲で非常に小さい定常状態位相誤差を達成で
きることを保証する。位相同期ループ回路は、位相比較
器ブロックと、チャージポンプ回路ブロックと、ローパ
スフィルタブロックと、シュミットトリガ回路ブロック
と、制御論理回路ブロックと、電圧制御発振器（ＶＣ
Ｏ）と、分周器とを備えている。
【００１３】位相比較器ブロックは、少なくとも１つの
位相比較器から成る。位相比較器の各々は入力基準信号
と分周器からの帰還信号との間の位相差信号を検出する
ためのものである。上記位相差は出力信号として生成さ
れ、それはチャージポンプ回路ブロックに供給される。
【００１４】チャージポンプ回路ブロックは、位相比較
器ブロックからの出力信号に応じてローパスフィルタブ
ロックを充電又は放電する。
【００１５】ローパスフィルタブロックは、チャージポ
ンプ回路ブロックの出力電圧を電圧制御発振器（ＶＣ
Ｏ）とシュミットトリガ回路ブロックに結合する。
【００１６】シュミットトリガ回路ブロックは複数のシ
ュミットトリガ回路から成る。各シュミットトリガ回路
のヒステリシスの量はＶＣＯ入力電圧の温度および電圧
係数ばかりでなくＰＬＬ回路の減衰定数ζに依存する。
ヒステリシス曲線の中心点はチャージポンプ回路ブロッ
クの電流電圧特性によってセットされる。シュミットト
リガ回路ブロックの出力はＶＣＯ入力電圧に応じて変化
し、制御論理回路に入力として与えられる。
【００１７】制御論理回路ブロックはシュミットトリガ
回路ブロックとチャージポンプ回路ブロックとの間に置
かれ、その出力はシュミットトリガ回路ブロックからの
出力信号に応答して変化する。チャージポンプ回路ブロ
ックはＰＭＯＳポンプＵＰトランジスタおよびＮＭＯＳ
ポンプＤＯＷＮトランジスタからなっても良く、その場
合、制御論理回路ブロックの出力信号は、チャージポン
プ回路ブロックに対してそれらトランジスタをオンまた
はオフすることを命じる。
【００１８】電圧制御発振器（ＶＣＯ）はローパスフィ
ルタブロックの出力によって決定される周波数を持つ一
組の信号を発生するためのものである。それら一組の信
号は分周器に供給される。電圧制御発振器はバイアス発
生器（ＢＧ）と電流制御発振器（ＣＣＯ）から成る。
【００１９】分周器はＶＣＯの出力を分周比Ｎによって
分周し、その出力は位相比較器ブロックへ帰還信号とし
て供給される。
【００２０】次に、回路動作について説明する。位相同
期で、チャージポンプ回路内のＰＭＯＳポンプＵＰトラ
ンジスタはローパスフィルタに同じポンプＵＰ電流（Ｉ
pu）を送出し、そのＮＭＯＳポンプＤＯＷＮの片われは
放電（Ｉpd）する。ＰＬＬロック電圧がＧＮＤに近づく
とき、ＮＭＯＳポンプダウンドランジスタのドレイン−
ソース電圧（Ｖdsn ）は減少し、そのＰＭＯＳの片われ
のＶsdp （＝−Ｖdsp）電圧は増加する。ゆえに、ＮＭ
ＯＳトランジスタがＩpu＝Ｉpdの条件を満足するため
に、それはそのＰＭＯＳ片われよりも長い時間オンし続
けなければならない。同様に、ＰＬＬロック電圧がＶＤ
Ｄに近づくとき、ＰＭＯＳトランジスタはそのＮＭＯＳ
片われよりも長い時間オンし続けなければならない。こ
のオン時間の差の結果、位相比較器の入力で大きい定常
状態位相誤差を生じる。本発明によれば、シュミットト
リガ回路が、制御論理回路に対して、ＰＬＬロック電圧
に応答してチャージポンプ回路内のトランジスタのアス
ペクト比を変化させることを命じる。ゆえに、位相比較
器の入力での定常状態位相誤差は著しく減少される。
【００２１】
【実施例】図２は位相同期ループ回路の好ましい実施例
を示す。この図において、参照番号１は位相比較器ブロ
ックを示し、２はチャージポンプ回路ブロックを示し、
３はローパスフィルタブロックを示し、４は電圧制御発
振器を示し、５は分周器を示し、１２はシュミットトリ
ガ回路を示し、１７は制御論理回路ブロックを示す。
【００２２】位相比較器ブロック１は入力６Ａ，５Ａを
持ち、出力１Ａ，１Ｂを持つ。基準入力信号は入力６Ａ
に加えられる。分周したクロック信号（Ｆvco ／Ｎ）は
５Ａに加えられる。位相比較器ブロック１は、６Ａの位
相が５Ａのそれよりも進んでいるとき、ポンプＵＰ出力
１Ａで信号を発生するように働く。同様に、位相比較器
ブロック１は、６Ａの位相が５Ａのそれよりも遅れてい
るとき、ポンプＤＯＷＮ出力１Ｂを発生するように働
く。
【００２３】チャージポンプ回路ブロック２はポンプＵ
Ｐ入力１Ａ、ポンプＤＯＷＮ入力１Ｂ、および制御入力
１３〜１６を持つ。チャージポンプ回路ブロック２は、
出力信号１Ａおよび１Ｂ間の位相差に依存してローパス
フィルタブロック３の入力ノード２Ａを充電または放電
するように働く。信号２Ａはローパッスフィルタブロッ
ク３によってＤＣ（直流）出力電圧３Ａを生成するため
にフィルタされる。後者はシュミットトリガ回路ブロッ
ク１２とＶＣＯ４の両方に加えられる。
【００２４】シュミットトリガ回路ブロック１２は第１
のシュミットトリガ回路１２Ａと第２のシュミットトリ
ガ回路１２Ｂから成る。制御入力３Ａは第１のシュミッ
トトリガ回路１２Ａの出力信号Ｂを決定する。後者は正
および負のしきい値Ｖref1+とＶref1-を持つ。Ｖref1＝
（Ｖref1+＋Ｖref1-）／２はチャージポンプ回路ブロッ
ク２内のＭＯＳトランジスタＭＮ１およびＭＰ１の電流
電圧特性に依存する。（Ｖref1+−Ｖref1-）は信号３Ａ
の温度係数および電圧係数ばかりでなくＰＬＬ回路の減
衰定数ζに依存する。同様に、制御入力３Ａは第２のシ
ュミットトリガ回路１２Ｂの出力信号Ａを決定する。後
者は正および負のしきい値Ｖref2+とＶref2-を持つ。Ｖ
ref2＝（Ｖref2+＋Ｖref2-）／２はチャージポンプ回路
ブロック２内のＭＯＳトランジスタＭＮ１およびＭＰ１
の電流電圧特性に依存する。（Ｖref2+−Ｖref2-）は信
号３Ａの温度係数および電圧係数ばかりでなくＰＬＬ回
路の減衰定数ζに依存する。
【００２５】制御論理回路ブロック１７は２つのインバ
ータ１７Ａおよび１７Ｂから成る。第１のシュミットト
リガ回路１２Ａの出力は制御出力信号１３（Ｂ）を規定
し、それはインバータ１７Ａの入力に接続されている。
第２のシュミットトリガ回路１２Ｂの出力は制御出力信
号１５（Ａ）を規定し、それはインバータ１７Ｂの入力
に接続されている。インバータ１７Ａおよび１７Ｂの出
力はそれぞれ制御出力信号１４および１６を規定する。
【００２６】電圧制御入力３ＡはＶＣＯ４の出力信号４
Ａの周波数を決定する。ＶＣＯ４はバイアス発生器（Ｂ
Ｇ）４Ａと電流制御発振器（ＣＣＯ）４Ｂから成る。分
周器５はＶＣＯ４と位相比較器ブロック１との間に置か
れている。分周器５は入力４Ａと出力信号５Ａとを持
ち、出力信号は位相比較器ブロック１に帰還信号として
加えられる。
【００２７】チャージポンプ回路ブロック２はバッファ
インバータ（８Ａ，８Ｂ）、インバータ９、スイッチバ
ンク（スイッチ１０Ａ〜１０Ｈ）、全振れバッファイン
バータ（１１Ａ〜１１Ｈ）、およびポンプトランジスタ
（ＭＰ１，ＭＮ１，ＭＰ１，ＭＮ２）から成る。バッフ
ァインバータ８Ａおよび８Ｂは位相比較器ブロック１か
らの信号１Ａをバッファして、スイッチ１０Ｂおよび１
０Ｆに供給する。同様に、インバータ９は位相比較器ブ
ロック１からの信号１Ｂをバッファおよび必要な反転を
与えて、スイッチ１０Ｃ〜１０Ｇに供給する。図２にお
ける一例のスイッチはＰＭＯＳトランジスタに並列に接
続されたＮＭＯＳトランジスタから成る。ポンプトラン
ジスタＭＰ１，ＭＮ１，ＭＰ２，ＮＮ２のゲートがオン
したときに全ＶＤＤ電圧に振れることを保証するため
に、全振れバッファインバータ（１１Ａ〜１１Ｈ）がス
イッチバンクとポンプトランジスタのゲートとの間に置
かれている。制御論理回路ブロック１７からスイッチ１
０Ａ〜１０Ｈに加えられる制御入力１３〜１６は、任意
のある時間でどのスイッチおよびゆえにどのポンプトラ
ンジスタをオンするかを決定する。
【００２８】スイッチ１０Ａがオンで、スイッチ１０Ｂ
がオフのとき、ＶＤＤに等しい電圧がポンプＵＰトラン
ジスタＭＰ１に加えれ、それによってそれをオフする。
対照的に、スイッチ１０Ａがオフで、スイッチ１０Ｂが
オンのとき、信号１ＡはポンプＵＰトランジスタＭＰ１
のゲートにバッファされる。信号１Ａが論理“高”レベ
ルから論理“低”レベルになるとき、トランジスタＭＰ
１はオンして、ノード２ＡをポンプＵＰ電流Ｉpu1 で充
電する。Ｉpu1 はノード２Ａでの電圧Ｖcpの変化に対し
て図３にプロットされている。Ｉpu1 はＶcp＝｜Ｖdsp
｜＝ＶＤＤの場合に最大で、Ｖcp＝｜Ｖdsp ｜＝ＧＮＤ
の場合に零に等しい。
【００２９】スイッチ１０Ｃがオンで、スイッチ１０Ｄ
がオフのとき、信号１Ｂは反転されて、ポンプＤＯＷＮ
トランジスタＭＮ１のゲートにバッファされる。信号１
Ｂが論理“高”レべルから論理“低”レベルになると
き、トランジスタＮＭ１はオンしてノード２Ａをポンプ
ＤＯＷＮ電流Ｉpd1 によって放電する。Ｉpd1 はノード
２Ａでの電圧Ｖcpの変化に対して図３にプロットされて
いる。Ｉpd1 はＶcp＝Ｖdsn ＝ＧＮＤの場合に零に等し
く、Ｖcp＝Ｖdsn ＝ＧＮＤの場合に最大である。対照的
に、スイッチ１０Ｃがオフで、スイッチ１０Ｄがオンの
とき、ＧＮＤがポンプＤＯＷＮトランジスタＭＮ１のゲ
ートに加えられ、それによってそれをオフする。
【００３０】スイッチ１０Ｅがオンで、スイッチ１０Ｆ
がオフのとき、ＶＤＤに等しい電圧がポンプＵＰトラン
ジスタＭＰ２に加えれ、それによってそれをオフする。
対照的に、スイッチ１０Ｅがオフで、スイッチ１０Ｆが
オンのとき、信号１ＡはポンプＵＰトランジスタＭＰ２
のゲートにバッファされる。信号１Ａが論理“高”レベ
ルから論理“低”レベルになるとき、トランジスタＭＰ
２はオンして、ノード２ＡをポンプＵＰ電流Ｉpu2 で充
電する。Ｉpu2 はノード２Ａでの電圧Ｖcpの変化に対し
て図３にプロットされている。Ｉpu2 （＜Ｉpu1 ）はＶ
cp＝｜Ｖdsp ｜＝ＶＤＤの場合に最大で、Ｖcp＝｜Ｖ
dsp ｜＝ＧＮＤの場合に零に等しい。
【００３１】スイッチ１０Ｇがオンで、スイッチ１０Ｈ
がオフのとき、信号１Ｂは反転されて、ポンプＤＯＷＮ
トランジスタＭＮ２のゲートにバッファされる。信号１
Ｂが論理“高”レべルから論理“低”レベルになると
き、トランジスタＮＭ２はオンしてノード２Ａをポンプ
ＤＯＷＮ電流Ｉpd2 によって放電する。Ｉpd2 はノード
２Ａでの出力電圧Ｖcpの変化に対して図３にプロットさ
れている。Ｉpd2 はＶcp＝Ｖdsn ＝ＧＮＤの場合に零に
等しく、Ｖcp＝Ｖdsn ＝ＧＮＤの場合に最大（Ｉpd2 ＜
Ｉpd1 ）である。対照的に、スイッチ１０Ｇがオフで、
スイッチ１０Ｈがオンのとき、ＧＮＤがポンプＤＯＷＮ
トランジスタＭＮ２のゲートに加えられ、それによって
それをオフする。
【００３２】制御入力１３〜１６はＰＬＬロック電圧３
Ａ（Ｖcnt ）に応答して変化する。Ｖcp＜Ｖref1のと
き、第１のシュミットトリガ回路の出力は“高”（Ｂ＝
“１”）で、第２のシュミットトリガ回路の出力は
“低”（Ａ＝“０”）である。この場合において、スイ
ッチ１０Ａ，１０Ｃ，１０Ｆ，１０Ｈはオンで、スイッ
チ１０Ｂ，１０Ｄ，１０Ｅ，１０Ｇはオフである。ゆえ
にＰＬＬロック電圧Ｖcnt ＝ＶcpがＧＮＤに近いとき、
トランジスタＭＮ１，ＭＰ２はオンで、ＭＮ２，ＭＰ１
はオフである。その結果として、ノード２Ａは電流Ｉ
pu2 によって充電され、電流Ｉpd1 によって放電され
る。図３において、Ｉpu2 はＧＮＤ≦Ｖcp≦ＶCP-の場
合にＩpd1 より明らかに大きい。この領域でロックする
ＰＬＬは大きい定常状態位相誤差を持つけれども、この
誤差は従来の場合よりも小さい。何故ならば、電流Ｉ
pu1 に対立するものとしての電流Ｉpu2 がＩpd1 と比較
されるからである。Ｖcp- ＜Ｖcp＜Ｖref1の場合、Ｉ
pd1 とＩpu2 はほぼ等しい。その結果としてこの領域で
は、定常状態位相誤差が小さい。
【００３３】Ｖref1≦Ｖcp≦Ｖref2のとき、両方のシュ
ミットトリガ回路の出力は“低”（Ａ＝Ｂ＝“０”）で
ある。この場合において、スイッチ１０Ｂ，１０Ｃ，１
０Ｅ，１０Ｈはオンし、スイッチ１０Ａ，１０Ｄ，１０
Ｆ，１０Ｇはオフである。それゆえにＰＬＬロック電圧
Ｖcnt ＝ＶcpがＶＤＤ／２のまわりに集中されていると
き、トランジスタＭＮ１，ＭＰ１はオンし、ＭＰ２，Ｍ
Ｎ２はオフする。その結果として、ノード２Ａは電流Ｉ
pu1 によって充電され、電流Ｉpd1 によって放電され
る。図３のこの領域において、Ｉpu1 とＩpd1 はほぼ等
しく、それゆえに、定常状態位相誤差は小さい。
【００３４】Ｖcp＞Ｖref2のとき、第１のシュミットト
リガ回路の出力は“低”（Ｂ＝“０”）で、第２のシュ
ミットトリガ回路の出力は“高”（Ａ＝“１”）であ
る。この場合において、スイッチ１０Ｂ，１０Ｄ，１０
Ｅ，１０Ｇはオンで、スイッチ１０Ａ，１０Ｃ，１０
Ｆ，１０Ｈはオフである。それゆえにＰＬＬロック電圧
Ｖcnt＝ＶcpがＶＤＤに近いとき、トランジスタＭＰ
１，ＭＮ２はオンで、ＭＮ１，ＭＰ２はオフである。そ
の結果として、ノード２Ａは電流Ｉpu1によって充電さ
れ、電流Ｉpd2によって放電される。Ｖref2≦Ｖcp≦Ｖ
cp+の場合、Ｉpu1とＩpd2はほぼ等しい。それゆえにこ
の領域において、定常状態位相誤差は小さい。Ｖcp+≦
Ｖcp≦ＶＤＤの場合、Ｉpd2はＩ pu1 より明らかに大き
い。この領域でロックするＰＬＬは大きい定常状態位相
誤差を持つけれども、この誤差は従来の場合におけるも
のよりも小さい。何故ならば、電流Ｉpd1に対立するも
のとしての電流Ｉpd2はＩpu1と比較されるからである。
図３におけるＶcp-≦Ｖcp≦Ｖcp+はＰＬＬが小さい定常
状態位相誤差を達成することができるロック電圧の範囲
を表している。本発明の範囲を逸脱しない範囲内で、当
業者によって、図３に示されるよりもより広い範囲で小
さい定常状態位相誤差を達成するＰＬＬ回路を容易に達
成することは明らかだろう（図８を参照）。
【００３５】図４は本発明の原理による位相同期ループ
回路の他の実施例を示す。この実施例は、第１のチャー
ジポンプ回路内のポンプトランジスタがすべての時間で
オンしていることが、図２のものから異なっている。シ
ュミットトリガ回路ブロックの出力に依存して、第２の
チャージポンプ回路内の２つのポンプトランジスタの一
方がオンして、第１のチャージポンプ回路内のＭＯＳト
ランジスタ間のバランスを改善している。ＰＬＬロック
電圧がＧＮＤに近いとき、第２のチャージポンプ回路内
のＮＭＯＳポンプＤＯＷＮトランジスタがオンされる。
同様に、ＰＬＬロック電圧がＶＤＤに近いとき、第２の
チャージポンプ回路内のＰＭＯＳポンプＵＰトランジス
タがオンされる。それゆえ、この実施例はポンプ回路を
減らすことなく、小さい定常位相誤差を達成する。対照
的に、図２に示された実施例は、ポンプ回路を減らすこ
とによって小さい定常位相誤差を達成する。
【００３６】図５は本発明の原理による位相同期ループ
回路の他の実施例を示す。この実施例は、電流源がポン
プトランジスタ（ＮＭＯＳおよびＰＭＯＳ）のソースと
それらそれぞれの電源（それぞれ、ＧＮＤおよびＶＤ
Ｄ）との間に置かれていることで、図４のものから異な
っている。この実施例は、図４に示された実施例よりも
より小さい定常状態位相誤差を達成する。
【００３７】図６に示される実施例（図２に示されたも
のと同じ）は既に詳細に説明した。図７に示される実施
例は、電流源がポンプトランジスタ（ＮＭＯＳおよびＰ
ＭＯＳ）のソースとそれらそれぞれの電源（それぞれ、
ＧＮＤおよびＶＤＤ）との間に置かれていることで、図
６のものから異なっている。この実施例は、図６に示さ
れた実施例よりもより小さい定常状態位相誤差を達成す
る。
【００３８】
【発明の効果】以上説明したように、本発明は、位相同
期ループ回路がＰＬＬロック電圧にかかわりなく非常に
小さい定常状態位相誤差を発生することを保証する。
【図面の簡単な説明】
【図１】本発明の原理に従った位相同期ループ回路を示
すブロック図である。
【図２】本発明に従った位相同期ループ回路の好ましい
実施例を示すブロック図である。
【図３】図２における実施例に基づく基本的な原理を示
す図である。
【図４】本発明の原理に従った位相同期ループ回路の他
の実施例を示すブロック図である。
【図５】本発明の原理に従った位相同期ループ回路のも
っと他の実施例を示すブロック図である。
【図６】本発明の原理に従った位相同期ループ回路の別
の実施例を示すブロック図である。
【図７】本発明の原理に従った位相同期ループ回路のも
っと別の実施例を示すブロック図である。
【図８】本発明の一般的な原理を図表で示す図である。
【図９】従来の位相同期ループ回路のブロック図であ
る。
【図１０】図９に示された従来の位相同期ループ回路の
動作波形を示す図である。
【図１１】図９の従来の位相同期ループ回路に使用され
るチャージポンプ回路を示す図である。
【図１２】何故図９に示す従来の位相同期ループ回路が
（ＰＬＬロック電圧に依存して）大きい定常状態位相誤
差をもつ理由を図示した図である。
【符号の説明】
１ 位相比較器ブロック ２ チャージポンプ回路ブロック ３ ローパスフィルタブロック ４ 電圧制御発振器（ＶＣＯ） ５ 分周器 ６ 基準入力端子 １２ シュミットトリガ回路ブロック １７ 制御論理回路ブロック

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 シュミットトリガ回路を利用して非常に
    小さい定常状態位相誤差を達成する位相同期ループ回路
    （ＰＬＬ回路）において、 少なくとも１つの位相比較器から成る位相比較器ブロッ
    クであって、前記位相比較器の各々は入力基準信号と帰
    還信号との間の位相差信号を検出するためのものであ
    る、前記位相比較器ブロックと、 前記位相比較器ブロックの出力信号に応じて充電又は放
    電を行うチャージポンプ回路ブロックと、 該チャージポンプ回路ブロックの出力電圧に結合された
    ローパスフィルタブロックと、 複数のシュミットトリガ回路からなるシュミットトリガ
    回路ブロックであって、各シュミットトリガ回路のヒス
    テリシスの量は温度係数およびＶＣＯ入力電圧係数ばか
    りでなくＰＬＬ回路の減衰定数ζに依存し、ヒステリシ
    ス曲線の中心点はチャージポンプ回路ブロックを構成す
    るトランジスタの電流電圧特性によってセットされ、シ
    ュミットトリガ回路ブロックの出力はＶＣＯ入力電圧に
    応じて変化する、前記シュミットトリガ回路ブロック
    と、 シュミットトリガ回路ブロックとチャージポンプ回路ブ
    ロックとの間に置かれる制御論理回路ブロックであっ
    て、その出力信号はシュミットトリガ回路ブロックの出
    力信号に応じて変化して、前記チャージポンプ回路ブロ
    ックを構成するトランジスタをオンまたはオフすること
    を命じる、前記制御論理回路ブロックと、 前記ローパスフィルタブロックの出力によって決定され
    る周波数を持つ一組の信号を発生するための電圧制御発
    振器（ＶＣＯ）であって、バイアス発生器（ＢＧ）と電
    流制御発振器（ＣＣＯ）とから成る前記電圧制御発振器
    と、 ＶＣＯの出力を分周比Ｎによって分周する分周器であっ
    て、その出力は前記位相比較器ブロックに前記帰還信号
    として供給される、前記分周器と、 を備えた位相同期ループ回路。
  2. 【請求項２】 前記位相比較器ブロックは単一の位相比
    較器から成り、該単一の位相比較器は第１の入力、第２
    の入力、第１の出力、および第２の出力を持ち、 前記チャージポンプ回路ブロックは、第１のチャージポ
    ンプ回路と第２のチャージポンプ回路から成り、 前記第１のチャージポンプ回路は、 ゲート電圧が論理“高”レベルから論理“低”レベルに
    なるときに前記ローパスフィルタブロックの充電を開始
    するＰＭＯＳポンプＵＰトランジスタであって、そのソ
    ースはＶＤＤ電源に接続され、そのドレインは前記ロー
    パスフィルタブロックの入力に接続された、前記ＰＭＯ
    ＳポンプＵＰトランジスタと、 ゲート電圧が論理“低”レベルから論理“高”レベルに
    なるときに前記ローパスフィルタブロックの放電を開始
    するＮＭＯＳポンプＤＯＷＮトランジスタであって、そ
    のソースはＧＮＤに接続され、そのドレインは前記ロー
    パスフィルタブロックの入力に接続された、前記ＮＭＯ
    ＳポンプＤＯＷＮトランジスタと、 前記位相比較器の第１の出力から前記ＰＭＯＳポンプＵ
    Ｐトランジスタのゲートへ信号をバッファするバッファ
    インバータと、 前記位相比較器の第１の出力から前記ＮＭＯＳポンプＤ
    ＯＷＮトランジスタのゲートへ信号を反転して駆動する
    インバータとから成り、 前記第２のチャージポンプ回路は、 ゲート電圧が論理“高”レベルから論理“低”レベルに
    なるときに前記ローパスフィルタブロックの充電を開始
    するＰＭＯＳポンプＵＰトランジスタであって、そのソ
    ースは前記ＶＤＤ電源に接続され、そのドレインは前記
    ローパスフィルタブロックの入力に接続された、前記Ｐ
    ＭＯＳポンプＵＰトランジスタと、 ゲート電圧が論理“低”レベルから論理“高”レベルに
    なるときに前記ローパスフィルタブロックの放電を開始
    するＮＭＯＳポンプＤＯＷＮトランジスタであって、そ
    のソースはＧＮＤに接続され、そのドレインは前記ロー
    パスフィルタブロックの入力に接続された、前記ＮＭＯ
    ＳポンプＤＯＷＮトランジスタとから成り、 前記シュミットトリガ回路ブロックは第１のシュミット
    トリガ回路と第２のシュミットトリガ回路から成り、 前記第１のシュミットトリガ回路は、Ｖref1+で正しき
    い値をＶref1-で負しきい値を持ち、（Ｖref1+−Ｖ
    ref1-）は温度係数およびＶＣＯ入力電圧係数ばかりで
    なくＰＬＬ回路の減衰定数ζに依存し、Ｖref1＝（Ｖ
    ref1+＋Ｖref1-）／２は第１のチャージポンプ回路にお
    けるトランジスタの電流電圧特性によって決定され、Ｖ
    ref1はＶＤＤよりもＧＮＤに近く、 前記第２のシュミットトリガ回路は、Ｖref2+で正しき
    い値をＶref2-で負しきい値を持ち、（Ｖref2+−Ｖ
    ref2-）は温度係数およびＶＣＯ入力電圧係数ばかりで
    なくＰＬＬ回路の減衰定数ζに依存し、Ｖref2＝（Ｖ
    ref2+＋Ｖref2-）／２は第１のチャージポンプ回路にお
    けるトランジスタの電流電圧特性によって決定され、Ｖ
    ref2はＧＮＤよりもＶＤＤに近く、 前記制御論理回路ブロックは２入力ＮＡＮＤゲートと２
    入力ＡＮＤゲートから成り、前記ＮＡＮＤゲートの第１
    の入力は前記第２のシュミットトリガ回路の出力に接続
    され、前記ＮＡＮＤゲートの第２の入力は前記位相比較
    器の第１の出力の反転信号に接続され、前記ＡＮＤゲー
    トの第１の入力は前記第１のシュミットトリガ回路の出
    力に接続され、前記ＡＮＤゲートの第２の入力は前記位
    相比較器の第２の出力の反転信号に接続され、前記ＮＡ
    ＮＤゲートの出力は前記第２のチャージポンプ回路内の
    ＰＭＯＳポンプＵＰトランジスタのゲートに接続され、
    前記ＡＮＤゲートの出力は前記第２のチャージポンプ回
    路内のＮＭＯＳポンプＤＯＷＮトランジスタのゲートに
    接続されている請求項１に記載の位相同期ループ回路。
  3. 【請求項３】 前記ポンプＵＰトランジスタおよびポン
    プＤＯＷＮトランジスタ（ＮＭＯＳおよびＰＭＯＳ）と
    それらの各々の電源（それぞれＧＮＤおよびＶＤＤ）と
    の間に電流源をさらに有する、請求項２に記載の位相同
    期ループ回路。
  4. 【請求項４】 前記位相比較器ブロックは単一の位相比
    較器から成り、該単一の位相比較器は第１の入力、第２
    の入力、第１の出力、および第２の出力を持ち、 前記チャージポンプ回路ブロックは、第１のチャージポ
    ンプ回路と第２のチャージポンプ回路とを有し、 前記第１のチャージポンプ回路は、 ゲート電圧が論理“高”レベルから論理“低”レベルに
    なるときに前記ロ ーパスフィルタブロックの充電を開始
    するＰＭＯＳポンプＵＰトランジスタであって、そのソ
    ースはＶＤＤ電源に接続され、そのドレインは前記ロー
    パスフィルタブロックの入力に接続された、前記ＰＭＯ
    ＳポンプＵＰトランジスタと、 ゲート電圧が論理“低”レベルから論理“高”レベルに
    なるときに前記ローパスフィルタブロックの放電を開始
    するＮＭＯＳポンプＤＯＷＮトランジスタであって、そ
    のソースはＧＮＤに接続され、そのドレインは前記ロー
    パスフィルタブロックの入力に接続された、前記ＮＭＯ
    ＳポンプＤＯＷＮトランジスタとから成り、 前記第２のチャージポンプ回路は、 ゲート電圧が論理“高”レベルから論理“低”レベルに
    なるときに前記ローパスフィルタブロックの充電を開始
    するＰＭＯＳポンプＵＰトランジスタであって、そのソ
    ースは前記ＶＤＤ電源に接続され、そのドレインは前記
    ローパスフィルタブロックの入力に接続された、前記Ｐ
    ＭＯＳポンプＵＰトランジスタと、 ゲート電圧が論理“低”レベルから論理“高”レベルに
    なるときに前記ローパスフィルタブロックの放電を開始
    するＮＭＯＳポンプＤＯＷＮトランジスタであって、そ
    のソースはＧＮＤに接続され、そのドレインは前記ロー
    パスフィルタブロックの入力に接続された、前記ＮＭＯ
    ＳポンプＤＯＷＮトランジスタとから成り、 前記チャージポンプ回路ブロックは、スイッチバンクと
    全振れバッファインバータとをさらに有し、 前記スイッチバンクのゲートは前記制御論理回路ブロッ
    クの出力によって制御され、前記スイッチバンクは、あ
    る時間でＰＭＯＳポンプＵＰトランジスタとＮＭＯＳポ
    ンプＤＯＷＮトランジスタのどれをオンするかを制御
    し、 前記全振れバッファインバータは前記スイッチバンクと
    ＰＭＯＳポンプＵＰトランジスタおよびＮＭＯＳポンプ
    ＤＯＷＮトランジスタの両方のゲートとの間に置かれ
    て、それらトランジスタが全ＶＤＤ論理振れをするのを
    保証し、前記シュミットトリガ回路ブロックは第１のシュミット
    トリガ回路と第２のシュミットトリガ回路から成り、 前記第１のシュミットトリガ回路は、Ｖ ref1+ で正しき
    い値をＶ ref1- で負し きい値を持ち、（Ｖ ref1+ −Ｖ
    ref1- ）は温度係数およびＶＣＯ入力電圧係数ばかりで
    なくＰＬＬ回路の減衰定数ζに依存し、Ｖ ref1 ＝（Ｖ
    ref1+ ＋Ｖ ref1- ）／２は第１のチャージポンプ回路にお
    けるトランジスタの電流電圧特性によって決定され、Ｖ
    ref1 はＶＤＤよりもＧＮＤに近く、 前記第２のシュミットトリガ回路は、Ｖ ref2+ で正しき
    い値をＶ ref2- で負しきい値を持ち、（Ｖ ref2+ −Ｖ
    ref2- ）は温度係数およびＶＣＯ入力電圧係数ばかりで
    なくＰＬＬ回路の減衰定数ζに依存し、Ｖ ref2 ＝（Ｖ
    ref2+ ＋Ｖ ref2- ）／２は第１のチャージポンプ回路にお
    けるトランジスタの電流電圧特性によって決定され、Ｖ
    ref2 はＧＮＤよりもＶＤＤに近く、 前記制御論理回路ブロックは第１の入力、第２の入力、
    第１の出力、第２の出力、第３の出力、第４の出力を持
    ち、該制御論理回路ブロックは第１のインバータと第２
    のインバータとから成り、前記第１のインバータの入力
    は前記第１のシュミットトリガ回路の出力と前記制御論
    理回路ブロックの第１の出力とに接続され、前記第２の
    インバータの入力は前記第２のシュミットトリガ回路の
    出力と前記制御論理回路ブロックの第３の出力とに接続
    され、前記第１のインバータの出力は前記制御論理回路
    ブロックの第２の出力に接続され、前記第２のインバー
    タの出力は前記制御論理回路ブロックの第４の出力に接
    続されている請求項１に記載の位相同期ループ回路。
  5. 【請求項５】 前記ポンプＵＰトランジスタおよびポン
    プＤＯＷＮトランジスタ（ＮＭＯＳおよびＰＭＯＳ）と
    それら各電源（それぞれＧＮＤおよびＶＤＤ）との間に
    電流源をさらに有する請求項４に記載の位相同期ループ
    回路。
  6. 【請求項６】 前記ＶＣＯと前記位相比較器ブロックと
    の間の前記分周器を取り除き、前記ＶＣＯの出力は、直
    接、前記位相比較器ブロックの前記帰還信号に接続され
    ている、請求項１〜５のいずれか１つに記載の位相同期
    ループ回路。
JP9140289A 1997-05-29 1997-05-29 シュミットトリガ回路を利用した位相同期ループ回路 Expired - Fee Related JP3055607B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9140289A JP3055607B2 (ja) 1997-05-29 1997-05-29 シュミットトリガ回路を利用した位相同期ループ回路
US09/086,225 US6043695A (en) 1997-05-29 1998-05-28 Phase locked loop using a schmitt trigger block
DE69835393T DE69835393T2 (de) 1997-05-29 1998-05-29 Phasenregelschleife mit einer Schmitt-Trigger-Stufe
EP98109854A EP0881774B1 (en) 1997-05-29 1998-05-29 Phase locked loop using a Schmitt trigger block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9140289A JP3055607B2 (ja) 1997-05-29 1997-05-29 シュミットトリガ回路を利用した位相同期ループ回路

Publications (2)

Publication Number Publication Date
JPH10336021A JPH10336021A (ja) 1998-12-18
JP3055607B2 true JP3055607B2 (ja) 2000-06-26

Family

ID=15265333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9140289A Expired - Fee Related JP3055607B2 (ja) 1997-05-29 1997-05-29 シュミットトリガ回路を利用した位相同期ループ回路

Country Status (4)

Country Link
US (1) US6043695A (ja)
EP (1) EP0881774B1 (ja)
JP (1) JP3055607B2 (ja)
DE (1) DE69835393T2 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328574B2 (ja) 1998-03-25 2002-09-24 日本碍子株式会社 加速度センサ素子、加速度センサ及びこれらの製造方法
JPH11298323A (ja) * 1998-04-16 1999-10-29 Nec Yamagata Ltd 高速ロックアップｐｌｌ回路
US6385265B1 (en) * 1998-08-04 2002-05-07 Cypress Semiconductor Corp. Differential charge pump
KR100313498B1 (ko) * 1998-12-17 2001-12-12 김영환 동기검출회로를사용한피엘엘
US7103425B1 (en) * 1999-01-08 2006-09-05 Lexmark International, Inc. Method of regulating a target system using a frequency comparison of feedback and reference pulse trains
US6204705B1 (en) * 1999-05-28 2001-03-20 Kendin Communications, Inc. Delay locked loop for sub-micron single-poly digital CMOS processes
US6512411B2 (en) * 1999-08-05 2003-01-28 Maxim Integrated Products, Inc. Charge pump mode transition control
KR100429127B1 (ko) 2000-06-05 2004-04-28 미쓰비시덴키 가부시키가이샤 클럭 동기 장치
US6304115B1 (en) * 2000-07-19 2001-10-16 Marconi Communications, Inc. Phase locked loop having DC bias circuitry
US6456165B1 (en) 2000-08-18 2002-09-24 International Business Machines Corporation Phase error control for phase-locked loops
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
WO2002061946A1 (en) * 2001-01-26 2002-08-08 True Circuits, Inc. Phase-locked with composite feedback signal formed from phased-shifted variants of output signal
US20020176188A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies N.A. Inc. Offset cancellation of charge pump based phase detector
DE10132230C2 (de) 2001-06-29 2003-08-28 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung eines Taktausgangssignales
US6472915B1 (en) * 2001-09-19 2002-10-29 Cypress Semiconductor Corp. Method for charge pump tri-state and power down/up sequence without disturbing the output filter
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US20040135640A1 (en) * 2002-01-28 2004-07-15 Maneatis John G. Phase-locked loop with conditioned charge pump output
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
KR100498107B1 (ko) * 2002-08-19 2005-07-01 이디텍 주식회사 위상제어회로의 지터 특성 개선 회로
US7078977B2 (en) * 2002-09-06 2006-07-18 True Circuits, Inc. Fast locking phase-locked loop
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
KR100642441B1 (ko) * 2004-04-19 2006-11-06 주식회사 하이닉스반도체 반도체 메모리 소자의 제어 회로
US20060012357A1 (en) * 2004-07-14 2006-01-19 Toppoly Optoelectronics Corp. DC/DC converter
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8112054B2 (en) * 2005-09-26 2012-02-07 Cypress Semiconductor Corporation Tri-stating a phase locked loop to conserve power
US7239188B1 (en) * 2005-11-01 2007-07-03 Integrated Device Technology, Inc. Locked-loop integrated circuits having speed tracking circuits therein
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
JP5389524B2 (ja) * 2009-05-14 2014-01-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 遅延回路
JP5836605B2 (ja) * 2011-02-24 2015-12-24 スパンション エルエルシー Ｐｌｌ
US20130111914A1 (en) * 2011-04-27 2013-05-09 Champion Aerospace Llc Aircraft ignition system and method of operating the same
US11610105B2 (en) 2019-04-17 2023-03-21 Hewlett Packard Enterprise Development Lp Systems and methods for harnessing analog noise in efficient optimization problem accelerators
CN110855291B (zh) * 2019-10-07 2024-05-03 珠海一微半导体股份有限公司 一种应用于锁相环系统的锁相加速电路及锁相环系统
CN110932721A (zh) * 2019-12-04 2020-03-27 河北新华北集成电路有限公司 锁相环锁定指示电路及锁相环
CN112671397B (zh) * 2021-01-13 2023-06-09 河南科技大学 辅助锁相环加速充电的开关控制逻辑电路及锁相环电路
CN113082502B (zh) * 2021-04-06 2022-10-04 武汉光燚激光科技有限公司 超声波皮肤治疗仪

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201478A (ja) * 1982-05-20 1983-11-24 Pioneer Video Kk Ｐｌｌ回路の同期非同期状態検出回路
US5274338A (en) * 1990-02-05 1993-12-28 Deutsche Thomson-Brandt Gmbh Integrated FM detector including an oscillator having a capacitor and Schmitt trigger
US5285114A (en) * 1992-08-17 1994-02-08 Codex Corp. Phase lock loop charge pump with symmetrical charge and discharge currents
US5372046A (en) * 1992-09-30 1994-12-13 Rosemount Inc. Vortex flowmeter electronics
EP0647032A3 (en) * 1993-10-05 1995-07-26 Ibm Charge pump circuit with symmetrical current output for phase-controlled loop system.
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop

Also Published As

Publication number Publication date
JPH10336021A (ja) 1998-12-18
EP0881774A3 (en) 1999-06-09
EP0881774A2 (en) 1998-12-02
DE69835393T2 (de) 2007-08-09
US6043695A (en) 2000-03-28
DE69835393D1 (de) 2006-09-14
EP0881774B1 (en) 2006-08-02

Similar Documents

Publication Publication Date Title
JP3055607B2 (ja) シュミットトリガ回路を利用した位相同期ループ回路
JP3119205B2 (ja) Ｐｌｌ回路
US7409031B1 (en) Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US5734301A (en) Dual phase-locked loop clock synthesizer
US6040742A (en) Charge-pump phase-locked loop with DC current source
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
JPH03235512A (ja) 電圧制御発振回路
WO2001095492A1 (fr) Dispositif synchrone
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US6157691A (en) Fully integrated phase-locked loop with resistor-less loop filer
US20030038661A1 (en) Apparatus to decrease the spurs level in a phase-locked loop
KR100711103B1 (ko) 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
US6894569B2 (en) High-performance charge pump for self-biased phase-locked loop
US6831485B2 (en) Phase frequency detector with a narrow control pulse
US9391626B2 (en) Capacitive load PLL with calibration loop
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
WO2009139509A1 (en) Method of compensating jitters due to power supply variation and digitally controlled oscillator implemented thereof
JP4343246B2 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JP4105087B2 (ja) 差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法
JPWO2005008895A1 (ja) チャージポンプ回路
JPH11355134A (ja) 位相同期回路
JP2000036741A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees