JP3054584B2 - ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法 - Google Patents

ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法

Info

Publication number
JP3054584B2
JP3054584B2 JP7249467A JP24946795A JP3054584B2 JP 3054584 B2 JP3054584 B2 JP 3054584B2 JP 7249467 A JP7249467 A JP 7249467A JP 24946795 A JP24946795 A JP 24946795A JP 3054584 B2 JP3054584 B2 JP 3054584B2
Authority
JP
Japan
Prior art keywords
etching
film
gas
transparent electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7249467A
Other languages
English (en)
Other versions
JPH0974087A (ja
Inventor
浩司 鈴木
薫 武田
佳宏 森本
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7249467A priority Critical patent/JP3054584B2/ja
Priority to KR1019950032075A priority patent/KR960012350A/ko
Publication of JPH0974087A publication Critical patent/JPH0974087A/ja
Application granted granted Critical
Publication of JP3054584B2 publication Critical patent/JP3054584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、透明電極膜のドラ
イエッチング方法、及びこのドライエッチング方法を利
用した半導体装置の製造方法及び液晶表示装置の製造方
法に関するものである。
【０００２】
【従来の技術】アクティブマトリックス方式ＬＣＤに代
表される液晶表示装置などの表示用半導体装置及び太陽
電池などの光電変換素子においては、「光」をデバイス
内に出し入れする必要があり、このため電極材料とし
て、Ｉｎ2 Ｏ3 などのインジウムの酸化物、Ｉｎ2 Ｏ3
とＳｎＯ2 との混合物であるＩＴＯ（Ｉｎｄｉｕｍ Ｔ
ｉｎ Ｏｘｉｄｅ）、ＳｎＯ2 （酸化錫）、ＺｎＯ（酸
化亜鉛）などの透明な導電物質が用いられている。
【０００３】このような透明な導電物質からなる透明電
極を所定形状にパターニングするには、電極を例えば塩
酸水溶液に浸漬するウェットエッチング法、及び反応性
イオンエッチング法（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔ
ｃｈｉｎｇ（ＲＩＥ））などのドライエッチング法が用
いられる。
【０００４】ウェットエッチング法は、エッチングが等
方的に進行するので、サイドエッチまたはアンダーカッ
トと呼ばれる横方向へのエッチングが発生し、微細加工
に悪影響をもたらす。従って、近年では、エッチングが
一方向に進行するＲＩＥ法が好んで用いられている。
【０００５】ＲＩＥ法では、エッチング室内を真空状態
にし、この中にＣＦ4 などの反応ガスを入れ、高周波電
源から高周波電力を加えることにより、放電が生じてプ
ラズマが発生する。このプラズマ中では、電界で加速さ
れた電子との衝突によって、ガスが解離し、イオン、並
びに化学的に極めて活性な原子及び分子が生成する。Ｒ
ＩＥ法は、反応ガスの解離により生成したイオンを利用
するものである。反応ガスとしてＣＦ4 を用いた場合に
は、ＣＦ3 + 及びＣＦ2 + などの陽イオンが発生する。こ
のようにして発生した陽イオンを電界で加速し、エッチ
ングの対象物に衝突させることによりエッチングが行わ
れる。このようなイオンの衝撃は、深さ方向にのみ生ず
るので、エッチングは垂直方向にのみ進行し、異方性エ
ッチングとなる。
【０００６】特開平２−１５８１２９号公報（国際特許
分類；Ｈ０１Ｌ２１／３０２）には、ＲＩＥ法を用いて
透明電極膜をエッチングする技術が記載されている。該
公報に記載された技術に従えば、非晶質シリコン膜上に
形成されたＩＴＯ膜を、塩素（Ｃｌ2 ）とメタン（ＣＨ
4 ）の混合ガスを用いて、ＲＩＥ法によりエッチングが
なされている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなエッチング方法においては、メタンに含まれている
Ｃ及びＨがプラズマ中で解離して、Ｃ及びＨを含む化合
物からなる堆積物が発生する。このような堆積物はＩＴ
Ｏ膜の下地面及びエッチング室の壁面に付着すると共
に、エッチング室内に浮遊するので、半導体基板が汚染
されるという問題を生じる。このため、エッチング室内
の清掃を頻繁に行う必要が生じ、製造工程に支障をきた
した。
【０００８】本発明の目的は、このようなエッチング室
内及び被加工物の汚染を生じることなく、精度のよいエ
ッチングを行うことのできるエッチング方法を提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、第１のエッチングガスを用い透明電極膜を反
応性イオンエッチングによりエッチングする工程と、第
１のエッチングガスを第２のエッチングガスに切り替え
て透明電極膜を反応性イオンエッチング法によりエッチ
ングする工程とを備え、第２のエッチングガスとして塩
素系ガスを用いることを特徴としている。
【００１０】第２のエッチングガスによるエッチング
は、エッチング工程の最終段階で行われることが好まし
い。従って、第２のエッチングガスによるエッチング工
程は、エッチング完了までエッチングする工程であるこ
とが好ましい。エッチングガスとして塩素系ガスを用い
ることにより、それまでのエッチング工程で発生した堆
積物を除去することができ、より清浄なエッチングを行
うことができる。
【００１１】塩素系ガスとしては、例えば、Ｃｌ2 ガ
ス、ＢＣｌ3 ガス、及びこれらの混合ガスを挙げること
ができる。塩素系ガスは、ヘリウムなどの不活性ガスで
希釈して用いてもよいし、さらに少量であれば他のエッ
チングガスを含有させて用いてもよい。他のエッチング
ガスを含有させる場合、塩素系ガスは８０体積％以上含
有されていることが好ましい。
【００１２】Ｃｌ2 ガス及びＢＣｌ3 ガスにおいて、清
浄な状態でエッチングを施すという面からは、Ｃｌ2 ガ
スが好ましく、またレジスト膜に対する選択性の面から
はＢＣｌ3 ガスが好ましい。
【００１３】塩素系ガスとしてＣｌ2 ガスを用いる場
合、Ｃｌ2 ガスのレジスト膜に対する選択性が良好では
ないので、第１のエッチングガスとしてレジスト膜に対
する選択性のよいエッチングガスを用いることが好まし
い。このようなエッチングガスとしてはＨＢｒガス及び
ＨＩガスなどがある。従って、第１のエッチングガスと
してＨＢｒガスのようなレジスト膜に対する選択性のよ
いエッチングガスを用いてエッチングし、エッチング工
程の終盤においてＣｌ2 ガスにエッチングガスを切り替
えてエッチングすることが好ましい。エッチングガスを
切り替える時期は特に限定されることはないが、例え
ば、エッチングにより透明導電膜の下地面が露出し始め
た時点とすることができる。このようなエッチングガス
の選択により、レジスト膜との選択性のよいエッチング
を行うことができ、精度よくかつ清浄な状態でエッチン
グを行うことができる。ＨＢｒガスのレジスト膜に対す
る選択比は１〜１．５であり、Ｃｌ2 ガスのレジストに
対する選択比０．２〜０．３であり、ＢＣｌ3 のレジス
ト膜に対する選択比は１〜１．５である。ここで、レジ
スト膜に対する選択比は、透明電極膜のエッチングレー
ト／レジストのエッチングレートを表している。
【００１４】塩素系ガスとして、Ｃｌ2 ガスとＢＣｌ3
ガスを混合したガスを用いる場合には、Ｃｌ2 ：ＢＣｌ
3 の比が、０．５：５〜２：５の範囲内であることが好
ましい。ＢＣｌ3 ガスはレジスト膜に対する選択比がＣ
ｌ2 ガスよりも良好であるので、このような混合ガスを
用いることにより、精度よくかつ清浄な状態でエッチン
グを行うことができる。
【００１５】本発明において、エッチングの対象となる
透明導電膜は、一般に透明な導電性酸化物膜である。こ
のような透明導電膜としては、具体的には、ＩＴＯ膜、
Ｉｎ 2Ｏ3 膜（酸化インジウム膜）、ＳｎＯ2 膜（酸化
錫膜）、及びＺｎＯ膜（酸化亜鉛膜）などが挙げられ
る。
【００１６】例えば、ＩＴＯ膜をＣｌ2 ガスで反応性イ
オンエッチングによりエッチングすると、次式のような
反応式で、ＩＴＯ膜中の酸化錫及び酸化インジウムが分
解されエッチングされる。 ＳｎＯ2 ＋２Ｃｌ2 → ＳｎＣｌ4 ↑＋Ｏ2 ↑ ２Ｉｎ2 Ｏ3 ＋６Ｃｌ2 → ４ＩｎＣｌ3 ↑＋３Ｏ2 ↑
【００１７】ここで、透明電極膜上にパターン化された
レジスト膜が存在する場合には、レジスト膜との反応に
よりＣＯ2 ガスが発生し、レジスト膜も分解されエッチ
ングされる。
【００１８】また、ＩＴＯ膜を、ＨＢｒガスで反応性イ
オンエッチングによりエッチングすると、次式のような
反応式で、ＩＴＯ膜中の酸化錫及び酸化インジウムが分
解されエッチングされる。 ＳｎＯ2 ＋４ＨＢｒ → ＳｎＢｒ4 ↑＋２Ｈ2 Ｏ↑ Ｉｎ2 Ｏ3 ＋６ＨＢｒ → ２ＩｎＢｒ3 ↑＋３Ｈ2 Ｏ↑
【００１９】ＨＢｒガスは、上述のようにレジスト膜に
対して選択性が高く、レジスト膜に対するエッチングの
度合いが少ない。従って、エッチングガスとしてまず最
初にＨＢｒガスを用いてエッチングすることが好まし
い。これにより、レジスト膜によりエッチング領域がパ
ターン化されたＩＴＯ膜を精度よくエッチングすること
ができる。次に、エッチングガスをＣｌ2 ガスに切り替
えてエッチングすると、レジスト膜とＨＢｒとが反応す
ることによって生じた堆積物（Ｃ及びＨを含む化合物）
を、ＣＣｌ2 ↑、Ｈ2 ↑、ＨＣｌ↑として分解すること
ができる。従って、ＩＴＯ膜の下地面及びエッチング室
内に付着した堆積物を除去することができ、清浄な表面
状態となるようにエッチングすることができる。
【００２０】また、ＩＴＯ膜をＢＣｌ3 ガスでエッチン
グする場合には、ＩＴＯ膜中の酸化錫及び酸化インジウ
ムは、次式に示すような反応式で分解されエッチングさ
れる。 Ｉｎ2 Ｏ3 ＋ＢＣｌ3 → ＩｎＣｌ3 ↑＋Ｂ2 Ｏ5 ＳｎＯ2 ＋ＢＣｌ3 → ＳｎＣｌ4 ↑＋Ｂ2 Ｏ5
【００２１】本発明の半導体装置の製造方法は、上記本
発明のドライエッチング法により透明導電膜をエッチン
グする工程を備えている。すなわち本発明の半導体装置
の製造方法は、電極部を有する半導体スイッチング素子
を形成する工程と、半導体スイッチング素子の上に絶縁
膜を形成する工程と、絶縁膜に半導体スイッチング素子
の電極部と電気的な導通を形成するためのコンタクトホ
ールを形成する工程と、コンタクトホール内及び絶縁膜
上に透明電極膜を形成する工程と、透明電極膜上にパタ
ーン化したレジスト膜を形成する工程と、レジスト膜が
設けられていない透明電極膜の領域を第１のエッチング
ガスを用い反応性イオンエッチング法によりエッチング
する工程と、第１のエッチングガスを第２のエッチング
ガスである塩素系ガスに切り替えて透明電極膜の上記領
域を反応性イオンエッチング法によりエッチングする工
程とを備えている。
【００２２】半導体スイッチング素子としては、例え
ば、薄膜トランジスタ素子及びＭＩＭ（Ｍｅｔａｌ−Ｉ
ｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）素子が用いられる。ま
た本発明の製造方法に従い製造される半導体装置として
は、例えば、液晶表示装置の画素駆動部が挙げられる。
【００２３】本発明の液晶表示装置の製造方法は、上記
本発明のドライエッチング方法により透明電極膜をエッ
チングし画素電極の形状にする工程を備えている。すな
わち本発明の液晶表示装置の製造方法は、電極部を有す
る、画素を駆動するための半導体スイッチング素子を形
成する工程と、半導体スイッチング素子の上に絶縁膜を
形成する工程と、絶縁膜に半導体スイッチング素子の電
極部と電気的な導通を形成するためのコンタクトホール
を形成する工程と、コンタクトホール内及び絶縁膜上に
透明電極膜を形成する工程と、前記透明電極膜を画素電
極の形状にパターン化するため透明電極膜上にパターン
化したレジスト膜を形成する工程と、レジスト膜が設け
られていない透明電極膜の領域を第１のエッチングガス
を用い反応性イオンエッチング法によりエッチングする
工程と、第１のエッチングガスを第２のエッチングガス
である塩素系ガスに切り替えて透明電極膜の上記領域を
反応性イオンエッチング法によりエッチングし透明電極
膜を画素電極の形状にする工程とを備えている。
【００２４】さらに、本発明には以下の技術内容が含ま
れる。 （１）透明電極を反応性イオンエッチング法によりエッ
チングする際に、少なくとも終盤のエッチングガスとし
て塩素系ガスのみを用いることを特徴としたドライエッ
チング方法。
【００２５】（２）透明電極を塩素系ガスのみによる反
応性イオンエッチング法によりエッチングしたことを特
徴とするドライエッチング方法。 （３）透明電極を反応性イオンエッチング法によりエッ
チングする際に、エッチングガスとして臭化水素（ＨＢ
ｒ）を含むガスを用い、かつ少なくとも終盤には塩素系
ガスのみに切り替えることを特徴としたドライエッチン
グ方法。
【００２６】（４）絶縁膜の上に、少なくともＩｎ2 Ｏ
3 を含む膜を形成し、この膜を塩素系ガスのみによる反
応性イオンエッチング法によりエッチングしたことを特
徴とするドライエッチング方法。
【００２７】（５）絶縁膜の上に、少なくともＩｎ2 Ｏ
3 を含む膜を形成し、この膜をＨＢｒを含むガスによる
反応性イオンエッチング法によりエッチングすると共
に、前記エッチングガスをエッチングの終盤に塩素系ガ
スのみに切り替えることを特徴としたドライエッチング
方法。
【００２８】（６）前記塩素系ガスはＣｌ2 ガス、ＢＣ
ｌ3 ガス、またはこれらの混合物ガスであることを特徴
とした上記（１）〜（５）のいずれか１項に記載のドラ
イエッチング方法。
【００２９】（７）半導体スイッチング素子の上に、絶
縁膜を介して少なくともＩｎ2 Ｏ3を含む膜を形成し、
この膜を塩素系ガスのみによる反応性イオンエッチング
法により所定形状にエッチング加工することを特徴とし
た半導体装置の製造方法。
【００３０】（８）半導体スイッチング素子の上に、絶
縁膜を介して少なくともＩｎ2 Ｏ3を含む膜を形成し、
この膜をＨＢｒをふくむガスによる反応性イオンエッチ
ング法によりエッチングすると共に、前記エッチングガ
スをエッチングの終盤に塩素系ガスのみに切り替えてエ
ッチングを続行し、所定形状にエッチング加工すること
を特徴とした半導体装置の製造方法。
【００３１】（９）半導体スイッチング素子の上に、絶
縁膜を介して少なくともＩｎ2 Ｏ3を含む膜を形成し、
この膜を塩素系ガスのみによる反応性イオンエッチング
法により画素電極形状にエッチング加工することを特徴
とした液晶表示装置の製造方法。
【００３２】（１０）半導体スイッチング素子の上に、
絶縁膜を介して少なくともＩｎ2 Ｏ 3 を含む膜を形成
し、この膜をＨＢｒを含むガスによる反応性イオンエッ
チング法によりエッチングすると共に、前記エッチング
ガスをエッチングの終盤に塩素系ガスのみに切り替えて
エッチングを続行し、画素電極形状にエッチング加工す
ることを特徴とした液晶表示装置の製造方法。
【００３３】（１１）半導体スイッチング素子の上に、
絶縁膜を介してＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉ
ｄｅ）膜を形成し、この膜を塩素系ガスのみによる反応
性イオンエッチング法により画素電極形状にエッチング
加工することを特徴とする液晶表示装置の製造方法。
【００３４】（１２）半導体スイッチング素子の上に、
絶縁膜を介してＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉ
ｄｅ）膜を形成し、この膜をＨＢｒを含むガスによる反
応性イオンエッチング法によりエッチングすると共に、
前記エッチングガスをエッチングの終盤に塩素系ガスの
みに切り替えてエッチングを続行し、画素電極形状にエ
ッチング加工することを特徴とした液晶表示装置の製造
方法。
【００３５】（１３）前記半導体スイッチング素子の形
成工程から少なくともＩｎ2 Ｏ3 を含む膜の加工工程に
至る全てのエッチング工程をドライエッチング法で行う
ことを特徴とした上記（９）〜（１２）のいずれか１項
に記載の液晶表示装置の製造方法。
【００３６】上記（１３）のように薄膜トランジスタの
ような半導体スイッチング素子の製造から透明電極膜の
加工までを、すべて異方性のドライエッチングで行うこ
とにより、ウェットエッチングとドライエッチングとを
併用した製造方法に比べ、より製造工程を簡易にするこ
とができる。
【００３７】
【発明の実施の形態】図１は、本発明に従う実施形態の
一つを示す断面図である。図１は液晶表示装置の画素駆
動部の製造工程を示しており、基板１の上には薄膜トラ
ンジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ）が形成され、薄膜トランジスタの上層部には
シリコン酸化膜１２が形成されている。シリコン酸化膜
１２にはコンタクトホール１３が形成されている。シリ
コン酸化膜上及びコンタクトホール１３内には、透明電
極膜としてＩＴＯ膜１４が形成されている。このＩＴＯ
膜１４の上にはパターン化したレジスト膜３０が形成さ
れている。ＩＴＯ膜１４を残す部分の上にレジスト膜３
０が形成され、ＩＴＯ膜１４をエッチングにより除去す
る部分の上にはレジスト膜３０が形成されていない。
【００３８】このような状態で、エッチングガスとし
て、まずＨＢｒを用い、ＲＩＥ法により、レジスト膜３
０が設けられていないＩＴＯ膜１４の領域をエッチング
する。エッチング条件としては、例えばＨＢｒガスの流
量を３０ｓｃｃｍとし、エッチング室内の圧力を２０ｍ
Ｔｏｒｒ、高周波電源からの印加電力を４００Ｗとして
エッチングする。このような条件でのエッチング速度
は、例えば１２００Å／分である。なおエッチングの際
の基板温度は８０℃とする。
【００３９】ＨＢｒによるエッチングを、ＩＴＯ膜１４
の下地面であるシリコン酸化膜１２が露出し始めるまで
行う。このような下地面のシリコン酸化膜１２の露出
は、プラズマによるＩｎの発光強度を観察し、この発光
強度の変化により判断することができる。下地面である
シリコン酸化膜１２が露出し始めた時点において、エッ
チングガスをＣｌ2 ガスに切り替え、そのまま最後まで
エッチングを継続する。Ｃｌ2 ガスによるエッチング条
件としては、例えばＣｌ2 ガスの流量を３０ｓｃｃｍと
し、エッチング室内の圧力を２０ｍＴｏｒｒ、電力パワ
ーを４００Ｗとすることができる。このような条件での
エッチング速度は、例えば１０００Å／分である。
【００４０】上述のように、ＨＢｒガスを用いたエッチ
ングは、Ｃｌ2 ガスを用いたエッチングに比べ、レジス
ト膜に対する選択比が良好である。従って、レジスト膜
が目減りしにくく、精度のよいエッチング加工を行うこ
とができる。またエッチングの最終工程でＣｌ2 ガスに
切り替えているので、ＨＢｒガスによる堆積物を除去す
ることができ、エッチング後の表面を清浄な表面とする
ことができる。
【００４１】図２は、上記エッチング工程終了後、レジ
スト膜を除去した状態を示している図２に示すように、
レジスト膜が設けられていた領域にのみＩＴＯ膜１４が
残っている。
【００４２】図３は、反応性イオンエッチング装置の一
例を示す概略構成図である。図３を参照して、エッチン
グ室５２内を所定の圧力の状態にし、エッチング室５２
の中に反応ガスを導入する。エッチング室５２内には、
陰極５５が設けられており、この陰極５５の上に、処理
される基板５６が載せられる。陰極５５と、陽極（図示
されない）とは一対の平行な平板の構造を構成してい
る。反応性イオンエッチング装置５１において、高周波
電源５３から陰極５５と陽極との間に高周波電力が印加
されると、放電が生じてプラズマ５４が発生する。この
プラズマ５４中では、電界で加速された電子の衝突によ
ってガスが解離する。このプラズマ中で解離した陽イオ
ンが、電界により加速されて、処理される基板５６の表
面に衝突する。この陽イオンの衝突によって、エッチン
グが行われる。
【００４３】エッチングガスを切り替える場合には、エ
ッチング室５２に供給するガスを切り替えることにより
行うことができる。なお陰極５５内には水が供給され、
水冷されている。
【００４４】図４〜図１０は、図１に示す液晶表示装置
の画素駆動部を製造する工程を示す図である。以下、こ
の製造工程について説明する。工程１ 図４を参照して、例えば石英ガラスなどからなる絶縁基
板１の上に、通常の減圧ＣＶＤ法を用いて、非晶質シリ
コン膜（膜厚５００Å）を形成する。さらに、窒素（Ｎ
2 ）雰囲気中、温度６００℃程度で約２０時間熱処理を
行うことにより、非晶質シリコン膜を固相成長させて多
結晶シリコン膜２を形成する。
【００４５】この多結晶シリコン膜２は、膜を構成する
結晶に転位等の欠陥が多く存在すると共に、結晶間に非
晶質部分が残っているため、リーク電流が多くなるおそ
れがある。
【００４６】そこで、さらに基板１を電気炉内に入れ、
窒素（Ｎ2 ）雰囲気中、温度１０５０℃で約２時間の熱
処理を行う。これにより多結晶シリコン膜２の膜質が改
善される。
【００４７】次に、多結晶シリコン膜２を薄膜トランジ
スタの能動層として用いるために、フォトリソグラフィ
技術、ＲＩＥ法によるドライエッチング技術により多結
晶シリコン膜２を所定形状にパターン化する。
【００４８】次に、多結晶シリコン膜２の上に、減圧Ｃ
ＶＤ法を用いて、ゲート絶縁膜としてのＨＴＯ膜（Ｈｉ
ｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：シリコン
酸化膜）３を堆積する。次に、電気炉内に入れ、Ｎ2 雰
囲気中、温度１０５０℃で２時間の熱処理を行う。
【００４９】工程２ 図５を参照して、ゲート絶縁膜３の上に、減圧ＣＶＤ法
により多結晶シリコン膜５を堆積した後、この多結晶シ
リコン膜５に不純物を注入し、さらに熱処理を行って不
純物を活性化させる。
【００５０】次に、常圧ＣＶＤ法により、この多結晶シ
リコン膜５の上にシリコン酸化膜４を堆積する。次にフ
ォトリソグラフィ技術、ＲＩＥ法によるドライエッチン
グ技術を用いて、多結晶シリコン膜５及びシリコン酸化
膜４を所定の形状にパターン化する。多結晶シリコン膜
５は、ゲート電極として使用する。
【００５１】ゲート絶縁膜３及びシリコン酸化膜４の上
に、減圧ＣＶＤ法によりＨＴＯ膜を堆積する。これを異
方性の全面エッチバックすることにより、ゲート電極５
及びシリコン酸化膜４の側面にサイドウォール７を形成
する。次に、自己整合（セルフアライン）技術により、
多結晶シリコン膜２内のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ）領域６ａ及びソース・ドレイン領
域６に不純物を注入し、さらに熱処理を行って不純物を
活性化させる。
【００５２】工程３ 図６を参照して、このサイドウォール７及びシリコン酸
化膜４をレジスト膜８で覆い、再び自己整合技術により
レジスト膜８をマスクとして多結晶シリコン膜２に不純
物を注入し、これによってＬＤＤ構造を形成する。な
お、以下の工程においては、ＬＤＤ領域６ａを図示省略
する。
【００５３】工程４ レジスト膜８を除去した後、図７を参照して、デバイス
の全面に、常圧ＣＶＤ法により、シリコン酸化膜及び流
動性のあるＢＰＳＧ膜（層間絶縁膜９の一部となる）を
連続して堆積する。次に、電気炉内に入れ、温度９００
℃に加熱して、ＢＰＳＧ膜をリフローさせる。このとき
の熱処理により、ソース・ドレイン領域６が同時に活性
化される。以上のようにして、薄膜トランジスタＡが形
成される。
【００５４】ＢＰＳＧ膜はレジストの剥離性が悪く、ま
た水分を吸収しやすいので、この保護膜として、常圧Ｃ
ＶＤ法により、ＢＰＳＧ膜の上に、さらにシリコン酸化
膜を堆積する。以上のようにして、シリコン酸化膜／Ｂ
ＰＳＧ膜／シリコン酸化膜の三層構造からなる層間絶縁
膜９を形成する。
【００５５】次に、電気炉内に入れ、水素（Ｈ2 ）雰囲
気中、温度４５０℃で１２時間加熱し、水素プラズマ処
理を施す。このような水素化処理を行うことで、多結晶
シリコン膜の結晶欠陥部分に水素原子が結合し、結晶構
造が安定化して、電界効果移動度が高まる。
【００５６】次に、フォトリソグラフィ技術、及びＲＩ
Ｅ法によるドライエッチング技術を用いて、層間絶縁膜
９に、ソース・ドレイン領域６とコンタクトするコンタ
クトホール１０を形成する。
【００５７】工程５ 図８を参照して、マグネトロンスパッタ法により、Ａｌ
−Ｓｉ合金とＴｉとを積層させた配線層を形成する。こ
の配線層をフォトリソグラフィ技術、及びＲＩＥ法によ
るドライエッチング技術を用いて、ソース・ドレイン電
極１１とする。
【００５８】工程６ 図９を参照して、常圧ＣＶＤ法により、デバイスの全面
に保護膜としてのシリコン酸化膜１２を堆積させる。
【００５９】工程７ 図１０を参照して、シリコン膜１２に、フォトリソグラ
フィ技術、及びＲＩＥ法によるドライエッチング技術を
用いて、ソース・ドレイン電極１１に通じるコンタクト
ホール１３を形成する。次に、デバイスの全面、すなわ
ちシリコン酸化膜１２上及びコンタクトホール１３内
に、透明電極膜としてのＩＴＯ膜１４をスパッタリング
により形成する。このＩＴＯ膜１４は、画素電極となる
ものである。
【００６０】工程８ 以上のようにして、図１に示したＩＴＯ膜１４を有する
液晶表示装置の画素部が形成される。図１を参照して説
明したように、次にＩＴＯ膜１４の上に、パターン化し
たレジスト膜３０を形成する。次に、既に説明したよう
に、第１のエッチングガスとしてＨＢｒガスを用い、第
２のエッチングガスとしてＣｌ2 ガスを用いて、ＲＩＥ
法によりＩＴＯ膜１４をエッチングする。
【００６１】このようなエッチングガスの切り替えによ
り、ＩＴＯ膜１４が精度よく、かつ清浄な表面を有した
状態でエッチングされる。このようなエッチングによ
り、図２を参照して説明したように、ＩＴＯ膜１４がエ
ッチングされ、画素電極の形状にパターン化される。
【００６２】工程９ 以上のようにして、液晶表示装置の薄膜トランジスタを
有した基板が形成される。次に、図１１を参照して、対
向する基板として、透明な絶縁基板１６の上に共通電極
１５が形成される。この共通電極１５を有した絶縁基板
１６と薄膜トランジスタを有した基板１とを対向させ、
これらの間に液晶を封入して、液晶層１７が形成され
る。
【００６３】以上のようにして液晶表示装置の画素部が
完成する。図１２は、上記のアクティブマトリックス方
式の液晶表示装置のブロック構成図である。
【００６４】図１２を参照して、画素部１８には、各走
査線（ゲート配線）Ｇ１…Ｇｎ，Ｇｎ＋１…Ｇｍと、各
データ線（ドレイン配線）Ｄ１…Ｄｎ，Ｄｎ＋１…Ｄｍ
とが配置されている。各ゲート配線と各ドレイン配線と
はそれぞれ直交し、その直交部分に画素１９が設けられ
ている。各ゲート配線は、ゲートドライバ２０に接続さ
れ、ゲート信号（走査信号）が印加されるようになって
いる。また、各ドレイン配線は、ドレインドライバ（デ
ータドライバ）２１に接続され、データ信号（ビデオ信
号）が印加されるようになっている。これらのドライバ
２０，２１によって、周辺駆動回路２２が構成されてい
る。
【００６５】各ドライバ２０，２１のうちの少なくとも
いずれか一方を画素部１８と同一基板上に形成した液晶
表示装置は、一般にドライバ一体型（ドライバ内蔵型）
液晶表示装置といわれている。なお、ゲートドライバ２
０が、画素部１８の両端に設けられている場合もある。
またドレインドライバ２１が、画素部１８の両側に設け
られている場合もある。
【００６６】図１３は、画素の等価回路を示す図であ
る。図１３を参照して、ゲート配線Ｇｎとドレイン配線
Ｄｎとの直交部分に画素１９が設けられている。画素１
９は、画素駆動素子としてのＴＦＴ（薄膜トランジス
タ）、液晶セルＬＣ、補助容量ＣＳとから構成される。
ゲート配線Ｇｎには、ＴＦＴのゲートが接続され、ドレ
イン配線ＤｎにはＴＦＴのドレインが接続されている。
ＴＦＴのソースには、液晶セルＬＣの表示電極（画素電
極）と補助容量（蓄積容量または付加容量）ＣＳとが接
続されている。
【００６７】この液晶セルＬＣと補助容量ＣＳにより、
信号蓄積素子が構成される。液晶セルＬＣの共通電極
（表示電極の反対側の電極）には、電圧Ｖｃｏｍが印加
されている。一方、補助容量ＣＳにおいて、ＴＦＴのソ
ースと接続される側の反対側の電極には、定電圧ＶＲが
印加されている。この液晶セルＬＣの共通電極は、文字
通り、全ての画素１９に対して共通した電極となってい
る。液晶セルＬＣの表示電極と共通電極との間には静電
容量が形成されている。なお、補助容量ＣＳにおいて、
ＴＦＴのソースと接続される側の反対側の電極は、隣の
ゲート配線Ｇｎ＋１と接続されている場合もある。
【００６８】以上のように構成された画素１９におい
て、ゲート配線Ｇｎを正電圧にしてＴＦＴのゲートに正
電圧を印加すると、ＴＦＴがオンとなる。これにより、
ドレイン配線Ｄｎに印加されたデータ信号で、液晶セル
ＬＣの静電容量と補助容量ＣＳとが充電される。反対
に、ゲート配線Ｇｎを負電圧にしてＴＦＴのゲートに負
電圧を印加すると、ＴＦＴがオフとなり、その時点でド
レイン配線Ｄｎに印加されていた電圧が、液晶セルＬＣ
の静電容量と補助容量ＣＳとによって保持される。
【００６９】以上のように画素１９へ書き込みたいデー
タ信号をドレイン配線に与えて、ゲート配線の電圧を制
御することにより、画素１９に任意のデータ信号を保持
させておくことができる。画素１９の保持しているデー
タ信号に応じて、液晶セルＬＣの透過率が変化し、画像
が表示される。
【００７０】ここで、画素１９の特性として重要なもの
に、書き込み特性と保持特性とがある。書き込み特性に
対して要求されるのは、画素部１８の仕様から定められ
た単位時間内に、信号蓄積素子（液晶セルＬＣ及び補助
容量ＣＳ）に対して所望のビデオ信号電圧を十分に書き
込むことができるかどうかという点である。また、保持
特性に対して要求されるのは、信号蓄積素子に一旦書き
込んだビデオ信号電圧を必要な時間だけ保持することが
できるかどうかという点である。
【００７１】補助容量ＣＳが設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性及び保持
特性を向上させるためである。すなわち、液晶セルＬＣ
は、その構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣＳによって液晶セルＬＣの静電容量の不
足分を補っている。
【００７２】図１４は、本発明の他の実施形態を示す断
面図である。図１４に示す実施形態においては、シリコ
ン酸化膜１２の上に、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａ
ｓｓ）膜２３を形成し、さらにこのＳＯＧ膜２３の上に
シリコン酸化膜２４を堆積させている。シリコン酸化膜
１２、ＳＯＧ膜２３、及びシリコン酸化膜２４に、ソー
ス・ドレイン電極に通じるコンタクトホール１３を形成
し、このコンタクトホール１３内及びシリコン酸化膜２
４の上にＩＴＯ膜１４を形成させている。またＩＴＯ膜
１４の上には、パターン化されたレジスト膜３０を形成
している。
【００７３】以上のような状態において、ＨＢｒガスを
第１のエッチングガスとしてＲＩＥ法によりＩＴＯ膜１
４をエッチングする。図１に示した実施形態と同様にし
て、ＩＴＯ膜１４の下地面であるシリコン膜２４が露出
し始めた時点で、エッチングガスを第２のエッチングガ
スであるＣｌ2 ガスに切り替えて、そのまま最後までエ
ッチングを継続する。
【００７４】図１に示す実施形態と同様に、まずＨＢｒ
ガスでエッチングすることにより、レジスト膜に対する
選択性が良好な状態でエッチングを行うことができ、精
度のよいエッチングを行うことができる。さらに、エッ
チングの最終段階で、Ｃｌ2ガスに切り替えているの
で、ＨＢｒの堆積物がない、清浄な表面状態を得ること
ができる。
【００７５】図１５は、図１４に示すエッチング工程の
後の状態を示している。図１５に示されるように、ＩＴ
Ｏ膜１４がパターン化され、画素電極の部分にのみＩＴ
Ｏ膜１４が残る。図１６〜図１８は、図１４に示す画素
部を製造する工程を示す断面図である。図９に示す工程
６に引き続き、以下の工程１０〜１３を行う。
【００７６】工程１０ 図１６を参照して、シリコン酸化膜１２の全面上に、Ｓ
ＯＧ膜２３を３回にわたって塗布し、デバイス表面の凹
凸を平坦化する。
【００７７】工程１１ このＳＯＧ膜２３はレジストの剥離性が悪く、また水分
を吸収しやすい。そこて、図１７を参照して、保護膜と
して、常圧ＣＶＤ法により、ＳＯＧ膜２３の上にシリコ
ン酸化膜２４を薄く堆積させる。
【００７８】工程１２ 図１８を参照して、フォトリソグラフィ技術、及びＲＩ
Ｅ法によるドライエッチング技術を用いて、シリコン酸
化膜１２／ＳＯＧ膜２３／シリコン酸化膜２４の３層構
造に、ソース・ドレイン電極６に通じるコンタクトホー
ル１３を形成する。次に、デバイスの全面上に、画素電
極としてのＩＴＯ膜１４をスパッタリングにより堆積さ
せる。
【００７９】工程１３ 次に、図１４を参照して、ＩＴＯ膜１４の上に、パター
ン化したレジスト膜３０を形成する。次に、上述したよ
うに、ＨＢｒガス及びＣｌ2 ガスを順次エッチングガス
として用いることにより、ＲＩＥ法によりエッチングす
る。
【００８０】上記の図１に示す実施形態及び図１４に示
す実施形態においては、第１のエッチングガスとしてＨ
Ｂｒガスを用いたが、第１のエッチングガスとしてＨＩ
ガスを用いてもよい。ＨＩガスを用いた場合にも、レジ
スト膜に対する選択性のよいエッチングを行うことがで
きる。またＨＩガスによる堆積物を、第２のエッチング
ガスであるＣｌ2 ガスによるエッチングで除去すること
ができる。
【００８１】上記各実施例では、塩素系ガスとしてＣｌ
2 ガスを用いたが、塩素系ガスとしてＢＣｌ3 ガスを用
いてもよい。またＣｌ2 ガスとＢＣｌ3 ガスを混合して
用いる場合には、例えばエッチング条件としては、Ｃｌ
2 ガスの流量を５ｓｃｃｍ、ＢＣｌ3 ガスの流量を２５
ｓｃｃｍとし、エッチング室内の圧力を２０ｍＴｏｒｒ
とし、電力パワーを４００Ｗする条件が一例として挙げ
られる。この場合、そのエッチング速度は、例えば８０
０Å／分程度である。
【００８２】上記各実施形態においては、第１のエッチ
ングガスから切り替えて塩素系ガスを用いてエッチング
している。しかしながら、レジスト膜の選択性があまり
必要とされない場合には、エッチングガスの全工程にお
いて、塩素系ガスを用いてエッチングしてもよい。例え
ば、図１に示す実施形態及び図１４に示す実施形態にお
いて、エッチングの全工程において、Ｃｌ2 ガスを用い
てエッチングしてもよい。このように全工程においてＣ
ｌ2 ガスを用いた場合にも、基板表面が汚染されること
なく、またエッチング室内が汚染されることがない。従
ってエッチング後の状態として清浄な表面を得ることが
できる。
【００８３】また、本発明においてＨＢｒまたはＨＩを
含むガスを用いる場合、ＨＢｒガスまたはＨＩガスと塩
素系ガスとの混合ガスを用いてもよい。このような場
合、ＨＢｒガス及びＨＩガスの含有量は、８０体積％以
上であることが好ましい。
【００８４】
【発明の効果】本発明に従えば、少なくともエッチング
工程の終盤で塩素系ガスをエッチングガスとして用いる
ことにより、基板表面上及びエッチング室内にエッチン
グガスの反応副生成物が堆積することを抑制することが
できる。従って、基板の汚染を防止することができ、エ
ッチング室内の清掃の手間を軽減することができる。
【００８５】本発明のドライエッチング方法を用い、半
導体装置における光が照射される電極、及び液晶表示装
置における画素電極を形成することにより、優れた特性
の半導体装置及び液晶表示装置を提供することができ
る。
【図面の簡単な説明】
【図１】本発明のドライエッチング方法の一実施形態を
示す断面図である。
【図２】図１に示すエッチング工程により透明電極膜を
画素電極の形状にエッチングした状態を示す断面図であ
る。
【図３】反応性イオンエッチング装置の一例を示す概略
構成図である。
【図４】液晶表示装置の画素駆動部の製造工程を示す断
面図である。
【図５】液晶表示装置の画素駆動部の製造工程を示す断
面図である。
【図６】液晶表示装置の画素駆動部の製造工程を示す断
面図である。
【図７】液晶表示装置の画素駆動部の製造工程を示す断
面図である。
【図８】液晶表示装置の画素駆動部の製造工程を示す断
面図である。
【図９】液晶表示装置の画素駆動部の製造工程を示す断
面図である。
【図１０】液晶表示装置の画素駆動部の製造工程を示す
断面図である。
【図１１】液晶表示装置の画素駆動部の製造工程を示す
断面図である。
【図１２】アクティブマトリックス方式の液晶表示装置
のブロック構成図である。
【図１３】アクティブマトリックス方式の液晶表示装置
の画素部の等価回路図である。
【図１４】本発明のドライエッチング方法の他の実施形
態を示す断面図である。
【図１５】図１４に示すエッチング工程により透明電極
膜を画素電極の形状にエッチングした状態を示す断面図
である。
【図１６】液晶表示装置の画素駆動部の他の例の製造工
程を示す断面図である。
【図１７】液晶表示装置の画素駆動部の他の例の製造工
程を示す断面図である。
【図１８】液晶表示装置の画素駆動部の他の例の製造工
程を示す断面図である。
【符号の説明】
Ａ：薄膜トランジスタ（半導体スイッチング装置） １２：シリコン酸化膜（絶縁膜） １５：ＳＯＧ膜（絶縁膜） １４：ＩＴＯ膜（少なくともＩｎ2 Ｏ3 を含む層） ３０：レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 清 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平７−99180（ＪＰ，Ａ) 特開 平５−343365（ＪＰ，Ａ) 特開 昭57−39538（ＪＰ，Ａ) 特開 平６−151375（ＪＰ，Ａ) 特開 平６−132262（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 G02F 1/1345 H01L 29/786

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】 透明電極膜上に、パターン化したレジス
    ト膜を形成する工程と、 前記レジスト膜が設けられていない透明電極膜の領域
    を、前記レジスト膜に対する選択性の良い第１のエッチ
    ングガスを用い、反応性イオンエッチング法によりエッ
    チングする工程と、 前記第１のエッチングガスを、この第１のエッチングガ
    スとは異なる第２のエッチングガスに切り替えて、前記
    透明電極膜を反応性イオンエッチング法によりエッチン
    グする工程とを備え、 前記第２のエッチングガスとして塩素系ガスが用いられ
    るドライエッチング方法。
  2. 【請求項２】 前記第２のエッチングガスによるエッチ
    ング工程が、エッチング完了までエッチングする工程で
    ある請求項１に記載のドライエッチング方法。
  3. 【請求項３】 前記第１のエッチングガスとして臭化水
    素（ＨＢｒ）を含むガスが用いられる請求項１に記載の
    ドライエッチング方法。
  4. 【請求項４】 前記第１のエッチングガスとしてヨウ化
    水素（ＨＩ）を含むガスが用いられる請求項１に記載の
    ドライエッチング方法。
  5. 【請求項５】 前記塩素系ガスがＣｌ2ガス、ＢＣｌ3ガ
    ス、またはこれらの混合ガスである請求項１に記載のド
    ライエッチング方法。
  6. 【請求項６】 前記透明電極膜がＩｎ2Ｏ3を含む膜であ
    る請求項１に記載のドライエッチング方法。
  7. 【請求項７】 前記透明電極膜がＩＴＯ膜である請求項
    １に記載のドライエッチング方法。
  8. 【請求項８】 前記透明電極膜の上に、パターン化され
    たレジスト膜が設けられており、レジスト膜が設けられ
    ていない透明電極膜の領域がエッチングされる請求項１
    に記載のドライエッチング方法。
  9. 【請求項９】 電極部を有する半導体スイッチング素子
    を形成する工程と、 前記半導体スイッチング素子の上に絶縁膜を形成する工
    程と、 前記絶縁膜に前記半導体スイッチング素子の前記電極部
    と電気的な導通を形成するためのコンタクトホールを形
    成する工程と、 前記コンタクトホール内及び前記絶縁膜上に透明電極膜
    を形成する工程と、 前記透明電極膜上にパターン化したレジスト膜を形成す
    る工程と、 前記レジスト膜が設けられていない前記透明電極膜の領
    域を、前記レジスト膜に対する選択性の良い第１のエッ
    チングガスを用い、反応性イオンエッチング法によりエ
    ッチングする工程と、 前記第１のエッチングガスを、この第１のエッチングガ
    スとは異なる第２のエッチングガスである塩素系ガスに
    切り替えて、前記透明電極膜の前記領域を反応性イオン
    エッチング法によりエッチングする工程とを備える半導
    体装置の製造方法。
  10. 【請求項１０】 前記第２のエッチングガスによるエッ
    チング工程が、エッチング完了までエッチングする工程
    である請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記第１のエッチングガスとして臭化
    水素（ＨＢｒ）を含むガスが用いられる請求項９に記載
    の半導体装置の製造方法。
  12. 【請求項１２】 前記第１のエッチングガスとしてヨウ
    化水素（ＨＩ）を含むガスが用いられる請求項９に記載
    の半導体装置の製造方法。
  13. 【請求項１３】 前記塩素系ガスがＣｌ2ガス、ＢＣｌ3
    ガス、またはこれらの混合ガスである請求項９に記載の
    半導体装置の製造方法。
  14. 【請求項１４】 前記透明電極膜がＩｎ2Ｏ3を含む膜で
    ある請求項９に記載の半導体装置の製造方法。
  15. 【請求項１５】 前記透明電極がＩＴＯ膜である請求項
    ９に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記半導体スイッチング素子が薄膜ト
    ランジスタ素子またはＭＩＭ素子である請求項９に記載
    の半導体装置の製造方法。
  17. 【請求項１７】 半導体装置が、液晶表示装置の画素駆
    動部である請求項９に記載の半導体装置の製造方法。
  18. 【請求項１８】 電極部を有する、画素を駆動するため
    の半導体スイッチング素子を形成する工程と、 前記半導体スイッチング素子の上に絶縁膜を形成する工
    程と、 前記絶縁膜に前記半導体スイッチング素子の前記電極部
    と電気的な導通を形成するためのコンタクトホールを形
    成するための工程と、 前記コンタクトホール内及び前記絶縁膜上に透明電極膜
    を形成する工程と、 前記透明電極膜を画素電極の形状にパターン化するため
    前記透明電極膜上に、パターン化したレジスト膜を形成
    する工程と、 前記レジスト膜が設けられていない前記透明電極膜の領
    域を、前記レジスト膜に対する選択性の良い第１のエッ
    チングガスを用い、反応性イオンエッチング法によりエ
    ッチングする工程と、 前記第１のエッチングガスを、この第１のエッチングガ
    スとは異なる第２のエッチングガスである塩素系ガスに
    切り替えて、前記透明電極膜の前記領域を反応性イオン
    エッチング法によりエッチングし、前記透明電極を画素
    電極の形状にする工程とを備える液晶表示装置の製造方
    法。
JP7249467A 1994-09-28 1995-09-27 ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法 Expired - Fee Related JP3054584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7249467A JP3054584B2 (ja) 1994-09-28 1995-09-27 ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法
KR1019950032075A KR960012350A (ko) 1994-09-28 1995-09-27 건식 에칭 방법, 반도체 장치의 제조 방법 및 액정 표시 장치의 제조 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP23347494 1994-09-28
JP6-233474 1995-07-03
JP16751495 1995-07-03
JP7-167514 1995-07-03
JP7249467A JP3054584B2 (ja) 1994-09-28 1995-09-27 ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0974087A JPH0974087A (ja) 1997-03-18
JP3054584B2 true JP3054584B2 (ja) 2000-06-19

Family

ID=27322873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7249467A Expired - Fee Related JP3054584B2 (ja) 1994-09-28 1995-09-27 ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法

Country Status (2)

Country Link
JP (1) JP3054584B2 (ja)
KR (1) KR960012350A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524223B2 (ja) * 2004-07-16 2010-08-11 富士フイルム株式会社 機能素子及びその製造方法、ならびに固体撮像素子及びその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0974087A (ja) 1997-03-18
KR960012350A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
US6235559B1 (en) Thin film transistor with carbonaceous gate dielectric
KR100241828B1 (ko) 반도체 장치 및 그 제조 방법
JP3202362B2 (ja) 半導体装置の作製方法
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
US7754541B2 (en) Display device and method of producing the same
US5723366A (en) Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device
KR950008261B1 (ko) 반도체장치의 제조방법
JP2781706B2 (ja) 半導体装置およびその作製方法
WO2009093410A1 (ja) 半導体素子およびその製造方法
EP0547884B1 (en) Method of selectively etching a metal oxide on a material including Tantalum
JP3054584B2 (ja) ドライエッチング方法、半導体装置の製造方法、及び液晶表示装置の製造方法
JP3149040B2 (ja) 薄膜トランジスタ・マトリクス及びその製造方法
JP2717233B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3265622B2 (ja) 液晶表示装置の製造方法
JP3188224B2 (ja) ドライエッチング方法
WO2014047981A1 (zh) 薄膜晶体管的制造方法及其制造的薄膜晶体管
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP3433192B2 (ja) 半導体装置の製造方法及び表示装置
KR100195253B1 (ko) 다결정실리콘-박막트랜지스터의 제조방법
JP2002333845A (ja) 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置
JPH0254577A (ja) 薄膜トランジスタの製造方法
US20020085167A1 (en) Method of fabricating a liquid crystal display panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees