JP3026347B2 - パケット転送規制方式 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 複数の入力バッファを共通の入力バスに接続し，複数
の出力バッファを共通の出力バスに接続し，前記入力バ
スと前記出力バスとを接続するバス制御部を備え，前記
入力バッファに到着したパケットを任意の出力バッファ
に転送するパケット交換システムにおける転送規制方式
に関し， バスに接続された複数の入・出力バッファ間における
パケット転送及びバスマトリクススイッチを介するパケ
ット転送において少ないメモリ容量のバッファによって
もパケットの廃棄の発生を防止することができるパケッ
ト交換システムにおける転送規制方式を提供することを
目的とし， 各出力バッファにそれぞれ一定量以上のパケットが蓄
積したことを検出すると輻輳通知を発生する輻輳検出手
段を設けると共に，輻輳通知を前記複数の入力バッファ
に送出するための各出力バッファと前記各入力バッファ
とを共通に接続する規制通知バスを設け，入力バッファ
は前記規制通知バスを介して出力バッファから前記輻輳
通知を受け取ることにより該出力バッファへのパケット
規制を行うパケット規制手段を設け，出力バッファに一
定量以上のパケットを蓄積させないよう構成する。

［産業上の利用分野］ 本発明は複数の入力バッファと出力バッファをそれぞ
れ入力バスと出力バスで接続し，入力バスと出力バスに
接続するバス制御部を備え，入力バッファに到着したパ
ケットを任意の出力バッファに転送するパケット交換シ
ステム及びバスマトリクスを備えたパケット交換システ
ムにおける転送規制方式に関する。

端末装置または伝送路に接続された入力バッファと出
力バッファをそれぞれ別のバスに接続して２つのバスの
間にバス制御部を設けて任意の入力バッファと出力バッ
ファ間のパケット転送を行うパケット交換方式や，入力
バッファと出力バッファ間をバスマトリクススイッチに
より接続する方式があるが，それらの方式では，パケッ
ト輻輳時に出力バッファやバスマトリクス内の転送バッ
ファの容量を大きくしないとパケット廃棄等が生じてし
まい，その改善が望まれている。

［従来の技術］ 第16図は従来例の説明図である。

第16図A.は，汎用のバスアービトレーション方法を用
いた構成である。図のように複数の入力バッファ140
（端末装置や伝送路の入力側）と複数の出力バッファ14
4（端末装置や伝送路の出力側）をバス141で接続してバ
スの占有制御を行うバス制御部142（またはCPU）を設け
たものである。

この方法は従来から知られているDMA転送と同じ原理
で制御され，入力バッファ140からの転送リクエストを
バス制御部142が予め決められたプライオリティで許可
信号を返送し，許可を貰った入力バッファ140だけがバ
スを占有して相手の出力バッファ144へパケットの転送
を行う方法である。バスの利用が終了するとバスリクエ
スト信号をオフにすることによりバス制御部142に制御
を返し，他の入力バッファによる転送を可能にする。

第16図B.は従来のバスマトリクススイッチ（BMXと略
称する場合がある）による転送方法を用いた構成であ
る。図に示すように複数の入出力バッファ（入力バッフ
ァと出力バッファを備える端末装置または伝送路）145
が入力バス146に接続され，入力バス146は入力バス制御
部147を介して対応する水平方向の転送バス148に接続す
る。転送バス148は複数の転送バッファ149の入力側に接
続し，各転送バッファの出力は垂直方向の転送バス150
に接続する。転送バス150は出力バス制御部151および出
力バス152を介して複数の入出力バッファ145に接続して
いる。

従来のBMXによるバス転送アービトレーション（調
停）は，複数の入出力バッファ145の入力ポート（入力
バッファに対応）からの転送リクエストを入力バス制御
部147が受付けて，後述する転送アルゴリズムで転送を
実行する入力ポートを決定し，該当の入力バス146から
転送許可を通知する。転送許可を受信した入力バッファ
からのパケットは入力バス制御部147で転送先が判定さ
れ，転送先の転送バッファの状態に関係なく転送先（出
力バッファ）に接続された転送バッファ149へ転送さ
れ，出力バス制御部151が入力バス制御部と同様のポー
リング制御により転送バッファ149にパケットがあると
そのパケットを出力バス152を介して宛先の入出力バッ
ファ145の出力バッファに転送する。

転送アルゴリズムは，ポーリング方式に基づいてお
り，各入力ポートからのリクエストに対してのみポーリ
ングすることにより無効ポーリングを無くしている。更
に，ポーリングフェーズを持ち，一回のフェッチサイク
ルでポーリングによる転送リクエストを全て転送出力し
た後で再びフェッチサイクルを行う。

［発明が解決しようとする課題］ 従来例の１の方式では，ある瞬間に複数の入力バッフ
ァからのパケットが特定の出力バッファに集中するとパ
ケットが出力バッファに入りきらないで廃棄されてしま
う。これを防止するには大容量の出力バッファを設ける
必要があるが，コストがかかると共に装置が大型化する
という問題がある。

従来例２の方式では，バスの格子点上の転送バッファ
数はマトリクスサイズ（水平，垂直のバス線の数）が増
大するとバス数の二乗で増加するので，個々の転送バッ
ファの容量は極力少なくする必要がある（コストおよび
規模が膨大になる）。

本発明はバスに接続された複数の入・出力バッファ間
におけるパケット転送およびバスマトリクススイッチを
介するパケット転送において，少ないメモリ容量のバッ
ファによってもパケットの廃棄の発生を防止することが
できる規制方式を提供することを目的とする。

［課題を解決するための手段］ 第１図（ａ）乃至第１図（ｄ）は本発明の第１乃至第
４の基本構成図である。

第１図（ａ）に示す本発明の第１の基本構成におい
て,1は入力バッファ,2は入力バス,3はバス制御部,30は
パケット規制手段,4は出力バス,5は出力バッファ,50は
輻輳検出手段,6は規制通知バスを表す。

第１図（ｂ）に示す本発明の第２の基本構成におい
て,1〜５は第１図（ａ）と同じ名称の装置またはバスで
あり,7は出力バッファと入力バッファを接続する規制通
知バスを表す。第１図（ａ）とは，入力バッファ１にパ
ケット規制手段10が設けられ，バス制御部３にパケット
規制手段が設けられない点で相違する。

第１図（ｃ）と第１図（ｄ）は，バスマトリクススイ
ッチのパケット転送における本発明の基本構成が示され
ている。

第１図（ｃ）において,11は入力バッファと出力バッ
ファが組み合わされた入出力バッファ,12は入力バス,13
は入力バス制御部,14は入力転送バス,15は転送バッフ
ァ,16は出力転送バス,17は出力バス制御部,18は出力バ
ス,19は入出力バッファと転送バッファを結ぶ規制通知
バス,20は転送バッファと入力バス制御部を結ぶ規制通
知バスを表す。そして，図示しないが，入出力バッファ
11の出力バッファ側に輻輳検出手段，出力バス制御部17
にパケット規制手段，転送バッファ15に輻輳検出手段，
および入力バス制御部13にパケット規制手段がそれぞれ
設けられている。

第１図（ｄ）において,11〜18は第１図（ｃ）と同じ
名称の装置またはバスを表し,21は入出力バッファ11の
入力側と転送バッファ15を結ぶ規制通知バス,22は転送
バッファ15と入出力バッファ11の出力側とを結ぶ規制通
知バスを表す。そして，図示しないが，入出力バッファ
11の出力バッファ側に輻輳検出手段，入力バッファ側に
規制手段，転送バッファ15にパケット規制手段と輻輳検
出手段がそれぞれ設けられている。

本発明は複数の入力バッファと出力バッファをバスで
接続して任意の出力バッファにパケットを転送する場合
に，出力バッファが輻輳した時に輻輳通知を入力バス制
御部に通知して当該出力バッファへのパケット転送を規
制するか，出力バッファが輻輳した時に輻輳通知を入力
バッファに通知して入力バッファからのパケット転送を
規制するものである。また，入出力バッファ間のパケッ
ト転送がバスマトリクススイッチにより行う場合に，転
送バッファにおいて輻輳が発生すると入力バス制御部に
通知して規制を行うと共に出力バッファに輻輳が発生す
ると転送バッファに通知して規制を行うか，出力バッフ
ァにおいて輻輳が発生すると転送バッファに通知して規
制を行うと共に転送バッファにおいて輻輳が発生すると
入力バッファに通知して規制を行うものである。

［作用］ 第１図（ａ）の作用を説明すると，出力バッファ５に
輻輳が発生すると，輻輳検出手段50が輻輳状態を検出し
て，輻輳通知が規制通知バス６を介してバス制御部３に
通知される。一方入力バッファ１からはバス使用要求と
宛先の出力バッファアドレスがバス制御部３に通知され
る。これらの通知からバス制御部３が判断して，パケッ
トのうち輻輳中の出力バッファ５への転送をパケット規
制手段30により規制（中止）して入力バッファ１に蓄積
させる。出力バッファ５のパケット量が減って輻輳状態
が解除されると，輻輳通知が解除され，入力バッファ１
ではパケットの転送を再開する。

第１図（ｂ）の作用を説明すると，出力バッファ５に
輻輳が発生すると，第１図（ａ）の場合と同様に輻輳検
出手段50により輻輳通知が発生する。この構成では，輻
輳通知は規制通知バス７により全ての入力バッファ１に
通知される。入力バッファ１では端末または伝送路（図
示せず）から入力されるパケットのうち，輻輳中の出力
バッファへの転送をパケット規制手段10により規制（中
止）して入力バッファに蓄積させる。出力バッファのパ
ケット量が減ると輻輳状態が解除されて，輻輳通知が無
くなると入力バッファのパケット転送が再開される。

第１図（ｃ）の構成は，上記第１図（ａ）に示す転送
規制方式を，転送バッファ15→入力バス制御部13の間，
及び入出力バッファ11の出力バッファ→出力バス制御部
17の間の転送規制に適用したものである。

第１図（ｃ）の作用を説明すると，ある入出力バッフ
ァ11の出力バッファ（図中「出」で表示）において輻輳
状態を検出すると対応する出力バス制御部17に対して規
制通知バス19を介して輻輳通知を行い，当該入出力バッ
ファ11へ出力するパケットを出力バス制御部17において
規制する。また，転送バッファ15において輻輳状態を検
出すると，転送バッファ15にパケットを送出する入力バ
ス制御部13に対して規制通知バス20を介して輻輳通知を
行う。これにより，輻輳を発生した転送バッファ15へ送
られるパケットを規制する。

第１図（ｄ）の構成は，上記第１図（ｂ）に示す転送
規制方式を，転送バッファ15→入出力バッファ11の入力
バッファ（図中「入」で表示）の間，入出力バッファ11
の出力バッファ→転送バッファ15の間の転送規制に適用
したものである。

第１図（ｄ）の作用を説明すると，入出力バッファ11
の出力バッファにおいて輻輳状態を検出すると，転送バ
ッファ15に対して規制通知バス21を介して輻輳通知を行
う。これにより転送バッファ15から当該入出力バッファ
11の出力バッファへの転送を規制する。その結果転送バ
ッファ15に輻輳が発生すると，転送バッファ15から入出
力バッファ11の入力バッファに対して規制通知バス22を
介して輻輳通知が行われてその入力バッファから転送バ
ッファ15への転送に規制がかかる。規制の結果転送バッ
ファまたは出力バッファの輻輳が解除されて規制も解除
されるとパケットの転送が再開される。

［実施例］ 第２図は実施例1,2のパケットフォーマットの例，第
３図は実施例１の各部を結ぶバス構成図，第４図乃至第
６図は実施例１の入力バッファの構成図，バス制御部の
構成図，出力バッファの構成図であり，第７図は実施例
２の各部を結ぶバス構成図，第８図乃至第10図は実施例
２の入力バッファの構成図，バス制御部の構成図，出力
バッファの構成であり，第11図は実施例3,4のパケット
フォーマットの例，第12図，第13図は実施例３の入出力
バッファの構成図，転送バッファの構成図であり，第14
図，第15図は実施例４の入出力バッファの構成図，転送
バッファの構成図である。

実施例の図面および以下の説明において，実施例１乃
至実施例４の構成が示されるが，それぞれ上記の第１図
（ａ）乃至第１図（ｄ）に示す本発明の第１の基本構成
乃至第４の基本構成に対応する実施例である。

最初に第１図（ａ）乃至第１図（ｂ）の基本構成の実
施例において用いるパケットフォーマットの例を第２図
により説明する。

転送されるパケットは，先頭にスイッチングヘッダ
（宛先へ転送するためのスイッチ動作を規定するヘッ
ダ），次に転送元や転送先等の情報から成るパケットヘ
ッダ（LCN:論理チャネル番号），及びパケットの内容で
あるデータ（DATA）とで構成する。

次に第３図に示す実施例１の各部を結ぶバス構成を第
１図（ａ）を参照しながら説明する。

A.には１つの入力バッファ１とバス制御部３間のバス
が示されているが，複数の入力バッファがデータ及びア
ドレス用のバスにより接続され，入力バッファ１から出
力される転送要求信号線（REQで表す）は，入力バッフ
ァ内にパケットが１個以上あることを示し，入力バッフ
ァからREQ信号はバス制御部３に個別に入力される。バ
ス制御部から出力されるアドレス信号線は，入力バッフ
ァ１がバス制御部３に転送待ちパケットの転送先アドレ
スを通知する時及びバス制御部３が入力バッファをセレ
クトする時に使用する信号線である。また，バス制御部
３から出力されるACK信号は，アドレスで指定された入
力バッファに転送待ちパケットの転送先アドレス通知を
促す信号であり,OK信号はアドレスで指定された入力バ
ッファにパケット転送を促す（“1"の時）かまたは転送
を規制（“0"の時）する信号を発生する。データ線は，
パケットが通過するデータ線（パラレル）である。

B.にはバス制御部３と出力バッファ５間のバスが示さ
れ，アドレスは，バス制御部３が出力バッファ５をセレ
クトする時に使用する信号線（本数は出力バッファ数に
より決まる）。データは上記A.と同様である。

C.には規制通知バスが示され，各出力バッファ５にお
いて，輻輳状態を検出するとそれぞれの出力バッファか
らバス制御部３に対し個々に規制通知信号を送るための
信号線により構成される。

〔実施例１の説明〕 実施例１の各部の構成を第４図乃至第６図により説明
する。

第４図において，端末やホスト等から伝送されてきた
データは入力バッファ１に入力し，パケット組み立て部
109においてパケット化される。この時，送り先の出力
バッファのアドレスがスイッチヘッダとしてパケットに
付加される（第２図参照）。このスイッチングヘッダは
呼設定時に設定される。作成されたパケットは転送待ち
バッファ110に蓄積される。この転送待ちバッファ110に
パケットがあると，パケット検出部111がバス制御部３
に対し転送要求信号REQを発生する。この信号REQは入力
バッファ毎に別線になっている（第３図A.参照）。

第５図のバス制御部３は複数の入力バッファ１からの
信号REQをラッチ31（図では１個だけ示すが実際は複数
の入力バッファに対応して複数個設けられている）で受
け付け，エンコーダ32で解析し，一番優先順位の高い入
力バッファにバス使用権を与える。使用権の付与はバス
上に選択された入力バッファのアドレスを出力すると同
時にACK信号をオンにすることで実行される。

入力バッファ（第４図）では，信号REQを出力した後
は，応答を待ち，使用権の付与を表すバス制御部３から
のACK信号とアドレスを受け取ると，ラッチ101にセット
し，予めレジスタ等に設定されている自アドレス106と
比較部104で比較して一致すると転送が可能になったこ
とが検出され,ACK信号をゲート103に供給する。これに
より，転送待ちパケットの転送先アドレスをバス２（ア
ドレス線）に出力する。

バス制御部３（第５図）では，入力バッファからの転
送先アドレスを受け取ると，規制通知バス６で出力バッ
ファ（第６図）から受け取った規制通知と比較部35で比
較する。すなわち，規制通知バス６により通知された出
力バッファのアドレスがラッチ30に格納されており，ラ
ッチ34と比較して一致すると，パケットの宛先の出力バ
ッファが輻輳状態であることが分かり比較部35から転送
を規制（禁止）するNG信号が出力され，入力バス２に選
択したバッファのアドレスと共に出力される。もし比較
が不一致なら転送を許可するOK信号が出力される。

入力バッファ１（第４図）では，この入力バス２から
のアドレスとOK/NG信号をラッチ101にセットして,OK/NG
信号がオンでかつアドレスが自アドレスと一致していれ
ば転送OKであると判断する。OK信号を受け取るとゲート
102を開き，転送待ちバッファ110内のパケットを一つだ
けバス上に転送する。

パケットデータはバス制御部３（第５図）に入力する
と遅延回路（delayで表示）36で１パケット分遅延して
スイッチングヘッダを抽出してアドレスを出力バス４に
出力する。

第６図の出力バッファ５では，バス制御部３から転送
されたパケットのスイッチングヘッダとして付加された
転送アドレスをラッチ50に取り込み，予めレジスタ等に
設定された自アドレス55と比較部54で比較し，一致する
とゲート51を駆動する。これによりパケット転送バス４
を介して送られてくるパケットデータをRAM56に書き込
む動作が開始される。

RAM56はメモリ制御部（図示せず）を構成する書き込
み用ポインタ（W.P）561と読み出し用ポインタ（R.P）5
62を備え，出力バッファ内ではこの差分を蓄積量検出部
58で検出し，常にパケットの蓄積量を監視している。特
定の出力バッファにパケットが集中すると,RAM56の蓄積
量が増加する。蓄積量検出部58の蓄積量は予め輻輳状態
として設定された設定値53と比較部57で比較され，設定
値を越えると規制通知バス６に規制通知を出力する。こ
の規制通知バス６は出力バッファ毎に別線になってい
て，バス制御部３でどの出力バッファからの通知である
かを識別できる。輻輳状態が解消してRAM56の蓄積量が
減少し，設定値53より下がると比較部57から規制通知バ
ス６への規制通知の出力を停止する。

RAM56内にパケットが有ると蓄積量検出部58から出力
バッファ５に接続する端末や伝送路等にパケット有りの
信号を送出する。端末／伝送路からパケット転送の要求
REQを受け取ると,RAM56のゲート59を開いて１パケット
分のデータを転送する。

次に第１図（ｂ）に示す基本構成に対応する実施例２
の構成を説明する。

実施例２の場合，パケットフォーマットは第２図の例
に示すものが用いられる。各部を結ぶバス構成は第７図
に示されている。

第７図A.には入力バッファ１とバス制御部３間のバス
が示され，転送要求信号線REQ及びデータ線は上記実施
例１（第３図参照）の場合と同様であり，アドレス線は
バス制御部３が入力バッファをセレクトする時に使用す
る信号線である。

第７図B.のバス制御部３と出力バッファ５間の信号線
は実施例１（第３図参照）と同じ構成であり，第７図C.
には入力バッファ１と出力バッファ５間に設けられた規
制通知バス７が示され，各入力バッファ１には複数の出
力バッファから個別に規制通知信号が入力し，各出力バ
ッファは複数の入力バッファのそれぞれに規制通知信号
が出力される。

〔実施例２の説明〕 次に実施例２の各部の構成を第８図乃至第10図により
説明する。

第８図の入力バッファ１において，端末装置やホスト
等から伝送されたデータは，パケット組立部109でパケ
ット化される。この時送り先出力バッファのアドレスを
スイッチングヘッダ112としてパケットに付加され，こ
のスイッチングヘッダは呼設定113の際に設定される。
作成されたパケットは転送待ちバッファ110に蓄積され
る。パケット規制中でない時は，第４図に示す実施例１
の入力バッファと同様に転送要求REQが出力される。

第９図のバス制御部３では，複数の入力バッファ１か
らの転送要求REQを受付，エンコーダ32で解析して優先
順位の高い入力バッファ１にバス使用権を与える。使用
権の付与はバス上に選択された入力バッファのアドレス
を出力することにより実行される。

第８図の入力バッファはREQ信号を出力した後に入力
されたアドレスをラッチ101にセットして，自アドレス1
06と比較部104で比較して一致するとACKとして識別し，
ゲート102を開いて転送待ちバッファ110からパケットを
一つだけバス上に転送する。

パケットデータはバス制御部３（第９図）で１パケッ
ト遅延回路（delay）36に入り，スイッチングヘッダを
抽出してアドレスを出力バスに出力する。

第10図の出力バッファ５（第６図の構成と同様）は，
このアドレスをラッチ50にセットし，自アドレス55と比
較部54で比較する。アドレスが一致すると，ゲート51を
開いてデータをRAM56に取り込む。このRAM56および関連
する構成は第６図と同様である。特定の出力バッファ５
にパケットが集中して,RAM56の蓄積量が増加して，設定
値53を越えると，規制通知バス７に規制（輻輳）通知を
出力する。この規制通知バスは出力バッファ毎に別線に
なっている。

この規制通知バス７は入力バッファ１に接続され（第
７図C.参照），入力バッファ１（第８図）では，規制通
知バスからの規制通知をラッチ103にセットし，転送待
ちバッファ110内のパケットの転送先アドレスと比較部1
14で比較して，転送先の出力バッファが規制通知を上げ
ていればバス要求のREQ信号をマスクして，パケットを
入力バッファに蓄積させて転送を行わないことによりパ
ケット規制を行う。

〔実施例３の説明〕 次に本発明の第３の基本構成（第１図（ｃ）参照）に
対応する実施例３の構成について説明する。

第11図は実施例３及び後述する実施例４のパケットフ
ォーマット例である。

バスマトリクススイッチを介して転送するため，最初
に入力バッファからバスマトリクススイッチに入力する
パケットは，先頭のスイッチヘッダとして，転送バッフ
ァ（マトリクスの格子点のバッファ）と出力バッファの
アドレスが含まれている。その後にパケットヘッダ（LC
N）とデータ（DATA）が続く構成となっている。

第１図（ｃ）に示す入出力バッファ11の実施例構成は
第12図に，転送バッファ15の実施例構成は第13図に示さ
れている。

また，第１図（ｃ）の入力バス制御部13及び出力バス
制御部17の機能は，実施例１のバス制御部（第５図）と
同じであり，実施例の構成としても第５図と同様となる
ので図示省略した。

第12図の実施例３の入出力バッファ11は，実施例１の
入力バッファ（第４図）と出力バッファ（第６図）を一
つにしたものであり，各回路の名称及び符号は第４図及
び第６図のものと同じである。

第13図に示す実施例３の転送バッファ15は，出力バッ
ファの機能（入力バッファからのパケットを受信）と入
力バッファの機能（受信したパケットを出力バッファへ
転送）とを備えており，実施例１の第６図と第４図の構
成と類似している。

動作を説明すると，第12図の入出力バッファ11におい
て，端末（ホスト）または伝送路から伝送された伝送路
はパケット組立部109でパケット化され，スイッチング
ヘッダが付加されて，転送待ちバッファ110に蓄積され
る。第４図の場合と同様に入力バス要求REQが発生し，
入力バス12に出力すると，入力バス制御部（第１図
（ｃ）の13）に入力する。

入力バス制御部（第１図（ｃ）の13）は，第５図と同
様の構成により，入力バッファからのREQを受けて，優
先度の高い入力バッファにバス使用権を与え，入力バッ
ファのアドレスとACK信号をオンにして入力バス12上に
出力する。12図の入力バッファは入力バス12のアドレス
とACK信号をラッチ101にセットし,ACKがオンでアドレス
が自アドレスと一致すると,ACK信号によりゲート103を
開き，転送待ちバッファ110の転送先アドレスを入力バ
ス12に出力する。

これに対し入力バス制御部（第５図参照）では，転送
バッファから受け取った規制通知と比較して，送り先の
転送バッファが規制中でなければ，バス上に転送した入
力バッファのアドレスのOK/NG信号をオンにして転送OK
の信号を返す。第12図の入力バッファはこれを受け取る
と，ゲート102を開き転送待ちバッファ110のパケットを
一つ入力バス12に転送する。

パケットデータは入力バス制御部で１パケット遅延し
てスイッチングヘッダの転送バッファアドレスを抽出し
て入力転送バス14（第１図（ｃ））に出力する。

第13図の転送バッファ15は，このアドレスを入力転送
バス14を介して受けとりラッチ151にセットして自アド
レス156と比較する。アドレスが一致するとゲート152を
開いて，パケットデータをRAM159に取り込む。RAM159
は，上記した各入力バッファや出力バッファと同様の構
成を備え，蓄積量検出部167によりパケットの蓄積量を
監視している。そしてパケットが一つでもあると，出力
バス制御部（第１図（ｃ）の17）に対しREQ信号を送出
する。

また，特定の転送バッファ15にパケットが集中する
と,RAM159の蓄積量が増加し，設定値165を越えると，規
制通知が発生してラッチ153にセットされ，そこから規
制通知バス20に規制通知を出力する。規制通知バス20は
入力バス制御部（第１図（ｃ）の13）で受け取られて規
制を行う。

すなわち，転送先の転送バッファから規制通知を受け
取っていると，入力バス制御部は選択した入力バッファ
のアドレスとOK/NG信号をオフにして転送NGの信号を入
出力バッファ11に返す。NG信号を受け取った入力バッフ
ァはパケットを入力バッファに蓄積させてパケット規制
を行う。

第12図に示す入出力バッファ11の出力バッファにパケ
ットが集中して,RAM56の蓄積量が増加して，設定値を越
えると規制通知バス19に規制通知を出力し対応する転送
バッファに供給する。この規制通知バスは出力バッファ
毎に別線になっている。

出力バス制御部（第１図（ｃ）の17）は，第５図と同
様の構成により複数の転送バッファ15からのREQ信号を
受け付け，一番優先度の高い転送バッファにバス使用権
を与える。使用権の付与は，出力転送バス16上に選択さ
れた転送バッファのアドレスを出すと同時にACKをオン
にすることにより実行される。

第13図の転送バッファは，このアドレスとACK信号を
バス16から取り込み,ACKがオンでアドレスが自アドレス
と一致しているとACKであると識別し,ACK信号によりゲ
ート164を開き,RAM159から取り出した転送待ちパケット
の転送先アドレス163を読み出してゲート164からバス16
に出力する。

出力バス制御部（第１図（ｃ）17）は，転送先アドレ
スを受け取ると，規制通知バス（第１図（ｃ）19）で出
力バッファから受け取った規制通知と比較して，送り先
の出力バッファが規制中でなければ，バス16上に選択し
た出力バッファのアドレスとOK/NG信号をオンにして転
送OKの信号を返す。

転送バッファ15（第13図）はアドレスとOK/NG信号を
ラッチ158にセットし,OK/NG信号がオンでかつアドレス
が自アドレスと一致すると転送OKとして，ゲート160を
開きRAM159内のパケットを一つバス16上に転送する。

パケットデータは出力バス制御部（第５図）で１パケ
ット遅延回路（delay）に入り，スイッチングヘッダの
出力バスアドレスを抽出してバス18（第１図（ｃ））に
出力する。入出力バッファ11（第12図）の出力バッファ
は，このアドレスを自アドレスと比較して，アドレスが
一致するとゲート51を開いてデータをRAM56に取り込
む。RAM56は上記の他の出力バッファや転送バッファと
同様の構成により蓄積量が監視され，パケットが有ると
この入出力バッファ11につながる端末や伝送路にパケッ
ト有りの信号を送り，端末や伝送路からパケット転送の
REQ信号を受け取ると,RAM56のゲート60を開いて１パケ
ット分の伝送路を転送する。

転送先の出力バッファが規制中なら，出力バス制御部
は選択した入出力バッファ11（出力バッファ）のアドレ
スとOK/NG信号をオフにして転送NGの信号を返す。NGを
受け取った転送バッファはパケットを転送バッファに蓄
積させることでパケット規制を行う。

〔実施例の４〕 次に本発明の第４の基本構成（第１図（ｄ）参照）に
対応する実施例４の構成について説明する。

第１図（ｄ）に示す入出力バッファ11と転送バッファ
15の実施例の構成は，第14図及び第15図に実施例４の入
出力バッファの構成，実施例４の転送バッファの構成と
して示されている。

なお，第１図（ｄ）の入力バス制御部13及び出力バス
制御部17の機能及び構成は，実施例２のバス制御部（第
９図）と同様である。

第14図に示す入出力バッファは，実施例３と同じよう
に入力バッファと出力バッファを一つにしたものであ
り，実施例２の入力バッファ（第８図）と出力バッファ
（第10図）を一つにしたものであり，各回路の名称及び
符号は第４図及び第６図と共通のものは同じである。

実施例４の動作を第１図（ｄ）と第14図及び第15図を
参照しながら説明する。

第14図の入出力バッファ11において，端末（ホスト）
または伝送路から伝送されたデータはパケット組立部10
9でパケット化され，スイッチングヘッダが付加され
て，転送待ちバッファ110に蓄積される。転送待ちバッ
ファ110内のパケットの転送先アドレス108は規制通知バ
ス22（転送バッファから通知を受ける）から通知された
輻輳状態の転送バッファ（転送先の出力バッファと対応
する）のアドレスと転送先アドレスを比較部117で比較
して，一致しない場合，パケット検出部111でパケット
有りの検出信号がREQ（バス要求）としてバス12に出力
される。もし，比較部117で一致を検出するとREQ信号の
発生が禁止（ゲート118）されて転送が規制される。

バス要求REQが発生し，バス12に出力されると入力バ
ス制御部（第１図（ｄ）の13）に入力する。入力バス制
御部は，第５図と同様の構成により，入力バッファから
のREQを受けて，優先度の高い入力バッファにバス使用
権を与え，入力バッファのアドレスを入力バス12上に出
力する。14図の入力バッファは入力バス12のアドレスを
ラッチ101にセットし，自アドレスと一致するとゲート1
02を開き，転送待ちバッファ110のパケットを入力バス1
2に出力する。

入力バス制御部（第５図参照）でパケットは１パケッ
ト遅延回路に入り，スイッチングヘッダの転送バッファ
アドレスが抽出されて入力転送バス14に出力する。

第15図の転送バッファ15は，このアドレスをラッチ15
1にセットして，自アドレスと比較する。アドレスが一
致すればゲート152を開いてパケットデータをRAM159に
取り込む。RAM159は蓄積量検出部167で監視され，パケ
ットが有るとバス要求REQが発生するが，入出力バッフ
ァ11の出力バッファから規制通知バス21を介して規制通
知が入るとラッチ169にセットされ，比較部168において
パケットの転送先アドレス163と比較される。この比較
が一致するとゲート170によりバス要求REQの出力が禁止
されて転送規制が行われる。

比較部168の比較で不一致の場合は，バス要求REQが出
力されて，出力転送バス16に供給される。

出力バス制御部（第１図（ｄ）の17）では，入力バッ
ファの時と同様に複数の転送バッファからのREQを受け
付け，一番優先順位の高い転送バッファにバス使用権を
与える。使用権の付与は出力転送バス16に選択された転
送バッファ15のアドレスを出すことにより行われる。

第15図の転送バッファはREQを出力した後に入力する
アドレスをラッチ158にセットし，自アドレスと比較し
て一致すると,ACKとみなしてゲート160を開き,RAM159内
のパケットを一つ出力転送バス16に転送する。

パケットは，出力バス制御部（第１図（ｄ）の17）で
１パケット遅延回路に入り，スイッチングヘッダの出力
バッファアドレスを抽出して出力バス18に供給する。

第14図の入出力バッファの出力バッファは，このアド
レスをラッチ50にセットし，自アドレスと比較する。一
致がとれるとゲート51を開いて，パケットデータをRAM5
6に取り込む。RAM内にパケットがあると実施例３の場合
と同様に端末／データに対してパケット有りの信号を送
る。端末／伝送路からのパケット転送REQがあると,RAM5
6のゲート59を開いてパケットを転送する。

特定の出力バッファ内にパケットが集中すると,RAM56
の蓄積量が増加して，パケット蓄積量が設定値を越える
と，比較部57から規制通知が出力される（各出力バッフ
ァ毎に別線になっている）。この規制通知は規制通知バ
ス21を介して，上記した第15図の転送バッファ15に供給
され，当該出力バッファを宛先とするパケットの転送を
規制する。

転送バッファ15におけるこの規制の結果,RAMの蓄積量
が増加して，転送バッファ内の蓄積量が設定値を越える
と，規制通知バス22に規制通知を出力する。この規制通
知バス22は転送バッファ毎に別線になって，入力バッフ
ァ（入出力バッファ11内）に供給される。入力バッファ
では規制通知バスからの規制通知をセットして，その転
送バッファを宛先とするパケットの転送要求をマスク
（禁止）して，入力バッファに蓄積した状態でパケット
規制を行う。

［発明の効果］ 本発明によれば，パケット規制を行わない場合に比べ
て出力バッファのバッファサイズを削減することができ
る。またパケット規制を行う部分をバス制御部から入力
バッファに移したことによりバス制御部の構成が簡単に
なり，入力バッファとの転送シーケンス（相互の制御動
作）が簡略化される。さらに，バスマトリクススイッチ
の構成によれば，転送バッファサイズを削減できるの
で，メモリ容量を大幅に縮小することができコストの削
減及び装置の小型化を達成することができる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｄ）は本発明の第１乃至第４
の基本構成図，第２図は実施例1,2のパケットフォーマ
ットの例，第３図は実施例１の各部を結ぶバス構成図，
第４図乃至第６図は実施例１の入力バッファの構成図，
バス制御部の構成図，出力バッファの構成図であり，第
７図は実施例２の各部を結ぶバス構成図，第８図乃至第
10図は実施例２の入力バッファの構成図，バス制御部の
構成図，出力バッファの構成図であり，第11図は実施例
3,4のパケットフォーマットの例，第12図，第13図は実
施例３の入出力バッファの構成図，転送バッファの構成
図，第14図は実施例４の入出力バッファの構成図，第15
図は実施例４の転送バッファの構成図，第16図は従来例
の説明図である。 第１図（ａ）〜第１図（ｄ）中， 1,:入力バッファ 10,30:パケット規制手段 2,12:入力バス 3:バス制御部 4:出力バス 5:出力バッファ 50:輻輳検出手段 6,7,19〜22:規制通知バス 11:入出力バッファ 13:入力バス制御部 14:入力転送バス 15:転送バッファ 16:出力転送バス 17:出力バス制御部 18:出力バス

フロントページの続き (56)参考文献 特開 昭62−98942（ＪＰ，Ａ) 特開 昭63−209247（ＪＰ，Ａ) 特開 平１−204548（ＪＰ，Ａ) 特開 昭63−62431（ＪＰ，Ａ) 特開 昭61−216545（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の入力バッファを共通の入力バスに接
   続し，複数の出力バッファを共通の出力バスに接続し，
   前記入力バスと前記出力バスとを接続するバス制御部を
   備え，前記入力バッファに到着したパケットを任意の出
   力バッファに転送するパケット交換システムにおいて， 前記各出力バッファにそれぞれ一定量以上のパケットが
   蓄積したことを検出すると輻輳通知を発生する輻輳検出
   手段を設けると共に，前記輻輳通知を前記複数の入力バ
   ッファに送出するための前記各出力バッファと前記各入
   力バッファとを共通に接続する規制通知バスを設け， 前記入力バッファは前記規制通知バスを介して出力バッ
   ファから前記輻輳通知を受け取ることにより該出力バッ
   ファへのパケット規制を行うパケット規制手段を設け， 出力バッファに一定量以上のパケットを蓄積させないこ
   とを特徴とするパケット転送規制方式。
2. 【請求項２】入力バスと出力バスの対が複数設けられ，
   各入力バスと出力バスの対に入力バッファと出力バッフ
   ァとからなる入出力バッファが複数設けられ，前記各入
   力バッファが入力バスに接続され前記各出力バッファが
   出力バスに接続され，各入力バスは入力バス制御部を介
   して各入力転送バスに接続され，各出力バスは出力バス
   制御部を介して各出力転送バスに接続され，両転送バス
   の各交点に各転送バッファを備えたスイッチを用いたパ
   ケット変換システムにおいて， 前記出力バッファに一定量以上のパケットが蓄積したこ
   とを検出すると輻輳通知を発生する輻輳検出手段を設
   け，前記複数の出力バッファと当該各出力バッファへ出
   力バスを介してパケット転送の制御を行う出力バス制御
   部に接続された出力転送バスと共通に接続された複数の
   転送バッファとの間に規制通知バスを設け，前記各転送
   バッファが前記出力バッファからの輻輳通知を前記規制
   通知バスから受け取ると該出力バッファへのパケットの
   出力を規制するパケット規制手段を設け， 前記転送バッファに一定量以上のパケットが蓄積したこ
   とを検出すると輻輳通知を発生する輻輳検出手段を設
   け，前記複数の転送バッファと当該各転送バッファへ入
   力転送バスを介してパケット転送の制御を行う入力バス
   制御部に接続された入力バスと共通に接続された各入力
   バッファとの間に規制通知バスを設け，前記入力バッフ
   ァが前記転送バッファからの輻輳通知を前記規制通知バ
   スから受け取ると該転送バッファへのパケットの出力を
   規制するパケット規制手段を設け， 入力バッファから出力バッファの間で２段階の規制を行
   うことを特徴とするパケット転送規制方式。