JPS61144945A - パケツト交換方式 - Google Patents
パケツト交換方式Info
- Publication number
- JPS61144945A JPS61144945A JP59267902A JP26790284A JPS61144945A JP S61144945 A JPS61144945 A JP S61144945A JP 59267902 A JP59267902 A JP 59267902A JP 26790284 A JP26790284 A JP 26790284A JP S61144945 A JPS61144945 A JP S61144945A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- output
- memory
- packets
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕一
本発明はパケット交換機の内部輻較を除去可能とするパ
ケット交換方式に関する。
ケット交換方式に関する。
パケット交換機においては、複数の通信路から到着する
パケットの量が増加した場合にも、内部輻較状態となる
こと無く円滑に、宛先通信路に転送することが望まれる
。
パケットの量が増加した場合にも、内部輻較状態となる
こと無く円滑に、宛先通信路に転送することが望まれる
。
第３図はこの種のパケット交換機における従来あるパケ
ット交換方式の一例を示す図であり、第４図は従来ある
パケット交換方式の他の一例を示す図である。
ット交換方式の一例を示す図であり、第４図は従来ある
パケット交換方式の他の一例を示す図である。
第３図および第４図においては、３本の入通信路１−１
乃至１−３から到着するパケットが、３本の出通信路２
−１乃至２−３に、各パケットに付与された宛先に応じ
て転送される。
乃至１−３から到着するパケットが、３本の出通信路２
−１乃至２−３に、各パケットに付与された宛先に応じ
て転送される。
第３図においては、各人通信路１−１乃至１−３に設け
られた入力パケット転送回路３−１乃至３−３が、対応
する入通信路１−１乃至１−３から到着するパケットに
付与された宛先を分析し、バス４を介して宛先に対応す
る出通信路２−１乃至２−３に設けられた出力パケソト
転送回路６−１乃至６−３に転送する。バス制御回路５
は、容入力パケット転送回路３−１乃至３−３からのパ
ケット転送要求を所定の基準に基づき整理し、バス４を
介して円滑にパケット転送を行わせる。バス４を介して
転送されるパケット数が増加すると、バス４は輻較状態
となり、各大通信路１−１乃至１−３から到着するパケ
ットが円滑に出通信路２−１乃至２−３に転送されなく
なる。
られた入力パケット転送回路３−１乃至３−３が、対応
する入通信路１−１乃至１−３から到着するパケットに
付与された宛先を分析し、バス４を介して宛先に対応す
る出通信路２−１乃至２−３に設けられた出力パケソト
転送回路６−１乃至６−３に転送する。バス制御回路５
は、容入力パケット転送回路３−１乃至３−３からのパ
ケット転送要求を所定の基準に基づき整理し、バス４を
介して円滑にパケット転送を行わせる。バス４を介して
転送されるパケット数が増加すると、バス４は輻較状態
となり、各大通信路１−１乃至１−３から到着するパケ
ットが円滑に出通信路２−１乃至２−３に転送されなく
なる。
また第４図においては、各人カバケット転送回路３−１
乃至３−３が対応する大通信路１−１乃至１−３から到
着するパケットに付与された宛先を分析し、ループ形伝
送路７を介して宛先に対応する出力パケット転送回路６
−１乃至６−３に転送する。ループ形伝送路７を介して
転送されるパケット数が増加するとループ形伝送路７は
輻較状態となり、各大通信路１−１乃至１−３から到着
するパケットが円滑に出通信路２−１乃至２−３に転送
されなくなる。
乃至３−３が対応する大通信路１−１乃至１−３から到
着するパケットに付与された宛先を分析し、ループ形伝
送路７を介して宛先に対応する出力パケット転送回路６
−１乃至６−３に転送する。ループ形伝送路７を介して
転送されるパケット数が増加するとループ形伝送路７は
輻較状態となり、各大通信路１−１乃至１−３から到着
するパケットが円滑に出通信路２−１乃至２−３に転送
されなくなる。
以上の説明から明らかな如く、従来あるパケット交換方
式においては、各大通信路から到着するパケットは、必
ずバス或いはループ形伝送路を経由して各出通信路に転
送されていた。従ってバス或いはループ形伝送路の転送
能力以上のパケットが到着すると内部輻較状態となり、
円滑に転送されぬ恐れがあった。
式においては、各大通信路から到着するパケットは、必
ずバス或いはループ形伝送路を経由して各出通信路に転
送されていた。従ってバス或いはループ形伝送路の転送
能力以上のパケットが到着すると内部輻較状態となり、
円滑に転送されぬ恐れがあった。
前記問題点は、複数の通信路から到着するパケットを宛
先に応じた通信路に転送するパケット交換機において、
前記各通信路から到着するパケットを伝達する各入力バ
スと前記各通信路へ転送するパケットを伝達する総ての
出力バスとの交点に、対応する前記入力バスから伝達さ
れるパケットを書込み、対応する前記出力バスから転送
するパケットを読出し可能なメモリを設け、前記各通信
路から到着するパケットを対応する前記入力バスを介し
て宛先に対応する前記出力バスとの交点に設けられたメ
モリに書込み、前記各メモリに書込まれているパケット
を対応する出力バスを介して読出し、対応する前記通信
路へ転送することを特徴とする本発明により解決される
。
先に応じた通信路に転送するパケット交換機において、
前記各通信路から到着するパケットを伝達する各入力バ
スと前記各通信路へ転送するパケットを伝達する総ての
出力バスとの交点に、対応する前記入力バスから伝達さ
れるパケットを書込み、対応する前記出力バスから転送
するパケットを読出し可能なメモリを設け、前記各通信
路から到着するパケットを対応する前記入力バスを介し
て宛先に対応する前記出力バスとの交点に設けられたメ
モリに書込み、前記各メモリに書込まれているパケット
を対応する出力バスを介して読出し、対応する前記通信
路へ転送することを特徴とする本発明により解決される
。
即ち本発明によれば、パケットが到着する総ての通信路
と、パケットが転送される総ての通信路との交点にそれ
ぞれメモリが設けられ、パケットは到着する通信路毎に
並行して各対応するメモリに書込まれ、また転送先の通
信路毎に並行して各対応するメモリから読出される。従
って内部幅親状態は除去され、円滑なパケット転送が可
能となる。
と、パケットが転送される総ての通信路との交点にそれ
ぞれメモリが設けられ、パケットは到着する通信路毎に
並行して各対応するメモリに書込まれ、また転送先の通
信路毎に並行して各対応するメモリから読出される。従
って内部幅親状態は除去され、円滑なパケット転送が可
能となる。
以下、本発明の一実施例を図面により説明する。
第１図は本発明の一実施例によるパケット交換方式を示
す図であり、第２図は第１図における入力パケット転送
回路および出力パケット転送回路の動作説明図である。
す図であり、第２図は第１図における入力パケット転送
回路および出力パケット転送回路の動作説明図である。
なお、企図を通じて同一符号は同一対象物を示す。
第１図においては、各大通信路１−１乃至１−３に設け
られた入力パケソト転送回路３−１”乃至３−３“には
、それぞれ入力バス８−１乃至８−３が接続され、また
冬山通信路２−１乃至２−３に設けられた出力パケット
転送回路６−１゛乃至６−３°には、それぞれ出力バス
９−１乃至９−３が接続されている。名入力パス８−１
乃至８−３は総ての出力バス９−１乃至９−３に交差し
、各交点には交差点メモリ１０−１１乃至１０−３３が
それぞれ設けられ、交差する入力バス８−１乃至８−３
と、出力バス９−１乃至９−３とに接続されている。入
力パケソト転送回路３−１“は、大通信路１−１から到
着するパケットに付与されている宛先を分析し、出通信
路２−１に転送されるパケットであれば交差点メモリ１
０−１１に、出通信路２−２に転送されるパケットであ
れば交差点メモリ１０−１２に、出通信路２−３に転送
されるパケットであれば交差点メモリ１０−１３に、そ
れぞれ入力バス８−１を介して書込む。これと並行して
入力パケット転送回路３−２°および３−３°も、対応
する大通信路１−２或いは１−３から到着するパケット
を、それぞれ入力バス８−２或いは８−３を介して宛先
に応じた交差点メモリ１０−２１．１０−２２または１
０−２３、或いはｌ Ｏ−３１，１０−３２または１０
−３３に書込む。
られた入力パケソト転送回路３−１”乃至３−３“には
、それぞれ入力バス８−１乃至８−３が接続され、また
冬山通信路２−１乃至２−３に設けられた出力パケット
転送回路６−１゛乃至６−３°には、それぞれ出力バス
９−１乃至９−３が接続されている。名入力パス８−１
乃至８−３は総ての出力バス９−１乃至９−３に交差し
、各交点には交差点メモリ１０−１１乃至１０−３３が
それぞれ設けられ、交差する入力バス８−１乃至８−３
と、出力バス９−１乃至９−３とに接続されている。入
力パケソト転送回路３−１“は、大通信路１−１から到
着するパケットに付与されている宛先を分析し、出通信
路２−１に転送されるパケットであれば交差点メモリ１
０−１１に、出通信路２−２に転送されるパケットであ
れば交差点メモリ１０−１２に、出通信路２−３に転送
されるパケットであれば交差点メモリ１０−１３に、そ
れぞれ入力バス８−１を介して書込む。これと並行して
入力パケット転送回路３−２°および３−３°も、対応
する大通信路１−２或いは１−３から到着するパケット
を、それぞれ入力バス８−２或いは８−３を介して宛先
に応じた交差点メモリ１０−２１．１０−２２または１
０−２３、或いはｌ Ｏ−３１，１０−３２または１０
−３３に書込む。
一方出力パケット転送回路６−１′は各交差点メモリＩ
Ｏ−１１，Ｉ Ｏ−２１および１０−３１を監視して
おり、書込まれたパケットを出力バス９−１を介して順
次読出し、出通信路２−１に送出する。これと並行して
出力パケット転送回路６−２′および６−３１も、それ
ぞれ出力バス９−２或いは９−３を介して交差点メモリ
１０−１２．１０−２２および１０−３２、或いは交差
点メモリ１０−１３．１０−２３および１０−３３に書
込まれているパケットを順次読出し、対応する出通信路
２−２或いは２−３に送出する。
Ｏ−１１，Ｉ Ｏ−２１および１０−３１を監視して
おり、書込まれたパケットを出力バス９−１を介して順
次読出し、出通信路２−１に送出する。これと並行して
出力パケット転送回路６−２′および６−３１も、それ
ぞれ出力バス９−２或いは９−３を介して交差点メモリ
１０−１２．１０−２２および１０−３２、或いは交差
点メモリ１０−１３．１０−２３および１０−３３に書
込まれているパケットを順次読出し、対応する出通信路
２−２或いは２−３に送出する。
なお各交差点メモリ１０−１１乃至３３は、書込期間と
続出期間とを時分割的に設定することにより、パケット
の転送は円滑に行われる。
続出期間とを時分割的に設定することにより、パケット
の転送は円滑に行われる。
次に入力パケット転送回路３−１°乃至３−３°および
出力パケット転送回路６−１“乃至６−３′の動作を第
２図により説明する。なお第２図においては、入力パケ
ット転送回路３−１′および３−３“、出力パケット転
送回路６−１′および６−３ ’、入力バス８−１およ
び８−３、出力バス９−１および９−３、並びに交差点
メモリｌ０−１１．．１０−１３．１０−３１および１
０−３３のみが示され、他は省略されている。
出力パケット転送回路６−１“乃至６−３′の動作を第
２図により説明する。なお第２図においては、入力パケ
ット転送回路３−１′および３−３“、出力パケット転
送回路６−１′および６−３ ’、入力バス８−１およ
び８−３、出力バス９−１および９−３、並びに交差点
メモリｌ０−１１．．１０−１３．１０−３１および１
０−３３のみが示され、他は省略されている。
第２図において、大通信路１−１からパケットが到着す
ると、入力パケット転送回路３−１゛の制御部３１がデ
ータ処理部３２に蓄積されたパケットに含まれる宛先情
報を分析し、出通信路（例えば２−１）に転送すべきパ
ケットと判定すると、入力バス８−１内のデータ転送線
８２および出通信路に対応する交差点メモリ （例えば
１Ｏ−１１）が空き状態にあることを確認の上、該交差
点メモリ （１０−１１）を入力バス８−１内の制御線
８１を介して転送可能状態に設定し、データ処理部３２
に蓄積されているパケットをデータ転送線８２に送出す
る。該パケットは、データ転送線８２を介して各交差点
メモリ１０−１１乃至１０−１３に伝達されるが、転送
可能状態に設定されている交差点メモリ （１０−１１
）のみが該パケットを蓄積する。入力パケット転送回路
３−１゛と並行して他の入力パケット転送回路３−２°
および３−３′も、大通信路１−２或いは１−３から到
着するパケットの宛先情報を分析し、対応する交差点メ
モリ１０−２１乃至１０−２３或いは１０−３１乃至１
０−３３に書込む。
ると、入力パケット転送回路３−１゛の制御部３１がデ
ータ処理部３２に蓄積されたパケットに含まれる宛先情
報を分析し、出通信路（例えば２−１）に転送すべきパ
ケットと判定すると、入力バス８−１内のデータ転送線
８２および出通信路に対応する交差点メモリ （例えば
１Ｏ−１１）が空き状態にあることを確認の上、該交差
点メモリ （１０−１１）を入力バス８−１内の制御線
８１を介して転送可能状態に設定し、データ処理部３２
に蓄積されているパケットをデータ転送線８２に送出す
る。該パケットは、データ転送線８２を介して各交差点
メモリ１０−１１乃至１０−１３に伝達されるが、転送
可能状態に設定されている交差点メモリ （１０−１１
）のみが該パケットを蓄積する。入力パケット転送回路
３−１゛と並行して他の入力パケット転送回路３−２°
および３−３′も、大通信路１−２或いは１−３から到
着するパケットの宛先情報を分析し、対応する交差点メ
モリ１０−２１乃至１０−２３或いは１０−３１乃至１
０−３３に書込む。
一方出力パケット転送回路６−１“の制御部６１は、出
力バス９−１内の制御線９１を介して交差点メモリｔｏ
−１１乃至１０−３１にパケットが書込まれているか否
かを監視し、パケ７）が書込まれている交差点メモリ
（例えば１Ｏ−１１）を検出すると出力バス９−１内の
データ転送線９２および出カバケント転送回路６−１“
内のデータ処理部６２が空き状態にあることを確認の上
、転送開始の起動を指示する。起動された交差点メモリ
（１０−１１）は、書込まれているパケットをデータ
転送ｆ！９２を介してデータ処理部６２に転送する。−
パケットの転送が終了すると、制御部６１は交差点メモ
リ１０−１１乃至１０−３１に書込まれている他のパケ
ットの転送を指示する。
力バス９−１内の制御線９１を介して交差点メモリｔｏ
−１１乃至１０−３１にパケットが書込まれているか否
かを監視し、パケ７）が書込まれている交差点メモリ
（例えば１Ｏ−１１）を検出すると出力バス９−１内の
データ転送線９２および出カバケント転送回路６−１“
内のデータ処理部６２が空き状態にあることを確認の上
、転送開始の起動を指示する。起動された交差点メモリ
（１０−１１）は、書込まれているパケットをデータ
転送ｆ！９２を介してデータ処理部６２に転送する。−
パケットの転送が終了すると、制御部６１は交差点メモ
リ１０−１１乃至１０−３１に書込まれている他のパケ
ットの転送を指示する。
データ処理部６２に蓄積されたパケットは、順次出通信
路２−１に送出される。出力パケット転送回路６〜１°
と並行して他の出力パケット転送回路６−２１および６
−３′も、交差点メモリ１゜−１２乃至１０−３２或い
は１Ｏ−１３乃至３３にパケットが書込まれているか否
かを監視し、書込まれているパケットを順次読出して対
応する出通信路２−２或いは２−３に送出する。
路２−１に送出される。出力パケット転送回路６〜１°
と並行して他の出力パケット転送回路６−２１および６
−３′も、交差点メモリ１゜−１２乃至１０−３２或い
は１Ｏ−１３乃至３３にパケットが書込まれているか否
かを監視し、書込まれているパケットを順次読出して対
応する出通信路２−２或いは２−３に送出する。
以上の説明から明らかな如く、本実施例によれば、各大
通信路１−１乃至１−３から到着するパケットは、それ
ぞれ対応する交差点メモリ１０−１１乃至１０−３３に
並行して書込まれ、また並行して読出されて宛先の出通
信路２−１乃至２−３に転送される。
通信路１−１乃至１−３から到着するパケットは、それ
ぞれ対応する交差点メモリ１０−１１乃至１０−３３に
並行して書込まれ、また並行して読出されて宛先の出通
信路２−１乃至２−３に転送される。
なお、第１図および第２図はあく迄本発明の一実施例に
過ぎず、例えば大通信路および出通信路の数はそれぞれ
３本に限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変わらない。ま
た大通信路１−１乃至１−３と出通信路２−１乃至２−
３とは別の通信路に限定されることは無く、例えば大通
信路１−１と出通信路２−１とが同一の両方向通信路で
あることも考慮されるが、かかる場合にも本発明の効果
は変わらない。
過ぎず、例えば大通信路および出通信路の数はそれぞれ
３本に限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変わらない。ま
た大通信路１−１乃至１−３と出通信路２−１乃至２−
３とは別の通信路に限定されることは無く、例えば大通
信路１−１と出通信路２−１とが同一の両方向通信路で
あることも考慮されるが、かかる場合にも本発明の効果
は変わらない。
以上、本発明によれば、前記パケット交換機において、
パケットは到着する通信路毎に並行して各対応するメモ
リに書込まれ、また転送先の通信路毎に並行して各対応
するメモリから読出される。
パケットは到着する通信路毎に並行して各対応するメモ
リに書込まれ、また転送先の通信路毎に並行して各対応
するメモリから読出される。
従って内部輻較状態も除去され、円滑なパケット転送が
可能となる。
可能となる。
第１図は本発明の一実施例によるバケット交換方式を示
す図、第２図は第１図における入力パケット転送回路お
よび出力パケット転送回路の動作説明図、第３図は従来
あるパケット交換方式の一例を示す図、第４図は従来あ
るバケット交換方式の他の一例を示す図である。 図において、１−１乃至１−３は大通信路、２−１乃至
２−３は出通信路、３−１乃至３−３および３−１′乃
至３−３“は入力パケット転送回路、４はバス、５はバ
ス制御回路、６−１乃至６−３および６−１°乃至６−
３“は出力パケット転送回路、７はループ形伝送路、８
−１乃至８−３は入力バス、９−１乃至９−３は出力バ
ス、１０−１１乃至１０−３３は交差点メモリ、３１お
よび６１は制御部、３２および６２はデータ処理部、８
１および９１は制御線、８２および９２はデータ転送線
、を示す。 寥１ 口 年 ２ 口
す図、第２図は第１図における入力パケット転送回路お
よび出力パケット転送回路の動作説明図、第３図は従来
あるパケット交換方式の一例を示す図、第４図は従来あ
るバケット交換方式の他の一例を示す図である。 図において、１−１乃至１−３は大通信路、２−１乃至
２−３は出通信路、３−１乃至３−３および３−１′乃
至３−３“は入力パケット転送回路、４はバス、５はバ
ス制御回路、６−１乃至６−３および６−１°乃至６−
３“は出力パケット転送回路、７はループ形伝送路、８
−１乃至８−３は入力バス、９−１乃至９−３は出力バ
ス、１０−１１乃至１０−３３は交差点メモリ、３１お
よび６１は制御部、３２および６２はデータ処理部、８
１および９１は制御線、８２および９２はデータ転送線
、を示す。 寥１ 口 年 ２ 口
Claims (1)
- 複数の通信路から到着するパケットを宛先に応じた通信
路に転送するパケット交換機において、前記各通信路か
ら到着するパケットを伝達する各入力バスと前記各通信
路へ転送するパケットを伝達する総ての出力バスとの交
点に、対応する前記入力バスから伝達されるパケットを
書込み、対応する前記出力バスから転送するパケットを
読出し可能なメモリを設け、前記各通信路から到着する
パケットを対応する前記入力バスを介して宛先に対応す
る前記出力バスとの交点に設けられたメモリに書込み、
前記各メモリに書込まれているパケットを対応する出力
バスを介して読出し、対応する前記通信路へ転送するこ
とを特徴とするパケット交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267902A JPS61144945A (ja) | 1984-12-19 | 1984-12-19 | パケツト交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267902A JPS61144945A (ja) | 1984-12-19 | 1984-12-19 | パケツト交換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144945A true JPS61144945A (ja) | 1986-07-02 |
Family
ID=17451206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267902A Pending JPS61144945A (ja) | 1984-12-19 | 1984-12-19 | パケツト交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144945A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252046A (ja) * | 1987-04-01 | 1988-10-19 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 交換方法 |
| JPS6416045A (en) * | 1987-04-30 | 1989-01-19 | Philips Nv | Exchange network control method and circuit arrangement |
| JPH01204548A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | マトリクススイッチへのパケット転送方式 |
| JPH02158243A (ja) * | 1988-12-09 | 1990-06-18 | Fujitsu Ltd | バスマトリクススイッチング方式 |
-
1984
- 1984-12-19 JP JP59267902A patent/JPS61144945A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252046A (ja) * | 1987-04-01 | 1988-10-19 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 交換方法 |
| JPS6416045A (en) * | 1987-04-30 | 1989-01-19 | Philips Nv | Exchange network control method and circuit arrangement |
| JPH01204548A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | マトリクススイッチへのパケット転送方式 |
| JPH02158243A (ja) * | 1988-12-09 | 1990-06-18 | Fujitsu Ltd | バスマトリクススイッチング方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0413899B1 (en) | Packet switching system having bus matrix switch | |
| US5398235A (en) | Cell exchanging apparatus | |
| JPS61214694A (ja) | データ伝送のスイッチング装置 | |
| CA1317659C (en) | Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system | |
| US5414696A (en) | Cell exchanging apparatus | |
| JP2000013408A (ja) | 交換システム | |
| JPS61144945A (ja) | パケツト交換方式 | |
| IL125273A (en) | Communication architecture | |
| JPWO2002065709A1 (ja) | ネットワーク・スイッチング装置 | |
| JP2951963B2 (ja) | パケット通信方式 | |
| JPH0234060A (ja) | 非同期転送モード交換分配接続方式 | |
| JPS6298842A (ja) | パケツト交換システム | |
| JP2679706B2 (ja) | セルフルーティング制御システム | |
| CA2090101C (en) | Cell exchanging apparatus | |
| JP2000124949A (ja) | パケットスイッチ | |
| KR0173051B1 (ko) | 크로스바 스위칭시스템에서의 모듈화된 분산 제어장치와 크로스바 연결 구성 제어 방법 | |
| JPH0629970A (ja) | データ転送方式 | |
| JPH11234333A (ja) | ゲートウェイ装置 | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JPH06216929A (ja) | Ａｔｍスイッチ | |
| JPH01228350A (ja) | パケット交換機 | |
| JPH01123549A (ja) | パケットスイッチ | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPH0294941A (ja) | 通信制御装置 |