JPH01123549A - パケットスイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信網を構成する重要な要素であるパケット
交換機等に使用するパケットスイッチに関するものであ
る。

〔従来の技術〕

従来のパケットスイッチとして知られるものにバスマト
リックススイッチがあった。第８図（ａ）はかかる従来
のバスマトリックススイッチの構成を示したブロック図
である。

同図において、回線１０１〜１０ｎからの入力パケット
は、入力パケット処理装置３０１〜３０ｎで必要な処理
がほどこされ、出力パケット処理装置３１１〜３１ｍの
何れかを指定するヘッダを付加されて、行方向バス２０
１〜２０ｎ上に送出される。クロスポイントエレメント
（ＸＥ）４１１〜４ｎｍは、行方向バス上を送出されて
くるパケットを監視し、４ｉｊの番・号をもつクロスポ
イントエレメトは、ヘッダの宛先がｊのパケット（出力
パケット処理装置３１ｊに向かうパケット）のみを後述
する該エレメント内のバッファに一時蓄積記憶する。

クロスポイントエレメント４１１〜４ｎｍは、このよう
にしてパケットを蓄積すると、列方向バスに対しパケッ
ト送信のためのバス使用要求を出す。バス制御回路３２
１〜３２ｍは、列方向バス毎にバスに接続されている各
クロスポイントエレメントからの要求を検出し制御し、
一つのクロスポイントエレメントに送出潅を与え、パケ
ットの送出が行なわれる。

第８図（ｂ）は、第８図（ａ）におけるクロスポイント
エレメントＸＥの構成を示すブロック図である。

第８図（ｂ）おいて、行方向バス２Ｏｎから入力される
パケット（データ）は、制御回路４０１によってそれに
付加されているヘッダが監視され、前述したように特定
のヘッダを持つもののみがバッファ４００に取り込まれ
る。バッファは、入力順にデータを出力するいわゆるＦ
ＩＦＯ（ファーストインファーストアウトメモリ）であ
る。列方向バスは、データバス２１０−１と制御バス２
１１−２からなり、制御バス２１１−２は要求・許可と
いった制御信号を、データバス２１１−１はパケット（
データ）を伝送する。

〔発明が解決しようとする問題点〕

以上、説明した如き従来のバスマトリックススイッチで
は、ｎ個の入力とｍ個の出力を持っｎ×ｍスイッチを実
現するために（ｎ×ｍ）個のクロスポイントエレメント
を有する。さらに、これらのクロスポイントエレメント
には、数パケット分のバッファが存在する。そのため、
ｎ及びｍが大きくなるに伴ない、クロスポイントエレメ
ント数が増加し、そのバッファ量もｎｘｍ倍に増大する
。

また、これらのクロスポイントエレメント中のバッファ
はお互いに独立であるため、１つのクロスポイントエレ
メントのバッファがオーバーフローした場合、他のクロ
スポイントエレメントのバッフ１では救済することがで
きない。そのため、各々のクロスポイントエレメントの
バッファがオーバーフローしなかように＋７分な大きさ
の容量をもつことが必要であり、特にｎ及びｍが大きい
大容量パケットスイッチの場合には問題であった。

本発明の目的は、従来のパケットスイッチでは、バッフ
ァがクロスポイントエレメントごとに存在し、大容量の
パケットスイッチを構成するのが難かしい点を解決し、
大容量、高速、高スルーブツトのパケットスイッチを提
供することにある。

〔問題点を解決するための手段〕

上記目的達成のため、本発明では、複数の入力回線と複
数の出力回線を交叉させて出来るマトリックス状の交叉
点にそれぞれクロスポイントエレメント（以下、単にエ
レメントと云うことがある）を配置し、入力回線から入
力されてくるパケットを、該パケットに付加されている
ヘッダ情報に基づき所要のエレメントを選択し、該エレ
メントにおける入力回線と出力回線との間の叉点を閉じ
ることによりパケットを出力回線上に出力するパケット
スイッチにおいて、パケット同士の衝突を避けるための
バッファを前記クロスポイントエレメントに持たせるの
でなく、前記入力回線上に持たせた。

〔作用〕

本発明は、バッファをクロスポイントごとには有さす入
力回線上に有することを最も主要な特徴とする。さらに
パケット長を可変にすることができ、マルチパケット交
換を効率良く実現し、また高速の異なるパケットの交換
が可能な点が従来技術とは異なる。また、この人力バッ
ファの構成も複数の入力回線で共有できるように構成し
、なるべくパケットのふ（そうによる呼損を防ぐように
、大群化効果を上げることを特徴としており、単にクロ
スポイントエレメント上のバッファ長を長くすることに
より、呼損を防いでいた従来技術とは、方式、構成上具
なる。

〔実施例〕

第１図（ａ）は、本発明の一実施例としてのパケットス
イッチの構成を示すブロック図である。

同図において、１０１〜Ｉｏｎは入力回線、１１１〜ｌ
１ｍは出力回線、２０１〜２Ｏｎは行方向バス、２１１
〜２１ｍは列方向バス、３０１〜３０ｎは入力パケット
処理装置、３１１〜３１ｍは出力パケット処理装置、４
１１〜４ｎｍはクロスポイントエレメント（ＸＥ）、３
２１〜３２ｍはバス制御装置、５０１〜５０ｎはパケッ
トを一時蓄積するバッファ（ＦＩＦＯ）である。

第１図（ｂ）は第１図（ａ）におけるクロスポイントエ
レメント（ＸＥ）の構成を示すブロック図である。第１
図（ｂ）において、４０１は制御回路、４０２はゲート
である。

第１図（ａ）及び第１図（ｂ）を参照して動作を説明す
る。人力回線１０１〜Ｉｏｎから入力されたパケットは
、入力パケット処理装置３０１〜３０ｎで必要な処理が
施され、出力パケット処理装置３１１〜３１ｎの何れか
を指定するヘッダを付加されてバッファ５０１〜５０ｎ
に蓄積される。

パケットが蓄積されると、行方向バス２０１〜２０ｎに
、パケットが到着したという情報と、出力パケット処理
装置の番号を有するヘッダ情報とを送付する。この場合
行方向バス２０１〜２１ｎは、データを送るデータバス
２０１−１〜２Ｏｎ−１と制御情報を送受する制御デー
タバス２０１−２〜２０ｎ−１より構成されている。

クロスポイントエレメント（ＸＥ）４１１〜４ｎｍは、
行方向の制御データバスを監視し、４ｉｊの番号をもつ
クロスポイントエレメントは、ヘッダの宛先情報がｊの
ヘッダ（出力パケット処理装置３１ｊに向かうヘッダ）
を受けると、列方向バスに対しパケット送信のためのバ
ス使用要求を出す。

バス制御回路３２１〜３２ｍは、列方向バス毎に、バス
に接続されている各クロスポイントエレメントからの要
求を検出制御し、１つのクロスボインドエレメントに送
出権を与え、送出許可信号をクロスポイントエレメント
に送出する。送出許可信号を受けとったクロスポイント
エレメントでは、パケットデータが通過しうるゲート４
ｏ２を開き、行方向データバス２０１−１と列方向デー
タバス２１１−．１を接続すると同時に、入力データバ
ッファ５０１〜５０ｎの１つに送出命令を出す。この命
令をうけて入力データバッファのパケットデータは、出
力パケット処理装置に向けて伝送される。

このように、クロスポイントエレメントにより構成され
るマド・リックス上ではパケットを蓄積するバッファが
存在しない。そのためクロスポイント各々にバッファを
もつタイプの従来のパケットスイッチに比ベクロスポイ
ントエレメントの構成が簡単であると同時に、バッファ
が行方向に共有化できることにより、大群化効果が得ら
れ、バッファのハード量が、従来のスイッチ全体として
必要であったバッファ量の合計と比べ、大幅に節約する
ことができる。

第２図（ａ）、（ｂ）は、本発明の他の実施例を説明す
るための図である。第２図（ａ）は、第１図（ａ）に示
したクロスポイントエレメントの構成図と殆んど同じ内
容のブロック図であるが、説明の都合上、ここに改めて
示した。

第２図（ａ）において、クロスポイントエレメント中の
制御回路４０１では、パケットのヘッダを監視している
わけであるが、パケットが接続すると同時に、パケット
接続の最終ビットをも監視しており、第２図（ｂ）に示
すように、この最終ビットは、後続のパケットが、続い
ているが否がを示すビットであり、その最終ビットが“
１°′の場合は、クロスポイントエレメント中のゲート
４０２を閉じないで、続けて後続のパケットを通過させ
て出力パケット処理装置に送出する。

また、この最終ビットが０゛の場合は、ゲート４０２を
閉じるとともに、縦方向の制御線２１１−２を通してバ
ス制御回路に開放命令を送出する。１つ１つのパケット
は固定長であり最終ビットはカウンタにより位置を決め
る。このようにして、複数のパケットよりなるマルチパ
ケット情報も交換接続することができる。つまり固定長
×ｎのバケツ・トも容易に処理できるわけである。

第３図は本発明の別の実施例を説明するための図である
。すなわち第３図は、第１図（ａ）におけるパケットス
イッチの出力パケット処理装置の要部を示すブロック図
である。ヘッダ情報として、パケットの速度を示す情報
を有している場合には、クロスポイントエレメントとバ
ス制御装置の働きにより前述のようにしてエレメント内
で叉点を生成すると同時に、出力パケット処理装置に、
速度の情報をデータバス２１１−２を介して送出し、出
力回線の速度を決定する。

第３図中のＦＩＦＯは、スイッチ内で生じるジッタ（時
間軸変動）を吸収するためのものである。

また、データバス２１１−２を介して送出されてきた速
度情報は、選択回路ＳｅＬにおいて、クロック発生回路
Ｇｅｎから発生する様々な速度のクロック（ｒｏ〜ｆ３
）のうち、所望の一つを選択してＦＩＦＯおよびフリッ
プフロップＦ／Ｆに供給し、出力回線１１１上への送出
速度を決めている。

更に入力パケット処理装置及び入力バッファでも速度可
変なようにクロック発生回路やＦｒＦＯを設は構成する
。

第４図は、第１図（ａ）におけるバッファ５゜１の構成
例を示すブロック図である。第４図において、成るヘッ
ダ情報５０１−１をアンドゲートＡ、切換スイッチＳＷ
を介して行方向バス２０１−２に対して送出し、そのと
きクロスポイントエレメントから送出許可が返ってこな
かった場合、他のヘッダが情報例えば５０１−２を再び
アンドゲートＡ、切換スイッチＳＷを介して行方向バス
２０１−２に対し送出し、クロスポイントエレメントか
らの送出許可を待つ。

この場合、第１回目に行なったヘッダ情報送出５０１−
１は、１度放棄し１．第２回目のヘッダ情報送出５０１
−２が終了後、再び送出を行なう。

クロスポイントエレメントにおいても、ヘッダが咳行信
号後に送出すべきパケットであると認識し、出力制御回
路より送出許可がおりずに、出力回線に接続できなかっ
た場合は、放棄する。このようにして、複数のパケット
で出力回線のおいているパケットより優先的に交換接続
してやることができる。

第５図（ａ）は本発明の別の実施例を示すブロック図で
ある。

第５図（ａ）において、入力データバッファ５０１〜５
０ｎより列方向バス制御装置３２１〜３２ｍに向かう情
報線６０１〜６０ｎを有している。

この情報線６０１〜６０ｎにより、入力データバッファ
の使用状況つまりバッファのふくそう情報をバス制御装
置にデータとして送る。バス制御装置においては、バッ
ファのふくそうしているパケットを優先的に出力回線に
送出するようにクロスポイントエレメント４１１〜４ｎ
ｍに対し、送出命令を送る。このことにより、入力デー
タバッファ５０１〜５０ｎのふくそうによるオーバーフ
ローを緩和しうる。

第５図（ｂ）は第５図Ｃａ）におけるバス制御装置３２
１〜３２ｍのうちの何れか一つ、例えば３２１の具体例
を示した回路図である。

第５図（ａ）、（ｂ）を参照してその回路動作を説明す
る。入力側バッファ５０１がふくそうしているとする。

すると、制御線６０１を通してアンドゲートＡｌに信号
が入る。そのときアンドゲートＡｌが開状態にあると、
その信号はアントゲ−）Ａｌを通過してフリップフロッ
プＦ１をセットする。

これはどういう意味かと云うと、５０１〜５０ｎの入力
側バッファのうちの複数のものが同時にふくそうするこ
とがある。それの優先制御をしているわけであるが、制
御線６０１〜６０ｎのうちの６０１が上述のようにして
信号を送ってくると、フリップフロップＦ１がセットし
、そのセット出力（ハイ）がＮＯＲゲートによりロウに
転じられてアンドゲートＡｌ〜Ａ３に加わり、それまで
開状態にあったそれらアンドゲートＡ１〜Ａ３を閉じる
。従って以後は、制御線６０２〜６０ｎの何れが信号を
送ってきてもアンドゲートを通過できず、フリップフロ
ップをセットできない。

このようにして一つだけ、唯今の場合は、゛フリップフ
ロップＦ１のみがセットされてそのＱ出力がハイになっ
ているが、それがアンドゲートＡ４を開き、出力空き情
報３１１〜３１ｍの何れか、例えば出力パケット処理装
置３１１が空きであるなら、そのことを示す空き情報３
１１が図示せざる制御線を介して到来して、アントゲ−
）Ａ４を通過し、送出許可信号２１１−２として、対応
のクロスポイントエレメントの制御部（第１図（ａ）参
照）へ送られ、それによってバッファ５０１の内容を出
力側へ送ることができる。

第６図は本発明の更に別の実施例を示す回路図である。

同図では、入力回線数ｎ、出力回線数ｍのパケットスイ
ッチを構成するのに（ｎ＋１）×ｍのクロスポイントエ
レメントと（ｎ＋１）の入力バッファ及びｎ：１セレク
タ７０１より構成する。

成る入力回線１０ｉにパケットのトラヒックが集中し、
バッファ５０ｉがふくそうしてきてあふれそうになる（
もしくはあふれる）ことによりパケットの呼損が生じる
。このことを避けるためにバッファ５０１〜５０ｎの使
用状況を把握し、ふくそうしているバッファ５０ｉの使
用を制限しｎ：１セレクタ７０１によりバッファ５０（
ｎ＋１）に入力回線の１０ｉ上のパケットを伝送する。

このことにより、いままで失なわれていたパケットを救
済することが可能である。また、この予備のバッファ５
０（ｎ＋１）は各入力回線１０１〜Ｉｏｎ上のパケット
で共用化しうるため、単にすべてのバッファ５０１〜５
０ｎの容量を増すことよりも、大群化効果が得られ、効
率良くバッファを使用することができる。

第７図は本発明の更に別の実施例を示すブロック図であ
る。同実施例は、第１図のパケットスイッチのパケット
処理装置３０１〜３０ｎとバッファ５０１〜５０ｎの間
にｎｘｎ空間スイッチ８０１を有したものに相当してい
る。

成る回線のパケットが集中して到着しバッファ５０１〜
５０ｎのふくそう状況により、ｎＸｎのスイッチ８０１
をつなぎかえ、バッファの使用状況の平坦化をはかる。

また、このことは、バッファメモリが入力回線ｎ本で共
有して使用するのと等価であるため、大群化効果により
パケット交換のスループットと効率が上がる。

〔発明の効果〕

以上説明したように、バッファを入力回線に有し、クロ
スポイントエレメントはパケットを通すゲートのみで構
成されているため、バッファのハード量が少なく、パケ
ット長を可変にでき、異なる速度のパケット交換を一元
的に行なえ、またバッファを管理することによりバッフ
ァの大群化効果が狙える利点がある。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例を示すブロック図、第
１図（ｂ）は第１図（ａ）におけるクロスポイントエレ
メントの構成例を来すブロック図、第２図（ａ）は同じ
くクロスポイントエレメントの構成例を示すブロック図
、第２図（ｂ）はそこで作用するパケット情報の構成例
を示す説明図、第３図は出力パケット処理装置の構成例
を示すブロック図、第４図はバッファの構成例を示すブ
ロック図、第５図（ａ）は本発明の他の実施例を示すブ
ロック図、第５図（ｂ）は、第５図（ａ）におけるバス
制御装置の構成例を示す回路図、第６図は本発明の更に
別の実施例を示すブロック図、第７図は本発明の更に他
の実施例の要部を示すブロック図、第８図（ａ）は従来
のパケットスイッチの構成例を示すブロック図、第８図
（ｂ）は第８図（ａ）における要部の詳細を示すブロッ
ク図、である。 符号の説明 １０１〜１０ｎ・・・入力回線、１１１〜１１ｍ・・・
出力回線、２０１〜２０ｎ・・・行方向バス、２１１〜
２１ｍ・・・列方向バス、３０１〜３０ｎ・・・入力パ
ケット処理装置、３１１〜３１ｍ・・・出力パケット処
理装置、３２１〜３２ｎ・・・バス制御回路、４１１〜
４ｎｍ・・・クロスポイントエレメント、５０１〜５０
ｎ・・・入力データバッファ、６０１〜６０ｎ・・・出
力データバッファ情報線、７０１・・・ｎ：１セレクタ
、８０１・・・ｎｘｎスイッチ １ｇ　２　１１１１　ＣＣＬ） 第２図（１））

Claims (1)

1. 【特許請求の範囲】 １）複数の入力回線と複数の出力回線を交叉させて出来
   るマトリックス状の交叉点にそれぞれクロスポイントエ
   レメント（以下、単にエレメントと云うことがある）を
   配置し、入力回線から入力されてくるパケットを、該パ
   ケットに付加されているヘッダ情報に基づき所要のエレ
   メントを選択し、該エレメントにおける入力回線と出力
   回線との間の叉点を閉じることによりパケットを出力回
   線上に出力するパケットスイッチにおいて、パケット同
   士の衝突を避けるためのバッファを前記クロスポイント
   エレメントに持たせるのでなく、前記入力回線上に持た
   せたことを特徴とするパケットスイッチ。 ２）特許請求の範囲第１項記載のパケットスイッチにお
   いて、前記クロスポイントエレメントが、入力回線から
   の到来パケットに後続のパケットが有るか否かの情報が
   付されているのを監視する手段を持ち、後続のパケット
   が有る場合には、一旦閉じた叉点をそのまま閉じた状態
   に維持して後続のパケットを出力回線へ通過させるクロ
   スポイントエレメントから成ることを特徴とするパケッ
   トスイッチ。 ３）特許請求の範囲第１項記載のパケットスイッチにお
   いて、入力回線上と出力回線上にそれぞれパケット処理
   装置を備え、該パケット処理装置は、パケットを入力す
   るＦＩＦＯと、パケットの速度情報を与えられて前記Ｆ
   ＩＦＯから出力するパケットの速度を可変させる手段と
   、を持ち速度の異なるパケットの交換を可能にしたこと
   を特徴とするパケットスイッチ。 ４）特許請求の範囲第１項記載のパケットスイッチにお
   いて、入力回線上に持たせた前記バッファが、該バッフ
   ァに貯えられているパケットのうちで、その向かわんと
   する出力回線が空きのパケットを優先して出力させる手
   段を備えたバッファから成ることを特徴とするパケット
   スイッチ。 ５）特許請求の範囲第１項記載のパケットスイッチにお
   いて、バス制御装置を備え、該バス制御装置は、入力回
   線上に持たせた前記各バッフアッフのふくそう状態と出
   力回線の空き具合を監視しており、ふくそうしたバッフ
   ァのパケットを優先して出力回線が空き次第、その出力
   回線上へ送出させることを特徴とするパケットスイッチ
   。 ６）特許請求の範囲第１項記載のパケットスイッチにお
   いて、前記パケットスイッチが入力回線ｎ、出力回線ｍ
   のパケットスイッチから成り、入力回線上に持たせた前
   記バッファが（ｎ＋ｋ）個のバッファから成り、クロス
   ポイントエレメントが（ｎ＋ｋ）×ｍ個のクロスポイン
   トエレメントから成り、ｋ個のバッファをｎ本の入力回
   線で共有して使用し、回線の使用頻度が高く、バッファ
   がオーバフローしそうな回線のパケットを、冗長なバッ
   ファにつなぎこみ、バッファ・オーバフローによるパケ
   ットの呼損を緩和することを特徴とするパケットスイッ
   チ（但し、ｎ、ｍ、ｋは任意の整数）。 ７）特許請求の範囲第１項記載のパケットスイッチにお
   いて、前記パケットスイッチが入力回線ｎ、出力回線ｍ
   のパケットスイッチから成り、入力回線上に持たせた前
   記バッファの入り口にｎ×ｎの空間スイッチを設け、前
   記各バッファの使用率が平坦となるように前記空間スイ
   ッチの叉点を決定することを特徴とするパケットスイッ
   チ（但し、ｎ、ｍは任意の整数）。