JP2001292164A - パケット・スイッチおよびその切替方法 - Google Patents

パケット・スイッチおよびその切替方法

Info

Publication number
JP2001292164A
JP2001292164A JP2000104707A JP2000104707A JP2001292164A JP 2001292164 A JP2001292164 A JP 2001292164A JP 2000104707 A JP2000104707 A JP 2000104707A JP 2000104707 A JP2000104707 A JP 2000104707A JP 2001292164 A JP2001292164 A JP 2001292164A
Authority
JP
Japan
Prior art keywords
packet
unit
switch
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000104707A
Other languages
English (en)
Inventor
Masahiko Honda
雅彦 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000104707A priority Critical patent/JP2001292164A/ja
Priority to US09/825,941 priority patent/US7116633B2/en
Priority to EP20010108657 priority patent/EP1152574B1/en
Priority to DE2001620830 priority patent/DE60120830T2/de
Publication of JP2001292164A publication Critical patent/JP2001292164A/ja
Priority to US11/467,478 priority patent/US7756013B2/en
Priority to US12/794,265 priority patent/US8614942B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H04L49/206—Real Time traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing

Abstract

(57)【要約】 【課題】 小さな遅延量を必要とするトラヒックと、そ
うでないトラヒックが混在したような環境においても、
パケットの順序性，連続性だけでなく、遅延に対する保
証も与えるパケット・スイッチを提供する。 【解決手段】 各スイッチ部３１，３２の出力バッファ
３１３，３２３が、パケットの優先度に対応する優先ク
ラス毎の２個のキューを有し、これら各キューは、エン
プティ信号を出力する。切替制御部６は、系切替信号Ｓ
と、エンプティ信号とに応じて、出力選択部４に対し
て、優先クラス毎に選択信号を出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パケット・スイッ
チ、特に、遅延量が小さいトラヒックと、遅延量が大き
いトラヒックとが混在したような環境においても、パケ
ットの順序性，連続性だけでなく、遅延に対する保証も
与えることのできるパケット・スイッチに関する。
【０００２】
【従来の技術】従来は、ＬＡＮや、企業内，大学内等で
ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）パケット
ベースのプライベート・ネットワークが構築されていた
が、それがキャリアクラスのパブリック・ネットワーク
に発展してきており、電話トラヒックやオンライン・ト
レーディングのトランザクションなどの転送が要求さ
れ、リアルタイム性や信頼性を必要とするネットワーク
が必要とされている。このような要求に応え、トラヒッ
クの転送のための品質、いわゆるＱＯＳ（Ｑｕａｌｉｔ
ｙ ｏｆ Ｓｅｒｖｉｃｅ）を考慮したパケット・スイ
ッチングを行う機器が昨今登場しつつある。
【０００３】特開平５−７２１３号公報「ＡＴＭセルス
イッチ切替方式」には、セルの順序性や連続性を保証す
るＡＴＭ（ａｓｙｎｃｈｒｏｎｏｕｓ ｔｒａｎｓｆｅ
ｒｍｏｄｅ）スイッチの切替方式が示されている。この
切替方式は、現用系ＡＴＭセルスイッチから予備系ＡＴ
Ｍセルスイッチに切替える際に、現用系ＡＴＭセルスイ
ッチからすべてセルが吐き出された後に、予備系ＡＴＭ
セルスイッチを出力ポートへ切替えている。この技術
は、ＩＰパケット・スイッチング装置でも有効な技術で
ある。
【０００４】一方、パケット・スイッチング装置を通過
するパケットにおいては、小さな遅延量を求められるも
のもあり、その場合には比較的短時間でスイッチを経由
する必要がある。また、リアルタイム性が必要とされて
いないトラヒックの場合には、スイッチの経由時間は比
較的長くなってもよい、すなわち遅延量が大きくてもよ
い。
【０００５】
【発明が解決しようとする課題】しかしながら、特開平
５−７２１３号公報で述べられている技術を用いる場
合、現用系のスイッチのセルが全てスイッチから出力さ
れない限り予備系からセルが出力されないため、系切替
が完了するまでは、小さな遅延量を要求されるトラヒッ
クも予備系スイッチ内で待たされることになり、小さな
遅延量を保証できない可能性がある。
【０００６】通常、リアルタイム性の高いトラヒックを
扱う場合には（例えば、リアルタイム通信）、パケット
到着時間の揺らぎを吸収するためのバッファを端末に置
いているが、ある遅延時間以内にデータが到着する必要
がある。例えば、電話であると、相手との遅延時間がせ
いぜい数百ミリ秒以下でないと、スムーズな会話を進め
ることができない。したがって、吸収可能な時間以上パ
ケットが遅れた場合、そのパケットが到着しなかったと
みなしてデータの補完等の処理を行うため、結果的にパ
ケットの損失と同等になる。
【０００７】本発明の目的は、このような問題を解決
し、小さな遅延量を必要とするトラヒックと、そうでな
いトラヒックが混在したような環境においても、セル
（またはパケット）の順序性，連続性だけでなく、遅延
に対する保証も与えるパケット・スイッチを提供するこ
とにある。
【０００８】本発明の他の目的は、このようなパケット
・スイッチを切替える方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の第１の態様によ
れば、パケットが入力される入力切替部と、この入力切
替部に接続され二重化されたスイッチ部と、このスイッ
チ部に接続された出力選択部とを備えるパケット・スイ
ッチにおいて、前記各スイッチ部の入力バッファまたは
出力バッファが、パケットの優先度に対応する優先クラ
ス毎のｍ個（ｍは、２以上の整数）のキューを有し、こ
れら各キューは、パケットの蓄積状態信号を出力し、現
用系のスイッチ部から予備系のスイッチ部への切替えを
指示する系切替信号と、前記蓄積状態信号とに応じて、
前記出力選択部に対して、優先クラス毎にｍ個の選択信
号を出力する切替制御部を備え、前記出力選択部は、前
記切替制御部から出力される各選択信号に応じて、前記
二重化されたスイッチ部のうちの一方のスイッチ部から
出力されるパケットを選択可能な、前記優先クラス毎の
ｍ個の選択部を有している。
【００１０】このようなパケット・スイッチでは、前記
系切替信号により前記入力切替部を切替えて、出力され
るパケットを予備系のスイッチ部に転送し、前記切替制
御部は、前記系切替信号が入力された後に、前記優先ク
ラス毎の蓄積状態信号を検出すると、前記優先クラス毎
の選択信号を出力し、前記選択信号に応じて、対応する
前記優先クラス毎の選択部に、予備系のスイッチ部から
出力されるパケットを選択させることにより、優先クラ
ス毎に、前記二重化されたスイッチ部を切替えるタイミ
ングは別となる。
【００１１】本発明の第２の態様によれば、パケットが
入力される入力切替部と、この入力切替部に接続された
二重化されたスイッチ部と、このスイッチ部に接続され
た出力選択部とを備えるパケット・スイッチの切替方法
において、パケットの優先クラス毎に、前記二重化され
たスイッチ部を切替えるタイミングを別とする。前記切
替えのタイミングは、各スイッチ部の入力バッファまた
は出力バッファに設けられた優先クラス毎のｍ個（ｍは
２以上の整数）のキューに優先クラス毎にパケットの蓄
積状態信号を出力させ、系切替信号と前記蓄積状態信号
とに応じて定められる。この場合、前記ｍ個のうちの１
個のキューから蓄積信号が出力されると、他のキューの
パケットの蓄積状態とは無関係に、優先クラス対応にス
イッチ部が切替えられる。
【００１２】以上のように本発明によれば、それぞれの
パケットの優先度毎に、経由するスイッチ部を切替える
タイミングを別とすることにより、リアルタイム性の高
いトラヒックに対してもパケットの遅延を起こさない、
品質劣化の少ないスイッチ系切替を行うことができる。
【００１３】
【発明の実施の形態】図１は、本発明のパケット・スイ
ッチの一実施形態の構成を示す図である。このパケット
・スイッチは、出力バッファ型であり、ｎ本（ｎは、１
以上の整数）のパケット入力線ＩＮ−１〜ＩＮ−ｎに対
応するｎ個の入力処理部１−１〜１−ｎと、これら入力
処理部に接続されたｎ個の入力切替部２−１〜２−ｎ
と、二重化されたスイッチ部３１，３２と、ｎ個の出力
選択部４−１〜４−ｎと、これら出力選択部に接続され
たｎ個の出力処理部５−１〜５−ｎとを備えている。各
出力処理部５−１〜５−ｎは、パケット出力線ＯＵＴ−
１〜ＯＵＴ−ｎにそれぞれ接続されている。
【００１４】入力処理部１−１〜１−ｎには、外部から
パケット入力線を経てパケットが入力され、パケット・
スイッチングに必要な入力処理が行われ、入力切替部２
−１〜２−ｎに転送される。入力処理としては、パケッ
ト数の計数、速度違反のパケットの廃棄、転送先検索
（転送先ポート検索）等の処理がある。
【００１５】入力切替部２−１〜２−ｎは、二重化され
たスイッチ部３１およびスイッチ部３２に接続されてお
り、スイッチ部３１またはスイッチ部３２のどちらかに
パケットを転送するように切替えが行われる。
【００１６】スイッチ部３１，３２は、入力切替部２−
１〜２−ｎから転送されるパケットを、ｎ個の出力選択
部４−１〜４−ｎのいずれかに転送する。スイッチ部
が、入力されたパケットをいずれの出力選択部への出力
とするかは、あらかじめ入力処理部１−１〜１−ｎによ
って転送先検索等の処理により決定されている。
【００１７】スイッチ部３１は、１個のスイッチ主要部
３１２と、ｎ個の出力バッファ３１３−１〜３１３−ｎ
とから構成され、同様に、スイッチ部３２は、１個のス
イッチ主要部３２２とｎ個の出力バッファ３２３−１〜
３２３−ｎとから構成されている。スイッチ主要部は、
たとえばクロスバースイッチや、バス等によって構成す
ることができる。また、各出力バッファは、パケット優
先度に対応した優先クラス毎のｍ個（ｍは、２以上の整
数）のキューを有することができる。ここに、パケット
優先度とは、どのパケットを優先してスイッチを通過さ
せるかの度合を示し、したがって遅延量の小さいパケッ
トは高優先のパケットであり、遅延量の大きいパケット
は低優先のパケットである。高優先のパケットは、低優
先のパケットより、スイッチを短時間で通過させること
が望まれる。
【００１８】なお、以下の例では、各出力バッファは、
２つの優先クラスにそれぞれ属する高優先キューと低優
先キューの２個（ｍ＝２）のキューを有するものとして
説明する。高優先キューには、高優先のパケットが格納
され、低優先キューには低優先のパケットが格納され
る。
【００１９】図２は、高優先キューおよび低優先キュー
を有する出力バッファの構成を示す。図１に示される出
力バッファの構成はすべて同じであるので、代表的に１
つの出力バッファのみの構成を示す。
【００２０】出力バッファは、振分部７と、高優先キュ
ー８および低優先キュー９と、キュー出力選択部１０
と、読出し制御部１１とから構成されている。振分部７
は、スイッチ主要部から入力されるパケットを、その優
先度が高いか低いかを判断し、そのパケットを高優先キ
ュー８または低優先キュー９に出力する。振分部７は、
通常はパケットのヘッダ情報を毎回読み取るわけではな
く、入力処理部であらかじめパケットのヘッダを読取る
ことにより、そのパケットが高優先であるか低優先であ
るかを判断し、装置内だけで有効なビット情報をパケッ
トに付加しておく。こうすることにより、振分部７で
は、そのビット情報を読取るだけで、パケットが高優先
か低優先かを判断することができる。
【００２１】高優先キュー８および低優先キュー９は、
パケットが蓄積されていない場合、すなわちパケットが
空になった場合には、エンプティ信号を出力する。ま
た、高優先キューおよび低優先キューは、読出し制御部
１１から出力される出力許可信号に従い、内部に蓄積さ
れたパケットを出力する。キューは、出力許可信号が入
力されている場合にのみパケットを出力し、出力許可信
号が入力されていない場合にはパケットを出力しない。
【００２２】読出し制御部１１には、高優先キュー８お
よび低優先キュー９の両方のキューから出力されるエン
プティ信号が入力されており、この両方のエンプティ信
号の状態に従い、高優先キューおよび低優先キューに対
して出力許可信号を出力し、またキュー出力選択部１０
に対して選択信号を出力する。高優先キュー８または低
優先キュー９のどちらかに対して出力許可が出力されて
いる場合には、その出力許可信号を出力しているキュー
の方を選択するように、キュー出力選択部１０に対して
選択信号を出力する。
【００２３】キュー出力選択部１０は、読出し制御部１
１から出力される選択信号に従い、高優先キューもしく
は低優先キューのどちらか一方のみを選択し、キューか
ら出力されるパケットを出力選択部に対して出力する。
【００２４】読出し制御部１１に基づく、高優先キュー
８および低優先キュー９のパケットの読出し制御方法の
例を説明する。
【００２５】方法１：高優先キュー８と低優先キュー９
のどちらか一方からエンプティ信号が出力されていない
場合には、エンプティ信号が出力されていない方に対し
てのみ出力許可信号を出力する。すなわち、一方のキュ
ーのみにパケットが蓄積されている場合には、このキュ
ーからパケットを出力する。
【００２６】また、高優先キュー８と低優先キュー９の
両方からエンプティ信号が出力されていない場合には、
高優先キュー８のみに出力許可信号を出力する。すなわ
ち、高優先キューおよび低優先キューの両方にパケット
が蓄積されている場合、高優先キューに対してのみ出力
許可信号を出力し、低優先キューに対しては出力許可信
号は出力しない。高優先キューが空（高優先キューから
エンプティ信号が出力）となってからはじめて、低優先
キューへの出力許可信号を出力する。
【００２７】このパケット読出し制御方法によれば、高
優先キューにパケットが蓄積されている場合には、低優
先キューのパケットの蓄積状態とは無関係に、高優先キ
ューからパケットが優先的に出力され、高優先キューが
空きになってから、低優先キューに蓄積されているパケ
ットが出力される。
【００２８】方法２：高優先キュー８と低優先キュー９
のどちらか一方からエンプティ信号が出力されていない
場合には、エンプティ信号が出力されていない方に対し
てのみ出力許可信号を出力する。すなわち、一方のキュ
ーのみにパケットが蓄積されている場合には、このキュ
ーからパケットを出力する。
【００２９】また、高優先キュー８と低優先キュー９の
両方からエンプティ信号が出力されていない場合には、
パケットＭ個に対しては高優先キュー８に出力許可信号
を出力し、パケットＮ個に対しては低優先キュー９に出
力許可信号を出力する。ここで、ＭおよびＮは１以上の
整数であり、Ｍ＞Ｎである。Ｍ＞Ｎならば、高優先キュ
ーからパケットが頻繁に読出される傾向となる。すなわ
ち、高優先キューおよび低優先キューの両方にパケット
が蓄積されている場合、両方のキューからパケットを読
出すが、高優先キューから頻繁に読出し、高優先パケッ
トが低優先パケットよりも小さな遅延量でスイッチを通
過するようにしている。
【００３０】方法２では、パケットの個数を基準に制御
を行っているが、パケットの個数ではなく、パケットの
バイト数を基準に制御を行うこともできる。
【００３１】本発明の実施の形態では、上記方法１およ
び２のいずれのパケット読出し制御方法であってもよ
い。また、パケットの読出し制御方法は、上記方法１お
よび２に限定されるものではなく、高優先パケットを低
優先パケットよりも優先する方法であればよく、いかな
る制御方法も採用することができる。
【００３２】図１に戻り、切替制御部６は、スイッチ部
３１および３２の各出力バッファからエンプティ信号が
入力され、入力されるエンプティ信号に応じて、出力選
択部４−１〜４−ｎへ選択信号を出力する。
【００３３】図３は、出力選択部の構成を示す。図１に
示される出力選択部の構成はすべて同じであるので、代
表的に１つの出力選択部のみの構成を示す。
【００３４】出力選択部は、スイッチ部３１に接続され
た振分部２１，スイッチ部３２に接続された振分部２２
と、これら振分部からの高優先パケットを選択する選択
部２３，低優先パケットを選択する選択部２４と、高優
先パケットの待機キュー２５，低優先パケットの待機キ
ュー２６と、読出し部２７とから構成されている。
【００３５】スイッチ部３１が出力するパケットは、ま
ず振分部２１で受信され、高優先パケットは選択部２３
へ、低優先パケットは選択部２４へ転送される。同様
に、スイッチ部３２が出力するパケットは、まず振分部
２２で受信され、高優先パケットは選択部２３へ、低優
先パケットは選択部２４へ転送される。振分部２１，２
２は、出力バッファの振分部７と同様に、パケットに付
加されたビット情報を読取り、パケットが高優先か低優
先かを判断することができる。
【００３６】高優先パケット選択部２３は切替制御部６
から受信する選択信号に従い、スイッチ部３１または３
２のいずれかから転送される高優先パケットを選択し
て、高優先パケット待機キュー２５に出力する。同様
に、低優先パケット選択部２４は切替制御部６から受信
する信号に従い、スイッチ部３１または３２のいずれか
から転送される低優先パケットを選択して、低優先パケ
ット待機キュー２６に出力する。すなわち、高優先パケ
ット選択部２３における選択は、高優先パケットについ
て経由するスイッチ部を切替えるタイミングを最終的に
決定する。同様に、低優先パケット選択部２４は、低優
先パケットについて経由するスイッチ部を切替えるタイ
ミングを最終的に決定する。これら選択部を経て、高優
先待機キュー２５および低優先キュー２６に蓄積された
パケットは、読出し部２７により読出され出力処理部へ
送られる。
【００３７】図４は、切替制御部６の構成を示す。切替
制御部は、スイッチ部３１の出力バッファ３１３−ｉ
（ｉは、１≦ｉ≦ｎの整数である）の高優先キュー８お
よび低優先キュー９からのエンプティ信号Ａ，Ｂと、ス
イッチ部３２の出力バッファ３２３−ｉの高優先キュー
および低優先キューからのエンプティ信号Ｃ，Ｄとが入
力され、かつ、二重化されたスイッチ部の切替えを指示
する系切替信号Ｓがそれぞれ入力されるｎ個の選択信号
形成回路６−１〜６−ｎを有している。すなわち、各選
択信号形成回路６−１〜６−ｎは、それぞれ出力選択部
４−１〜４−ｎに対応している。
【００３８】各選択信号形成回路は、エンプティ信号
Ａ，Ｂ，Ｃ，Ｄおよび系切替信号Ｓの論理に基づいて、
選択信号Ｅ，Ｆを形成する。このような選択信号の形成
の動作を、図５のフローチャートに示す。
【００３９】まず、系切替信号Ｓが入力されているか否
かを判断する（ステップＳ１）。系切替信号Ｓが入力さ
れていれば、出力バッファのエンプティ信号の状態を監
視し、高優先キューまたは低優先キューが、エンプティ
信号を出力したか否かを判断する（ステップＳ２）。い
ずれかのキューの状態が空になれば、選択信号Ｅまたは
Ｆを発生する（ステップＳ３）。ここに、Ｅは、出力選
択部２３への選択信号、Ｆは出力選択部２４への選択信
号である。最後に、対応する出力バッファの高優先キュ
ーおよび低優先キューが空になったか否かを判断し（ス
テップＳ４）、空になっていれば、ステップＳ１に戻
る。
【００４０】表１は、系切替信号Ｓおよびエンプティ信
号Ａ，Ｂ，Ｃ，Ｄの論理に対する選択信号Ｅ，Ｆの出力
の状態を示す。
【００４１】
【表１】
【００４２】表１において、系切替信号Ｓが“１”の場
合は、予備系スイッチ（図１のスイッチ部３２）に、
“０”の場合には現用系スイッチ（スイッチ部３１）へ
の切替えを指示する。例えば、Ｓ＝１のとき出力バッフ
ァ３１３−１の高優先キュー８が空きならば、Ａ＝１と
なり、選択信号形成回路６−１は、Ｅ＝１を出力選択部
４−１に出力する。これにより、出力選択部４−１の高
優先パケット選択部２３は、予備系スイッチ３２に接続
された振分部２２を選択する。その結果、スイッチ部３
２を経由した高優先パケットが高優先キュー２５に格納
される。
【００４３】あるいは、Ｓ＝１のとき出力バッファ３１
３−１の低優先キュー９が空きならば、Ｂ＝１となり、
選択信号形成回路６−１は、Ｆ＝１を出力選択部４−１
に出力する。これにより、出力選択部４−１の低優先パ
ケット選択部２４は、予備系スイッチ３２に接続された
振分部２２を選択する。その結果、スイッチ部３２を経
由した低優先パケットが低優先キュー２６に格納され
る。
【００４４】以上のように、切替制御部６の各選択信号
形成回路は、系切替信号Ｓと、対応する出力バッファか
らのエンプティ信号Ａ，Ｂ，Ｃ，Ｄとに基づいて選択信
号Ｅ，Ｆを形成し、この選択信号により対応する選択部
２３，２４の切替えを制御する。
【００４５】出力選択部４−１〜４−ｎは、スイッチ部
３１またはスイッチ部３２から受信したパケットを出力
処理部５−１〜５−ｎに送信する。出力処理部は、出力
選択部から受信したパケットを、出力時に必要な処理を
加え、パケット出力線ＯＵＴ−１〜ＯＵＴ−ｎに出力す
る。出力時に必要な処理としては、パケット数の計数や
転送速度制御等の処理がある。
【００４６】以下、図６〜図８を参照して二重化された
パケット・スイッチの切替動作について詳細を説明す
る。一例として、パケット入力線ＩＮ−１から入力され
るパケットを、スイッチ部３１（現用系）からスイッチ
３２（予備系）に切替えて、パケット出力線ＯＵＴ−１
から出力する状態について説明する。なお、図６〜図８
は、図３の出力選択部における選択の状態を時系列的に
示す図である。
【００４７】スイッチ部３１の出力バッファ３１３−１
は、スイッチ主要部３１２から受信するパケットを、優
先度に応じて高優先キュー８もしくは低優先キュー９に
蓄積する。キュー出力選択部１０は、高優先キューおよ
び低優先キューのどちらかのキューからのパケットを選
択して読出す。読出しは、読出し制御部１１からの出力
許可信号に基づいて行われる。この読出し制御の方法の
例として、方法１および２については、既に説明した。
読出されたパケットは、出力選択部４−１に送信され
る。
【００４８】出力選択部４−１は、図６に示すように、
選択部２３，２４はそれぞれ振分部２１を選択してお
り、振分部２１からの高優先パケットは高優先待合せキ
ュー２５に、低優先パケットは低優先待合せキュー２６
に格納される。
【００４９】このとき、系切替信号Ｓが“１”になった
とする。入力切替部２−１は、系切替信号Ｓにしたが
い、パケット入力線ＩＮ−１から入力されるパケットの
転送先を、スイッチ部３１からスイッチ部３２に切替え
る。入力切替部の切替え後は、パケットは予備系のスイ
ッチ部３２の出力バッファ３２３−１の高優先キュー８
および低優先キュー９に蓄積されていく。一方、現用系
のスイッチ部３１の出力バッファに蓄積されているパケ
ットは、引き続き出力される。
【００５０】切替制御部６は、系切替信号Ｓ＝１が入力
されたと判断すると（図５ステップ１）、「バッファ監
視状態」となり（図５ステップ２）、現用系スイッチ部
３１の出力バッファ３１３−１の高優先キュー８および
低優先キュー９から切替制御部６に対してそれぞれ送信
されるエンプティ信号ＡおよびＢを監視する（図５ステ
ップＳ３）。今、出力バッファ３１３−１の高優先キュ
ーおよび低優先キューの両方にパケットが蓄積されてい
るものとする。前述した読出し方法１および２のいずれ
の方法であっても、高優先キューが低優先キューよりも
優先的に読出されており、高優先キュー８が空になり、
高優先キュー８からエンプティ信号が出力されたとす
る。このとき、切替制御部６の選択信号形成回路６−１
は、表１に示した論理に従って、選択信号Ｅ＝１を出力
する（図５ステップＳ３）。この選択信号Ｅにより、出
力選択部４−１の選択部２３は、図７に示すように、ス
イッチ部３２からの高優先パケットを選択するように切
替わる。これにより、スイッチ３２の出力バッファ３２
３−１の高優先キュー８に蓄積されている高優先パケッ
トが読出されて高優先パケット待機キュー２５に格納さ
れる。すなわち高優先パケットよりすれば、経由するス
イッチ部が、スイッチ部３１からスイッチ部３２に切替
えられたことになる。したがって、系切替えの際に、高
優先パケットは、予備系スイッチ内で長く待たされるこ
とはなく、小さな遅延量でスイッチ部を通過することに
なる。
【００５１】次に、出力バッファ３１３−１の低優先キ
ュー９が空になり、低優先キュー９からエンプティ信号
が出力される。このとき、切替制御部１１の選択信号形
成回路６−１は、表１に示した論理に従って、選択信号
Ｆ＝１を出力する（図５ステップＳ３）。この選択信号
Ｆにより、選択部２４は、図８に示すように、スイッチ
部３２からの低優先パケットを選択するように切替わ
る。これにより、スイッチ３２の出力バッファ３２３−
１の低優先キュー９に蓄積されている低優先パケットが
読出されて低優先パケット待機キュー２６に格納され
る。すなわち低優先パケットよりすれば、経由するスイ
ッチ部が、スイッチ部３１からスイッチ部３２に切替え
られたことになる。
【００５２】以上のように、パケットの優先度毎に、経
由するスイッチ部を切替えるタイミングは別となり、優
先度の高いパケットに対しては、切替わるタイミングが
速くなるので、リアルタイム性の高いトラヒックに対し
てもパケットの遅延を起こさない。
【００５３】以上のような処理が、各出力バッファ単位
で行われることになる。
【００５４】以上の実施の形態では、出力バッファに
は、高優先および低優先の２種類のキューをおいている
が、３種類以上のキューを配置して優先クラスを定義す
ることも可能である。
【００５５】また、スイッチ主要部の出力側にバッファ
がある構成について示したが、入力側にバッファがある
構成においても適用が可能であることは明らかである。
【００５６】
【発明の効果】本発明によれば、現用系スイッチ部にお
いて、出力バッファの高優先キューに蓄積されているパ
ケットが全て出力されると、低優先キューの状態にかか
わらず、出力選択部内の高優先選択部の切替が行われ
る。したがって、小さな遅延量が要求されているトラヒ
ックに対しては速やかに切替が行われ、トラヒックの遅
延特性の劣化を起こさない。
【００５７】したがって、本発明によれば、（１）パケ
ット損失やパケット重複がない系切替を行うことができ
る、（２）パケットの優先度を考慮した系切替を行うこ
とができるので、系切替えによってリアルタイム性の高
いトラヒックに対しても影響を与えない、という効果が
得られる。
【図面の簡単な説明】
【図１】本発明のパケットスイッチの一実施形態の構成
を示す図である。
【図２】高優先キューおよび低優先キューを有する出力
バッファの構成を示す図である。
【図３】出力選択部の構成を示す図である。
【図４】切替制御部の構成を示す図である。
【図５】選択信号形成の動作を示すフローチャートであ
る。
【図６】二重化されたパケット・スイッチの切替動作を
説明する図である。
【図７】二重化されたパケット・スイッチの切替動作を
説明する図である。
【図８】二重化されたパケット・スイッチの切替動作を
説明する図である。
【符号の説明】
１ 入力処理部 ２ 入力切替部 ３１，３２ スイッチ部 ３１３，３２３ 出力バッファ ４ 出力切替部 ６ 選択信号形成回路 ７，２１，２２ 振分部 ８ 高優先キュー ９ 低優先キュー １０ キュー出力選択部 １１ 読出し制御部 ２３ 高優先パケット選択部 ２４ 低優先パケット選択部 ２５ 高優先パケットの待機キュー ２６ 低優先パケットの待機キュー ２７ 読出し部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】パケットが入力される入力切替部と、この
    入力切替部に接続され二重化されたスイッチ部と、この
    スイッチ部に接続された出力選択部とを備えるパケット
    ・スイッチにおいて、 前記各スイッチ部の入力バッファまたは出力バッファ
    が、パケットの優先度に対応する優先クラス毎のｍ個
    （ｍは、２以上の整数）のキューを有し、これら各キュ
    ーは、パケットの蓄積状態信号を出力し、 現用系のスイッチ部から予備系のスイッチ部への切替え
    を指示する系切替信号と、前記蓄積状態信号とに応じ
    て、前記出力選択部に対して、優先クラス毎にｍ個の選
    択信号を出力する切替制御部を備え、 前記出力選択部は、前記切替制御部から出力される各選
    択信号に応じて、前記二重化されたスイッチ部のうちの
    一方のスイッチ部から出力されるパケットを選択可能
    な、前記優先クラス毎のｍ個の選択部を有する、ことを
    特徴とするパケット・スイッチ。
  2. 【請求項２】前記系切替信号により前記入力切替部を切
    替えて、出力されるパケットを予備系のスイッチ部に転
    送し、 前記切替制御部は、前記系切替信号が入力された後に、
    前記優先クラス毎の蓄積状態信号を検出すると、前記優
    先クラス毎の選択信号を出力し、 前記選択信号に応じて、対応する前記優先クラス毎の選
    択部に、予備系のスイッチ部から出力されるパケットを
    選択させることにより、優先クラス毎に、前記二重化さ
    れたスイッチ部を切替えるタイミングを別とすることを
    特徴とする請求項１記載のパケット・スイッチ。
  3. 【請求項３】前記ｍ個のキューに蓄積されているパケッ
    トは、優先度の高い優先クラスのキューから優先して読
    出されることを特徴とする請求項１または２記載のパケ
    ット・スイッチ。
  4. 【請求項４】前記各選択部には、対応する優先クラスの
    待機キューが接続されていることを特徴とする請求項
    １，２または３記載のパケット・スイッチ。
  5. 【請求項５】前記蓄積状態信号は、キューにパケットが
    蓄積されていないときに発生するエンプティ信号である
    ことを特徴とする請求項１〜４のいずれかに記載のパケ
    ット・スイッチ。
  6. 【請求項６】前記各スイッチ部は、前記出力バッファを
    有することを特徴とする請求項１〜５のいずれかに記載
    のパケット・スイッチ。
  7. 【請求項７】前記ｍは２であり、前記出力バッファは、
    高優先キューと低優先キューとを有することを特徴とす
    る請求項６記載のパケット・スイッチ。
  8. 【請求項８】パケットが入力される入力切替部と、この
    入力切替部に接続された二重化されたスイッチ部と、こ
    のスイッチ部に接続された出力選択部とを備えるパケッ
    ト・スイッチの切替方法において、 パケットの優先クラス毎に、前記二重化されたスイッチ
    部を切替えるタイミングを別とすることを特徴とするパ
    ケット・スイッチの切替方法。
  9. 【請求項９】前記切替えのタイミングは、各スイッチ部
    の入力バッファまたは出力バッファに設けられた優先ク
    ラス毎のｍ個（ｍは２以上の整数）のキューに優先クラ
    ス毎にパケットの蓄積状態信号を出力させ、系切替信号
    と前記蓄積状態信号とに応じて定めることを特徴とする
    請求項８記載のパケット・スイッチの切替方法。
  10. 【請求項１０】前記ｍ個のキューに蓄積されているパケ
    ットは、優先度の高い優先クラスのキューから優先して
    読出されることを特徴とする請求項９記載のパケット・
    スイッチの切替方法。
  11. 【請求項１１】前記ｍ個のうちの１個のキューから蓄積
    信号が出力されると、他のキューのパケットの蓄積状態
    とは無関係に、優先クラス対応にスイッチ部を切替える
    ことを特徴とする請求項１０記載のパケット・スイッチ
    の切替方法。
  12. 【請求項１２】前記蓄積状態信号は、キューにパケット
    が蓄積されていないときに発生するエンプティ信号であ
    ることを特徴とする請求項８〜１１のいずれかに記載の
    パケット・スイッチの切替方法。
JP2000104707A 2000-04-06 2000-04-06 パケット・スイッチおよびその切替方法 Pending JP2001292164A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000104707A JP2001292164A (ja) 2000-04-06 2000-04-06 パケット・スイッチおよびその切替方法
US09/825,941 US7116633B2 (en) 2000-04-06 2001-04-05 Packet switching system and method
EP20010108657 EP1152574B1 (en) 2000-04-06 2001-04-05 Packet switching system and method
DE2001620830 DE60120830T2 (de) 2000-04-06 2001-04-05 Paketvermittlungssystem und Verfahren
US11/467,478 US7756013B2 (en) 2000-04-06 2006-08-25 Packet switching system and method
US12/794,265 US8614942B2 (en) 2000-04-06 2010-06-04 Packet switching system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000104707A JP2001292164A (ja) 2000-04-06 2000-04-06 パケット・スイッチおよびその切替方法

Publications (1)

Publication Number Publication Date
JP2001292164A true JP2001292164A (ja) 2001-10-19

Family

ID=18618203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104707A Pending JP2001292164A (ja) 2000-04-06 2000-04-06 パケット・スイッチおよびその切替方法

Country Status (4)

Country Link
US (3) US7116633B2 (ja)
EP (1) EP1152574B1 (ja)
JP (1) JP2001292164A (ja)
DE (1) DE60120830T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243452A (ja) * 2006-03-07 2007-09-20 Toshiba Corp 通信装置及び通信方法
WO2009066384A1 (ja) * 2007-11-21 2009-05-28 Fujitsu Limited データ伝送装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001292164A (ja) * 2000-04-06 2001-10-19 Nec Corp パケット・スイッチおよびその切替方法
US9048965B2 (en) * 2001-08-24 2015-06-02 Mark Henrik Sandstrom Input-controllable dynamic cross-connect
US20030145108A1 (en) * 2002-01-31 2003-07-31 3Com Corporation System and method for network using redundancy scheme
US6892285B1 (en) * 2002-04-30 2005-05-10 Cisco Technology, Inc. System and method for operating a packet buffer
JP3857183B2 (ja) * 2002-05-24 2006-12-13 株式会社日立コミュニケーションテクノロジー アドレス変換機能を備えたパケット転送装置
US9917883B2 (en) 2002-06-13 2018-03-13 Throughputer, Inc. Direct binary file transfer based network management system free of messaging, commands and data format conversions
US20080120399A1 (en) * 2006-11-16 2008-05-22 Mark Henrik Sandstrom Direct Binary File Transfer Based Network Management System Free of Messaging, Commands and Data Format Conversions
US20080117068A1 (en) * 2006-11-16 2008-05-22 Mark Henrik Sandstrom Intelligent Network Alarm Status Monitoring
CN1729655A (zh) * 2003-01-17 2006-02-01 富士通株式会社 网络交换装置和网络交换方法
FR2858895B1 (fr) * 2003-08-13 2006-05-05 Arteris Procede et dispositif de gestion de priorite lors de la transmission d'un message
US7535831B2 (en) * 2003-09-16 2009-05-19 Nortel Networks Limited Method and apparatus for providing grades of service for unprotected traffic in an optical network
US7827362B2 (en) * 2004-08-24 2010-11-02 Symantec Corporation Systems, apparatus, and methods for processing I/O requests
JP2006333438A (ja) * 2005-04-28 2006-12-07 Fujitsu Ten Ltd ゲートウェイ装置及びルーティング方法
KR100716153B1 (ko) * 2005-11-03 2007-05-10 한국전자통신연구원 비동기 패킷 전송망에서의 단대단 지연 측정 방법, 비동기패킷 송신기 및 수신기
US7953002B2 (en) * 2005-11-10 2011-05-31 Broadcom Corporation Buffer management and flow control mechanism including packet-based dynamic thresholding
US7953008B2 (en) * 2005-11-10 2011-05-31 Broadcom Corporation Cell copy count hazard detection
US8077610B1 (en) * 2006-02-22 2011-12-13 Marvell Israel (M.I.S.L) Ltd. Memory architecture for high speed network devices
US20080117808A1 (en) * 2006-11-16 2008-05-22 Mark Henrik Sandstrom Automatic configuration of network elements based on service contract definitions
US7986713B2 (en) * 2006-12-09 2011-07-26 Mark Henrik Sandstrom Data byte load based network byte-timeslot allocation
US8804760B2 (en) * 2008-06-12 2014-08-12 Mark Henrik Sandstrom Network data transport multiplexer bus with global and local optimization of capacity allocation
US8195758B1 (en) 2008-10-09 2012-06-05 The United States Of America As Represented By The Secretary Of The Navy Control for signal redundancy
WO2011108378A1 (ja) * 2010-03-01 2011-09-09 日本電気株式会社 伝送装置、伝送方法及び伝送システム
JP5754328B2 (ja) * 2011-09-28 2015-07-29 富士通株式会社 スイッチ装置およびスイッチ方法
US10423358B1 (en) * 2017-05-31 2019-09-24 FMAD Engineering GK High-speed data packet capture and storage with playback capabilities
US11036438B2 (en) 2017-05-31 2021-06-15 Fmad Engineering Kabushiki Gaisha Efficient storage architecture for high speed packet capture
US11392317B2 (en) 2017-05-31 2022-07-19 Fmad Engineering Kabushiki Gaisha High speed data packet flow processing
US10990326B2 (en) 2017-05-31 2021-04-27 Fmad Engineering Kabushiki Gaisha High-speed replay of captured data packets

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1432335A (en) * 1972-05-04 1976-04-14 Schlumberger Ltd Well logging data processing techniques
JP2910770B2 (ja) 1989-03-20 1999-06-23 富士通株式会社 自己ルーチング交換システム及び自己ルーチング交換システムの現用／予備切替え方法
US5245695A (en) * 1991-06-12 1993-09-14 American Neuralogix Inc. Fuzzy microcontroller
JPH057213A (ja) 1991-06-26 1993-01-14 Nec Commun Syst Ltd Ａｔｍセルスイツチ系切替方式
GB2258366B (en) * 1991-08-02 1995-03-29 Plessey Telecomm An ATM switching arrangement
US5398235A (en) * 1991-11-15 1995-03-14 Mitsubishi Denki Kabushiki Kaisha Cell exchanging apparatus
JPH066372A (ja) 1992-06-23 1994-01-14 Nec Corp Ａｔｍスイッチの系切替え方式
DE69416849T2 (de) * 1993-10-26 1999-07-08 Northern Telecom Ltd Digitale übertragungsstrecke zum effizienten transport von gemischten paketklassen
EP0680235B1 (en) * 1994-04-28 2001-09-12 Hewlett-Packard Company, A Delaware Corporation Channel identifier generation
US5602844A (en) * 1994-11-15 1997-02-11 Xerox Corporation Self routing crossbar switch suitable for use as a switching fabric in an ATM switch
US5549816A (en) * 1995-10-31 1996-08-27 Hach Company Re-usable piston filter system
US5889779A (en) * 1996-12-02 1999-03-30 Rockwell Science Center Scheduler utilizing dynamic schedule table
US6493347B2 (en) * 1996-12-16 2002-12-10 Juniper Networks, Inc. Memory organization in a switching device
CN100334880C (zh) * 1997-03-17 2007-08-29 松下电器产业株式会社 发送和接收动态图像数据的方法及其设备
JP2901578B2 (ja) * 1997-06-27 1999-06-07 日本電気株式会社 Ａｔｍリンク切換方式
US6091709A (en) * 1997-11-25 2000-07-18 International Business Machines Corporation Quality of service management for packet switched networks
JP2998729B2 (ja) * 1997-11-28 2000-01-11 日本電気株式会社 Ａｔｍスイッチの無瞬断切替方式
US6738381B1 (en) * 1997-12-19 2004-05-18 Telefonaktiebolaget Lm Ericsson (Publ) ATM time stamped queuing
US6563837B2 (en) * 1998-02-10 2003-05-13 Enterasys Networks, Inc. Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size
JPH11331189A (ja) * 1998-05-15 1999-11-30 Oki Electric Ind Co Ltd セルスイッチ装置
JP3111988B2 (ja) * 1998-06-26 2000-11-27 日本電気株式会社 Ａｔｍ交換機のスイッチ制御システム
US6430153B1 (en) * 1998-09-04 2002-08-06 Cisco Technology, Inc. Trunk delay simulator
JP3808647B2 (ja) * 1998-12-09 2006-08-16 富士通株式会社 セル交換モジュール、伝送装置及び伝送装置における現用・予備切り替え方法
US6625157B2 (en) * 1999-05-20 2003-09-23 Advanced Micro Devices, Inc. Apparatus and method in a network switch port for transferring data between buffer memory and transmit and receive state machines according to a prescribed interface protocol
US6667959B1 (en) * 1999-12-13 2003-12-23 Ascend Communications, Inc. Switch fabric testing
US6732209B1 (en) * 2000-03-28 2004-05-04 Juniper Networks, Inc. Data rate division among a plurality of input queues
JP2001292164A (ja) 2000-04-06 2001-10-19 Nec Corp パケット・スイッチおよびその切替方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243452A (ja) * 2006-03-07 2007-09-20 Toshiba Corp 通信装置及び通信方法
JP4557911B2 (ja) * 2006-03-07 2010-10-06 株式会社東芝 通信装置及び通信方法
WO2009066384A1 (ja) * 2007-11-21 2009-05-28 Fujitsu Limited データ伝送装置
JP4808273B2 (ja) * 2007-11-21 2011-11-02 富士通株式会社 データ伝送装置
US8422366B2 (en) 2007-11-21 2013-04-16 Fujitsu Limited Data transmission device

Also Published As

Publication number Publication date
US20100238948A1 (en) 2010-09-23
EP1152574B1 (en) 2006-06-21
DE60120830D1 (de) 2006-08-03
EP1152574A2 (en) 2001-11-07
DE60120830T2 (de) 2006-10-12
US8614942B2 (en) 2013-12-24
US20060285488A1 (en) 2006-12-21
US7756013B2 (en) 2010-07-13
EP1152574A3 (en) 2003-05-14
US20010038607A1 (en) 2001-11-08
US7116633B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
JP2001292164A (ja) パケット・スイッチおよびその切替方法
US6999415B2 (en) Switching device and method for controlling the routing of data packets
EP0724798B1 (en) Selective congestion control mechanism for information networks
KR100334922B1 (ko) 효율적인출력요구패킷스위치와방법
KR100329014B1 (ko) 패킷스위치를통한자료셀흐름제어장치및그방법
US5901140A (en) Selective congestion control mechanism for information networks
US5418781A (en) Architecture for maintaining the sequence of packet cells transmitted over a multicast, cell-switched network
EP2051459B1 (en) A backpressure method, system and intermediate stage switch node
EP1096736A2 (en) Line interface integrated circuit and packet switch
JP2003204347A (ja) パケット通信装置及び該パケット通信装置を利用したパケットデータ転送制御方法
US6046982A (en) Method and apparatus for reducing data loss in data transfer devices
EP1133110B1 (en) Switching device and method
JP4588259B2 (ja) 通信システム
US6553035B1 (en) Apparatus and method for queuing data
JPH03135248A (ja) パケット交換網での選択式パケット廃棄方式
JP3641996B2 (ja) 同一宛先セルの優先転送制御装置及びその方法
JP2005210385A (ja) 他装置とのバッファ共有方法及び装置
JPH11234333A (ja) ゲートウェイ装置
KR100429907B1 (ko) 유니캐스트 패킷과 멀티캐스트 패킷 서비스를 위한 라우터및 라우팅 방법
JPH05327755A (ja) パケットスイッチ
JPH0583287A (ja) コネクシヨンレス通信トラヒツクの輻輳制御方式
KR20050087203A (ko) 이동통신 시스템에서 트래픽 스위칭 장치 및 방법
JPH06105351A (ja) Ａｔｍスイッチ
JPH06237266A (ja) セル交換装置
JP2002261815A (ja) 交換装置及びセル交換方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040127