JPH06105351A - Atmスイッチ - Google Patents

Atmスイッチ

Info

Publication number
JPH06105351A
JPH06105351A JP25257892A JP25257892A JPH06105351A JP H06105351 A JPH06105351 A JP H06105351A JP 25257892 A JP25257892 A JP 25257892A JP 25257892 A JP25257892 A JP 25257892A JP H06105351 A JPH06105351 A JP H06105351A
Authority
JP
Japan
Prior art keywords
cell
buffer
cell buffer
switch
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25257892A
Other languages
English (en)
Inventor
Yukihiro Doi
幸浩 土井
Naoaki Yamanaka
直明 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP25257892A priority Critical patent/JPH06105351A/ja
Publication of JPH06105351A publication Critical patent/JPH06105351A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 少ないハードの追加で、ATMスイッチのH
OLブロッキングの低減とスループットの向上を可能と
する。 【構成】 入力バッファ形ATMスイッチにおいて、一
時蓄積した入力回線からのセルのランダム読み出し可能
な第一のセルバッファと、空間スイッチ内で、第一のセ
ルバッファからのセルを一時蓄積してFIFO出力する
と共に輻輳状態を通知する第二のセルバッファと、この
輻輳通知に基づき、第二のセルバッファに接続される第
一のセルバッファに蓄積されているセルで、輻輳状態で
ない他の第二のセルバッファに送出すべきセルを選択し
て、第一のセルバッファから出力させる制御部とを設け
ることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、広帯域ISDN(サー
ビス統合ディジタル通信網:Integrated S
ervices Digital Network)に
おけるATM(非同期転送モード:Asynchron
ous Transfer Mode)の交換装置で用
いるATMスイッチに係わり、特に、高速な速度を有す
る回線を収容する高速ATM交換装置に用いるのに好適
なATMスイッチに関するものである。
【0002】
【従来の技術】広帯域ISDNにおける情報の伝達方式
に、例えば、日経BP社発行の「日経コミュニケーショ
ン別冊 ISDN活用の手引き」(1988年)の第1
68頁から第177頁に記載のATMと呼ばれるものが
ある。このATMは、多種多様な情報を、「セル」と呼
ばれるヘッダ付きの短い固定長のブロックに分割し、こ
のブロックを単位に多重化して伝送するものであり、従
来の回線交換とセル交換の利点を合わせ持ち、かつ、超
高速伝送が可能であり、動画像の伝送にも適用できる。
【0003】このようなATMでの通信におけるセル交
換には、固定長のセルを、簡略化したプロトコルを用い
て、ハードウェアで高速に交換するATM交換装置が用
いられる。このATM交換装置に用いるスイッチ、すな
わちATMスイッチでは、セル衝突、すなわち、異なる
入回線から到着するセルの複数が、同時に、同一の出回
線への接続を要求する状態が発生する可能性を、本質的
に有する。このようなセル衝突が生じた場合には、交換
装置内部に設けたセルバッファにおいて、セルを一時蓄
積することにより、セル廃棄を回避し、交換装置内での
セル廃棄率を低く抑えることが必要である。
【0004】ATMスイッチには、(イ)空間スイッチ
の前段にセルバッファを配置する入力バッファ形ATM
スイッチと、(ロ)空間スイッチのクロスポイント(叉
点開閉制御部分)の各々に、セルバッファを配置する内
部バッファ形ATMスイッチ、そして、(ハ)空間スイ
ッチの動作速度を入出回線速度に比べて高速化し、空間
スイッチの前段と後段に、セルバッファを配置する入出
力バッファ形ATMスイッチなどがある。
【0005】ここで、(ロ)の内部バッファ形ATMス
イッチは、各クロスポイントに、十分なバッファを配置
する必要があるため、ハード量が増加する。また、
(ハ)の入出力バッファ形ATMスイッチは、空間スイ
ッチの動作速度を、入出回線速度に比べて高速化する必
要があるため、高速な回線を収容する高速スイッチを実
現することが困難になる。高速なATMスイッチを構成
するためには、このように、速度の高速化を行なわず
に、空間スイッチ前段において、セルバッファを配置す
る(イ)の入力バッファ形ATMスイッチが、ハード実
現上望ましい。
【0006】図2は、従来の入力バッファ形ATMスイ
ッチの一構成例を示すブロック図である。本図に示す入
力バッファ形ATMスイッチは、セルバッファを各入回
線毎に配置し、各セルバッファと出回線の間を、叉点開
閉機能を持つ空間スイッチで接続するものであり、21
1〜21nはATMスイッチの入回線、221〜22m
は出回線、15は空間スイッチ、321〜32nは入回
線211〜21n毎に配置されたFIFOタイプのセル
バッファ(図中、FSBと記載)、1911〜19nm
は、空間スイッチ15の各クロスポイント、231〜2
3nは、空間スイッチ15の内部配線である。
【0007】例えば、入回線211に到着したセルは、
セルバッファ321に書き込まれる。このセルバッファ
321は、FIFO(First−in、First−
out)アルゴリズムにより動作する。セル衝突が検出
された場合には、同一出回線、例えば、出回線221へ
接続されるセルをFIFO先頭位置に持つ複数のセルバ
ッファ321、322、32nの内、一つのセルバッフ
ァ、例えば、セルバッファ32nが、出回線221への
接続を許可される。
【0008】接続許可を得たセルバッファ32nは、F
IFO先頭セルを、内部回線23n、及び、空間スイッ
チ15のクロスポイント19n1を介して、出回線22
1に接続する。また、許可を得られなかったセルバッフ
ァ321、および、セルバッファ322は、該当するセ
ルを一時蓄積し、次のセル送出タイミングを待つ。この
動作により、セル衝突によるセル廃棄を回避することが
可能となる。セルの廃棄は、例えば、セルバッファ32
2が一時蓄積されたセルで満たされた状態で、さらに、
新たなセルが入回線212から到着した場合に、セルバ
ッファ322の入側で発生する。
【0009】しかしながら、このような入力バッファ形
ATMスイッチでは、HOLブロッキングのため、スイ
ッチのスループットが低下する。ここで、HOLブロッ
キングとは、例えば、入回線211に配置されたセルバ
ッファ321のFIFO先頭に位置するセルがセル衝突
回避のため一時蓄積される場合、このセルバッファ32
1に蓄積されているFIFOの2番目以降に位置するセ
ルが、接続するべき出回線が空きの場合でも、出回線に
接続できない状態をいう。ランダムに到着する負荷を想
定し、入回線数Nが無限大のとき、HOLブロッキング
の影響により、入回線の容量に対して0.58倍程度
に、ATMスイッチのスループット性能が抑えられるこ
とが知られている。
【0010】従来、入力バッファ形ATMスイッチにお
いて、HOLブロッキングの低減を図り、ATMスイッ
チのスループット性能を向上させる技術として、次の図
3、および、図4に示すものが提案されている。基本的
に、これらの技術は、入回線側に設けたセルバッファに
おけるセルの読み出しをFIFOとせず、ランダム読み
出し可能とすることに特徴がある。
【0011】図3は、従来のアービトレーション用のネ
ットワークを用いたATMスイッチの一構成例を示すブ
ロック図である。このATMスイッチは、セルバッファ
を各入回線毎に配置し、各セルバッファと出回線の間
を、叉点開閉機能を持つ空間スイッチで接続するもので
あり、211〜21nはATMスイッチの入回線、22
1〜22mは出回線、15は空間スイッチ、121〜1
2nは入回線毎に設置されたランダム読み出し可能なセ
ルバッファ(図中、RSBと記載)、1911〜19n
mは空間スイッチ15の各クロスポイント、231〜2
3nは空間スイッチ15の内部配線、16はアービトレ
ーション用ネットワーク(図中、NTWと記載)、17
1〜17mは各出回線221〜22mに対応するアービ
タ回路(図中、Aと記載)、181〜18nは各セルバ
ッファ121〜12nに対応した制御回路(図中、Co
ntと記載)、261〜26nは制御回路181〜18
nとアービトレーション用ネットワーク16を接続する
制御信号線である。
【0012】例えば、入回線211に到着したセルは、
セルバッファ121に書き込まれる。セルバッファ12
1では、バッファの先頭に位置するセルのヘッダ情報に
書き込まれている出回線番号情報(例えば、221)、
および、入回線番号211の情報を含んだ制御用セル
を、制御回路181、および、制御信号線261を介し
てアービトレーション用ネットワーク16に転送する。
アービトレーション用ネットワーク16では、転送され
てきた制御用セルを、その出回線番号情報(221)に
基づき、出回線に対応したアービタ回路171に接続す
る。このアービタ回路171は、接続許可情報を、制御
情報セルが設定したアービトレーション用ネットワーク
16の経路を用いて、セルバッファ121に通知する。
【0013】この接続許可信号を受け取ったセルバッフ
ァ121は、次のセル転送のタイムスロットにおいて、
内部回線231および空間スイッチ15のクロスポイン
ト1911を介して、出回線221に、このセルを接続
できる。例えば、複数のセルバッファ121、122、
12nより制御情報セルを受け取ったアービタ171
は、その中の一つのセルバッファを選択し、選択したセ
ルバッファ121へのみ、接続許可情報を送付する。こ
の接続許可情報を受け取れなかったセルバッファ12
2、および、セルバッファ12nは、該当するセルを、
セルバッファ内に一時蓄積する。これにより、セル転送
時における空間スイッチ15でのセルの衝突を回避す
る。
【0014】通常、転送するセルに比較して、制御情報
セルは短く構成できるため、空間スイッチ15における
1回のセル転送時間内に、アービトレーション用ネット
ワーク16においては、セルバッファ121〜12nと
アービタ171〜17m間で、数回の制御情報セルの授
受が可能となる。このため、1回目に送出した制御情報
セルにおいて、接続許可信号を受けられなかったセルバ
ッファは、バッファの先頭から2番目以降であり、か
つ、1回目のセルとは接続要求先の異なるセルについ
て、再度、制御情報セルをアービトレーション用ネット
ワーク16へ送出して調停を繰り返す。
【0015】このことにより、入力のセルバッファにお
いて2番目以降に蓄積されているセルも、出回線が空き
の場合は、接続許可信号を受け、次のタイムスロットに
おいて出回線へ接続できる可能性がある。この動作によ
り、HOLブロッキングを低減し、スイッチのスループ
ットを向上することができる。
【0016】図4は、従来の集中型のスケジューリング
機能を有するATMスイッチの一構成例を示すブロック
図である。本図において、211〜21nはATMスイ
ッチの入回線、221〜22mは出回線、15は空間ス
イッチ、121〜12nは入回線毎に設置されたランダ
ム読み出し可能なセルバッファ(図中、RSBと記
載)、1911〜19nmは空間スイッチ15の各クロ
スポイント、231〜23nは空間スイッチ15の内部
配線、31はスケジューリング回路(図中、SCHDL
と記載)、421〜42nは各セルバッファ121〜1
2nに対応した制御回路(図中、Contと記載)、そ
して、271〜27nは制御回路421〜42nとスケ
ジューリング回路31を接続する制御信号線である。
【0017】例えば、入回線211に到着したセルは、
セルバッファ121に書き込まれる。制御回路421
は、到着したセルについて、その出回線番号情報(例え
ば、221)を含む接続要求信号を、制御信号線271
を通してスケジューリング回路31に転送する。スケジ
ューリング回路31は、他の入回線に設置された制御回
路による接続要求信号、および、既に、スケジューリン
グ回路31内に決定されている接続予定表を参照して、
セルバッファ121のセルを、セル衝突なく、出回線2
21に接続するタイムスロットを決定し、制御回路42
1に通知する。制御回路421は、このスケジューリン
グ回路31からの通知が来るまで、セルを、セルバッフ
ァ121内に蓄積する。
【0018】スケジューリング回路31では、全入回線
の制御情報と、既にスケジューリングされた接続予定表
を参照するため、セル衝突の内スケジューリングができ
る。セルバッファ121のセルは、制御回路421によ
り、スケジューリング回路31で定められたタイムスロ
ットで、セルバッファ121から、内部回線231、お
よび、空間スイッチ15のクロスポイント1911を介
して、出回線221に接続される。このことにより、入
力のセルバッファにおいて、HOLブロッキングを低減
できる。
【0019】しかし、これらの従来技術のATMスイッ
チの各構成において、図3で説明したアービトレーショ
ン用ネットワークを用いるものでは、アービトレーショ
ン用ネットワークのハード量が大きくなり、ハードウェ
アのオーバヘッドが大きい。また、制御情報セルによる
調停は、実際には、アービトレーション用ネットワーク
における遅延時間や、アービタにおける処理時間の制限
により、1回の空間スイッチにおけるセル転送時間に、
せいぜい数回に制限されるため、スループットの改善に
限界がある。一方、図4に示すスケジューリングを用い
るものは、スケジューリングを行なう回路が複雑とな
り、また、全入回線の情報を集中管理して、セルの読み
出し制御を行なうため、メモリのアクセス速度ネック等
によるスループットの限界があり、高速なATMスイッ
チを構成することが困難である。
【0020】
【発明が解決しようとする課題】解決しようとする問題
点は、従来のアービトレーション用ネットワークを用い
るものにおいては、HOLブロッキングを軽減させるた
めに、独立したスイッチ網が必要であり、ハード量の増
加を伴うことと、アービトレーション用ネットワークに
おける遅延時間や、アービタ回路における処理時間の制
限により、スループットの改善に限界があることであ
り、また、スケジューリングを用いるものにおいては、
スケジューリングを行なう回路が複雑となり、かつ、全
入回線の情報を集中管理してセルの読み出し制御を行な
うので、メモリのアクセス速度ネックなどスケジューリ
ング回路でのスループットネックがある点である。本発
明の目的は、これら従来技術の課題を解決し、少ないハ
ードの追加で、HOLブロッキングを低減させて、スル
ープットを向上させ、小型で高速なATM交換装置の性
能を向上させることを可能とするATMスイッチを提供
することである。
【0021】
【課題を解決するための手段】上記目的を達成するた
め、本発明のATMスイッチは、N本の入回線とM本の
出回線を収容し、入回線毎に配置され、この入回線から
入力されたセルを一時蓄積して、所定の周期のタイミン
グでFIFO出力するセルバッファと、入回線および出
回線とを叉点開閉制御して接続し、セルバッファから出
力されるセルのヘッダ情報に基づき、このセルの出回線
への出力先の切り替えを行なう空間スイッチとを備えた
ATMスイッチにおいて、セルバッファの代わりとして
のランダム読み出し可能な第一のセルバッファと、空間
スイッチにより叉点開閉制御して接続された第一のセル
バッファからのセルを一時蓄積して出回線にFIFO出
力すると共に、第一のセルバッファから新たなセルを受
け付けることができない輻輳状態になった場合に、輻輳
信号を出力するN×M個の第二のセルバッファと、この
第二のセルバッファからの輻輳信号に基づき、この第二
のセルバッファに接続される第一のセルバッファに蓄積
されているセルで、輻輳状態でない他の第二のセルバッ
ファに送出すべきセルを選択し、この選択したセルを、
第一のセルバッファから出力させる制御回路とを設ける
ことを特徴とする。
【0022】
【作用】本発明においては、従来の入力バッファ形AT
Mスイッチの入回線対応に設けた第一のセルバッファと
は別に、空間スイッチの格子毎に、容量の小さい第二の
セルバッファを設ける。そして、この第二のセルバッフ
ァが輻輳した場合において、この第二のセルバッファに
対するセルを、入回線側の第一のセルバッファに蓄積
し、同時に、他の第二のセルバッファに対するセルの転
送を継続する。このことにより、輻輳回避が容易とな
り、かつ、入力バッファ形ATMスイッチで問題となる
HOLブロッキングを軽減することができ、ATMスイ
ッチのスループット性能が向上する。また、セルの出力
制御が各入力回線に分散しているので、従来技術でのメ
モリのアクセス速度等によるスループットのネックの問
題がない。さらに、ハードウェアは、空間スイッチの内
部に配置される第二のセルバッファを持つだけであり、
このハード量は非常に少なく、小型で高速な空間スイッ
チを構成することができ、ATM交換装置の高速化が可
能となる。
【0023】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明のATMスイッチの本発明に
係わる構成の一実施例を示すブロック図である。本図に
おいて、211〜21nはATMスイッチの入回線、2
21〜22mは出回線、11は空間スイッチ、121〜
12nは入回線211〜21n毎に設置されたランダム
読み出し可能な本発明の第一のセルバッファとしてのセ
ルバッファ(図中、RSBと記載)、1311〜13n
mは空間スイッチ11の各格子に配置された本発明に係
わるFIFOタイプの第二のセルバッファ(図中、BF
と記載)、231〜23n、および、2511〜25n
mはセルバッファ121〜12nと第二のセルバッファ
1311〜13nmを接続する内部配線、141〜14
nは各入回線211〜21nおよびセルバッファ121
〜12nに対応した本発明に係わる輻輳制御部151〜
15n(図中、Pと記載)を具備する制御回路(図中、
Contと記載)、241〜24nは制御回路141〜
14nとセルバッファ121〜12nを接続する内部配
線である。
【0024】例えば、入回線211に入力したセルは、
セルバッファ121に書き込まれる。この時、内部配線
231を介して、このセルバッファ121に接続可能
な、空間スイッチ11内部の各格子に配置されたそれぞ
れの第二のセルバッファ1311〜131mは、内部配
線2511〜251mを用いて、それぞれの輻輳情報
を、制御回路141に常時通知している。セルバッファ
121は、ランダム読み出しが可能なバッファであり、
制御回路141の指示するセルを空間スイッチ11に送
出する。通常、制御回路141は、セルバッファ121
を、FIFOアルゴリズムで動作させ、このセルバッフ
ァ121の先頭セルを、空間スイッチ11に送出させ
る。
【0025】セルバッファ121から送出されたセル
は、空間スイッチ11の各クロスポイント(叉点開閉制
御部分)に配置されている第二のセルバッファ1311
〜131mにおいて、セルのヘッダ情報が参照され、セ
ルのヘッダ情報と出回線番号、例えば、「221」が一
致した第二のセルバッファ1311に書き込まれ蓄積さ
れる。第二のセルバッファ1311は、FIFOアルゴ
リズムにより動作し、セルを蓄積したこの第二のセルバ
ッファ1311は、同一出回線221に接続されている
他の第二のセルバッファ1321〜13n1と、出回線
221への接続順位を調整した後、FIFO先頭に位置
するセルを、セル衝突が起こらないタイミングで出回線
221に接続する。この動作により、セル衝突によるセ
ル廃棄を回避することができる。尚、他の第二のセルバ
ッファ1321〜13n1では、セルを一時蓄積し、次
のセル送出タイミングを待つ。
【0026】出回線221での接続順位の調停により、
セルは、第二のセルバッファ1321〜13n1で、接
続可能なタイムスロットまで保持されることになるが、
この時、例えば、第二のセルバッファ1321が、既
に、許容できるセル数で満たされており、新たなセルを
受け付けることができない場合には、第二のセルバッフ
ァ1321は、入回線212に設置されたセルバッファ
122に対して、その輻輳状態を、内部配線2521を
通して通知する。
【0027】この輻輳通知を受けた制御回路142は、
該当する第二のセルバッファ1321へのセルへのセル
の送出を行なわず、輻輳を生じていない別の第二のセル
バッファ1322〜132m向けのセルを、セルバッフ
ァ122の先頭位置から検索して選択すると共に、セル
バッファ122に通知する。このようにして、セルバッ
ファ122は、この通知に基づき、セル衝突なく、セル
の送出を継続することができる。第二のセルバッファ1
321、1322の複数個が輻輳した場合も、同様であ
る。すなわち、制御回路142は、これらの輻輳した第
二のセルバッファに接続すべきセルは、セルバッファ1
22に蓄積した上で、別の第二のセルバッファ1323
〜132mへ接続するセルを、セルバッファ122の先
頭位置から検索して選択すると共に、セルバッファ12
2に通知し、セルバッファ122は、この通知に基づ
き、セル衝突なく、セルの送出を継続する。
【0028】第二のセルバッファ1321は、輻輳状態
が解消され、新たにセルを受け付けることが可能になる
と、輻輳通知を解除する。この輻輳通知の解除に基づ
き、制御回路142は、セルバッファ122内に蓄積さ
れていた第二のセルバッファ1321向けのセルを選択
し、セルバッファ122は、選択されたセルを、空間ス
イッチ11に送出する。尚、セルの廃棄は、例えば、第
二のセルバッファ1321の輻輳状態が継続し、さら
に、セルバッファ122が、一時蓄積されたセルで満た
され、そして、新たに出回線221に接続するセルが、
入回線212から到着した場合に、セルバッファ122
の入側で発生する。
【0029】以上、図1を用いて説明したように、本実
施例のATMスイッチでは、入回線対応に設けたセルバ
ッファとは別に、空間スイッチの格子毎に、容量の小さ
い第二のセルバッファを設け、この間を、制御回路で接
続する。そして、第二のセルバッファが輻輳した場合に
おいて、この第二のセルバッファに対するセルを、入回
線側のセルバッファに蓄積し、同時に、他の第二のセル
バッファに対するセルの転送を継続する。
【0030】このことにより、従来の入力バッファ形A
TMスイッチで問題となるHOLブロッキングを軽減す
ることができ、高いスループット性能のATMスイッチ
を構成することが可能となる。尚、従来のアービトレー
ション用ネットワークを用いる技術に比較して、独立し
たスイッチ網を用意することなく、ハード量を削減で
き、かつ、予め、輻輳格子を特定できるため、アービト
レーション用ネットワークにおける転送遅延や、制御の
遅延を受けることがない。
【0031】また、セル読み出しの制御を、各入回線に
分散して行なうため、従来のスケジューリング技術で問
題となっていたスケジューリング回路でのスループット
ネックがなくなり、また、セルの読み出し制御の部分
が、セルバッファに集中するため、LSI化も容易とな
る。尚、本発明は、図1を用いて説明した実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能である。
【0032】
【発明の効果】本発明によれば、少ないハードの追加
で、HOLブロッキングの低減と、スループットの向上
ができ、小型で高速なATM交換装置の性能を向上させ
ることが可能である。
【0033】
【図面の簡単な説明】
【図1】本発明のATMスイッチの本発明に係わる構成
の一実施例を示すブロック図である。
【図2】従来の入力バッファ形ATMスイッチの一構成
例を示すブロック図である。
【図3】従来のアービトレーション用のネットワークを
用いたATMスイッチの一構成例を示すブロック図であ
る。
【図4】従来の集中型のスケジューリング機能を有する
ATMスイッチの一構成例を示すブロック図である。
【符号の説明】 11 空間スイッチ 15 空間スイッチ 16 アービトレーション用ネットワーク 31 スケジューリング回路 121〜12n セルバッファ 141〜14n 制御回路 151〜15n 輻輳制御部 171〜17m アービタ回路 181〜18n 制御回路 211〜21n 入回線 221〜22m 出回線 231〜23n 内部配線 241〜24n 内部配線 261〜26n 制御信号線 271〜27n 制御信号線 321〜32n セルバッファ 421〜42n 制御回路 1311〜13nm 第二のセルバッファ 1911〜19nm クロスポイント 2511〜25nm 内部配線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 N本の入回線とM本の出回線を収容し、
    上記入回線毎に配置され、該入回線から入力されたセル
    を一時蓄積して、所定の周期のタイミングでFIFO出
    力するセルバッファと、上記入回線および出回線とを叉
    点開閉制御して接続し、上記セルバッファから出力され
    るセルのヘッダ情報に基づき、該セルの上記出回線への
    出力先の切り替えを行なう空間スイッチとを備えたAT
    Mスイッチにおいて、上記セルバッファの代わりとして
    のランダム読み出し可能な第一のセルバッファと、上記
    空間スイッチにより叉点開閉制御して接続された上記第
    一のセルバッファからのセルを一時蓄積して上記出回線
    にFIFO出力すると共に、上記第一のセルバッファか
    ら新たなセルを受け付けることができない輻輳状態にな
    った場合に、輻輳信号を出力するN×M個の第二のセル
    バッファと、該第二のセルバッファからの輻輳信号に基
    づき、該第二のセルバッファに接続される上記第一のセ
    ルバッファに蓄積されているセルで、輻輳状態でない他
    の第二のセルバッファに送出すべきセルを選択し、該選
    択したセルを、上記第一のセルバッファから出力させる
    制御手段とを設けることを特徴とするATMスイッチ。
JP25257892A 1992-09-22 1992-09-22 Atmスイッチ Pending JPH06105351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25257892A JPH06105351A (ja) 1992-09-22 1992-09-22 Atmスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25257892A JPH06105351A (ja) 1992-09-22 1992-09-22 Atmスイッチ

Publications (1)

Publication Number Publication Date
JPH06105351A true JPH06105351A (ja) 1994-04-15

Family

ID=17239325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25257892A Pending JPH06105351A (ja) 1992-09-22 1992-09-22 Atmスイッチ

Country Status (1)

Country Link
JP (1) JPH06105351A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560232B1 (en) 1998-11-12 2003-05-06 Nec Corporation ATM switch and switching method capable of avoiding collision between cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560232B1 (en) 1998-11-12 2003-05-06 Nec Corporation ATM switch and switching method capable of avoiding collision between cells

Similar Documents

Publication Publication Date Title
US8614942B2 (en) Packet switching system and method
US5790545A (en) Efficient output-request packet switch and method
JP3589660B2 (ja) アクセス制御atmスイッチ
US6999415B2 (en) Switching device and method for controlling the routing of data packets
US8576867B2 (en) Pipeline scheduler with fairness and minimum bandwidth guarantee
US6473428B1 (en) Multi-threaded, multi-cast switch
US5418781A (en) Architecture for maintaining the sequence of packet cells transmitted over a multicast, cell-switched network
US20050036502A1 (en) System and method for handling multicast traffic in a shared buffer switch core collapsing ingress VOQ's
JP3178470B2 (ja) データフロー制御スイッチ及びそのスケジューリング方法
JP2003204347A (ja) パケット通信装置及び該パケット通信装置を利用したパケットデータ転送制御方法
US20070297330A1 (en) Scalable Link-Level Flow-Control For A Switching Device
JP2882384B2 (ja) トラヒックシェーピング装置
KR20030051433A (ko) 스위칭 시스템
US6046982A (en) Method and apparatus for reducing data loss in data transfer devices
JP4072315B2 (ja) パケットスイッチ
EP1133110A2 (en) Switching device and method
JPH06105351A (ja) Atmスイッチ
JPH04271546A (ja) 入力キューイング型パケット処理装置の競合制御方式
JP2550032B2 (ja) 回線/パケツト統合交換システム
JP3075187B2 (ja) Atmスイッチ
JPH05327755A (ja) パケットスイッチ
JP2899609B2 (ja) セル送出装置
JP2754612B2 (ja) パケット交換機
Passas et al. Packet mode scheduling in buffered crossbar (CICQ) switches
JP2550050B2 (ja) 時分割通話路装置