JPH0584694B2 - - Google Patents
Info
- Publication number
- JPH0584694B2 JPH0584694B2 JP59501967A JP50196784A JPH0584694B2 JP H0584694 B2 JPH0584694 B2 JP H0584694B2 JP 59501967 A JP59501967 A JP 59501967A JP 50196784 A JP50196784 A JP 50196784A JP H0584694 B2 JPH0584694 B2 JP H0584694B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- controller
- node
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 description 38
- 230000004044 response Effects 0.000 description 22
- 239000000872 buffer Substances 0.000 description 21
- 230000006870 function Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 238000005315 distribution function Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 240000003537 Ficus benghalensis Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/111—Switch interfaces, e.g. port details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/113—Arrangements for redundant switching, e.g. using parallel planes
- H04L49/118—Address processing within a device, e.g. using internal ID or tags for routing within a switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1507—Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
請求の範囲
1 アドレス経路指定情報を含むパケツトをネツ
トワーク入力ポートからネツトワーク出力ポート
に伝送する交換ネツトワークにおいて、該ネツト
ワークが分配段及び経路指定段を含み 該分配段は、該パケツトの受信に応答して該受
信パケツトのアドレス経路指定情報からは独立に
当該段の次の段のスイツチ節点のサブセツトの1
つに交互に該受信パケツトを伝送する分配スイツ
チ節点を含み、そして 該経路指定段は、該パケツトの受信に応答して
該受信パケツトの該アドレス経路指定情報によつ
て指定された当該段の次の段のスイツチ節点に該
受信パケツトを伝送する経路指定スイツチ節点を
含むことを特徴とする交換ネツトワーク。
トワーク入力ポートからネツトワーク出力ポート
に伝送する交換ネツトワークにおいて、該ネツト
ワークが分配段及び経路指定段を含み 該分配段は、該パケツトの受信に応答して該受
信パケツトのアドレス経路指定情報からは独立に
当該段の次の段のスイツチ節点のサブセツトの1
つに交互に該受信パケツトを伝送する分配スイツ
チ節点を含み、そして 該経路指定段は、該パケツトの受信に応答して
該受信パケツトの該アドレス経路指定情報によつ
て指定された当該段の次の段のスイツチ節点に該
受信パケツトを伝送する経路指定スイツチ節点を
含むことを特徴とする交換ネツトワーク。
2 請求の範囲第1項に記載の交換ネツトワーク
において、該分配段内のスイツチ節点が、該受信
パケツトの1つに対し当該段の次の段のスイツチ
節点のサブセツトの1つを指定する信号を格納す
るための手段、及び 該パケツトの別な1つ及び該格納された信号の
受信に応答し該パケツトの別な1つを伝送するた
めに当該段の次の段のスイツチ節点のサブセツト
の別な1つを選択するための手段を含むことを特
徴とする交換ネツトワーク。
において、該分配段内のスイツチ節点が、該受信
パケツトの1つに対し当該段の次の段のスイツチ
節点のサブセツトの1つを指定する信号を格納す
るための手段、及び 該パケツトの別な1つ及び該格納された信号の
受信に応答し該パケツトの別な1つを伝送するた
めに当該段の次の段のスイツチ節点のサブセツト
の別な1つを選択するための手段を含むことを特
徴とする交換ネツトワーク。
3 請求の範囲第1項に記載の交換ネツトワーク
において、該経路指定段の経路指定スイツチ節点
及び該分配段の分配スイツチ節点は共通の構成の
スイツチ節点であり、 該スイツチ節点は第1の信号に応答して経路指
定スイツチ節点として機能し、そして第2の信号
に応答して分配スイツチ節点として機能している
ことを特徴とする交換ネツトワーク。
において、該経路指定段の経路指定スイツチ節点
及び該分配段の分配スイツチ節点は共通の構成の
スイツチ節点であり、 該スイツチ節点は第1の信号に応答して経路指
定スイツチ節点として機能し、そして第2の信号
に応答して分配スイツチ節点として機能している
ことを特徴とする交換ネツトワーク。
4 請求の範囲第3項に記載の交換ネツトワーク
において、該パケツトのアドレス経路指定情報が
複数のアドレスビツト信号を含み、そして該経路
指定段のスイツチ節点が該パケツトを当該段の該
次の段に伝送する前に該第1の信号に応答して該
パケツトの複数のアドレスビツト信号を再配置す
る手段を含むことを特徴とする交換ネツトワー
ク。
において、該パケツトのアドレス経路指定情報が
複数のアドレスビツト信号を含み、そして該経路
指定段のスイツチ節点が該パケツトを当該段の該
次の段に伝送する前に該第1の信号に応答して該
パケツトの複数のアドレスビツト信号を再配置す
る手段を含むことを特徴とする交換ネツトワー
ク。
5 請求の範囲第4項に記載の交換ネツトワーク
において、該再配置手段が、該複数のアドレスビ
ツト信号内のビツト信号位置をシフトすることに
より再配置することを特徴とする交換ネツトワー
ク。
において、該再配置手段が、該複数のアドレスビ
ツト信号内のビツト信号位置をシフトすることに
より再配置することを特徴とする交換ネツトワー
ク。
技術分野
本発明は情報信号をパケツト交換するためのパ
ケツト交換方法及びシステムに関する。より詳細
には、本発明はパケツト内のアドレス情報に基づ
いてパケツトの経路指定を行うための経路指定段
及びネツトワークを通じての経路を交互に選択す
るための分配段に構成された高速パケツトスイツ
チの統合ネツトワークを含むパケツト交換システ
ムに関する。
ケツト交換方法及びシステムに関する。より詳細
には、本発明はパケツト内のアドレス情報に基づ
いてパケツトの経路指定を行うための経路指定段
及びネツトワークを通じての経路を交互に選択す
るための分配段に構成された高速パケツトスイツ
チの統合ネツトワークを含むパケツト交換システ
ムに関する。
発明の背景
パケツト交換ネツトワーク、例えば、自己経路
指定スイツチ節点を使用するパケツト交換ネツト
ワークは、パケツトをパケツト内に含まれるアド
レス情報に基づいて伝送する。このような自己経
路指定ネツトワークにおいては、通常、ネツトワ
ークの個々の入力及び出力ペアの間に決まつた1
つの経路のみが存在する。これはネツトワーク内
の故障したスイツチ節点をその節点が共用する2
つの経路の交点で検出できるため故障診断が楽に
できるという長所を持つ。しかし、1つの経路の
みを使用する方法は、バランスを欠く通信量が存
在する状況において信頼性が低下しまた正常な動
作が確保しにくいという問題を持つ。信頼性は1
つの節点あるいは節点間の1つのリンクが故障し
たのみで多くの経路が使用できなくなるという意
味で重要である。この通信量の問題は多量の通信
量を伝送する複数の経路が単一の節点を通じて運
ばれるような場合に発生する。このような状況が
発生すると、これら経路上の通信能力が単一の節
点の通信能力に制約されることとなる。
指定スイツチ節点を使用するパケツト交換ネツト
ワークは、パケツトをパケツト内に含まれるアド
レス情報に基づいて伝送する。このような自己経
路指定ネツトワークにおいては、通常、ネツトワ
ークの個々の入力及び出力ペアの間に決まつた1
つの経路のみが存在する。これはネツトワーク内
の故障したスイツチ節点をその節点が共用する2
つの経路の交点で検出できるため故障診断が楽に
できるという長所を持つ。しかし、1つの経路の
みを使用する方法は、バランスを欠く通信量が存
在する状況において信頼性が低下しまた正常な動
作が確保しにくいという問題を持つ。信頼性は1
つの節点あるいは節点間の1つのリンクが故障し
たのみで多くの経路が使用できなくなるという意
味で重要である。この通信量の問題は多量の通信
量を伝送する複数の経路が単一の節点を通じて運
ばれるような場合に発生する。このような状況が
発生すると、これら経路上の通信能力が単一の節
点の通信能力に制約されることとなる。
自己経路指定パケツト交換ネツトワークに潜在
的に存在するこの信頼性と通信能力に関する問題
を克服するための1つの方法として、パケツト交
換ネツトワークが個々のトランクがその両端にお
いてトランクコントローラによつて終端されるト
ランクによつて相互接続される高速パケツトシス
テムが使用される。個々の交換ネツトワークは二
重のスイツチアレイを持つ。故障のない状態にお
いては、この二重のネツトワークアレイが両方と
も正常に動作し、任意のトランクコントローラは
この二重のネツトワークアレイと協力して、個々
のアレイとそのトランクコントローラに接続され
たトランク間のパケツトの経路を回転あるいは交
互に選択することによつてパケツトスイツチの仕
事量を分配する。片方のスイツチアレイが故障す
すると、この故障がトランクコントローラによつ
て自動的に検出され、トランクコントローラはパ
ケツトを故障していないスイツチアレイの方にの
み伝送する。この方法はスイツチアレイを二重に
するために追加のコストがかかるため単一の一重
アレイと比較してコスト高となる。これに加え
て、不均衡な通信負荷はパケツトを伝送するため
に2つの経路(各スイツチアレイを通じて1経
路)が使用できるのみであり、従つて、半分だけ
軽減されるのみである。
的に存在するこの信頼性と通信能力に関する問題
を克服するための1つの方法として、パケツト交
換ネツトワークが個々のトランクがその両端にお
いてトランクコントローラによつて終端されるト
ランクによつて相互接続される高速パケツトシス
テムが使用される。個々の交換ネツトワークは二
重のスイツチアレイを持つ。故障のない状態にお
いては、この二重のネツトワークアレイが両方と
も正常に動作し、任意のトランクコントローラは
この二重のネツトワークアレイと協力して、個々
のアレイとそのトランクコントローラに接続され
たトランク間のパケツトの経路を回転あるいは交
互に選択することによつてパケツトスイツチの仕
事量を分配する。片方のスイツチアレイが故障す
すると、この故障がトランクコントローラによつ
て自動的に検出され、トランクコントローラはパ
ケツトを故障していないスイツチアレイの方にの
み伝送する。この方法はスイツチアレイを二重に
するために追加のコストがかかるため単一の一重
アレイと比較してコスト高となる。これに加え
て、不均衡な通信負荷はパケツトを伝送するため
に2つの経路(各スイツチアレイを通じて1経
路)が使用できるのみであり、従つて、半分だけ
軽減されるのみである。
自己経路指定ネツトワークの信頼性及び通信量
の問題を解決するための1つの周知の方法では前
述の問題を解決するために自己経路指定ネツトワ
ークの入力の所にバンヤンスイツチ節点の形式の
1つの追加の段を使用する。このスイツチ動作の
ための追加の段はネツトワークの他の段と同一形
式のものであり、交換ネツトワークを通じて伝送
される個々のパケツトのアドレス欄に追加のアド
レスビツトを加えることによつて使用される。こ
の追加のアドレスビツトは交換ネツトワークの外
部のハードウエアあるいはソフトウエアによつて
制御され、交換ネツトワークを通じての経路を選
択するのに使用される。ハードウエアあるいはソ
フトウエアはこのビツトを故障したあるいは通信
量の多い経路を避けるのに使用する。この方法は
交換ネツトワークを通じて、特定の1つだけでな
く追加の経路を提供するが、一方で、パケツト交
換ネツトワークの外部から経路の選択の決定を行
うことが必要となる。
の問題を解決するための1つの周知の方法では前
述の問題を解決するために自己経路指定ネツトワ
ークの入力の所にバンヤンスイツチ節点の形式の
1つの追加の段を使用する。このスイツチ動作の
ための追加の段はネツトワークの他の段と同一形
式のものであり、交換ネツトワークを通じて伝送
される個々のパケツトのアドレス欄に追加のアド
レスビツトを加えることによつて使用される。こ
の追加のアドレスビツトは交換ネツトワークの外
部のハードウエアあるいはソフトウエアによつて
制御され、交換ネツトワークを通じての経路を選
択するのに使用される。ハードウエアあるいはソ
フトウエアはこのビツトを故障したあるいは通信
量の多い経路を避けるのに使用する。この方法は
交換ネツトワークを通じて、特定の1つだけでな
く追加の経路を提供するが、一方で、パケツト交
換ネツトワークの外部から経路の選択の決定を行
うことが必要となる。
発明の要約
前述の問題は一例としての実施態様に基づいて
開示される本発明の原理に従つて解決されるが、
本発明によるパケツト交換ネツトワークは分配ス
イツチ節点及び経路指定スイツチ節点の段を含
み、これによつて不均衡な通信量及びスイツチ節
点の故障に対応する。分配段内のスイツチ節点は
交番経路指定アルゴリズムに基づいてパケツトの
下流のスイツチ節点に経路指定することによつて
通信を統計的にネツトワークを通じて分配し、ま
た下流の故障したスイツチ節点に自動的に対処す
る。本発明によるネツトワークの構成では、最初
のネツトワークは交番分配段及び経路指定段から
なり、ネツトワークの残りの段は経路指定段のみ
からなる。この交番分配段及び経路指定段の長所
は不均衡の通信量状況と関連する問題が単に全て
の分配段をネツトワークの最初の段に位置するよ
り大きく調節できることにある。理由は、最初の
経路指定段がパケツトを後続の分配節点がより効
果的に過負荷状態の下流の経路指定節点を回避で
きるようにそれらの最終着信先に向けての経路指
定を開始するためである。
開示される本発明の原理に従つて解決されるが、
本発明によるパケツト交換ネツトワークは分配ス
イツチ節点及び経路指定スイツチ節点の段を含
み、これによつて不均衡な通信量及びスイツチ節
点の故障に対応する。分配段内のスイツチ節点は
交番経路指定アルゴリズムに基づいてパケツトの
下流のスイツチ節点に経路指定することによつて
通信を統計的にネツトワークを通じて分配し、ま
た下流の故障したスイツチ節点に自動的に対処す
る。本発明によるネツトワークの構成では、最初
のネツトワークは交番分配段及び経路指定段から
なり、ネツトワークの残りの段は経路指定段のみ
からなる。この交番分配段及び経路指定段の長所
は不均衡の通信量状況と関連する問題が単に全て
の分配段をネツトワークの最初の段に位置するよ
り大きく調節できることにある。理由は、最初の
経路指定段がパケツトを後続の分配節点がより効
果的に過負荷状態の下流の経路指定節点を回避で
きるようにそれらの最終着信先に向けての経路指
定を開始するためである。
分配段内の各々のスイツチ節点はパケツトの受
信に応答してこのパケツトを交番スイツチアルゴ
リズム及び下流のスイツチ節点の選択された1つ
の使用状態に基づいて下流のスイツチ節点のサブ
セツトの1つに交互に伝送する。経路指定段内の
各々のスイツチ節点は個々のパケツト内に含まれ
るアドレス情報に応答してこのパケツトを下流の
スイツチ節点に伝送する。個々の分配スイツチ節
点は信号を格納しこれら信号を次のパケツトが伝
送されるべき下流のスイツチ節点のサブセツトの
次の1つを指定するように更新するための装置を
含む。指定された下流のスイツチ節点にパケツト
を伝送できないときは、分配節点は自動的にその
パケツトをそのサブ節点内の別の使用できる下流
スイツチ節点に自動的に伝送する。
信に応答してこのパケツトを交番スイツチアルゴ
リズム及び下流のスイツチ節点の選択された1つ
の使用状態に基づいて下流のスイツチ節点のサブ
セツトの1つに交互に伝送する。経路指定段内の
各々のスイツチ節点は個々のパケツト内に含まれ
るアドレス情報に応答してこのパケツトを下流の
スイツチ節点に伝送する。個々の分配スイツチ節
点は信号を格納しこれら信号を次のパケツトが伝
送されるべき下流のスイツチ節点のサブセツトの
次の1つを指定するように更新するための装置を
含む。指定された下流のスイツチ節点にパケツト
を伝送できないときは、分配節点は自動的にその
パケツトをそのサブ節点内の別の使用できる下流
スイツチ節点に自動的に伝送する。
好ましくは、経路指定スイツチ節点及び分配ス
イツチ節点は同一の回路設計を持ち、外部信号に
応答して、経路指定節点あるいは分配節点のいず
れかの機能を遂行する。経路指定段内のスイツチ
節点はまたこの外物信号に応答して、アドレス情
報を回転しそのアドレス情報を下流節点によつて
直ちに使用できる位置に置く。
イツチ節点は同一の回路設計を持ち、外部信号に
応答して、経路指定節点あるいは分配節点のいず
れかの機能を遂行する。経路指定段内のスイツチ
節点はまたこの外物信号に応答して、アドレス情
報を回転しそのアドレス情報を下流節点によつて
直ちに使用できる位置に置く。
原則として、図面に最初に紹介される要素はそ
の要素の番号の最初の数字として図面番号を使用
する参照番号を持つ。第1図は本発明を使用する
パケツト交換ネツトワークを示すブロツク図;第
2図は本発明の主題である第1図のパケツトスイ
ツチ107を示すブロツク図;第3図から第10
図はトランクコントローラ104の入力からトラ
ンクコントローラ109の出力にパケツトが伝送
される間に遂行されるパケツトの変換の様子を示
す図;第11図はパケツトスイツチ107のスイ
ツチ節点200−7の詳細なブロツク図;第13
図はアドレス回転回路1206の詳細なブロツク
図;そして第14図はスイツチ節点200−7の
出力制御部1102の詳細なブロツク図である。
の要素の番号の最初の数字として図面番号を使用
する参照番号を持つ。第1図は本発明を使用する
パケツト交換ネツトワークを示すブロツク図;第
2図は本発明の主題である第1図のパケツトスイ
ツチ107を示すブロツク図;第3図から第10
図はトランクコントローラ104の入力からトラ
ンクコントローラ109の出力にパケツトが伝送
される間に遂行されるパケツトの変換の様子を示
す図;第11図はパケツトスイツチ107のスイ
ツチ節点200−7の詳細なブロツク図;第13
図はアドレス回転回路1206の詳細なブロツク
図;そして第14図はスイツチ節点200−7の
出力制御部1102の詳細なブロツク図である。
詳細な説明
第1図は複数の高速トランク、例えばトランク
117及び119を処理する一例としてのパケツ
ト交換ネツトワークを示す。最初に第1図のパケ
ツト交換ネツトワークを構成するサブシステムを
概説し、次に本発明の本題であるパケツトスイツ
チ107及び、これの要素について説明する。第
1図に示されるごとく、パケツトスイツチ107
は複数のトランクコントローラを終端し、中央処
理装置トランクコントローラ102を介して中央
処理装置100と協同する。トランク上に伝送さ
れる個々のトランクパケツトはパケツトがパケツ
ト交換ネツトワークを通る経路を指定する論理ア
ドレスを含む。各々のトランクコントローラはこ
の論理アドレスをスイツチ107によつてそのパ
ケツトを着信先トランクコントローラに経路指定
するのに使用されるスイツチアドレスに変換する
翻訳テーブルを含む。この翻訳情報は呼セツトア
ツプパケツトおよび呼応答パケツトに応答して中
央処理装置100によつてトランクコントローラ
102及びスイツチ107を介して個々のトラン
クコントローラのメモリに格納される。スイツチ
107の全体的な機能は第3図に示されるパケツ
トをトランク118からトランクコントローラ1
04及び108並びにスイツチ107を介してト
ランク119に経路指定する過程を説明すること
で理解できる。第3図に示されるパケツトを受信
すると、トランクコントローラ104はこのトラ
ンクパケツトを第4図に示されるスイツチパケツ
トに組立てる。スイツチパケツトは標識欄及びパ
ケツトをスイツチ107を介してトランクコント
ローラ108に経路指定するのに必要な情報を除
いて第3図のトランクパケツトの全ての情報を含
む。スイツチ107は着信先トランクコントロー
ラ欄に応答してこの経路指定動作を遂行する。ト
ランクコントローラ108はスイツチ107から
交換パケツトを受信し、これに応答して、トラン
クコントローラ104によつて受信された元のト
ランクパケツトを取り、必要な標識を加えて、こ
のトランクパケツトをトランク119上に伝送す
る。
117及び119を処理する一例としてのパケツ
ト交換ネツトワークを示す。最初に第1図のパケ
ツト交換ネツトワークを構成するサブシステムを
概説し、次に本発明の本題であるパケツトスイツ
チ107及び、これの要素について説明する。第
1図に示されるごとく、パケツトスイツチ107
は複数のトランクコントローラを終端し、中央処
理装置トランクコントローラ102を介して中央
処理装置100と協同する。トランク上に伝送さ
れる個々のトランクパケツトはパケツトがパケツ
ト交換ネツトワークを通る経路を指定する論理ア
ドレスを含む。各々のトランクコントローラはこ
の論理アドレスをスイツチ107によつてそのパ
ケツトを着信先トランクコントローラに経路指定
するのに使用されるスイツチアドレスに変換する
翻訳テーブルを含む。この翻訳情報は呼セツトア
ツプパケツトおよび呼応答パケツトに応答して中
央処理装置100によつてトランクコントローラ
102及びスイツチ107を介して個々のトラン
クコントローラのメモリに格納される。スイツチ
107の全体的な機能は第3図に示されるパケツ
トをトランク118からトランクコントローラ1
04及び108並びにスイツチ107を介してト
ランク119に経路指定する過程を説明すること
で理解できる。第3図に示されるパケツトを受信
すると、トランクコントローラ104はこのトラ
ンクパケツトを第4図に示されるスイツチパケツ
トに組立てる。スイツチパケツトは標識欄及びパ
ケツトをスイツチ107を介してトランクコント
ローラ108に経路指定するのに必要な情報を除
いて第3図のトランクパケツトの全ての情報を含
む。スイツチ107は着信先トランクコントロー
ラ欄に応答してこの経路指定動作を遂行する。ト
ランクコントローラ108はスイツチ107から
交換パケツトを受信し、これに応答して、トラン
クコントローラ104によつて受信された元のト
ランクパケツトを取り、必要な標識を加えて、こ
のトランクパケツトをトランク119上に伝送す
る。
第2図にはパケツトスイツチ107がより詳細
に示される。スイツチ107は複数のスイツチ節
点段を含む。各々の段は分配節点から経路指定節
点のいずれかから構成されるが、これらはそれぞ
れ分配節点及び経路節点段と呼ばれる。例えば、
分配節点200−0から200−7は分配段20
0を構成する。経路指定節点は着信先トランクコ
ントローラ欄の最上位アドレスに応答して適切な
出力リンクを選択し、この着信先トランクコント
ローラ欄内に含まれるアドレスを次の経路指定節
点のために1ビツト右側に回転させる。分配節点
はスイツチパケツトに応答して自動的にこのスイ
ツチパケツトを内部フリツプフロツプによつて決
定される出力リンクに伝送する。しかし、既定の
出力リンクが使用中であるときは、分配節点はこ
のスイツチパケツトをこれに接続された他方の出
力リンク上に伝達する。この内部フリツプフロツ
プは個々のパケツトを伝送した後にトグルされ
る。結果として、分配節点はスイツチパケツトを
伝送するために交互に2つの出力リンクのいずれ
かを使用することとなる。
に示される。スイツチ107は複数のスイツチ節
点段を含む。各々の段は分配節点から経路指定節
点のいずれかから構成されるが、これらはそれぞ
れ分配節点及び経路節点段と呼ばれる。例えば、
分配節点200−0から200−7は分配段20
0を構成する。経路指定節点は着信先トランクコ
ントローラ欄の最上位アドレスに応答して適切な
出力リンクを選択し、この着信先トランクコント
ローラ欄内に含まれるアドレスを次の経路指定節
点のために1ビツト右側に回転させる。分配節点
はスイツチパケツトに応答して自動的にこのスイ
ツチパケツトを内部フリツプフロツプによつて決
定される出力リンクに伝送する。しかし、既定の
出力リンクが使用中であるときは、分配節点はこ
のスイツチパケツトをこれに接続された他方の出
力リンク上に伝達する。この内部フリツプフロツ
プは個々のパケツトを伝送した後にトグルされ
る。結果として、分配節点はスイツチパケツトを
伝送するために交互に2つの出力リンクのいずれ
かを使用することとなる。
個々の分配節点は受信されたスイツチパケツト
を2つの出力リンクのいずれかに伝送するため、
パケツトがあるトランクコントローラから着信先
トランクコントローラにパケツトスイツチを通じ
て伝送される経路には異なる経路が存在すること
となる。ここで、任意の2つのトランクコントロ
ーラ間のスイツチ107を通じて取ることのでき
るこれら異なる経路を説明する目的で2つの例を
あげる。これら例はトランクコントローラ104
とトランクコントローラ108の間のパケツト伝
送を仮定し、さらに、個々の分配段内の分配フリ
ツプフロツプはこれら2つの経路に対する既定値
を持ち、これらリンクが第1の経路がリンク20
7,208,209,210,211、及び21
2を通じてのものであるように使用できるものと
仮定する。この分配フリツプフロツプの状態から
第2の経路はリンク213,214,215,2
16,217及び212を通じる経路となる。
を2つの出力リンクのいずれかに伝送するため、
パケツトがあるトランクコントローラから着信先
トランクコントローラにパケツトスイツチを通じ
て伝送される経路には異なる経路が存在すること
となる。ここで、任意の2つのトランクコントロ
ーラ間のスイツチ107を通じて取ることのでき
るこれら異なる経路を説明する目的で2つの例を
あげる。これら例はトランクコントローラ104
とトランクコントローラ108の間のパケツト伝
送を仮定し、さらに、個々の分配段内の分配フリ
ツプフロツプはこれら2つの経路に対する既定値
を持ち、これらリンクが第1の経路がリンク20
7,208,209,210,211、及び21
2を通じてのものであるように使用できるものと
仮定する。この分配フリツプフロツプの状態から
第2の経路はリンク213,214,215,2
16,217及び212を通じる経路となる。
トランクコントローラ104が第3図に示され
るトランクパケツトを受信すると、これはこのト
ランクパケツトを必要なアドレス翻訳及び組立て
動作を遂行して第4図に示されるスイツチパケツ
トに変換する。このトランクコントローラによる
トランクパケツトからスイツチパケツトへの変換
は米国特許第4512011号において詳細に説明され
ているためここでは反復して説明することを避け
る。第4図に示されるスイツチパケツトを構成す
ると、トランクコントローラ104はこのスイツ
チパケツトを導線131を通じて節点200−7
に伝送する。節点200−7は分配節点であるた
め、これはこのスイツチパケツトをこの出力に接
続された2つのリンクのいずれかに経路指定す
る。説明の目的上、節点200−7はこのスイツ
チパケツトをリンク207を通じて節点201−
3に伝送するものと仮定する。リンク207を通
じて伝送されるこのスイツチパケツトの構成は第
5図に示されるようなものであり、第4図のスイ
ツチパケツトと同一である。節点201−3は第
5図に示されているごとく着信先トランクコント
ローラ欄の最上位ビツトが“0”であることに応
答してこのパケツトをリンク208を通じて節点
202−1に伝送する。節点201−3はさらに
このスイツチパケツトに応答してこの着信先トラ
ンクコントローラ欄を1ビツトだけ左に回転させ
る。この着信先トランクコントローラ欄の回転の
結果として、第6図に示されるパケツトが得られ
るが、これが節点202−1に伝送される。
るトランクパケツトを受信すると、これはこのト
ランクパケツトを必要なアドレス翻訳及び組立て
動作を遂行して第4図に示されるスイツチパケツ
トに変換する。このトランクコントローラによる
トランクパケツトからスイツチパケツトへの変換
は米国特許第4512011号において詳細に説明され
ているためここでは反復して説明することを避け
る。第4図に示されるスイツチパケツトを構成す
ると、トランクコントローラ104はこのスイツ
チパケツトを導線131を通じて節点200−7
に伝送する。節点200−7は分配節点であるた
め、これはこのスイツチパケツトをこの出力に接
続された2つのリンクのいずれかに経路指定す
る。説明の目的上、節点200−7はこのスイツ
チパケツトをリンク207を通じて節点201−
3に伝送するものと仮定する。リンク207を通
じて伝送されるこのスイツチパケツトの構成は第
5図に示されるようなものであり、第4図のスイ
ツチパケツトと同一である。節点201−3は第
5図に示されているごとく着信先トランクコント
ローラ欄の最上位ビツトが“0”であることに応
答してこのパケツトをリンク208を通じて節点
202−1に伝送する。節点201−3はさらに
このスイツチパケツトに応答してこの着信先トラ
ンクコントローラ欄を1ビツトだけ左に回転させ
る。この着信先トランクコントローラ欄の回転の
結果として、第6図に示されるパケツトが得られ
るが、これが節点202−1に伝送される。
節点202−1は分配節点であり、この例で
は、節点204−0の内部のフリツプフロツプが
リンク209を指定するものと仮定し、リンク2
08を通じて受信されたこのスイツチパケツトを
節点203−0に伝送する。リンク209を通じ
て伝送されるパケツトは第7図に示されるパケツ
トである。節点203−0は経路指定節点である
ため、これは着信先トランクコントローラ欄の最
上位ビツトに応答して、このスイツチパケツトを
リンク210を通じて節点204−0に伝送す
る。リンク210を通じて伝送されるこのスイツ
チパケツトは第8図に示されるパケツトである。
第8図に示されるごとく、節点203は着信先ト
ランクコントローラ欄を1ビツト左に回転する。
この例では、節点204−0の内部フリツプフロ
ツプがリンク211を指定するものと仮定し、節
点204−0はリンク210を通じて受信された
スイツチパケツトをリンク211を通じて節点2
05−0に伝送する。節点205−0に伝送され
るパケツトは第9図に示されるパケツトである。
節点205−0は経路指定節点であるため、着信
先制御欄の最上位ビツトが“0”であるスイツチ
パケツトに応答して、この着信先トランクコント
ローラ欄を第10図に示されるように左に回転し
た後に、このパケツトをリンク212を通じて節
点206−0に伝送する。節点206−0も経路
指定節点であり、着信先トランクコントローラ欄
の最上位ビツトが“1”であることに応答してこ
のパケツトを導線132を通じてトランクコント
ローラ108に伝送する。
は、節点204−0の内部のフリツプフロツプが
リンク209を指定するものと仮定し、リンク2
08を通じて受信されたこのスイツチパケツトを
節点203−0に伝送する。リンク209を通じ
て伝送されるパケツトは第7図に示されるパケツ
トである。節点203−0は経路指定節点である
ため、これは着信先トランクコントローラ欄の最
上位ビツトに応答して、このスイツチパケツトを
リンク210を通じて節点204−0に伝送す
る。リンク210を通じて伝送されるこのスイツ
チパケツトは第8図に示されるパケツトである。
第8図に示されるごとく、節点203は着信先ト
ランクコントローラ欄を1ビツト左に回転する。
この例では、節点204−0の内部フリツプフロ
ツプがリンク211を指定するものと仮定し、節
点204−0はリンク210を通じて受信された
スイツチパケツトをリンク211を通じて節点2
05−0に伝送する。節点205−0に伝送され
るパケツトは第9図に示されるパケツトである。
節点205−0は経路指定節点であるため、着信
先制御欄の最上位ビツトが“0”であるスイツチ
パケツトに応答して、この着信先トランクコント
ローラ欄を第10図に示されるように左に回転し
た後に、このパケツトをリンク212を通じて節
点206−0に伝送する。節点206−0も経路
指定節点であり、着信先トランクコントローラ欄
の最上位ビツトが“1”であることに応答してこ
のパケツトを導線132を通じてトランクコント
ローラ108に伝送する。
次にトランクコントローラ104からトランク
コントローラ108への分配節点がこれらの内部
分配フリツプフロツプの既定の状態に基づいてパ
ケツトを2つのリンクの他方に経路指定するもの
と仮定したときの第2の経路について説明する。
第4図に示されるスイツチパケツトに応答して、
節点200−7はこのパケツトをリンク213を
通じて節点201−7に伝送する。この伝送され
るパケツトは第5図に示すものと同一のパケツト
である。節点201−7は着信先トランクコント
ローラ欄の最上位ビツトが“0”であることに応
答して、このパケツトをリンク214を通じて節
点202−3に伝送する。リンク214を通じて
伝送されるパケツトは第6図に示されるパケツト
である。節点202−3がこのパケツトに応答し
てこれをリンク215を通じて節点203−3に
伝送するものと仮定し、節点203−0は着信先
トランクコントローラ欄の最上位ビツトが“0”
であるためこのパケツトに応答してこれをリンク
216を通じて節点204−1に伝送する。この
例では、節点204−1はこのパケツトに応答し
て、これをリンク217を通じて節点205−0
に伝送する。節点205−0はこの着信先トラン
クコントローラ欄の最上位ビツトが“0”である
ことに応答して、このパケツトをリンク212を
通じて節点206−0に伝送する。節点206−
0に指定されるパケツトは第10図に示されるパ
ケツトである。前述の経路と同様、節点206−
0はこのパケツトに応答して、これを導線132
を通じてトランクコントローラ108に伝送す
る。
コントローラ108への分配節点がこれらの内部
分配フリツプフロツプの既定の状態に基づいてパ
ケツトを2つのリンクの他方に経路指定するもの
と仮定したときの第2の経路について説明する。
第4図に示されるスイツチパケツトに応答して、
節点200−7はこのパケツトをリンク213を
通じて節点201−7に伝送する。この伝送され
るパケツトは第5図に示すものと同一のパケツト
である。節点201−7は着信先トランクコント
ローラ欄の最上位ビツトが“0”であることに応
答して、このパケツトをリンク214を通じて節
点202−3に伝送する。リンク214を通じて
伝送されるパケツトは第6図に示されるパケツト
である。節点202−3がこのパケツトに応答し
てこれをリンク215を通じて節点203−3に
伝送するものと仮定し、節点203−0は着信先
トランクコントローラ欄の最上位ビツトが“0”
であるためこのパケツトに応答してこれをリンク
216を通じて節点204−1に伝送する。この
例では、節点204−1はこのパケツトに応答し
て、これをリンク217を通じて節点205−0
に伝送する。節点205−0はこの着信先トラン
クコントローラ欄の最上位ビツトが“0”である
ことに応答して、このパケツトをリンク212を
通じて節点206−0に伝送する。節点206−
0に指定されるパケツトは第10図に示されるパ
ケツトである。前述の経路と同様、節点206−
0はこのパケツトに応答して、これを導線132
を通じてトランクコントローラ108に伝送す
る。
第11図にはスイツチ節点200−7がより詳
細に示される。節点200−7は入力制御器の1
100及び1101、並びに出力制御器1102
及び1103を含む。分配節点例えば、200−
7は経路指定節点、例えば、201−7と同一の
設計を持ち、第11図の弧内の番号によつて示さ
れる。この2つのタイプの節点の相違点はこの節
点が不能信号を、例えば、節点200−7の場
合、導線1112を通じて受信するか否かにあ
る。その節点がこの不能信号を受信する場合は、
これは経路指定機能を遂行し、一方、その節点が
不能信号を受信しない場合は、これは分配機能を
遂行する。節点200−7は分配節点であるた
め、不能信号を導線1112を通じて受信するこ
とはない。導線131上に受信されるパケツトに
応答して、入力制御器1101は分配フリツプフ
ロツプ1105の状態が“0”であるときは、こ
のパケツトをケーブル1110を通じて出力制御
器1102に伝送する。一方、分配フリツプフロ
ツプ1105の状態が“1”であるときは、この
入力制御器1101はこのパケツトをケーブル1
111を通じて出力制御器1103に伝送する。
分配フリツプフロツプ1105によつて指定され
る制御器が使用中であるときは、入力制御器11
01はこのパケツトを他方の出力制御器に伝送す
る。出力制御器が使用中であるか否かを知る目的
で入力制御器1101はケーブル1110及び1
111を通じての要求信号及び許可信号を交信す
る。例えば、出力制御器1102が使用中である
か否かを知るために、出力制御器1102が空き
状態にあるときは、これは許可信号を入力制御器
1101に返信する。許可信号を受信すると、入
力制御器1101はケーブル1110を通じて出
力制御器1102にパケツトの伝送を開始する。
入力制御器1100と入力制御器1101とは設
計及び動作ともに同一である。
細に示される。節点200−7は入力制御器の1
100及び1101、並びに出力制御器1102
及び1103を含む。分配節点例えば、200−
7は経路指定節点、例えば、201−7と同一の
設計を持ち、第11図の弧内の番号によつて示さ
れる。この2つのタイプの節点の相違点はこの節
点が不能信号を、例えば、節点200−7の場
合、導線1112を通じて受信するか否かにあ
る。その節点がこの不能信号を受信する場合は、
これは経路指定機能を遂行し、一方、その節点が
不能信号を受信しない場合は、これは分配機能を
遂行する。節点200−7は分配節点であるた
め、不能信号を導線1112を通じて受信するこ
とはない。導線131上に受信されるパケツトに
応答して、入力制御器1101は分配フリツプフ
ロツプ1105の状態が“0”であるときは、こ
のパケツトをケーブル1110を通じて出力制御
器1102に伝送する。一方、分配フリツプフロ
ツプ1105の状態が“1”であるときは、この
入力制御器1101はこのパケツトをケーブル1
111を通じて出力制御器1103に伝送する。
分配フリツプフロツプ1105によつて指定され
る制御器が使用中であるときは、入力制御器11
01はこのパケツトを他方の出力制御器に伝送す
る。出力制御器が使用中であるか否かを知る目的
で入力制御器1101はケーブル1110及び1
111を通じての要求信号及び許可信号を交信す
る。例えば、出力制御器1102が使用中である
か否かを知るために、出力制御器1102が空き
状態にあるときは、これは許可信号を入力制御器
1101に返信する。許可信号を受信すると、入
力制御器1101はケーブル1110を通じて出
力制御器1102にパケツトの伝送を開始する。
入力制御器1100と入力制御器1101とは設
計及び動作ともに同一である。
出力制御器1102はリンク207を監視し、
後に説明するごとく、リンク207が使用中であ
るか空き状態であるかの情報を内部的に格納す
る。入力制御器1101あるいは1100からデ
ータを受信すると、出力制御器1102はこの情
報をリンク207を通じて節点201−3に伝送
する。出力制御器1103と出力制御器1102
は設計及び機能において同一である。
後に説明するごとく、リンク207が使用中であ
るか空き状態であるかの情報を内部的に格納す
る。入力制御器1101あるいは1100からデ
ータを受信すると、出力制御器1102はこの情
報をリンク207を通じて節点201−3に伝送
する。出力制御器1103と出力制御器1102
は設計及び機能において同一である。
前述したごとく、経路指定節点は分配節点、例
えば、200−7と同一の設計を持つ。経路指定
節点によつて遂行される機能は、分配節点による
機能と、経路指定節点がトランク着信先制御欄の
最上位ビツトに応答してパケツトをどちらの出力
制御器に経路指定すべきかを決定する点で異な
る。例えば、節点200−7が導線1112から
不能信号を受信すると、これは以下の経路指定節
点の機能を遂行する。つまり、入力制御器110
1はリンク213上に受信されるパケツトに応答
し、トランク着信先制御欄の最上位ビツトが
“0”であるときはこのパケツトを出力制御器1
102に伝送し、一方、トランク着信先制御欄の
最上位ビツトが“1”であるときはこのパケツト
を出力制御器1103に伝送する。パケツトの入
力制御器1101から指定された出力制御器への
伝送の際に入力制御器1101はトランク着信先
制御欄の最上位ビツトを最下位ビツト位置へと左
にシフトする。この左へのシフト動作はこのトラ
ンク着信先制御欄が次の経路指定節点がこのトラ
ンク着信先制御欄の最上位ビツトに基づいて経路
の決定を行うのにこれが正しい状態となるように
行われる。
えば、200−7と同一の設計を持つ。経路指定
節点によつて遂行される機能は、分配節点による
機能と、経路指定節点がトランク着信先制御欄の
最上位ビツトに応答してパケツトをどちらの出力
制御器に経路指定すべきかを決定する点で異な
る。例えば、節点200−7が導線1112から
不能信号を受信すると、これは以下の経路指定節
点の機能を遂行する。つまり、入力制御器110
1はリンク213上に受信されるパケツトに応答
し、トランク着信先制御欄の最上位ビツトが
“0”であるときはこのパケツトを出力制御器1
102に伝送し、一方、トランク着信先制御欄の
最上位ビツトが“1”であるときはこのパケツト
を出力制御器1103に伝送する。パケツトの入
力制御器1101から指定された出力制御器への
伝送の際に入力制御器1101はトランク着信先
制御欄の最上位ビツトを最下位ビツト位置へと左
にシフトする。この左へのシフト動作はこのトラ
ンク着信先制御欄が次の経路指定節点がこのトラ
ンク着信先制御欄の最上位ビツトに基づいて経路
の決定を行うのにこれが正しい状態となるように
行われる。
節点が経路指定機能を遂行しているときは、分
配フリツプフロツプは使用されない。トランク着
信先制御欄の最上位ビツトによつて指定される出
力制御器が使用中であるときは、入力制御器はパ
ケツトを緩衝し、指定された出力制御器が空き状
態になるまで待つ。
配フリツプフロツプは使用されない。トランク着
信先制御欄の最上位ビツトによつて指定される出
力制御器が使用中であるときは、入力制御器はパ
ケツトを緩衝し、指定された出力制御器が空き状
態になるまで待つ。
第12図には入力制御器1101がより詳細に
示される。入力制御器1101はこれと関連する
スイツチ節点を分配節点として機能させるように
指定することも経路指定節点として機能させるよ
うに指定することもできる。入力制御器1101
はオプシヨン的に導線1112を通じてバツクプ
レーンから接続される起動信号によつて分配機能
を遂行するように構成することも経路指定機能を
遂行するようにすることもできる。分配モードに
て動作する場合は、コントローラ1204を通じ
てアドレスレジスタ1201及びアドレス回転回
路1206が不能にされる。経路指定モードにて
動作する場合は、コントローラ1204を介して
分配フリツプフロツプ1105が不能にされる。
示される。入力制御器1101はこれと関連する
スイツチ節点を分配節点として機能させるように
指定することも経路指定節点として機能させるよ
うに指定することもできる。入力制御器1101
はオプシヨン的に導線1112を通じてバツクプ
レーンから接続される起動信号によつて分配機能
を遂行するように構成することも経路指定機能を
遂行するようにすることもできる。分配モードに
て動作する場合は、コントローラ1204を通じ
てアドレスレジスタ1201及びアドレス回転回
路1206が不能にされる。経路指定モードにて
動作する場合は、コントローラ1204を介して
分配フリツプフロツプ1105が不能にされる。
入力制御器1101がスイツチ節点200−7
内で分配機能を遂行する場合について説明する。
入力回路1210はパケツトをケーブル131を
通じてトランクコントローラ104から受信し、
コントローラ1204の制御下においてリンクオ
ープン信号をケーブル131を通じてトランクコ
ントローラ104に送信する。リンクオープン信
号の機能については、第14図の出力制御器11
03と関連して後に詳細に説明する。入りパケツ
トは入力桁送りレジスタ1200内にシフトされ
る。入力桁送りレジスタ1200はパケツトの開
始を示す開始ビツトを検出するのに使用される。
パケツトは入力桁送りレジスタ1200から1つ
の全パケツトを緩衝する能力を持つバツフア桁送
りレジスタ1203にシフトされる。バツフア桁
送りレジスタ1203は64ビツトを格納するごと
に出力を行う。これら出力はコントローラ120
4の制御下においてデータセレクタ1205によ
つてバツフア桁送りレジスタ1203の未使用部
分をバイパスするように選択することができる。
このバイパス動作は出力回路にパケツトの伝送を
開始する前に全パケツトを緩衝する必要がないと
きに入力回路1100を通じてのパケツトの伝送
の速度を高めるために行われる。より具体的にデ
ータセレクタ1205のバイパス動作に関して説
明すると、もう1つのパケツト全体を緩衝(一時
蓄積)が必要であると、データセレクタ1205
はコントローラ1204により制御されたデータ
セレクタ入力20からのデータを選択する。これ
は1つのパケツト全体がバツフア桁送りレジスタ
1203に一時蓄積される。しかし、もし出力制
御器1102又は1103のような出力制御器へ
パケツトの転送を直ちにすることが可能な場合
は、そのときはコントローラ1204はデータセ
レクタ1205を制御して、データセレクタ入力
の0端子がバツフア桁送りレジスタ1203から
のデータを受信するのに用いられる。
内で分配機能を遂行する場合について説明する。
入力回路1210はパケツトをケーブル131を
通じてトランクコントローラ104から受信し、
コントローラ1204の制御下においてリンクオ
ープン信号をケーブル131を通じてトランクコ
ントローラ104に送信する。リンクオープン信
号の機能については、第14図の出力制御器11
03と関連して後に詳細に説明する。入りパケツ
トは入力桁送りレジスタ1200内にシフトされ
る。入力桁送りレジスタ1200はパケツトの開
始を示す開始ビツトを検出するのに使用される。
パケツトは入力桁送りレジスタ1200から1つ
の全パケツトを緩衝する能力を持つバツフア桁送
りレジスタ1203にシフトされる。バツフア桁
送りレジスタ1203は64ビツトを格納するごと
に出力を行う。これら出力はコントローラ120
4の制御下においてデータセレクタ1205によ
つてバツフア桁送りレジスタ1203の未使用部
分をバイパスするように選択することができる。
このバイパス動作は出力回路にパケツトの伝送を
開始する前に全パケツトを緩衝する必要がないと
きに入力回路1100を通じてのパケツトの伝送
の速度を高めるために行われる。より具体的にデ
ータセレクタ1205のバイパス動作に関して説
明すると、もう1つのパケツト全体を緩衝(一時
蓄積)が必要であると、データセレクタ1205
はコントローラ1204により制御されたデータ
セレクタ入力20からのデータを選択する。これ
は1つのパケツト全体がバツフア桁送りレジスタ
1203に一時蓄積される。しかし、もし出力制
御器1102又は1103のような出力制御器へ
パケツトの転送を直ちにすることが可能な場合
は、そのときはコントローラ1204はデータセ
レクタ1205を制御して、データセレクタ入力
の0端子がバツフア桁送りレジスタ1203から
のデータを受信するのに用いられる。
出力制御器1102又は1103が入力制御器
1101からのパケツトの受信の準備ができてい
ることを示す許可信号を受信すると、制御器12
04はバツフア桁送りレジスタ1203内のパケ
ツトの先頭がデータセレクタ入力0〜20のどの入
力に接近しているかを検知し、そしてバツフア桁
送りレジスタ1203内のパケツトを検地された
入れ例えばn番目のものを介してデータセレクタ
1205に転送して、バツフア桁送りレジスタ1
203のn+1〜20入力に対応する部分をバイパ
スする。マルチプレクサ1270はコントローラ
1204の制御下においてデータをケーブル11
10,1111のいずれに伝送すべきかを選択す
る。入力制御器1101は出力制御器1102及
びリンク207を通じてこのパケツトをスイツチ
節点201−7に分配するか、あるいは出力制御
器1103及びリンク213を通じてスイツチ節
点1101に分配する。入力制御器1101は、
選択されたスイツチ節点がパケツトを受信する準
備にあることを条件に、パケツトをこの2つのス
イツチ節点に交互に分配する。
1101からのパケツトの受信の準備ができてい
ることを示す許可信号を受信すると、制御器12
04はバツフア桁送りレジスタ1203内のパケ
ツトの先頭がデータセレクタ入力0〜20のどの入
力に接近しているかを検知し、そしてバツフア桁
送りレジスタ1203内のパケツトを検地された
入れ例えばn番目のものを介してデータセレクタ
1205に転送して、バツフア桁送りレジスタ1
203のn+1〜20入力に対応する部分をバイパ
スする。マルチプレクサ1270はコントローラ
1204の制御下においてデータをケーブル11
10,1111のいずれに伝送すべきかを選択す
る。入力制御器1101は出力制御器1102及
びリンク207を通じてこのパケツトをスイツチ
節点201−7に分配するか、あるいは出力制御
器1103及びリンク213を通じてスイツチ節
点1101に分配する。入力制御器1101は、
選択されたスイツチ節点がパケツトを受信する準
備にあることを条件に、パケツトをこの2つのス
イツチ節点に交互に分配する。
入りパケツトはトランクコントローラ104か
ら導線131上に受信され導線1211上に提供
されるシステムクロツク速度にてレジスタ120
0にシフトされる。開始ビツトがビツト位置9に
達して、レジスタ1200内にパケツトの開始が
完全にシフトされたことが示されると、コントロ
ーラ1204はこのことを導線1212上の信号
を通じて通知される。この信号を受信すると、入
力制御器1101は要求信号を導線1232上の
分配フリツプフロツプ1105の状態に因つて出
力制御器1102あるいは出力制御器1103の
いずれかに伝送する。フリツプフロツプ1105
の出力が“0”であるときは、これは出力制御器
1103が前のパケツトを受信したことを示して
いるので、コントローラ1204はこの要求信号
を出力制御器1102に送る。フリツプフロツプ
1105の出力が“1”であるときは、これは出
力制御器1102が前のパケツトを受信したこと
を示し、コントローラ1204は要求信号を出力
コントローラ1103に送信する。同時に、この
入りパケツトは桁送りレジスタ1200を通じて
緩衝桁送りレジスタ1203にシフトする。フリ
ツプフロツプ1105が状態“0”であると仮定
すると、入力制御器1101は要求信号を導線1
110を通じて出力制御器1102に送る。出力
制御器1102のパケツトを受信する準備が整う
とこれは直ちにケーブル1110を通じて入力制
御器1101に許可信号を送る。この許可信号を
受信すると、コントローラ1204はデータセレ
クタ1205にレジスタ1203内をシフト中で
あるこのパケツトを不能にされたアドレス回転回
路1206、マルチプレクサ1207及びケーブ
ル1110を通じて出力制御器1102に前送り
するように命令する。データセレクタ1205は
許可信号を受信すると直ちにこのパケツトを出力
制御器に前送りする。こうして、レジスタ120
3によつて1つのパケツト全体を緩衝する必要が
ないので、バイパスをすることによつてパケツト
の伝送速度が向上される。許可信号の存在または
コントローラ1204に導線1231を通じてフ
リツプフロツプ1105の状態を変更するように
命令するが、これはコントローラ1204が次の
パケツトを受信したら出力制御器1103に要求
信号を送るようにする。
ら導線131上に受信され導線1211上に提供
されるシステムクロツク速度にてレジスタ120
0にシフトされる。開始ビツトがビツト位置9に
達して、レジスタ1200内にパケツトの開始が
完全にシフトされたことが示されると、コントロ
ーラ1204はこのことを導線1212上の信号
を通じて通知される。この信号を受信すると、入
力制御器1101は要求信号を導線1232上の
分配フリツプフロツプ1105の状態に因つて出
力制御器1102あるいは出力制御器1103の
いずれかに伝送する。フリツプフロツプ1105
の出力が“0”であるときは、これは出力制御器
1103が前のパケツトを受信したことを示して
いるので、コントローラ1204はこの要求信号
を出力制御器1102に送る。フリツプフロツプ
1105の出力が“1”であるときは、これは出
力制御器1102が前のパケツトを受信したこと
を示し、コントローラ1204は要求信号を出力
コントローラ1103に送信する。同時に、この
入りパケツトは桁送りレジスタ1200を通じて
緩衝桁送りレジスタ1203にシフトする。フリ
ツプフロツプ1105が状態“0”であると仮定
すると、入力制御器1101は要求信号を導線1
110を通じて出力制御器1102に送る。出力
制御器1102のパケツトを受信する準備が整う
とこれは直ちにケーブル1110を通じて入力制
御器1101に許可信号を送る。この許可信号を
受信すると、コントローラ1204はデータセレ
クタ1205にレジスタ1203内をシフト中で
あるこのパケツトを不能にされたアドレス回転回
路1206、マルチプレクサ1207及びケーブ
ル1110を通じて出力制御器1102に前送り
するように命令する。データセレクタ1205は
許可信号を受信すると直ちにこのパケツトを出力
制御器に前送りする。こうして、レジスタ120
3によつて1つのパケツト全体を緩衝する必要が
ないので、バイパスをすることによつてパケツト
の伝送速度が向上される。許可信号の存在または
コントローラ1204に導線1231を通じてフ
リツプフロツプ1105の状態を変更するように
命令するが、これはコントローラ1204が次の
パケツトを受信したら出力制御器1103に要求
信号を送るようにする。
出力制御器1102が既定の期間内に要求信号
に対して応答しない場合は、制御器1204はこ
の要求信号を出力制御器1102に向けるのを中
止し、要求信号を出力制御器1103に送る。出
力制御器1103がこの要求出力に既定の期間内
に応答しないときは、制御器1204はこの2つ
の出力制御器のいずれかが許可信号にて応答する
まで要求信号をこの2つの出力制御器に交互に送
る。この事態が発生している間、入りパケツトは
バツフア桁送りレジスタレジスタ1203によつ
て緩衝される。この既定の期間は導線1211を
通じてシステムクロツク134から受信されるク
ロツクパルスをカウントすることによつて測定さ
れる。
に対して応答しない場合は、制御器1204はこ
の要求信号を出力制御器1102に向けるのを中
止し、要求信号を出力制御器1103に送る。出
力制御器1103がこの要求出力に既定の期間内
に応答しないときは、制御器1204はこの2つ
の出力制御器のいずれかが許可信号にて応答する
まで要求信号をこの2つの出力制御器に交互に送
る。この事態が発生している間、入りパケツトは
バツフア桁送りレジスタレジスタ1203によつ
て緩衝される。この既定の期間は導線1211を
通じてシステムクロツク134から受信されるク
ロツクパルスをカウントすることによつて測定さ
れる。
入力制御器1101の経路指定節点201−7
内で動作について説明する。これを説明する目的
でケーブル及び導線の番号が括弧内に示されてい
る。入力制御器1101は導線1112を通じて
バツクプレーンから接続される不能信号を通じて
経路指定機能を遂行するように構成される。経路
指定モードにて動作する場合、分配フリツプフロ
ツプ1105はコントローラ1204を通じて不
能にされる。
内で動作について説明する。これを説明する目的
でケーブル及び導線の番号が括弧内に示されてい
る。入力制御器1101は導線1112を通じて
バツクプレーンから接続される不能信号を通じて
経路指定機能を遂行するように構成される。経路
指定モードにて動作する場合、分配フリツプフロ
ツプ1105はコントローラ1204を通じて不
能にされる。
入力回路1210は節点200−7から入りパ
ケツトを受信し、制御器1204の制御下で導線
213を通じてリンクオープン信号を伝送する。
リンクオープン信号の機能については出力制御器
1103に関する後のセクシヨンで説明する。入
力桁送りレジスタ1200は、前述したごとく、
開始ビツトを検出するのに使用される。これに加
えて、入力桁送りレジスタ1200は長さレジス
タ1202内に格納されたネツトワークパケツト
長さ欄の抽出、及びアドレスレジスタ1201内
に格納されたネツトワークアドレス欄の最上位ビ
ツトを抽出するのに使用される。バツフア桁送り
レジスタ1203は、前述したごとく、1つの全
パケツトを緩衝できる容量を持つ。アドレス回転
回路1206はアドレスがパケツトの残りの部分
とともに選択された出力制御器に伝送される前に
ネツトワークアドレス欄の左方向への回転動作を
行うのに使用される。マルチプレクサ1207は
制御器1204の制御下において、入りパケツト
のアドレス欄に基づいてデータがケーブル111
0あるいはケーブル1111のどちらに伝送され
るべきであるかを選択する。
ケツトを受信し、制御器1204の制御下で導線
213を通じてリンクオープン信号を伝送する。
リンクオープン信号の機能については出力制御器
1103に関する後のセクシヨンで説明する。入
力桁送りレジスタ1200は、前述したごとく、
開始ビツトを検出するのに使用される。これに加
えて、入力桁送りレジスタ1200は長さレジス
タ1202内に格納されたネツトワークパケツト
長さ欄の抽出、及びアドレスレジスタ1201内
に格納されたネツトワークアドレス欄の最上位ビ
ツトを抽出するのに使用される。バツフア桁送り
レジスタ1203は、前述したごとく、1つの全
パケツトを緩衝できる容量を持つ。アドレス回転
回路1206はアドレスがパケツトの残りの部分
とともに選択された出力制御器に伝送される前に
ネツトワークアドレス欄の左方向への回転動作を
行うのに使用される。マルチプレクサ1207は
制御器1204の制御下において、入りパケツト
のアドレス欄に基づいてデータがケーブル111
0あるいはケーブル1111のどちらに伝送され
るべきであるかを選択する。
次に第5図に示されるパケツトの伝送に関する
前の例を示して入力制御器1101の動作をさら
に詳しく説明する。入力桁送りレジスタ1200
は導線1211を通じてシステムクロツク134
によつて継続的にクロツクされる。入力導線21
3を通じてデータが受信されると、これは入力桁
送りレジスタ1200にクロツク入力される。開
始ビツトが入力桁送りレジスタ1200のビツト
位置9に達すると、コントローラ1204はこの
ビツトを検出し、導線1213上にパルスを伝送
する。このパルスは長さレジスタ1202にネツ
トワークパケツト長さ欄を格納させ、アドレスレ
ジスタ1201に入力桁送りレジスタ1200の
ビツト位置0に含まれるネツトワークアドレス欄
の最上位ビツトを格納させる。
前の例を示して入力制御器1101の動作をさら
に詳しく説明する。入力桁送りレジスタ1200
は導線1211を通じてシステムクロツク134
によつて継続的にクロツクされる。入力導線21
3を通じてデータが受信されると、これは入力桁
送りレジスタ1200にクロツク入力される。開
始ビツトが入力桁送りレジスタ1200のビツト
位置9に達すると、コントローラ1204はこの
ビツトを検出し、導線1213上にパルスを伝送
する。このパルスは長さレジスタ1202にネツ
トワークパケツト長さ欄を格納させ、アドレスレ
ジスタ1201に入力桁送りレジスタ1200の
ビツト位置0に含まれるネツトワークアドレス欄
の最上位ビツトを格納させる。
コントローラ1204は最上位アドレスビツト
がパケツトを出力制御器1102に伝送すべきで
あることを示すため要求信号を導線1110を通
じて出力制御器1102に伝送する。この要求が
行われている間、データが入力桁送りレジスタ1
200から複数の出力端子を持つバツフア桁送り
レジスタ1203にシフトされる。これら出力端
子はバツフア桁送りレジスタ1203内の異なる
ビツト位置に接続される。コントローラ1204
が導線1110を通じて出力制御器1102から
許可信号を受信すると、コントローラ1204は
パケツトの開始ビツトがバツフア桁送りレジスタ
1203内で桁送りレジスタ1203のどの出力
の所に接近しているかを計算する。これはパケツ
トの出力制御器1102への伝送ができるだけ早
く行うために遂行される。この計算に基づいて、
コントローラ1204はデータセレクタ1205
がバツフア桁送りレジスタ1203の指定された
出力を選択するように制御する。この制御情報は
ケーブル1217を通じてデータセレクタ120
5に伝送される。データセレクタ1205は選択
された出力からのデータを導線1216を通じて
アドレス回転回路1206に伝送する。データを
伝送する前にコントローラ1204は導線121
9を通じてパケツトの開始信号を伝送することに
よつてアドレス回転回路1206をリセツトす
る。コントローラ1204は次にケーブル122
0を通じて読出された長さレジスタ1202内に
格納されたパケツト長さ情報を使用して、パケツ
トの終端が入力桁送りレジスタに入る時を知る。
パケツトの終端がこの入力桁送りレジスタに入
り、桁送りレジスタ1203からの伝送が開始さ
れると、コントローラ1204は導線1215を
通じてリンクオープン信号を伝送する。この信号
は3−状態ドライバ1209及び入力導線131
を通じてトランクコントローラ104(第1図)
に返送される。このリンクオープン信号は入力制
御器1101が別のパケツトを受信するのに現在
使用できることを示す。この機能については出力
制御回路に関するセクシヨンで説明する。
がパケツトを出力制御器1102に伝送すべきで
あることを示すため要求信号を導線1110を通
じて出力制御器1102に伝送する。この要求が
行われている間、データが入力桁送りレジスタ1
200から複数の出力端子を持つバツフア桁送り
レジスタ1203にシフトされる。これら出力端
子はバツフア桁送りレジスタ1203内の異なる
ビツト位置に接続される。コントローラ1204
が導線1110を通じて出力制御器1102から
許可信号を受信すると、コントローラ1204は
パケツトの開始ビツトがバツフア桁送りレジスタ
1203内で桁送りレジスタ1203のどの出力
の所に接近しているかを計算する。これはパケツ
トの出力制御器1102への伝送ができるだけ早
く行うために遂行される。この計算に基づいて、
コントローラ1204はデータセレクタ1205
がバツフア桁送りレジスタ1203の指定された
出力を選択するように制御する。この制御情報は
ケーブル1217を通じてデータセレクタ120
5に伝送される。データセレクタ1205は選択
された出力からのデータを導線1216を通じて
アドレス回転回路1206に伝送する。データを
伝送する前にコントローラ1204は導線121
9を通じてパケツトの開始信号を伝送することに
よつてアドレス回転回路1206をリセツトす
る。コントローラ1204は次にケーブル122
0を通じて読出された長さレジスタ1202内に
格納されたパケツト長さ情報を使用して、パケツ
トの終端が入力桁送りレジスタに入る時を知る。
パケツトの終端がこの入力桁送りレジスタに入
り、桁送りレジスタ1203からの伝送が開始さ
れると、コントローラ1204は導線1215を
通じてリンクオープン信号を伝送する。この信号
は3−状態ドライバ1209及び入力導線131
を通じてトランクコントローラ104(第1図)
に返送される。このリンクオープン信号は入力制
御器1101が別のパケツトを受信するのに現在
使用できることを示す。この機能については出力
制御回路に関するセクシヨンで説明する。
第13図はアドレス回転回路1206をより詳
細に示す。回路1206の目的はアドレス欄を左
に1ビツト回転することによつて最上位ビツトが
最下位ビツトになるようにすることにある。この
回転は各々の入力制御器が最上位ビツトのみを複
号するために必要となる。桁送りレジスタ130
0及び1303は1ビツト桁送りレジスタであ
り、データセレクタ1302は桁送りレジスタ1
300の出力が桁送りレジスタ1303の出力の
どちらかを選択するのに使用され、制御回路13
09はアドレス回転回路の動作を制御するのに使
用される。制御回路1309が導線1219を通
じてコントローラ1204からパケツトの開始信
号を受信すると、これは導線1307を通じて桁
送りレジスタ1300に、そして、導線1305
を通じて桁送りレジスタ1303にクロツク信号
を送る。このクロツク信号は導線1310を通じ
てシステムクロツク134から受信される信号か
ら派生される。制御回路1309は導線1308
を通じてデータセレクタ1302を桁送りレジス
タ1303の出力を導線1218上に伝送するこ
とを選択するように条件づける。制御回路130
9は次に導線1218を通じて伝送されるビツト
の数を計算する。ネツトワークアドレス欄の最上
位ビツトが桁送りレジスタ1303内に含まれる
と、制御回路1309は導線1305を通じて桁
送りレジスタ1303にクロツク信号を伝送する
のを中止し、データセレクタ1302を桁送りレ
ジスタ1300の出力を選択するように条件づけ
る。制御回路1309は次に導線1118を通じ
てネツトワークアドレス欄の残りのビツトが全て
伝送されたしまうのを待つ。伝送が完了すると、
制御回路1309は桁送りレジスタ1303への
クロツク信号の送信が開始し、そしてデータセレ
クタ1302を桁送りレジスタ1303の出力を
選択するように条件づける。この動作の結果、ネ
ツトワークアドレス欄の最上位ビツトが回転され
る。
細に示す。回路1206の目的はアドレス欄を左
に1ビツト回転することによつて最上位ビツトが
最下位ビツトになるようにすることにある。この
回転は各々の入力制御器が最上位ビツトのみを複
号するために必要となる。桁送りレジスタ130
0及び1303は1ビツト桁送りレジスタであ
り、データセレクタ1302は桁送りレジスタ1
300の出力が桁送りレジスタ1303の出力の
どちらかを選択するのに使用され、制御回路13
09はアドレス回転回路の動作を制御するのに使
用される。制御回路1309が導線1219を通
じてコントローラ1204からパケツトの開始信
号を受信すると、これは導線1307を通じて桁
送りレジスタ1300に、そして、導線1305
を通じて桁送りレジスタ1303にクロツク信号
を送る。このクロツク信号は導線1310を通じ
てシステムクロツク134から受信される信号か
ら派生される。制御回路1309は導線1308
を通じてデータセレクタ1302を桁送りレジス
タ1303の出力を導線1218上に伝送するこ
とを選択するように条件づける。制御回路130
9は次に導線1218を通じて伝送されるビツト
の数を計算する。ネツトワークアドレス欄の最上
位ビツトが桁送りレジスタ1303内に含まれる
と、制御回路1309は導線1305を通じて桁
送りレジスタ1303にクロツク信号を伝送する
のを中止し、データセレクタ1302を桁送りレ
ジスタ1300の出力を選択するように条件づけ
る。制御回路1309は次に導線1118を通じ
てネツトワークアドレス欄の残りのビツトが全て
伝送されたしまうのを待つ。伝送が完了すると、
制御回路1309は桁送りレジスタ1303への
クロツク信号の送信が開始し、そしてデータセレ
クタ1302を桁送りレジスタ1303の出力を
選択するように条件づける。この動作の結果、ネ
ツトワークアドレス欄の最上位ビツトが回転され
る。
第14図に出力セレクタ1103の詳細が示さ
れる。制御回路1400はケーブル1108及び
1111を通じて伝送される入力制御器1100
及び1101に応答する。フリツプフロツプ14
01がセツトされると、制御回路1400は要求
信号に応答して上述のケーブルの1つを通じて要
求を行つている入力制御器に許可信号を返信す
る。要求信号に対する応答を行つた後、制御回路
1400はデータセレクタ1403をケーブル1
108あるいはケーブル1111の適当な方から
のデータ導線を選択するように条件づける。制御
回路1400は導線1408を通じてデータセレ
クタ1403に適当な制御情報を伝送する。デー
タセレクタ1403は選択された入力端子上に受
信されるこのデータ情報を導線1407に伝送す
る。3−状態装置1402は導線1407上の情
報を取り、このデータをリンク213を通じてス
イツチ節点201−7の一部である入力回路14
05に伝送する。制御回路1400は導線140
9を通じて3−状態装置1402の出力を制御す
る。
れる。制御回路1400はケーブル1108及び
1111を通じて伝送される入力制御器1100
及び1101に応答する。フリツプフロツプ14
01がセツトされると、制御回路1400は要求
信号に応答して上述のケーブルの1つを通じて要
求を行つている入力制御器に許可信号を返信す
る。要求信号に対する応答を行つた後、制御回路
1400はデータセレクタ1403をケーブル1
108あるいはケーブル1111の適当な方から
のデータ導線を選択するように条件づける。制御
回路1400は導線1408を通じてデータセレ
クタ1403に適当な制御情報を伝送する。デー
タセレクタ1403は選択された入力端子上に受
信されるこのデータ情報を導線1407に伝送す
る。3−状態装置1402は導線1407上の情
報を取り、このデータをリンク213を通じてス
イツチ節点201−7の一部である入力回路14
05に伝送する。制御回路1400は導線140
9を通じて3−状態装置1402の出力を制御す
る。
次に第14図に示される出力制御器1103の
動作を入力制御器1101が導線1111を通じ
てデータのパケツトを出力制御器1103に伝送
する例に基づいて説明する。入力制御器1101
が導線1111を通じて要求信号を伝送すると、
制御回路1400はそのリンクが他の入力制御回
路の1つによつて使用されておらず、フリツプフ
ロツプ1401の出力がセツトされているとき
は、導線1111を通じて許可信号を入力制御器
1101に伝送する。フリツプフロツプ1401
がセツトされているものと仮定すると、制御回路
1400はこの許可信号を入力制御器1101に
伝送し、ケーブル1408を通じてデータセレク
タ1403をデータが導線1111上に伝送され
るように選択し、このデータを導線1407上に
再伝送する。これに加えて、制御回路1400は
3−状態装置1402を起動し導線1407上の
情報をリンク213に転送するようにさせる。
動作を入力制御器1101が導線1111を通じ
てデータのパケツトを出力制御器1103に伝送
する例に基づいて説明する。入力制御器1101
が導線1111を通じて要求信号を伝送すると、
制御回路1400はそのリンクが他の入力制御回
路の1つによつて使用されておらず、フリツプフ
ロツプ1401の出力がセツトされているとき
は、導線1111を通じて許可信号を入力制御器
1101に伝送する。フリツプフロツプ1401
がセツトされているものと仮定すると、制御回路
1400はこの許可信号を入力制御器1101に
伝送し、ケーブル1408を通じてデータセレク
タ1403をデータが導線1111上に伝送され
るように選択し、このデータを導線1407上に
再伝送する。これに加えて、制御回路1400は
3−状態装置1402を起動し導線1407上の
情報をリンク213に転送するようにさせる。
入力制御器1101が全パケツトを伝送する
と、これは導線1111からの要求信号を除去す
る。導線1111からの要求信号が除去される
と、制御回路1400は要求信号を導線1410
を通じてフリツプフロツプ1401に伝送する。
スイツチ節点201−7の入力制御器が別のパケ
ツトを受信できる状態になると、これは導線14
06、3−状態装置1411、及びリンク213
を通じてリンクオープン信号を伝送する。このリ
ンクオープン信号はS入力を通じてフリツプフロ
ツプ1401をセツトする。フリツプフロツプ1
401がセツトされると、制御回路1400は入
力制御器からの要求信号に再び応答できるように
なる。
と、これは導線1111からの要求信号を除去す
る。導線1111からの要求信号が除去される
と、制御回路1400は要求信号を導線1410
を通じてフリツプフロツプ1401に伝送する。
スイツチ節点201−7の入力制御器が別のパケ
ツトを受信できる状態になると、これは導線14
06、3−状態装置1411、及びリンク213
を通じてリンクオープン信号を伝送する。このリ
ンクオープン信号はS入力を通じてフリツプフロ
ツプ1401をセツトする。フリツプフロツプ1
401がセツトされると、制御回路1400は入
力制御器からの要求信号に再び応答できるように
なる。
上述の実施態様は単に本発明の原理を解説する
ためのものであり、本発明の精神及び範囲から逸
脱することなく当業者にとつてこの他の構成が考
えられることは明白である。
ためのものであり、本発明の精神及び範囲から逸
脱することなく当業者にとつてこの他の構成が考
えられることは明白である。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/562,176 US4550397A (en) | 1983-12-16 | 1983-12-16 | Alternate paths in a self-routing packet switching network |
US562176 | 2000-05-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61500758A JPS61500758A (ja) | 1986-04-17 |
JPH0584694B2 true JPH0584694B2 (ja) | 1993-12-02 |
Family
ID=24245126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59501967A Granted JPS61500758A (ja) | 1983-12-16 | 1984-05-11 | 交番式自己経路指定パケット交換ネットワ−ク |
Country Status (7)
Country | Link |
---|---|
US (1) | US4550397A (ja) |
EP (1) | EP0169208B1 (ja) |
JP (1) | JPS61500758A (ja) |
KR (1) | KR930001746B1 (ja) |
CA (1) | CA1227859A (ja) |
DE (1) | DE3469334D1 (ja) |
WO (1) | WO1985002737A1 (ja) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3476503D1 (en) * | 1984-06-01 | 1989-03-02 | Bell Telephone Mfg | Multiple memory loading system |
US4661947A (en) * | 1984-09-26 | 1987-04-28 | American Telephone And Telegraph Company At&T Bell Laboratories | Self-routing packet switching network with intrastage packet communication |
US4656622A (en) * | 1984-09-26 | 1987-04-07 | American Telephone And Telegraph Company | Multiple paths in a self-routing packet and circuit switching network |
US4621359A (en) * | 1984-10-18 | 1986-11-04 | Hughes Aircraft Company | Load balancing for packet switching nodes |
GB8511758D0 (en) * | 1985-05-09 | 1985-06-19 | Emi Ltd | Data communications systems |
US4805091A (en) * | 1985-06-04 | 1989-02-14 | Thinking Machines Corporation | Method and apparatus for interconnecting processors in a hyper-dimensional array |
US4742511A (en) * | 1985-06-13 | 1988-05-03 | Texas Instruments Incorporated | Method and apparatus for routing packets in a multinode computer interconnect network |
US4630260A (en) * | 1985-06-27 | 1986-12-16 | At&T Bell Laboratories | Self-routing multipath packet switching network with sequential delivery of packets |
US4670871A (en) * | 1985-06-27 | 1987-06-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Reliable synchronous inter-node communication in a self-routing network |
CA1265227A (en) * | 1985-07-08 | 1990-01-30 | Reginhard Pospischil | Method for monitoring and controlling the traffic in digital transmission networks |
US4665514A (en) * | 1985-08-02 | 1987-05-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated voice/data network |
JPS62109451A (ja) * | 1985-11-04 | 1987-05-20 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | データ伝送ネットワークの通信パス確立・不可用性データ収集方法 |
GB8528892D0 (en) * | 1985-11-23 | 1986-01-02 | Int Computers Ltd | Multi-node data processing system |
US4679189A (en) * | 1985-11-27 | 1987-07-07 | American Telephone And Telegraph Company | Alternate routing arrangement |
US4688213A (en) * | 1985-11-29 | 1987-08-18 | Rca Corporation | Asynchronous random access communication system with collision resolution based on time of arrival |
US4696000A (en) * | 1985-12-12 | 1987-09-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Nonblocking self-routing packet and circuit switching network |
US4821259A (en) * | 1986-09-05 | 1989-04-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Control information communication arrangement for a distributed control switching system |
US4751697A (en) * | 1986-09-05 | 1988-06-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Distributed packet switching sytem |
US4780870A (en) * | 1986-09-05 | 1988-10-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Packet switch |
US4774707A (en) * | 1986-09-10 | 1988-09-27 | General Electric Company | Random access communication system with scheduled data transmission and asynchronous contention scheduling |
US4745593A (en) * | 1986-11-17 | 1988-05-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Arrangement for testing packet switching networks |
US4745599A (en) * | 1987-01-05 | 1988-05-17 | General Electric Company | Random access communication system with contention scheduling of subpacketized data transmissions and scheduled retransmission of unsuccessful subpackets |
CA1297567C (en) * | 1987-02-06 | 1992-03-17 | Kazuo Hajikano | Self routing-switching system |
US5050069A (en) * | 1987-04-27 | 1991-09-17 | Thinking Machines Corporation | Method and apparatus for simulating m-dimension connection networks in and n-dimension network where m is less than n |
DE3881813D1 (de) * | 1987-09-30 | 1993-07-22 | Siemens Ag | Sortiereinheit fuer einen vermittlungsknoten mit einer vielzahl von digitalen koppelfeldern fuer schnelle, asynchrone datenpaketvermittlungsnetze. |
US4905233A (en) * | 1987-11-23 | 1990-02-27 | Harris Corporation | Multiple path routing mechanism for packet communications network |
GB8817288D0 (en) * | 1988-07-20 | 1988-08-24 | Racal Milgo Ltd | Methods of & networks for information communication |
GB8821409D0 (en) * | 1988-09-13 | 1988-10-12 | Int Computers Ltd | Data processing system |
US5119367A (en) * | 1988-10-28 | 1992-06-02 | Oki Electric Industry Co., Ltd. | Method and a node circuit for routing bursty data |
WO1990005419A1 (en) * | 1988-11-10 | 1990-05-17 | Zigmantas Leonas Budrikis | Distributed router of connectionless packets over connection oriented networks |
AU637988B2 (en) * | 1988-11-10 | 1993-06-17 | Zigmantas Leonas Budrikis | Distributed router of connectionless packets over connection oriented networks |
US5258978A (en) * | 1989-05-08 | 1993-11-02 | At&T Bell Laboratories | Space-division switching network having reduced functionality nodes |
US5077483A (en) * | 1989-05-08 | 1991-12-31 | At&T Bell Laboratories | Network topology for reduced blocking and photonic system implementation thereof |
US5122892A (en) * | 1989-05-08 | 1992-06-16 | At&T Bell Laboratories | Space-division switching network having reduced functionality nodes |
US5023864A (en) * | 1989-05-08 | 1991-06-11 | At&T Bell Laboratories | Crossover network utilizing two-dimensional arrays of nodes |
US5175765A (en) * | 1989-05-09 | 1992-12-29 | Digital Equipment Corporation | Robust data broadcast over a distributed network with malicious failures |
US5455865A (en) * | 1989-05-09 | 1995-10-03 | Digital Equipment Corporation | Robust packet routing over a distributed network containing malicious failures |
US4979165A (en) * | 1989-06-23 | 1990-12-18 | At&T Bell Laboratories | Multiple queue bandwidth reservation packet system |
US5020054A (en) * | 1989-06-23 | 1991-05-28 | May Jr Carl J | Packet format including unique network identity |
US5042032A (en) * | 1989-06-23 | 1991-08-20 | At&T Bell Laboratories | Packet route scheduling in a packet cross connect switch system for periodic and statistical packets |
US5020055A (en) * | 1989-06-23 | 1991-05-28 | May Jr Carl J | Multi-length packet format including fixed length information words |
US4962498A (en) * | 1989-06-23 | 1990-10-09 | At & T Bell Laboratories | Multi-length packet format including check sequence(s) |
US5001706A (en) * | 1989-06-23 | 1991-03-19 | At&T Bell Laboratories | Packet cross connect switch system including improved throughput |
US5003535A (en) * | 1989-06-23 | 1991-03-26 | At&T Bell Laboratories | Packet synchronization utilizing a multi-length packet format including check sequences |
US5016243A (en) * | 1989-11-06 | 1991-05-14 | At&T Bell Laboratories | Automatic fault recovery in a packet network |
US4993015A (en) * | 1989-11-06 | 1991-02-12 | At&T Bell Laboratories | Automatic fault recovery in a packet network |
US4999829A (en) * | 1989-11-06 | 1991-03-12 | At&T Bell Laboratories | Automatic fault recovery in a packet network |
CA2032620C (en) * | 1989-12-22 | 1995-08-15 | Takafumi Chujo | Method for searching for alternate path in communication network |
JP2834253B2 (ja) * | 1990-02-07 | 1998-12-09 | 株式会社日立製作所 | パケツト交換機 |
DE69014598T2 (de) * | 1990-03-14 | 1995-06-01 | Alcatel Nv | Anordnung zur Leitweglenkung für ein Kommunikations-Vermittlungselement. |
FR2662564B1 (fr) * | 1990-05-22 | 1992-07-31 | Alcatel Nv | Reseau de commutation a trajets multiples et a auto-acheminement pour la commutation de cellules a multiplexage temporel asynchrone avec signalisation de disponibilite. |
US5179552A (en) * | 1990-11-26 | 1993-01-12 | Bell Communications Research, Inc. | Crosspoint matrix switching element for a packet switch |
US5197064A (en) * | 1990-11-26 | 1993-03-23 | Bell Communications Research, Inc. | Distributed modular packet switch employing recursive partitioning |
US5124978A (en) * | 1990-11-26 | 1992-06-23 | Bell Communications Research, Inc. | Grouping network based non-buffer statistical multiplexor |
US5157654A (en) * | 1990-12-18 | 1992-10-20 | Bell Communications Research, Inc. | Technique for resolving output port contention in a high speed packet switch |
US5166926A (en) * | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
US5321813A (en) * | 1991-05-01 | 1994-06-14 | Teradata Corporation | Reconfigurable, fault tolerant, multistage interconnect network and protocol |
US5398236A (en) * | 1993-05-26 | 1995-03-14 | Nec America, Inc. | Asynchronous transfer mode link recovery mechanism |
JP3211833B2 (ja) * | 1993-07-21 | 2001-09-25 | 富士通株式会社 | Atm交換機 |
AU680527B2 (en) * | 1993-07-30 | 1997-07-31 | British Telecommunications Public Limited Company | Communication system with traffic distribution over multiple paths |
US5452293A (en) * | 1994-01-27 | 1995-09-19 | Dsc Communications Corporation | Apparatus and method of transmitting call information prior to establishing a connection path |
US5453979A (en) * | 1994-01-27 | 1995-09-26 | Dsc Communications Corporation | Method and apparatus for generating route information for asynchronous transfer mode cell processing |
US5528592A (en) * | 1994-01-27 | 1996-06-18 | Dsc Communications Corporation | Method and apparatus for route processing asynchronous transfer mode cells |
US5452294A (en) * | 1994-07-05 | 1995-09-19 | Motorola, Inc. | Method and apparatus for adaptive route selection in communication networks |
US6418526B1 (en) | 1999-11-15 | 2002-07-09 | Ncr Corporation | Method and apparatus for synchronizing nodes in massively parallel systems |
US6519697B1 (en) | 1999-11-15 | 2003-02-11 | Ncr Corporation | Method and apparatus for coordinating the configuration of massively parallel systems |
US6745240B1 (en) | 1999-11-15 | 2004-06-01 | Ncr Corporation | Method and apparatus for configuring massively parallel systems |
US6412002B1 (en) | 1999-11-15 | 2002-06-25 | Ncr Corporation | Method and apparatus for selecting nodes in configuring massively parallel systems |
US20070110079A1 (en) * | 2004-07-19 | 2007-05-17 | Gero Schollmeier | Method and network nodes for reporting at least one dropped-out connection path withing a communication network |
US7881239B2 (en) * | 2004-03-27 | 2011-02-01 | Dust Networks, Inc. | Low-powered autonomous radio node with temperature sensor and crystal oscillator |
US7420980B1 (en) * | 2004-03-27 | 2008-09-02 | Dust Networks, Inc. | Digraph network superframes |
US7529217B2 (en) * | 2004-03-27 | 2009-05-05 | Dust Networks, Inc. | Low-power autonomous node for mesh communication network |
US8059629B1 (en) | 2004-03-27 | 2011-11-15 | Dust Networks, Inc. | Digraph network timing synchronization |
US8194655B2 (en) * | 2004-08-05 | 2012-06-05 | Dust Networks, Inc. | Digraph based mesh communication network |
US7961664B1 (en) | 2004-03-27 | 2011-06-14 | Dust Networks, Inc. | Digraph network subnetworks |
US9069672B2 (en) * | 2009-06-12 | 2015-06-30 | Intel Corporation | Extended fast memory access in a multiprocessor computer system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4201891A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph Corporation | Expandable digital switching network |
IT1108325B (it) * | 1978-04-10 | 1985-12-09 | Cselt Centro Studi Lab Telecom | Procedimento e dispositivo di in stradamento per una rete di comunicazione a commutazione di pacchetto |
FR2429534A1 (fr) * | 1978-06-19 | 1980-01-18 | Cit Alcatel | Reseau de connexion pour multiplex, a qualite de service accrue |
FR2447652A1 (fr) * | 1979-01-24 | 1980-08-22 | Materiel Telephonique | Operateur pour reseau de commutation de donnees numeriques par paquets |
JPS5726955A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Backup control system |
JPS58150349A (ja) * | 1982-03-02 | 1983-09-07 | Mitsubishi Electric Corp | パケツト通信ネツトワ−ク |
US4512011A (en) * | 1982-11-01 | 1985-04-16 | At&T Bell Laboratories | Duplicated network arrays and control facilities for packet switching |
US4484326A (en) * | 1982-11-04 | 1984-11-20 | At&T Bell Laboratories | Packet load monitoring by trunk controllers |
-
1983
- 1983-12-16 US US06/562,176 patent/US4550397A/en not_active Expired - Lifetime
-
1984
- 1984-05-11 WO PCT/US1984/000713 patent/WO1985002737A1/en active IP Right Grant
- 1984-05-11 EP EP84902167A patent/EP0169208B1/en not_active Expired
- 1984-05-11 DE DE8484902167T patent/DE3469334D1/de not_active Expired
- 1984-05-11 JP JP59501967A patent/JPS61500758A/ja active Granted
- 1984-10-09 CA CA000464967A patent/CA1227859A/en not_active Expired
- 1984-12-15 KR KR1019840008007A patent/KR930001746B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US4550397A (en) | 1985-10-29 |
KR850005055A (ko) | 1985-08-19 |
DE3469334D1 (en) | 1988-03-17 |
WO1985002737A1 (en) | 1985-06-20 |
EP0169208A1 (en) | 1986-01-29 |
KR930001746B1 (ko) | 1993-03-12 |
EP0169208B1 (en) | 1988-02-10 |
JPS61500758A (ja) | 1986-04-17 |
CA1227859A (en) | 1987-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0584694B2 (ja) | ||
US4630260A (en) | Self-routing multipath packet switching network with sequential delivery of packets | |
US4752924A (en) | Ring packet switch | |
US5654695A (en) | Multi-function network | |
EP0391583B1 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
US6185222B1 (en) | Asymmetric switch architecture for use in a network switch node | |
US4661947A (en) | Self-routing packet switching network with intrastage packet communication | |
EP0404337B1 (en) | High-speed mesh connected local area network | |
US6067286A (en) | Data network switch with fault tolerance | |
US6215412B1 (en) | All-node switch-an unclocked, unbuffered, asynchronous switching apparatus | |
US5131041A (en) | Fault tolerant interconnection networks | |
CA2100235C (en) | Switch-based microchannel planar apparatus | |
US4482996A (en) | Five port module as a node in an asynchronous speed independent network of concurrent processors | |
US5125096A (en) | System for implementing to a packet switch protocol for a multinode data communications network utilizing separate data and control paths | |
JP2665038B2 (ja) | パケット伝送用交換器 | |
JPH07295848A (ja) | コンピュータアーキテクチャ内の障害を検出しかつそのまわりに再経路付けするための方法および複数のコンピュータインタフェースを複数のサポーティング装置インタフェースに結合するための装置 | |
JPS6338734B2 (ja) | ||
US5345229A (en) | Adaptive switching apparatus for multi-stage networks | |
WO1984001079A1 (en) | Four way arbiter switch for a five port module as a node in an asynchronous speed-independent network of concurrent processors | |
EP0104796B1 (en) | Four way selector switch for a five port module as a node in an asynchronous speed independent network of concurrent processors | |
US6226683B1 (en) | Increasing probability multi-stage network | |
JP3599095B2 (ja) | ネットワーク装置 | |
EP0505782A2 (en) | Multi-function network | |
JP3309212B2 (ja) | ネットワークスイッチ装置 | |
JPH0685160B2 (ja) | 多段ネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |