JPS61500758A - 交番式自己経路指定パケット交換ネットワ−ク - Google Patents

交番式自己経路指定パケット交換ネットワ−ク

Info

Publication number
JPS61500758A
JPS61500758A JP59501967A JP50196784A JPS61500758A JP S61500758 A JPS61500758 A JP S61500758A JP 59501967 A JP59501967 A JP 59501967A JP 50196784 A JP50196784 A JP 50196784A JP S61500758 A JPS61500758 A JP S61500758A
Authority
JP
Japan
Prior art keywords
packet
controller
packets
switch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59501967A
Other languages
English (en)
Other versions
JPH0584694B2 (ja
Inventor
ターナー,ジヨナサン シールズ
ワヤツト,レオナード フランク
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS61500758A publication Critical patent/JPS61500758A/ja
Publication of JPH0584694B2 publication Critical patent/JPH0584694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/50Overload detection or protection within a single switching element
    • H04L49/505Corrective measures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17393Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/111Switch interfaces, e.g. port details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/113Arrangements for redundant switching, e.g. using parallel planes
    • H04L49/118Address processing within a device, e.g. using internal ID or tags for routing within a switch
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1507Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 交番式自己経路指定パケット交換ネットワーク技術分野 本発明は情報信号をパケット交換するためのパケット交換方法及びシステムに関 する。よシ詳細には、本発明はパケット内のアドレス情報に基づいてパケットの 経路指定を行うための経路指定段及びネットワークを通じての経路を交互に選択 するための分配段に構成された高速パケット スイッチの読会ネットワークを含 むパケット交換システムに関する。
発明の背景 パケット交換ネットワーク、例えば、自己経路指定スイッチ節点を使用するパケ ット交換ネットワークは、パケットをパケット内に含ま扛るアドレス情報に基ら いて伝送する。このような自己経路指定ネットワークにおいては、通常、ネット ワークの個々の入力及び出力ペアの間に決まった1つの経路のみが存在する。こ れはネットワーク内の故障したスイッチ節点をその節点が共用する2つの経路の 交点で検出できるため故障診断が楽にできるという長所を持つ。しかし、1つの 経路のみを使用する方法は、バランスを欠く通信量が存在する状況において信頼 性が低下しまた正常な動作が確保しにくいという問題を持つ。信頼性は1つの節 点あるいは節点間の1つのリンク゛が故障したのみで多くの経路が使用できなく なるという意味で重要である。この通信量の問題は多量の通信量を伝送する複数 の経路が単一の節点を通じて運ばれるような場会に発生する。このような状況が 発生すると、これら経路上の通信能力が単一の節点の通信能力に制約さnること となる。
自己経路指定パケット交換ネットワークに潜在的に存在するこの信頼性と通信能 力に関する問題を克服するための1つの方法として、パケット交換ネットワーク が個々のトランクがその両端においてトランク コントローラによって終端され るトランクによって相互接続される高速パケット システムが使用される。個々 の交換ネットワークは二重のスイッチ アレイを持つ。故障のない状態において は、この二重のネットワーク 7レイが両方とも正常に動作し、任意のトランク  コントローラはこの二重のネットワーク アレイと協力して、個々の7レイと そのトランク コントローラに接続されたトランクの間のパケットの経路全回転 あるいは交互に選択することによってパケット スイッチの仕事量を分配する。
片方のスイッチ アレイが故障すると、この故障がトランク コントローラによ って自動的に検出され、トランク コントローラはパケットを故障していないス イッチアレイの方にのみ伝送する。この方法・はスイッチ アレイを二重にする ために追加のコストがかかるため単一の一重アレイと比較してコスト高となる。
これに加えて、不均衡な通信負荷はパケットを伝送するのに2つの経路(各スイ ッチ アレイを通じて1経路)が使用できるのみであり、従って、半分だけ軽減 されるのみである。
自己経路指定ネットワークの信頼性及び通信量の問題を解決するための1つの周 知の方法では前述の問題を解決するために自己経路指定ネットワークの入力の所 にバる。このスイッチ動作のための追加の段はネットワークの他の段と同一形式 のものであり、交換ネットワークを通じて伝送される個々のパケットのアドレス 欄に追加の7ドレス ビットを加えることによって使用される。この追加のアド レス ビットは交換ネットワークの外部のハードウェアあるいはソフトウェアに よって制御され、交換ネットワークを通じての経路を選択するのに使用される。
ハードウェアあるいはソフトウェアはこのビットを故障したあるいは通信量の多 い経路を避けるのに使用する。この方法は交換ネットワークを通じて、特定の1 つだけでなく追加の経路を提供するが、一方で、パケット交換ネットワークの外 部から経路の選択の決定を行うことが必要となる。
発明の要約 前述の問題は一例としての実施態様に基づいて開示される本発明の原理に従って 解決されるが、本発明によるパケット交換ネットワークは分配スイッチ節点及び 経路指定スイッチ節点の段を含み、これによって不均衡な通信量及びスイッチ節 点の故障に対応する。分配段内のスイッチ節点は交番経路指定アルゴリズムに基 づいてパケットを下流のスイッチ節点に経路指定することによって通信を統計的 にネットワークを通じて分配し、また下流の故障したスイッチ節点に自動的に対 処する。本発明によるネットワークの構成では、最初のネットワークに交番分配 段及び経路指定段からなり、ネットワークの残シの段は経路指定段のみからなる 。この交番分配1段及び経路指定段の長所は不均衡の通信量状況と関連する問題 が単に全ての分配段をネットワークの最初の段に位置するより大きく調節できる ことKある。理由は、最初の経路指定段がパケットを後続の分配節点がよシ効果 的に過負荷状態の下流の経路指定節点を回避できるようにそれらの最終着信先に 向けての経路指定を開始するためである。
分配段内の各々のスイッチ節点はパケットの受信に応答してこのパケットを交番 スイッチ アルゴリズム及び下流のスイッチ節点の選択さnた1つの使用状態に 基づいて下流のスイッチ節点のサブセットの1つに交互に伝送する。経路指定膜 内の各々のスイッチ節点は個々のパケット内圧含まれるアドレス情報に応答して このパケットを下流のスイッチ節点に伝送する。個々の分配スイッチ節点は信号 を格納しこれら信号を次のパケットが伝送されるべき下流のスイッチ節点のサブ セットの次の1つを指定するように更新するための装置を含む。指定された下流 のスイッチ節点にパケットを伝送できないときは、分配節点は自動的にそのパケ ットをそのサブ節点内の別の使用できる下流スイッチ節点に自動的に伝送する。
好ましくは、経路指定スイッチ節点及び分配スイッチ節点は同一の回路設計を持 ち、外部信号に応答して、経路指定節点あるいは分配節点のいずnかの機能を遂 行する。経路指定膜内のスイッチ節点はまたこの外部信号に応答して、アドレス 情報全回転しそのアドレス情報を下流節点によって直ちに使用できる位置に置く 。
図面の簡単な説明 原則として、図面に最初に紹介さnる要素はその要素の番号の最初の数字として 図面番号を使用する参照番号を持つ。
第1図は本発明を使用するパケット交換ネットワークを示すブロック図; 第2図は本発明の主題である第1図のパケット スイッチ107を示すブロック 図; 第3図から第10図はトランク コントローラ104の入力からトランク コン トローラ109の出力にパケットが伝送さnる間に遂行されるパケットの変換の 様子を示す図; 第11図はパケット スイッチ107のスイッチ節点200−7の詳細なブロッ ク図; 第13図はアドレス回転回路1206の詳細なブロック図;そして 第14図はスイッチ節点200−7の出力制御器1102の詳細なブロック図で ある。
第1図は複数の高速トランク、例えば、トランク117及び119を処理する一 例としてのパケット交換ネットワークを示す。最初に第1図のパケット交換ネッ トワークを構成するサブシステムを概説し、次に本発明の本題であるパケット  スイッチ1G?及び、これの要素について説明する。第1図に示されるごとく、 パケット スイッチ107は複数のトランク コントローラを終端し中央処理装 置トランク コントローラ102を介して中央処理装置100と協同する。トラ ンク上に伝送される個々のトランク パケットはパケットがパケット交換ネット ワークを通る経路を指定する論理アドレスを含む。
各々のトランク コントローラはこの論理アドレスをスイッチ107によってそ のパケットを着信先トランクコントローラに経路指定するのに使用されるスイッ チアドレスに変換する翻訳テーブルを含む。この翻訳情報は呼セットアツプ パ ケット及び呼応答パケットに応答して中央処理装置100によってトランク コ ントローラ102及びスイッチ107t−介して個々のトランクコントローラの メモリに格納される。スイッチ107の全体的な機能は第3図に示されるパケッ トをトランク118からトランク コントローラ104及び108並する過程を 説明することで理解できる。第3図に示されるパケットを受信すると、トランク  コントローラ104はこのトランク パケットを第4図に示されるスイッチパ ケットに組立てる。スイッチ パケットは標識欄及びパケットをスイッチ107 を介してトランク コントローラ10Bに経路指定するのに必要な情報を除いて 第3図のトランク パケットの全ての情報を含む。スイッチ107は着信先トラ ンク コントローラ欄に応答してこの経路指定動作を遂行する。トランク コン トローラ108はスイッチ107から交換パケットを受信し、これに応答して、 トランク コントローラ104によって受信さnた元のトランク パケットを取 シ、必要な標識を加えて、このトランク パケットをトランク119上に伝送す る。
第2図にはパケット スイッチ107がよシ詳細に示される。スイッチ107は 複数のスイッチ節点段を含む。
各々の段は分配節点か経路指定節点のいずれがから構成されるが、これらはそれ ぞれ分配節点段及び経路節点段と呼ばれる。例えば、分配節点200−0がら2 00−7は分配段200を構成する。経路指定節点は着信先トランク コントロ ーラ欄の最上位アドレスに応答して適切な出力リンクを選択し、この着信先トラ ンク コントローラ欄内に含まれるアドレスを次の経路指定節点のために1ビツ ト右側に回転させる。分配節点はスイッチ パケットに応答して自動的にこのス イッチ パケットを内部フリップフロップによって決定される出力リンクに伝送 する。しかし、既定の出力リンクが使用中であるときは)分配節点はこのスイッ チ パケットをこれに接続さnた他方の出力リンク上に伝送する。この内部フリ ップフロップは個々のパケットを伝送した後にトグルされる。
結果として、分配節点はスイッチ パケットを伝送するために交互に2つの出力 リンクのいずれかを使用することとなる。
個々の分配節点は受信されたスイッチ パケットを2つの出力リンクのいずnか に伝送するため、パケットがあるトランク コントローラから着信先トランク  コントローラにパケット スイッチを通じて伝送される経路には異なる経路が存 在することとなる。ここで、任意の2つのトランク コントローラ間のスイッチ 107f:通じて取ることのできるこれら異なる経路を説明する目的で2つの例 t6げろ。これら例はトランク コントローラ104とトランク コントローラ 108の間のパケット伝送を仮定し、さらに、個々の分配段内の分配フリップフ ロップはこれら2つの経路に対する既定値を持ち、これらリンクが第1の経路が リンク207.20B、209.210.211、及び212を通じてのもので あるように使用できるものと仮定する。この分配フリップフロップの状態から第 2の経路はリンク213.214、トランク コントローラ104が第3図に示 されるトランク パケットを受信すると、これはこのトランクパケットを必要な アドレス翻訳及び組立て動作を遂行して第4図に示されるスイッチ パケットに 変換する。このトランク コントローラによるトランク パケットからスイッチ  パケットへの変換は前述のジン、スターナー・(J、S、Turner )の ケース5において詳細に説明さnているためここでは反復して説明することを避 ける。第4図に示されるスイッチ パケットを構成すると、トランク コントロ ーラ104はこのスイッチ パケットを導線131を通じて節点200−7に伝 送する。節点200−7は分配節点であるため、これはこのスイッチ パケット をこの出力に接続された2つのリンクのいずれかに経路指定する。説明の目的上 、節点200−7はこのスイッチ パケット金リンク207を通じて節点201 −3に伝送するものと仮定するっリンク207を通じて伝送されるこのスイッチ  パケットの構成は第5図に示されるようなものであり、第4図のスイッチ パ ケットと同一である。節点201−3は第5図に示されているごとく着信先トラ ンク コントローラ欄の最上位ビットが“0″であることに応答してこのパケッ トをリンク208を通じて節点202−1に伝送する。節点201−3はさらに このスイッチ パケットに応答してこの着信先トランク コントローラ欄を1ビ ツトだけ左に回転させる。
この着信先トランク コントローラ欄の回転の結果として、第6図に示されるパ ケットが得られるが、これが節点202−1に伝送される。
節点202−1は分配節点であシ、この例では、節点204−0の内部フリップ フロップがリンク209を指定するものと仮定し、リンク2G+1−通じて受信 さnたこのスイッチ パケットを節点203−0に伝送する。
リンク209を通じて伝送されるパケットは第7図に示されるパケットである。
節点203−0は経路指定節点であるため、これは着信先トランク コントロー ラ欄の最上位ビットに応答して、このスイッチ パケットをリンク210′!! −通じて節点204−0に伝送する。リンク210t−通じて伝送されるこのス イッチ パケットは笛8図に示さnるパケットでちる。第8図に示されるごとく 、節点203は着信製トランク コントローラ欄を1ビツト左に回転する。この 例では、節点204−00内部フリップフロップがリンク211を指定するもの と仮定し、節点204−0はリンク210を通じて受信されたスイッチ パケッ トをリンク211を通じて節点205−0に伝送する。節点205−0に伝送さ れるパケットは第9図に示さnるパケットである。節点205−0は経路指定節 点であるため、着信先制御欄の最上位ビットが“0“でちるスイッチ パケット に応答して、この着信先トランク コントローラ欄を第10図に示されるように 左に回転した後に、このパケットをリンク212を通じて節点206−0に伝送 する。節点206−0も経路指定節点であり、着信先トランク コントローラ欄 の最上位ビットが〃O“であることに応答してこのパケットを導線132を通じ てトランク コントローラ108に伝送する。
次にトランク コントローラ104からトランク コントローラ108への分配 節点がこれらの内部分配フリップフロップの既定の状態に基づいてパケットt− 2つのリンクの他方に経路指定するものと仮定したときの第2の経路について説 明する。第4図に示されるスイッチパケットに応答して、節点200−71dこ のパケットをリンク213t−通じて節点201−7に伝送する。この伝送され るパケットf′i第5図に示すものと同一のパケットである。節点201−7は 着信先トランク コントローラ欄の最上位ビットが“0″であることに応答して 、このパケットをリンク214t−通じて節点202−3に伝送する。リンク2 14を通じて伝送されるパケットは第6図に示されるパケットである。節点20 2−3がこのパケットに応答してこれをリンク215を通じて節点203−3に 伝送するものと仮定し、節点203−0は着信先トランク コントローラ欄の最 上位ビットが“0“であるためこのパケットに応答してこ一1″Lヲリンク21 6を通じて節点204−1に伝送する。この例では、節点204−1はこのパケ ットに応答して、これをリンク217を通じて節点205−0に伝送する。節点 205−〇はこの着信先トランク コントローラ欄の最上位ビットが“0“であ ることに応答して、このパケットをリンク212を通じて節点206−0に伝送 する。節点206−0に指定さnるパケットは第10図に示されるパケットであ る。前述の経路と同様、節点206−0はこのパケットに応答して、これを導線 132を通じてトランク コントローラ108に伝送する。
第11図にはスイッチ節点200−7がより詳細に示される。節点200−7は 入力制御器の1100及び1101、並びに出力制御器1102及び1103を 含む。分配節点例えば、200−7Fi経路指定節点、例えば、201−7と同 一の設計−t、紳p、第11図の弧内の番号によって示される。この2つのタイ プの節点の相違点はこの節点が不能信号を、例えば、節点200−7の場合、導 線1112に一通じて受信するか否かにある。その節点がこの不能信号を受信す る場合は、これは経路指定機能を遂行し、一方、その節点が不能信号を受信しな い場@rは、これは分配機能を遂行する。節点200−.7は分配節点であるた め、不能信号を導線1112t−通じて受信することはない。導線131上に受 信されるパケットに応答して、入力制御器1101F′i分配フリップフロップ 1105の状態が“0″であるときは、このパケットをケーブル1110を通じ て出力制御器1102に伝送する。一方、分配フリップフロップ1105の状態 が“1“であるときは、この入力制御器1101はこのパケットをケーブル11 11t−通じて出力制御器1103に伝送する。分配フリップフロップ1105 によって指定される制御器が使用中であるときは、入力制御器1101はこのパ ケットを他方の出力制御器に伝送する。出力制御器が使用中であるが否かを知る 目的で入力制御器1101はケーブル111o及び1111t″通じての要求信 号及び許可信号を交信する。例えば、出力制御器1102が使用中であるか否か を知るために、出力制御器1102が空き状態にちるときは、これは許可信号を 入力制御器1101に返信する。許可信号を受信すると、入力制御器1101は ケーブル1110を通じて出力制御器1102にパケットの伝送を開始する。入 力制御器1100と入力制御器1101とは設計及び動作ともに同一でちる。
出力制御器1102はリンク207を監視し、後に説明するごとく、リンク20 7が使用中であるか空き状態であるかの情報を内部的に格納する。入力制御器1 101あるいは1100からデータを受信すると、出力制御器1102はこの情 報をリンク207を通じて節点201−3に伝送する。出力制御器1103と出 力制御器1102は設計及び機能において同一である。
前述したごとく、経路指定節点は分配節点、例えば、200−7と同一の設計を 持つ。経路指定節点によって遂行される機能は、分配節点による機能と、経路指 定節点がトランク着信先制両横の最上位ビットに応答してパケットをどちらの出 力制御器に経路指定すべきかを決定する点で異なる。例えば、節点200−7が 導線1112から不能信号を受信すると、これは以下の経路指定節点の機能を遂 行する。つまり、入力制御器1101はリンク213上に受信されるパケットに 応答し、トランク着信先制両横の最上位ビットかり0″であるときはこのパケッ トを出力制御器1102に伝送し、一方、トランク着信先制両横の最上位ビット が“1“であるときはこのパケットを出力制御器1103に伝送する。パケット の入力制御器1101から指定さrた出力制御器への伝送の際に入力制御器11 011−tトランク着信先制両横の最上位ビットを最下位ビット位置へと左にシ フトする。この左へのシフト動作はこのトランク着信先制両横が次の経路指定節 点がこのトランク着信先制両横の最上位ビットに基づいて経路の決定を行うのに これが正しい状態となるように行われる。
節点が経路指定機能全遂行しているときは、分配フリップフロップは使用さnな い。トランク着信先制両横の最上位ビットてよって指定される出力制御器が使用 中であるときは、入力制御器はパケットを緩衝し、指定された出力制御器が空き 状態になるまで待つ。
第12図には入力制御器1101がより詳細に示される。
入力制御器1101はこnと関連するスイッチ節点を分配節点として機能させる ように指定することも経路指定節点として機能させるように指定することもでき る。入力制御器1101はオプション的に導線1112t−通じてバックブレー ンから接続される起動信号によって分配機能を遂行するように構成することも経 路指定機能を遂行するようにすることもできる。分配モードにて動作する#!4 倉は、コントローラ1204に通じてアドレス レジスタ1201及びアドレス 回転回路1206が不能にされる。経路指定モードにて動作する場合は、コント ローラ1204を介して分配フリップフロップ1105が不能にされる。
入力制御器1101がスイッチ節点200−7内で分配機能を遂行する場合につ いて説明する。入力回路1210はパケットをケーブル131′f通じてトラン ク コントローラ104から受信し、コントローラ1204の制御下においてリ ンク オーブン信号をケーブル131を通じてトランク コントローラ104に 送信する。リンクオーブン信号の機能については、第14図の出力制御器110 3と関連して後て詳細に説明する。入りパケットは入力桁送りレジスタ1200 内にシフトされる。入力桁送りレジスタ1200はパケットの開始を示す開始ビ ットを検出するのに使用される。パケットは入力桁送シレジスタ1200から1 つの全パケットを緩衝する能力?持っバッファ桁送りレジスタ1203にシフト される。バッファ桁送りレジスタ1203は64ビツトを格納するととに出力を 行う。こnら出力はコントローラ1204の制御下においてデータ セレクタ1 205によってバッファ桁送シレジスタ1203の未使用部分をバイパスするよ うに選択することができる。このバイパス動作は出力回路にパケットの伝送を開 始する前に全パケットを緩衝する必要がないときに入力回路110(1通じての パケットの伝送の速度を高めるために行われる。マルチプレクサ12o7はコン トローラ1204の制御下においてデータをケーブル111G、1111のいず れに伝送すべきかを選択する。入力制御器1101は出力制御器1102及びリ ンク207を通じてこのパケットをスイッチ節点201−7に分配するか、ある いは出力制御器1103及びリンク213t−通じてスイッチ節点1101に分 配する。入力制御器1101は、選択されたスイッチ節点がパケットを受信する 準備にあることを条件に、パケットをこの2つのスイッチ節点に交互に分配する 。
入υパケットはトランク コントローラ104から導 ゛線131上に受信され 導線1211上に提供されるシステム クロック速度にてレジスタ1200にシ フトされる。
開始ビットがビット位置9に達して、レジスタ1200内にパケットの開始が完 全にシフトされたことが示されると、コントローラ1204はこのことを導線1 212上の信号を通じて通知される。この信号を受信すると、入力制御器110 21’lt要求信号を導線1232上の分配フリップフロップ1105の状態に よって、出力制御器11o1あるいは出力制御器1103のいずnかに伝送する 。フリップフロップ1105の出力が“0 //であるときは、これは出力制御 器1103が前のパケットを受信したことを示し、コントローラ1104はこの 要求信号を出力制御器11o2に送る。フリップフロップ11o5の出方が“1 “であるときは、これは出力制御器102が前のパケットを受信したことを示し 、コントローラ11o4は要求信号を出方コントローラ1103に送信する。同 時に、この人シバヶットは桁送シレジスタ1200i通じて緩衝桁送りレジスタ 1203にシフトする。フリップフロップ1105が状態// () //であ ると仮定すると、入力制御器1101は要求信号を導線1110を通じて出力制 御器1102に送る。出力制御器1102のパケットを受信する準備が整うとこ れは直ちにケーブル111(1通じて入力制御器1101に許可信号を送る。こ の許可信号を受信すると、コントローラ1204はデータ セレクタ1205に レジスタ1203内をシフト中であるこのパケットを不能にされたアドレス回転 回路1206、マルチプレクサ1207及びケーブル1110t−通じて出力制 御器1102に前送りするように命令する。データ セレクタ1205は許可信 号を受信すると直ちKこのパケットを出力制御器に前送シする。こうして、レジ スタ1203によって全パケットを緩衝せず、これによってパケットの伝送速度 が向上される。許可信号の存在はまたコントローラ1204に導線1231t− 通じてフリップフロップ1105の状態を変更するように命令するが、こnはコ ントローラ1204が次のパケットを受信したら出力制御器1103に要求信号 を送るようにする。
出力制御器1102が既定の期間内に要求信号に対して応答しない場合は、制御 器1204はこの要求信号を出力制御器1102に向けるのを中止し、要求信号 を出力制御器1103に送る。出力制御器1103がこの要求出力に既定の期間 内に応答しないときは、制御器1204flこの2つの出力制御器のいずれかが 許可信号にて応答するまで要求信号をこの2つの出力制御器に交互に送る。この 事態が発生している間、入りパケットはバッファ桁送りレジスタ レジスタ12 00によって緩衝される。この既定の期間は導線121[−通じてシステム ク ロック134から受信されるクロック パルス全カウントすることによって測定 される。
入力制御器1101の経路指定節点201−7内で動作てついて説明する。これ ta明する目的でケーブル及び導線の番号が括弧内圧示さCている。入力制御器 1101は導線1111通じてバックプレーンから接続される不能信号を通じて 経路指定機能を遂行するように溝底される。経路指定モードにて動作する場合、 分配フリップフロップ1105はコントローラ12o+i通じて不能にさnる。
入力回路1210は節点200−7から入りパケットを受信し、制御器1204 の制御下で導線213を通じてリンク オーブン信号を伝送する。リンク オー ブン信号の機能については出力制御器1203に関する後のセクションで説明す る。入力桁送りレジスタ1200は、前述したごとく、開始ビットを検出するの に使用される。これに加えて、入力桁送りレジスタ1200は長さレジスタ12 02内に格納されたネットワーク パケット長さ欄の抽出、及びアドレス レジ スタ1201内に格納されたネットワーク アドレス欄の最上位ビットを抽出す るのに使用さnる。バッファ桁送りレジスタ1103は、前述したごとく、1つ の全パケットを緩衝できる容量を持つ。
アドレス回転回路1106はアドレスがパケットの残りの部分とともに選択され た出力制御器に伝送される前にネットワーク アドレス欄の左方向への回転動作 を行うのに使用される。マルチプレクサ1107は制御器1104の制御下にお いて、入力パケットのアドレス欄に基づいてデータがケーブル1110あるいは ケーブル1111のどちらに伝送さnるべきであるかを選択する。
次に第5図に示されるパケットの伝送に関する前の例を示して入力制御器110 1の動作をさらに詳しく説明する。入力桁送りレジスタ1200は導線1211 を通じてシステム クロック161によって継続的にクロックされる。入力導線 213t−通じてデータが受信されると、これは入力桁送りレジスタ1200に クロック入力さnる。
開始ビットが入力桁送シレジスタ1200のビット位置9に違すると、コントロ ーラ1204はこのビットを検出し、4線1213上にパルスを伝送する。この パルスは長さレジスタ1202にネットワーク パケット長さ欄を格納させ、ア ドレス レジスタ1201に入力桁送りレジスタ12000ビット位置0に含ま れるネットワーク アドレス欄の最上位ビットを格納させる。
コントローラ1204は最上位アドレス ビットがパケットを出力制御器110 2に伝送すべきであることを示すため要求信号を導線1110t:通じて出力制 御器1102に伝送する。この要求が行われている間、データが入力桁送シレジ スタ1200から複数の出力端子を持つバッファ桁送シレジスタ1203にシフ トされる。これら出力端子はバッファ桁送シレジスタ1203内の異なるビット 位置に接続さnる。コントローラ1204が導線1110t−通じて出力制御器 1102から許可信号を受信すると、コントローラ1204はパケットの開始ビ ットがバッファ桁送りレジスタ1203内で桁送シレジスタ1203のどの出力 の所に接近しているかを計算する。これはパケットの出力制御器1102への伝 送ができるだけ早く行うために遂行される。この計算に基づいて、コントローラ 1204はデータ セレクタ1205がバッファ桁送りレジスタ1203の指定 された出力を選択するように制御する。この制御情報はケーブル121)全通じ てデータ セレクタ1205に伝送される。データ セレクタ1205は選択さ れた出力からのデータを導線1216t−通じてアドレス回転回路1206に伝 送する。データを伝送する前にコントローラ1204は導線1219を通じてパ ケットの開始信号を伝送することによってアドレス回転回路1206にリセット する。コントローラ1204は次にケーブル1220を通じて読出された長さレ ジスタ1202内に格納されたパケット長さ情報を使用して、パケットの終端が 入力桁送りレジスタに入る時を知る。パケットの終端がこの入力桁送りレジスタ に入力、桁送シレジスタ1203からの伝送が開始されると、コントローラ12 04は導線1215’i通じてリンク オーブン信号を伝送する。この信号は3 −状態ドライバ1209及び入力導線131を通じて入力ポート503−60に 再伝送される。このリンク オーブン信号は入力制御器1000が別のパケット を受信するのに現′在使用できることを示す。この機能については出力制御回路 に関するセクションで説明する。
紀13図はアドレス回転回路1206をより詳細に示す。
回路1206の目的はアドレス欄を左に1ビット回転することによって最上位ビ ットが最下位ビットになるようにすることにある。この回転は各々の入力制御器 が最上位ビットのみを復号するために必要となる。桁送りレジスタ1300及び 1303は1ビット桁送りレジスタでちυ、データ セレクタ1302は桁送り レジスタ1300の出力か桁送りレジスタ1303の出力のどちらかを選択する のに使用され、制御回路1309はアドレス回転回路の動作を制御するのに使用 される。制御回路1309が導線121 LrAじてコントローラ1204から パケットの開始信号を受信すると、これは導線1307’5通じて桁送9レジス タ1300に、そして、導線1305t−通じて桁送りレジスタ1303にクロ ック信号を送る。このクロック信号は導線131(1通じてシステム クロック 161から受信される信号から派生される。制御回路1309Fi導線1308 t−通じてデータ セレクタ1302t−桁送りレジスタ1303の出力を導線 1218上に伝送することを選択するように条件づける。制御回路1309は次 に導線1218を通じて伝送されるビットの数を計算する。ネットワーク アド レス欄の最上位ビットが桁送りレジスタ1303内に含まnると、制御回路13 09は導線1305を通じて桁送りレジスタ1303にクロック信号を伝送する のを中止し、データ セレクタ1302t−桁送シレジスタ1300の出力を選 択するように条件づける。制御回路1309は次に導m 111Bk通じてネッ トワーク アドレス欄の残りのビットが全て伝送されてしまうのを待つ。伝送が 完了すると、制御回路1309は桁送りレジスタ1303へのクロック信号の送 信が開始し、そしてデータ セレクタ1302i桁送りレジスタ1303の出力 を選択するように条件づける。この動作の結果、ネットワーク アドレス欄の最 上位ビットが回転される。
第14図に出力セレクタ1103の詳細が示される。制御回路1400はケーブ ル1108及び1112t−通じて伝送される入力制御器1100及び1101 に応答する。フリップフロップ1401がセットされると、制御回路14001 d要求信号に応答して上述のケーブルの1つを通じて要求を行っている入力制御 器に許可信号を返信する。要求信号に対する応答を行った後、制御回路1400 はデータセレクタ1403t−ケーブル1108あるいはケーブル1111の適 当な方からのデータ導線を選択するように条件づける。制御回路1400は導線 14t18t−通じてデータセレクタ1403に適当な制御情報を伝送する。デ ータセレクタ1403は選択された入力端子上に受信されるこのデータ情報を導 線1407に伝送する。3−状態装置1402は導線1407上の情報を取り、 このデータをリンク213を通じてスイッチ節点201−7の一部である入力回 路1405に伝送する。制御回路1400は導線1409を通じて3−状態装置 1402の出力を制御する。
次に第14図に示される出力制御器1103の動作を入力制御器1101が導線 1111通じてデータのパケットを出力制御器1103に伝送する例に基づいて 説明する。
入力制御器1101が導線1111t−通じて要求信号を伝送すると、制御回路 1400はそのリンクが他の入力制御回路の1つによって使用されておらず、フ リップフロップ1401の出力がセットされているときは、導線1111t−通 じて許可信号を入力制御器1101に伝送する。フリツ制御回路1400はこの 許可信号を入力制御器1001に伝送し、ケーブル140B’を通じてデータ  セレクタ1403をデータが導線1111上に伝送されるように選択し、このデ ータを導線1407上に再伝送する。こnに加えて、制御回路1400は3−状 態装置1402t−起動し導線1407上の清報をリンク213に転送するよう にさせる。
入力制御器1101が全パケットを伝送すると、これは導線1111からの要求 信号を除去する。導線1111からの要求信号が除去されると、制御回路1ヰ0 0は要求信号を導線1409を通じてフリップフロップ1401に伝送する。ス イッチ節点201−7の入力制御器が別のパケットを受信できる状態になると、 これは導線1406.3−状態装置1411、及びリンク213t−通じてリン ク オーブン信号を伝送する。このリンクオーブン信号はS入力を通じてフリッ プフロップ1401iセツトする。フリップフロップ1401がセットされると 、制御回路1400は入力制御器からの要求信号に再び応答できるようになる。
上述の実施態様は単に本発明の原理を解説するためのものであり、本発明の精神 及び範囲から逸脱することなく当業者にとってこの他の構成が考えられることは 明白である 国際調査@皆 ;4nrEX”:Ox>=二s=三λNλ:ICトλ:1S=ン−ic:iR三 POR:as

Claims (1)

  1. 【特許請求の範囲】 1各々がアドレス経路指定情報を含むパケツトをネツトワーク入力ポートからネ ツトワーク出力ポートに伝送する交換ネツトワークにおいて、該ネツトワークが 複数の分配段及び複数の経路指定段を含み各々の該分配段が各々が該パケツトの 1つの受信に応答して該アドレス経路指定情報から独立して該パケツトの1つを 当該段の次の段の節点のサブセツトの1つに交互に伝送する複数のスイツチ節点 を含み;そして 各々の該経路指定段が各々が該パケツトのもう1つのパケツト及び該パケツトの 1つの該アドレス経路指定情報の受信に応答して該パケツトの該もう1つを当該 段の次の別の段に伝送するスイツチ節点を含むことを特徴とする交換ネツトワー ク。 2請求の範囲第1項に記載の交換ネツトワークにおいて、該分配段内の該スイツ チ節点の各々が当該段の該次の1つのスイツチ節点のサブセツトの1つを交互に 指定する信号を格納するための手段;及び該パケツトのもう1つ及び該格納され た信号の受信に応答し該パケツトのもう1つを伝送するために当該段の該次の1 つの該スイツチ節点のサブセツトのもう1つを交互に選択するための手段を含む ことを特徴とする交換ネツトワーク。 3請求の範囲第1項に記載の交換ネツトワークにわいて、該経路指定段及び該分 配段の該スイツチ節点の各々が 第1の信号に応答して該アドレス情報に基づいて該パケツトの該1つを伝送する ための手段;及び第2の信号に応答して該パケツトの該1つを交互に伝送するた めの手段を含むことを特徴とする交換ネツトワーク。 4請求の範囲第3項に記載の交換ネツトワークにおいて、該パケツトの1つの該 アドレス経路指定情報が複数のアドレスビツト信号を含み、さらに該経路指定段 のスイツチ節点の各々が該パケツトの1つを当該段の該別の次の1つに伝送する 前に該第1の信号に応答して該パケツトの1つの該複数のアドレスビツト信号内 の既定の数のアドレスビツト信号を再配置することを特徴とする交換ネツトワー ク。 5請求の範囲第4項に記載の交換ネツトワークにおいて、該既定の数の該アドレ スビツト信号が該複数のアドレスビツト信号内の最上位アドレスビツト信号から なり;そして 該再配置手段が該最上位ビツト信号を該複数のアドレスビツト信号内の最下位ビ ツト信号位置に再配置し該複数のアドレスビツト信号内の最下位ビツト信号を最 上位ビツト信号位置に再配置することを特徴とする交換ネツトワーク。
JP59501967A 1983-12-16 1984-05-11 交番式自己経路指定パケット交換ネットワ−ク Granted JPS61500758A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/562,176 US4550397A (en) 1983-12-16 1983-12-16 Alternate paths in a self-routing packet switching network
US562176 1983-12-16

Publications (2)

Publication Number Publication Date
JPS61500758A true JPS61500758A (ja) 1986-04-17
JPH0584694B2 JPH0584694B2 (ja) 1993-12-02

Family

ID=24245126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59501967A Granted JPS61500758A (ja) 1983-12-16 1984-05-11 交番式自己経路指定パケット交換ネットワ−ク

Country Status (7)

Country Link
US (1) US4550397A (ja)
EP (1) EP0169208B1 (ja)
JP (1) JPS61500758A (ja)
KR (1) KR930001746B1 (ja)
CA (1) CA1227859A (ja)
DE (1) DE3469334D1 (ja)
WO (1) WO1985002737A1 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3476503D1 (en) * 1984-06-01 1989-03-02 Bell Telephone Mfg Multiple memory loading system
US4656622A (en) * 1984-09-26 1987-04-07 American Telephone And Telegraph Company Multiple paths in a self-routing packet and circuit switching network
US4661947A (en) * 1984-09-26 1987-04-28 American Telephone And Telegraph Company At&T Bell Laboratories Self-routing packet switching network with intrastage packet communication
US4621359A (en) * 1984-10-18 1986-11-04 Hughes Aircraft Company Load balancing for packet switching nodes
GB8511758D0 (en) * 1985-05-09 1985-06-19 Emi Ltd Data communications systems
US4805091A (en) * 1985-06-04 1989-02-14 Thinking Machines Corporation Method and apparatus for interconnecting processors in a hyper-dimensional array
US4742511A (en) * 1985-06-13 1988-05-03 Texas Instruments Incorporated Method and apparatus for routing packets in a multinode computer interconnect network
US4670871A (en) * 1985-06-27 1987-06-02 American Telephone And Telegraph Company, At&T Bell Laboratories Reliable synchronous inter-node communication in a self-routing network
US4630260A (en) * 1985-06-27 1986-12-16 At&T Bell Laboratories Self-routing multipath packet switching network with sequential delivery of packets
CA1265227A (en) * 1985-07-08 1990-01-30 Reginhard Pospischil Method for monitoring and controlling the traffic in digital transmission networks
US4665514A (en) * 1985-08-02 1987-05-12 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated voice/data network
DE3687400T2 (de) * 1985-11-04 1993-07-15 Ibm Digitale nachrichtenuebertragungsnetzwerke und aufbau von uebertragungswegen in diesen netzwerken.
GB8528892D0 (en) * 1985-11-23 1986-01-02 Int Computers Ltd Multi-node data processing system
US4679189A (en) * 1985-11-27 1987-07-07 American Telephone And Telegraph Company Alternate routing arrangement
US4688213A (en) * 1985-11-29 1987-08-18 Rca Corporation Asynchronous random access communication system with collision resolution based on time of arrival
US4696000A (en) * 1985-12-12 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Nonblocking self-routing packet and circuit switching network
US4751697A (en) * 1986-09-05 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Distributed packet switching sytem
US4780870A (en) * 1986-09-05 1988-10-25 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switch
US4821259A (en) * 1986-09-05 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Control information communication arrangement for a distributed control switching system
US4774707A (en) * 1986-09-10 1988-09-27 General Electric Company Random access communication system with scheduled data transmission and asynchronous contention scheduling
US4745593A (en) * 1986-11-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Arrangement for testing packet switching networks
US4745599A (en) * 1987-01-05 1988-05-17 General Electric Company Random access communication system with contention scheduling of subpacketized data transmissions and scheduled retransmission of unsuccessful subpackets
CA1297567C (en) * 1987-02-06 1992-03-17 Kazuo Hajikano Self routing-switching system
US5050069A (en) * 1987-04-27 1991-09-17 Thinking Machines Corporation Method and apparatus for simulating m-dimension connection networks in and n-dimension network where m is less than n
DE3881813D1 (de) * 1987-09-30 1993-07-22 Siemens Ag Sortiereinheit fuer einen vermittlungsknoten mit einer vielzahl von digitalen koppelfeldern fuer schnelle, asynchrone datenpaketvermittlungsnetze.
US4905233A (en) * 1987-11-23 1990-02-27 Harris Corporation Multiple path routing mechanism for packet communications network
GB8817288D0 (en) * 1988-07-20 1988-08-24 Racal Milgo Ltd Methods of & networks for information communication
GB8821409D0 (en) * 1988-09-13 1988-10-12 Int Computers Ltd Data processing system
US5119367A (en) * 1988-10-28 1992-06-02 Oki Electric Industry Co., Ltd. Method and a node circuit for routing bursty data
EP0442936A4 (en) * 1988-11-10 1992-12-09 Zigmantas Leonas Budrikis Distributed router of connectionless packets over connection oriented networks
AU637988B2 (en) * 1988-11-10 1993-06-17 Zigmantas Leonas Budrikis Distributed router of connectionless packets over connection oriented networks
US5077483A (en) * 1989-05-08 1991-12-31 At&T Bell Laboratories Network topology for reduced blocking and photonic system implementation thereof
US5122892A (en) * 1989-05-08 1992-06-16 At&T Bell Laboratories Space-division switching network having reduced functionality nodes
US5258978A (en) * 1989-05-08 1993-11-02 At&T Bell Laboratories Space-division switching network having reduced functionality nodes
US5023864A (en) * 1989-05-08 1991-06-11 At&T Bell Laboratories Crossover network utilizing two-dimensional arrays of nodes
US5175765A (en) * 1989-05-09 1992-12-29 Digital Equipment Corporation Robust data broadcast over a distributed network with malicious failures
US5455865A (en) * 1989-05-09 1995-10-03 Digital Equipment Corporation Robust packet routing over a distributed network containing malicious failures
US4979165A (en) * 1989-06-23 1990-12-18 At&T Bell Laboratories Multiple queue bandwidth reservation packet system
US5003535A (en) * 1989-06-23 1991-03-26 At&T Bell Laboratories Packet synchronization utilizing a multi-length packet format including check sequences
US5042032A (en) * 1989-06-23 1991-08-20 At&T Bell Laboratories Packet route scheduling in a packet cross connect switch system for periodic and statistical packets
US4962498A (en) * 1989-06-23 1990-10-09 At & T Bell Laboratories Multi-length packet format including check sequence(s)
US5020054A (en) * 1989-06-23 1991-05-28 May Jr Carl J Packet format including unique network identity
US5001706A (en) * 1989-06-23 1991-03-19 At&T Bell Laboratories Packet cross connect switch system including improved throughput
US5020055A (en) * 1989-06-23 1991-05-28 May Jr Carl J Multi-length packet format including fixed length information words
US5016243A (en) * 1989-11-06 1991-05-14 At&T Bell Laboratories Automatic fault recovery in a packet network
US4999829A (en) * 1989-11-06 1991-03-12 At&T Bell Laboratories Automatic fault recovery in a packet network
US4993015A (en) * 1989-11-06 1991-02-12 At&T Bell Laboratories Automatic fault recovery in a packet network
CA2032620C (en) * 1989-12-22 1995-08-15 Takafumi Chujo Method for searching for alternate path in communication network
JP2834253B2 (ja) * 1990-02-07 1998-12-09 株式会社日立製作所 パケツト交換機
ES2067643T3 (es) * 1990-03-14 1995-04-01 Alcatel Nv Medios logicos de encaminamiento para un elemento de conmutacion de comunicaciones.
FR2662564B1 (fr) * 1990-05-22 1992-07-31 Alcatel Nv Reseau de commutation a trajets multiples et a auto-acheminement pour la commutation de cellules a multiplexage temporel asynchrone avec signalisation de disponibilite.
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5398236A (en) * 1993-05-26 1995-03-14 Nec America, Inc. Asynchronous transfer mode link recovery mechanism
WO1995003657A1 (fr) * 1993-07-21 1995-02-02 Fujitsu Limited Central mta
NZ269202A (en) * 1993-07-30 1996-08-27 British Telecomm Communication signals between end nodes carried over plural routes simultaneously
US5453979A (en) * 1994-01-27 1995-09-26 Dsc Communications Corporation Method and apparatus for generating route information for asynchronous transfer mode cell processing
US5528592A (en) * 1994-01-27 1996-06-18 Dsc Communications Corporation Method and apparatus for route processing asynchronous transfer mode cells
US5452293A (en) * 1994-01-27 1995-09-19 Dsc Communications Corporation Apparatus and method of transmitting call information prior to establishing a connection path
US5452294A (en) * 1994-07-05 1995-09-19 Motorola, Inc. Method and apparatus for adaptive route selection in communication networks
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US20070110079A1 (en) * 2004-07-19 2007-05-17 Gero Schollmeier Method and network nodes for reporting at least one dropped-out connection path withing a communication network
US7420980B1 (en) * 2004-03-27 2008-09-02 Dust Networks, Inc. Digraph network superframes
US7529217B2 (en) * 2004-03-27 2009-05-05 Dust Networks, Inc. Low-power autonomous node for mesh communication network
US8194655B2 (en) * 2004-08-05 2012-06-05 Dust Networks, Inc. Digraph based mesh communication network
US8059629B1 (en) 2004-03-27 2011-11-15 Dust Networks, Inc. Digraph network timing synchronization
US7961664B1 (en) 2004-03-27 2011-06-14 Dust Networks, Inc. Digraph network subnetworks
US7881239B2 (en) * 2004-03-27 2011-02-01 Dust Networks, Inc. Low-powered autonomous radio node with temperature sensor and crystal oscillator
US9069672B2 (en) * 2009-06-12 2015-06-30 Intel Corporation Extended fast memory access in a multiprocessor computer system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201891A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Corporation Expandable digital switching network
IT1108325B (it) * 1978-04-10 1985-12-09 Cselt Centro Studi Lab Telecom Procedimento e dispositivo di in stradamento per una rete di comunicazione a commutazione di pacchetto
FR2429534A1 (fr) * 1978-06-19 1980-01-18 Cit Alcatel Reseau de connexion pour multiplex, a qualite de service accrue
FR2447652A1 (fr) * 1979-01-24 1980-08-22 Materiel Telephonique Operateur pour reseau de commutation de donnees numeriques par paquets
JPS5726955A (en) * 1980-07-25 1982-02-13 Hitachi Ltd Backup control system
JPS58150349A (ja) * 1982-03-02 1983-09-07 Mitsubishi Electric Corp パケツト通信ネツトワ−ク
US4512011A (en) * 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching
US4484326A (en) * 1982-11-04 1984-11-20 At&T Bell Laboratories Packet load monitoring by trunk controllers

Also Published As

Publication number Publication date
EP0169208A1 (en) 1986-01-29
EP0169208B1 (en) 1988-02-10
WO1985002737A1 (en) 1985-06-20
CA1227859A (en) 1987-10-06
JPH0584694B2 (ja) 1993-12-02
KR930001746B1 (ko) 1993-03-12
DE3469334D1 (en) 1988-03-17
KR850005055A (ko) 1985-08-19
US4550397A (en) 1985-10-29

Similar Documents

Publication Publication Date Title
JPS61500758A (ja) 交番式自己経路指定パケット交換ネットワ−ク
US6731646B1 (en) Fibre channel switching system and method
US6067286A (en) Data network switch with fault tolerance
EP0430569B1 (en) Fault tolerant interconnection networks
JPS6184945A (ja) 自己経路選択パケツトスイツチ回路網
US4731878A (en) Self-routing switch node combining electronic and photonic switching
US4965788A (en) Self-routing switch element for an asynchronous time switch
US4656622A (en) Multiple paths in a self-routing packet and circuit switching network
US5404461A (en) Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
JPH0828742B2 (ja) パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
JPS62503207A (ja) 多パケット宛先のパケット交換ネットワ−ク
US5345229A (en) Adaptive switching apparatus for multi-stage networks
EP0405208A2 (en) Multistage network with distributed pipelined control
JPH06259392A (ja) シンプレックス直列クロスバースイッチ及びデータ通信システム
US6337860B1 (en) Redundancy termination
WO1984001079A1 (en) Four way arbiter switch for a five port module as a node in an asynchronous speed-independent network of concurrent processors
US6226683B1 (en) Increasing probability multi-stage network
EP0104796B1 (en) Four way selector switch for a five port module as a node in an asynchronous speed independent network of concurrent processors
JPS60117896A (ja) 相互接続回路網
US20040062238A1 (en) Network switching device
WO1996032790A1 (en) Data network switch with fault tolerance
EP0505782A2 (en) Multi-function network
EP4256766A1 (en) Dynamic fabric system
JPH0685160B2 (ja) 多段ネットワークシステム
JPH02190055A (ja) 基本スイッチおよびこれを用いたフレームスイッチならびにこのフレームスイッチを含む情報処理システム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term