JP2665038B2 - パケット伝送用交換器 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パケットスイッチに係り、特に、大型のパ
ケットスイッチに関する。

［従来の技術］ パケット・スイッチの内部要素は、しばしば、そのパ
ケット・スイッチがパケットを受信または送信する速度
よりも数倍速く動作する。この動作速度は、パケット・
スイッチが、多数の入力で同時に受信した相異なるパケ
ットを同一の出力に送るために必要である。しかし、こ
のような高速の動作は、パケット・スイッチが単一の集
積回路チップまたは単一の回路カード上で実現されるこ
とが必要で、従って、パケット・スイッチが含むことの
できる入出力の数は回路チップまたは回路カード上に配
置可能な入出力の数によって制限される。ある点でこの
問題を克服しているパケット・スイッチが、ラーソン
（Larson）などに対して1986年３月18日に発行された米
国特許第4,577,308号に開示されている。このパケット
・スイッチでは、数個の出力がオンチップ・マルチプレ
クサによって多重化され、その多重化された出力信号が
単一の出力リードによってチップから送り出される。同
様に、多重化された入力ストリームがチップの単一の入
力ピンで受信され、オンチップ・デマルチプレクサがそ
の信号を分解して、個々の入力信号をパケット・スイッ
チの個々の入力に供給する。これは、従来のデバイスの
いくつかの難点を克服してはいるが、この方法では、オ
ンチップ・マルチプレクシング及びオンチップ・デマル
チプレクシングを必要とし、従って、許容されるパケッ
ト・スイッチの大きさは制限されたままである。未解決
の問題は、ネットワークが拡大するにつれてモジュール
的に大きくすることが可能なパケット・スイッチを実現
することである。

［発明の概要］ 従来技術における上記の問題は、パケット・スイッチ
ング装置に関する本発明に従って解決される。このパケ
ット・スイッチング装置は、複数の、出力パケット・ス
イッチと呼ばれる、Ｊ入力対Ｋ出力の小型のパケット・
スイッチを、本発明のＮ入力対Ｌ出力（ただし、Ｎ＜Ｌ
＞Ｊ）の相互接続構造の個々の出力に相互接続すること
によって形成される。Ｎ×Ｌ相互接続構造は、そのＮ個
の入力で、外部ソースから同時パケットを受け取り、そ
のパケットをＬ個の出力のうちの別々の出力へ選択的に
送ることができる。相互接続構造のＬ個の出力は、それ
ぞれＪ個の出力の所定のサブセットに分類される。従っ
て、Ｊ個の出力の各サブセットは、例えば、複数個のＪ
×Ｋ出力パケット・スイッチのうちの別々の出力パケッ
ト・スイッチのＪ個の入力と結合して、パケット・スイ
ッチング装置を形成することができる。出力パケット・
スイッチのＫ個の出力はぞれぞれ、相互接続構造から受
信したパケットを、例えば、相異なる宛先（destinatio
n）装置へ送信するように設定される。ある動作例で
は、パケットは、それぞれ情報フィールドと宛先アドレ
スを有し、相互接続構造に到着する。各パケットは、そ
の宛先アドレスに基づいて、相互接続構造の出力の特定
のグループの入力のうちのいずれか１つに送られ、続い
て、特定の出力パケット・スイッチに送られる。その出
力パケット・スイッチは、そのＫ個の出力のうちの１つ
にパケットの宛先装置を接続されている。相互接続構造
の出力のグループに向けられたＪ個よりも多くのパケッ
トが相互接続構造の入力に同時に到着した場合、Ｊ個を
超えるすべてのパケットは失われる。それは、相互接続
構造の出力の各グループはＪ個の出力のみを有し、従っ
て最大Ｊ個の同時に到着したパケットしか受け取ること
ができないためである。しかし、この損失の確率は、実
用的システムで許容できるほど十分に小さいものであ
る。超過パケットを捨てるこの設計法は、一般化ノック
アウト原理（The Generalized Knock out principle）
と呼ばれている。さらに一般的な実施例では、出力パケ
ット・スイッチは１つ以上の他のタイプのユーザ装置で
置き換えられ、以下で詳しく説明されるように、相互接
続構造を他のアプリケーションに対して有用なものにす
ることができる。また、超過パケットを捨てることが絶
対に許容されない場合、これらの超過パケットを一時的
に格納するように付加的なバッファリングを設けること
ができることも明らかである。

［実施例］ 第１図は、本発明を利用したパケット・スイッチング
装置の実施例のブロック図であり、（１）相互接続構造
109、および（２）４個の出力パケット・スイッチ110〜
113からなる。相互接続構造109は、（ｉ）８個の相互接
続構造入力101〜108、および（ii）それぞれ、４つの相
互接続構造出力のサブセット（例えば、相互接続構造出
力122〜125）に分類された、16個の相互接続構造出力12
2〜137を有する。４個の出力パケット・スイッチ110〜1
13は、それぞれ、（ｉ）４個の出力パケット・スイッチ
入力、および（ii）２個のスイッチ出力（例えば、出力
パケット・スイッチ110のスイッチ出力114〜115）を有
する。各出力パケット・スイッチは、第１図に示された
相互接続構造出力の別個のサブセットからデータ・パケ
ットを受信し、これらのパケットを、場合によっては別
々のエンド・ユーザ装置に接続された２つの出力のいず
れかに送る。

動作中、パケットは、同時に、所定のタイム・スロッ
ト間に、相互接続構造入力101〜108に到着し、相互接続
構造109に読み込まれる。相互接続構造109は、各パケッ
トの宛先アドレスから、各パケットの宛先が、相互接続
構造出力122〜137のうちのいずれのサブセット、すなわ
ち、いずれの出力パケット・スイッチであるかを決定す
る。そのとき、数個のパケットの宛先が出力の同一のサ
ブセット、例えば、第１図のサブセット122〜125である
場合もある。しかし、各パケットは、別々の相互接続構
造出力122〜137にそれぞれ送られる。数個のパケットの
宛先が同一のスイッチ出力、例えば、スイッチ出力114
である場合、または、数個のパケットの宛先が、同一の
出力パケット・スイッチの相異なるスイッチ出力、例え
ば、出力パケット・スイッチ110のスイッチ出力114およ
び115である場合、これらのパケットはそれぞれ、相互
接続構造出力122〜137の別々のサブセットによって、そ
のパケット・スイッチの別々の入力に送られる。この相
互接続構造109は、従来知られている相互接続構造が、
到着パケットのアドレスを調べてそのアドレスをそのま
ま独自に特定の単一出力に対応（一対一）づけるだけで
あるのに対して、新規性を有している。しかし、本発明
の相互接続構造109は、各パケットのアドレスを数個の
相互接続構造出力のサブセットに対応（一対多）づけ
て、そのパケットをそのサブセットの使用可能ないずれ
の出力にでも送ることができる。相互接続構造入力101
〜108で特定のタイム・スロット間に同時に受信された
同時パケットが、相互接続構造を介して送られ、それぞ
れの出力パケット・スイッチ110〜113によって受信され
ると、相互接続構造109はクリアされて、次のタイム・
スロット間のパケットの到着を待機する。さらに、出力
パケット・スイッチはそれぞれ、各パケットの宛先アド
レスに基づき、従来の標準的なパケット・スイッチング
技術によって、受信したパケットを宛先のスイッチ出
力、例えば、出力パケット・スイッチ110の114〜115に
送る。宛先が同一の出力パケット・スイッチの出力であ
るような４個より多くのパケットが、同時に相互接続構
造入力101〜108に到着した場合、４個を超過したパケッ
トはすべて相互接続構造によって捨てられる。その理由
は、第１図に示されているように、各出力パケット・ス
イッチは、各入力につき１個の、最大４個の同時パケッ
トしか受け取ることができないためである。どのパケッ
トが捨てられるかを決定する方法は後で説明する。

パケットが独立に相互接続構造入力101〜108に到着し
た場合、パケット損失の確率は次式によって与えられ
る。

ただし、ｐはローディング、すなわち、パケットが、所
定のスロット間に所定の相互接続構造入力に到着する確
率である。さらに、Ｎ→∞のとき、パケット損失の確率
は次のようになる。

例えば、（１）50個の50×20の出力パケットスイッチ
（これは現在の技術で入手可能である）で構成された25
00×1000のパケットスイッチと（２）1000×2500の相互
接続構造を使用すると、パケット損失確率は、ｐ≦0.9
と仮定すると、10^-8よりも小さい。このパケット損失確
率は、通常、ほとんどの実用的システムで許容できるも
のであるが、個々のシステムのユーザの要求と、上記の
式に従って、調節することができる。上記の式は、どの
コンピュータでも、解を出すように容易にプログラムす
ることができる。

第２図は、本発明による相互接続構造109の実施例、
および、本発明の相互接続構造109から出力パケット・
スイッチ110〜113への接続を示すブロック図である。本
実施例の相互接続構造109は、４個の入力モジュール201
〜204を有しており、各入力モジュールは、それぞれ、
（１）２個の相互接続構造入力（例えば、入力モジュー
ル201の101と102）、および（２）４個の入力モジュー
ル出力（例えば、入力モジュール201の209〜212）を有
している。相互接続構造109はさらに、４個の中間モジ
ュール205〜208を有しており、各中間モジュールは、そ
れぞれ入力モジュール201〜204の別々の出力からデータ
・パケットを受信し、出力パケット・スイッチ110〜113
の別々の入力に対応した、相互接続構造109の別々の出
力にデータを送信するように設定されている。説明のた
めに、第２図の入力モジュール出力209〜224および出力
パケット・スイッチ入力122〜137は、以下では集合的に
パスと呼ぶことにする。その理由は、これらは実際に、
入力モジュールから出力パケット・スイッチへパケット
を通信するために使用される通信パスだからである。従
って、第２図は、32個のパス、すなわち、122〜137とラ
ベル付けされた16個の第１パスと、209〜224とラベル付
けされた16個の第２パスからなる。相互接続構造109
は、以下で説明されるように、中間モジュール205〜208
とパス209〜224および122〜137の使用を介して、入力モ
ジュール201〜204から出力パケット・スイッチ110〜113
へパケットを伝送するための、効率的なルーティング・
アルゴリズムを実現している。

このルーティング・アルゴリズムの動作中、パケット
は、所定のタイム・スロット内に同時に、入力モジュー
ル201〜204への入力101〜108に到着する。タイム・スロ
ットは、相互接続構造109の内部では、Ｍ個のミニスロ
ットに分類される。ただしＭは、入力モジュールと、以
下で説明される伝送スロットを足した数に等しい。以
後、タイム・スロットとミニスロットとの区別に注意を
払うべきである。すなわち、タイム・スロットは、その
間に数個の同時パケットが相互接続構造109の入力101〜
108に到着期間であり、ミニスロットは、Ｍ個で１つの
タイム・スロットをなすものである。第１ミニスロット
間に、別々の特定の出力パケット・スイッチは各入力モ
ジュールに割り当てられる。続いて各入力モジュール
は、そのタイム・スロット間に受信された各パケットの
宛先アドレスを調べ、どのパケットの宛先が、その特定
のミニスロット間にその入力モジュールに割り当てられ
た特定の出力パケット・スイッチであるかを決定する。
例えば、第１ミニスロット間に、出力パケット・スイッ
チ110〜113はそれぞれ入力モジュール201〜204に割り当
てられる。これは、第１ミニスロット間に、入力モジュ
ール201は受信したパケットを調べて、出力パケット・
スイッチ110を宛先とするパケットがあるとしたら、そ
れはどのパケットであるか、すなわち、言い換えれば、
スイッチ出力114または115を宛先とするパケットがある
としたら、それは相互接続構造入力101および102で受信
される２種類のパケットのうちのいずれのパケットであ
るかを決定するということを意味する。また、この第１
ミニスロット間に、入力モジュール202は、相互接続構
造入力103および104にそのタイム・スロット間に到着し
たパケットのうちのいずれのパケットの宛先が出力パケ
ット・スイッチ111であるか、すなわち言い換えれば、
どのパケットの宛先がスイッチ出力116または117である
かを決定する。入力モジュール203および204も、それぞ
れに受信したパケットおよびそれぞれに割り当てられた
出力パケット・スイッチ112および113に対して同様に機
能する。

特定の割り当てられた出力パケット・スイッチを宛先
とする各パケットに対し、各入力モジュールは付随する
パスのうちの１つ（例えば、入力モジュール201のパス2
09）、および、そのパケットの宛先である特定の出力パ
ケット・スイッチに付随するパス（例えば、出力パケッ
ト・スイッチ110のパス122）を確保する。確保されたパ
スは両方とも同一の中間モジュールに接続されていなけ
ればならない。例えば、パス122および209は両方とも同
一の中間モジュール205に接続されている。続いて中間
モジュールは、パケット伝送のための後続のミニスロッ
ト間に、入力モジュールから出力パケット・スイッチへ
パケットを伝送するために、２個のパス間を接続する。
第１ミニスロットの最後に、各入力モジュールは、第１
ミニスロットで、どの付随するパスが確保されたかを示
す少量のデータを格納する。第１ミニスロットの最後に
はまた、おそらく各出力パケット・スイッチにおいて、
相互接続構造を４個の出力パケット・スイッチに接続し
ているどの特定のパス122〜137が確保されたかというこ
とが記録される。

同一のタイム・スロットの次のミニスロット間に、各
出力パケット・スイッチは新たな入力モジュールに割り
当てられる。例えば、タイム・スロットの第２ミニスロ
ットは、出力パケット・スイッチ110、111、112、およ
び113を、入力モジュール202、203、204、および201
に、それぞれ割り当てる。各出力パケット・スイッチ
は、その付随するパスのいくつかが第１ミニスロットか
ら確保されている場合があり、出力パケット・スイッチ
のどのパスが以前に確保さているかに関する情報は、現
在その出力パケット・スイッチに割り当てられている入
力モジュールに渡されなければならない。各入力モジュ
ールはすでに、付随するパスのどれが以前に確保されて
いるかを示すそれ自身の情報を持っている。その理由
は、各入力モジュールはこの情報を、付随する出力の１
つを確保するときに格納するからである。従って、第２
ミニスロットの最初に、各入力モジュールは、（１）そ
のパス、例えば、入力モジュール201のパス209〜212、
のどれが以前に確保されているかを示す情報、および
（２）それが割り当てられている特定の出力パケット・
スイッチのどのパスが以前に確保されているか、例え
ば、出力パケット・スイッチ113のパス134〜137のどれ
が、割り当てられた入力モジュール204によって第１ミ
ニスロット間に確保されているかを示す情報、を持って
いる。

第２ミニスロット間に、各入力モジュールは、そのタ
イム・スロット間に受信したパケットを調べ、新たに割
り当てられた出力パケット・スイッチを宛先とするパケ
ットを検索する。特定の割り当てられた出力パケット・
スイッチを宛先とする各パケットに対し、各入力モジュ
ールは再び一組のパスを、前記と同様の方法で、ただし
以前に確保されたパスは再使用されないという制限つき
で、確保する。第２ミニスロットの最後に、出力パケッ
ト・スイッチはもう一度再割り当てされ、このプロセス
は出力パケット・スイッチ110〜113の各々が入力モジュ
ール201〜204の各々に割り当てられるまで続けられる。
各ミニスロットの最初に、各入力モジュールは常に、そ
のパス、例えば、入力モジュール201のパス209〜212の
どれが、以前のミニスロット間に確保されているかとい
う累積記録を有する。さらにまた、各入力モジュール
は、その入力モジュールに現在割り当てられている出力
パケット・スイッチのどのパスが、以前のミニスロット
間に他の入力モジュールによって以前に確保されている
かという累積記録を渡される。第４ミニスロットの最後
に、上で簡単に述べたように、以前に確保されたパスを
介して相互接続構造109を通ってパケットを伝送し、次
のタイム・スロット間に新たな一連の同時パケットを受
信するように相互接続構造をリセットするために、伝送
スロットが確保される。

いったん入力モジュールの出力パスがあるパケットに
対して確保されると、この確保、およびどのミニスロッ
トにシステムが入っているかの標識は、出力パケット・
スイッチ・パス122〜137のどれが確保されるべきか、お
よび、中間モジュールを通って形成されるべき適切な接
続を、独自に決定する、ということに注意すべきであ
る。例えば、第２図を参照して、入力モジュール201が
第１ミニスロット間にパス209を確保した場合、中間モ
ジュール205はパス209をパス122に接続しなければなら
ない。その理由は、第１ミニスロット間に、入力モジュ
ール201は出力パケット・スイッチ110に割り当てられて
いるからである。従って、パス209が第１ミニスロット
間に確保された場合、このパスは中間モジュール205を
通して出力パケット・スイッチ110へパケットを伝送し
なければならない。しかし、第２図に示されているよう
に、パス122は、中間モジュール205から出力パケット・
スイッチ110へデータを伝送する唯一のパスである。従
って、第１ミニスロット間にパス209を確保すること
は、中間モジュール205で形成される接続を独自に決定
する。この概念は、同一の中間モジュールに接続された
多数のパスがあるミニスロット間に確保されている場合
にも拡張することができる。例えば、入力モジュール20
1が第１ミニスロット間にパス209を確保し、入力モジュ
ール202が第１ミニスロット間にパス213を確保した場
合、中間モジュール205はパス209および213を、それぞ
れパス122および126に接続する。その理由は、パスのペ
ア209−122および213−126は、それぞれ、入力モジュー
ル201から出力パケット・スイッチ110への接続、およ
び、入力モジュール202から出力パケット・スイッチ111
への接続を形成するからである。中間モジュール205
は、接続ペア209−126および213−122は誤っていること
を知っている。その理由は、パス209−126は、入力モジ
ュール201から出力パケット・スイッチ111への接続に対
応し、パス213−122は入力モジュール202と出力パケッ
ト・スイッチ110との間の接続に対応しており、いずれ
の接続とも第１ミニスロット間の入力モジュール／出力
パケット・スイッチの割当と矛盾するからである。しか
し、将来のミニスロット間に、入力モジュール201およ
び202が、それぞれ出力パケット・スイッチ111および11
0に割り当てられ、パス209および213がこの将来のミニ
スロット間に使用できるように確保された場合、接続20
9−126および213−122は、上記の場合とは異なり、上記
の割当とは異なる入力モジュール／出力パケット・スイ
ッチの割当に対応した、正しい接続である。この選択的
スイッチングを実行する回路の実施例は後で詳細に説明
する。

上記のルーティング法を実現する一実施例としては、
本発明の範囲を制限するものと解釈されてはならない
が、１つ以上の小プロセッサ、あるいはマイクロプロセ
ッサを、相互接続構造109内にもち、入力モジュール201
〜204および出力パケット・スイッチ110〜113の各々に
対する４ビットのメモリ・ブロックを確保することが考
えられる。この実施例の一部を示すブロック図が第３図
に示されている。第３図のメモリ・ブロックはそれぞれ
mxxxとラベル付けされている。ただし、xxxは、そのメ
モリ・ブロックが対応している入力モジュールまたは出
力パケット・スイッチである。例えば、第３図のm201は
第２図の入力モジュール201に対応するメモリ・ブロッ
クである。各メモリ・ブロックの各ビットは第２図から
の通信パスの１つ１つを表しており、第３図のメモリ・
ブロックm110〜m113およびm201〜m204の各ビットは、そ
れが表している通信パスに対応するようにラベル付けさ
れている。各入力モジュールは２個の入力バッファ、例
えば、入力モジュール201の入力バッファ1101および110
2、を有しており、これらの入力バッファは、タイム・
スロットの最初に到着するパケットをバッファリングす
るために使用される。さらに、各入力モジュールは４個
の出力バッファ、例えば、入力モジュール201の0209〜0
212、を有する。各出力バッファ0209〜0224は通信パス2
09〜224の１つ１つに対応する。中間モジュール205〜20
8は、それぞれ、その中間モジュールに終端しているパ
スに対応する、メモリ・ブロックm201〜m204のビットb2
09〜b224のいずれかの状態を監視するように設定され
る。例えば、中間モジュール205は、ビットb209、b21
3、b217、およびb221の状態を監視するように設定され
る。その理由は、第２図に示されているように、これら
のビットに対応するパスはすべて中間モジュール205に
接続されているからである。これらのモニタリング接続
は、図面の明確化のために、第３図には示されていな
い。

タイム・スロットの最初に、同時パケットは相互接続
入力101〜108に到着し、それぞれ第３図の入力バッファ
1101〜1108に読み込まれる。各入力モジュールは第１ミ
ニスロット間には別々の出力パケット・スイッチ110〜1
13に割り当てられており、従って、その入力モジュール
に割り当てられている特定の出力パケット・スイッチに
対応するメモリ・ブロックm110〜m113のうちの適当な１
つから読み取り、そしてこのメモリ・ブロックに書き込
むように設定されている。実施例の入力モジュールの入
力バッファのいずれかのパケットの宛先がその入力モジ
ュールに割り当てられた特定の出力パケット・スイッチ
である場合、その入力モジュールは、第３図の適当なメ
モリ・ブロックm201〜m204およびm110〜m113の対応する
ビットの補数をとることによって、一組のパスを確保す
る。続いて中間モジュール205〜208はそのビットを解釈
して適切なパスを接続する。例えば入力モジュール201
がパス209および122を典型的なミニスロット間に確保し
た場合、入力モジュール201は第３図のビットb209およ
びb122の補数をとる。中間モジュール205は、ビットb20
9を監視し、そのミニスロット間にそのビットb209が補
数をとられたことを検出し、従って、パス209と122を互
いに接続する。ビットの補数をとることによってパスを
確保した後、入力モジュール201〜204は、確保されたパ
ス上に伝送するパケットを、第３図の出力バッファ0209
〜0224のうちの対応する１つに配置する。タイム・スロ
ットの後続のミニスロット間に、パケットが出力バッフ
ァ0209〜0224に配置されると、入力バッファに残ってい
るパケットは少なくなっており、また、後続の各ミニス
ロット間に調べるべきパケットも少なくなっている。

第１ミニスロットの最後に、各入力モジュールは新た
な出力パケット・スイッチに割り当てられる。これは、
物理的には、第３図のメモリ・ブロックm110〜m113を16
ビット・シフト・レジスタとして実現して、そのシフト
・レジスタをいずれかの向きに４ビットだけ周期的にシ
フトすることによって達成される。シフト後、各入力モ
ジュール201〜204は、以前に別の入力モジュールによっ
て監視されていた４個のビットを監視するように設定さ
れる。さらに、４ビットの各セットb122〜b125、b126〜
b129、b130〜b133、およびb134〜b137は、以前割り当て
られていた入力モジュールから、確保、すなわち、補数
をとられたビットを得る。従って、このシフト・レジス
タの周期的回転によって、現在割り当てられている出力
パケット・スイッチのどのパスが、現在割り当てられて
いる出力パケット・スイッチのどのパスが、現在割り当
てられている出力パケット・スイッチが以前割り当てら
れていた入力モジュールによって以前確保されているか
という累積記録を、各入力モジュールに供給する方法が
与えられる。このシフト・レジスタ法は、例えば、コン
ピュータ・バスによって置き換えることもできる。第３
図を参照すると、16個のビットb122〜b137はすべて入力
モジュール201〜204のそれぞれにバスされ、各入力モジ
ュールはどのミニスロット間でも別々の４ビットを監視
することができる。新たなミニスロットが開始すると、
各入力モジュール201〜204は切り替わり、異なる出力パ
ケット・スイッチの割当に対応して、b122〜b137から選
択された４ビットの異なるセットを監視する。こうし
て、各入力モジュールは、ビットの補数をとることによ
って、各ミニスロット間にパスの確保を継続することが
できる。宛先が特定の出力パケット・スイッチであるよ
うな、あまりに多くのパケットが到着した場合、相互接
続構造は、タイム・スロット間にその出力パケット・ス
イッチへの使用可能なパスを使い果たす。パスの供給が
なくなると、そのタイム・スロット間にその出力パケッ
ト・スイッチを宛先とする他のすべてのパケットは捨て
られる。第４ミニスロットの最後に、パケットは、伝送
スロット間に、以前確保されたパスを介して出力パケッ
ト・スイッチへ伝送され、すべてのメモリ・ブロックは
非動作状態にリセットされて、相互接続構造は次のタイ
ム・スロットのパケットを受け取れる状態になる。

このルーティング・アルゴリズムには注意すべきわず
かな非効率が存在する。上記のように、入力モジュール
出力および出力パケット・スイッチがパケットに対して
確保されると、両方とも同一の中間モジュールに接続さ
れなければならない。このことは、第３図のメモリ・ブ
ロックの実施例に対する非常に特殊な要求になる。特に
このことは、入力モジュールに対応するメモリ・ブロッ
クm201〜m204に確保されたビット位置は、現在割り当て
られている出力パケット・スイッチに対応するメモリ・
ブロックm110〜m113に確保されたビット位置と同一でな
ければならない、ということを意味する。例えば、入力
モジュール201から出力パケット・スイッチ110へある典
型的なパケットを伝送するためには、対応するパスがい
ずれも以前確保されていないと仮定すれば、第３図のビ
ットのペアb209−b122,b210−b123,b211−b124,またはb
212−b125のいずれを使用することも可能である。b209
およびb122はいずれもそれぞれのメモリ・ブロックm201
およびm110の第１位置にあることに注意すべきである。
同様に、b210およびb123はいずれもそれぞれのメモリ・
ブロックm201およびm110の第２位置にある。上記の他の
ビットのペアも同じ性質を持つ。この要求のために、特
定のミニスロット間の所定の入力モジュール／出力パケ
ット・スイッチの割当に対し、入力モジュールからの数
個のパスが使用可能であり、出力パケット・スイッチへ
の数個のパスが使用可能であるが、それでもなお２つの
間のパケットは損失するということが起こり得る。この
状況は、入力モジュールから使用可能なパスがいずれ
も、使用可能な出力パケット・スイッチ・パスが接続さ
れているものと同一の中間モジュールに接続されていな
い場合に起こる。例えば、第２図を参照して、第３ミニ
スロット間に入力モジュール201が出力パケット・スイ
ッチ112に割り当てられていると仮定する。さらに、以
前のミニスロット間に、とりわけパス209および131〜13
3が、相互接続構造を介してパケット伝送のために確保
されていると仮定する。第２図によれば、出力パケット
・スイッチ112がまだ使用可能な、すなわち、以前に確
保されていない、付随するパス130をもっており、さら
に、入力モジュール201がまだ使用可能なパス210乃至21
2をもっているにもかかわらず、第２図の相互接続構造
を通して入力モジュール201から出力パケット・スイッ
チ112への接続を形成することができない。その理由
は、出力パケット・スイッチ112の使用可能なパス130
は、入力モジュール201の使用可能なパス210〜212のい
ずれとも、同一の中間モジュールに接続されていないか
らである。このパケット損失確率は、前記の式（１）お
よび（２）によって与えられるパケット損失確率に追加
される。前記の式（１）および（２）は、同一の出力パ
ケット・スイッチを宛先とする４個よりも多くのパケッ
トが、相互接続構造入力101〜108に到着することによる
ものである。しかし、この余分のパケット損失確率を考
慮に入れても、パケットが損失しない確率は、上記の式
で与えられる値のおよそ98％から99％であり、従ってや
はりほとんどの実用的なシステムでは許容される。

実施例の中間モジュール205の機能を実現するための
典型的な論理回路の一部のブロック図が第４図に示され
ている。第４図は、各中間モジュール内で第１ミニスロ
ットを実現するために要求される論理回路の一部だけを
示している。さらに、第４図は、説明のためだけに示さ
れたものであり、本発明の範囲を制限するものと解釈さ
れてはならない。デマルチプレクサ400はシステム・ク
ロック、すなわちシステム・クロックによって供給され
るミニスロット・インジケータ・タイミング信号を解釈
し、適当なミニスロットを指示することができる出力ラ
イン405〜408のうちの１つを選択的に動作状態にセット
する。例えば、第１ミニスロット間に、ライン405は動
作状態になり、論理ゲート401〜404を使用可能にする。
入力モジュールによってビットb209、b213、b217、また
はb221のうちのいずれか１つ以上が動作状態にセットさ
れた場合、パルス・ジェネレータ413からの対応する出
力414〜417は、１ミニスロット幅のパルスを発生し、対
応する論理ゲート401〜404からの出力は起動される。続
いて、この起動された出力は、ラッチ・スイッチ409〜4
12の入力Ｅを動作状態にセットすることによって、適当
な１つ以上のラッチ・スイッチ409〜412を使用可能にす
る。論理ゲート401〜404からの出力はそれぞれラッチ・
スイッチ412〜409に接続される。１つ以上のラッチ・ス
イッチ409〜412のＥビットのこの起動は、ラッチ・スイ
ッチの入力を、対応する出力122、126、130、または134
に接続させ、入力モジュールによって最初に確保された
２個のパスの接続を形成する。この接続は、パケットが
タイム・スロットの最後に相互接続構造を通ってすべて
伝送されるように、全タイム・スロットの間、論理ゲー
トによってセットされたまま保持される。ラッチ・スイ
ッチ409〜412へのリセット入力は図示されていない。こ
のリセット入力は、タイム・スロットの最後に相互接続
構造を通してパケットが伝送された後にラッチ・スイッ
チをリセットするために使用される。

残りの３個のミニスロットのそれぞれの間の動作のた
めに、ゲート401〜404と類似した一組のゲートが利用さ
れる。第５図は、中間モジュール205の回路の実施例の
第２の部分を示しており、この第２の部分は第２ミニス
ロット間で使用可能なものである。第５図のデマルチプ
レクサ出力406が第２ミニスロット間は動作状態とされ
ており、第１ミニスロット間に使用可能なゲートのセッ
ト401〜404の代わりに異なるゲートのセット501〜504を
使用可能にしていることに注意すべきである。さらに、
第４図のラッチ・スイッチ409〜412への入出力は、異な
る入力モジュール／出力パケット・スイッチの割当に対
応して、第５図のラッチ・スイッチ509〜512への入出力
とは異なる対を組んでいることにも注意すべきである。
第５図によれば、第２ミニスロット間にビットb209、b2
13、b217、またはb221が動作状態になった場合、ゲート
501〜504は、スイッチ509〜512のうちの適当な１つを通
して、パス209−134、213−122、217−126または221−1
30から対応する接続を完成させる。いったんビットb20
9、b213、b217、またはb221が動作状態にセットされ、
ミニスロット信号が供給されると、第４図および第５図
の回路は中間モジュールを通して適切な接続を形成する
ということに注意すべきである。前に強調したように、
いったん入力モジュール・パスが選択され、ミニスロッ
トが認識されれば、このことは、同様に確保されなけれ
ばならない出力パケット・スイッチ・パスを決定する。

中間モジュール205〜208を通しての接続を実現するた
めの別の方法は、第４図および第５図で説明されたよう
な中間モジュール205〜208を通して接続を設定するので
はなく、各タイム・スロット間にパケットを自己ルーテ
ィングすることに基づいている。第３図を参照すると、
自己ルーティング法においては、要求されたパスを確保
するために適当なビットを起動した後、各入力モジュー
ルは上記のように出力バッファ0209〜0224にパケットを
配置する。しかし、自己ルーティング法では、中間モジ
ュール内にはスイッチは存在しない。代わりに、各パケ
ットが１個以上のビットのフィールドを有し（以下では
「ルート（route）」フィールドと呼ぶ）、このフィー
ルドは、入力モジュール201〜204によってセットされ、
パス122〜137のうちの、中間モジュールがパケットを送
るべき特定の１つのパスを指定する。ミニスロットの最
後に、パケットは中間モジュールへ伝送され、中間モジ
ュールはルート・フィールドを解釈して、各パケットの
ルート・フィールドに指定されているように、パス122
〜137のうちの適当な１つによってパケットを伝送す
る。

第４図および第５図に示されている回路の実施例は、
本発明の技術思想および範囲を制限するものと解釈すべ
きでないことは理解すべきである。中間モジュール全体
は、ハードウェアとソフトウェアの任意の組合せとし
て、または当業者によって容易に構成することができる
第４図または第５図の装置以外のハードウェア装置とと
もに、実現することができる。中間モジュール205〜208
の全セットは、より少数のさらに大きな中間モジュー
ル、例えば、示された４個の４×４中間モジュールでは
なく、２個の８×８モジュールによって、置き換えるこ
とができる。メモリ・ブロックm201〜m204は削除するこ
とができ、入力モジュール201〜204は、それ自身の出力
バッファ0209〜0224を調べて、パス209から224のいずれ
が以前に確保されているかを決定することができる。特
に、例えば、パス219が入力モジュール203によって確保
された場合、そのパスによって伝送されるパケットは上
記のように出力バッファ0219にロードされる。従って、
将来のミニスロットでは、前に説明したようにb219がセ
ットされているかどうかをチェックするのではなく、入
力モジュール203は、第３図の出力バッファ0219を単に
チェックすることが可能であり、バッファがロードされ
ている場合、それはパス219が以前に確保されているこ
とを示していることになる。

本発明のさらに進んだ具体化が可能であり、当業者に
は容易に実現可能である。相互接続構造109は、パケッ
トのルーティングを、全タイム・スロットの最後まで待
つのではなく、各ミニスロットの最後に開始することが
できる。入力モジュールは、前のタイム・スロットから
のパケットのセットを伝送している間に、新たなパケッ
トのセットの受け取りを開始することができる。各出力
パケット・スイッチ110〜113への入力数Ｊ、または、各
入力モジュール201〜204からの出力数は同一である必要
はない。さらに、１個以上の出力パケット・スイッチが
ただ１つの入力をもつこともできる。多くのトラフィッ
クの宛先が、たとえばある特定の出力パケット・スイッ
チであることが前もって認識されている場合、この出力
パケット・スイッチは他の出力パケット・スイッチより
も多くの入力をもつことができる。また、入力モジュー
ルの数が出力パケット・スイッチの数と同一である必要
はなく、中間モジュールは互いに相異なる数の入力およ
び出力をもつことができる。さらに、１個以上の中間モ
ジュールが、すべての入力モジュールではなく指定され
た入力モジュールだけによって使用されるように設定さ
れることによって、それらの指定された入力モジュール
に到着したパケットに対して高い優先度を与えることが
できる。

相互接続構造は、さらに一般化されて、パケットおよ
び回路トラフィックの混合を扱うことができる。任意の
相互接続構造入力、例えば101から、相互接続構造出力
の任意のグループ、例えば第１図の122〜125のいずれか
の相互接続構造出力へ、デジタル・ビット・ストリーム
の伝送のための回路接続を形成することが所望されるも
のと仮定する。相互接続構造は、各タイム・スロットの
最初に、ここで説明された確保アルゴリズムがパスの確
保を開始する前に、例えば、相互接続構造入力101から
相互接続構造出力122へのパスを確保することができ
る。従って、各タイム・スロットの間、相互接続構造入
力101を相互接続構造出力122に接続するパスのセット、
例えば、第２図のパス210および123は、確保アルゴリズ
ムの制限外となり、回路トラフィックのために確保され
る。そのタイム・スロット間に相互接続構造入力101に
到着したデータのどのブロックも、そのデータのブロッ
クのアドレスを調べることなく、相互接続構造出力122
に送られる。回路接続に要求される速度が、相互接続構
造がパケットを受け取る速度よりも遅い場合、例えば、
３分の１の速度である場合、３番目ごとのタイム・スロ
ット間に到着したデータのブロックは回路トラフィック
として処理され、残りの２個のタイム・スロットは通常
のデータ・パケットのために使用可能である。さらに、
回路接続によって伝送されるビット・ストリームの一部
であるデータのブロックは、アドレスを含まなくてもよ
い。

これらのデータのブロックは、ここでは例外データ・
パケットと呼ぶことにし、データ・パケットという言葉
に含まれるものと理解する。これらの例外データ・パケ
ットと、前に説明されたデータ・パケットの処理の相違
点は、次の２つだけである。それは（１）ここで説明さ
れた一対一の対応づけが、パケット内のアドレスではな
く、例外パケットが到着するタイム・スロットと、例外
パケットが到着した相互接続構造入力に基づいているこ
と、および（２）例外パケットは、出力のグループでは
なく、単一の出力に送られること、である。最後に、複
数の入力101〜108は、さまざまなタイム・スロット間
に、これらのデータのブロックを伝送するために確保さ
れることができる。このことは単に、所定のタイム・ス
ロット間に、b209〜b224およびb122〜b137のうちの所定
のビットが、そのタイム・スロットの最初に補数をとら
れ、従ってすべての通常のデータ・パケットの制限外と
なることを意味する。

パケット損失確率は、相互接続構造内で余分なバッフ
ァリングを使用することによってさらに小さくすること
ができる。特に、タイム・スロット間に使用可能なパス
がないすべてのパケットを捨てるのではなく、そのパケ
ットが受信された入力モジュールから、バッファリング
されたパケットの宛先の出力パケット・スイッチへのパ
スが使用可能になる後続のタイム・スロットまで、超過
パケットをバッファリングすることができる。しかし、
パケット損失の確率は余分なバッファリングがなくても
非常に小さくできるので、この方法は経済的ではない。
１個以上の出力パケット・スイッチは、コンピュータ、
マルチプレクサ、または他のデジタル・デバイスで置き
換えることができ、それによって、本発明の相互接続構
造は、パケット・スイッチだけでなくその他のタイプの
システムで利用されることができる。

【図面の簡単な説明】

第１図は、本発明による相互接続構造を使用した、パケ
ット・スイッチング装置の実施例のブロック図、 第２図は、第１図のパケット・スイッチング装置内で使
用することができる本発明の相互接続構造の実施例のブ
ロック図、 第３図は、第２図の相互接続構造の可能な実施例のブロ
ック図、 第４図は、第２図の相互接続構造の例で使用される典型
的なハードウェアの一部を示す図、 第５図もまた、第２図の相互接続構造の例で使用される
典型的なハードウェアの一部を示す図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユ シュアン イエイ アメリカ合衆国，07728 ニュージャー ジィ フリーホールド，ハンス ブルバ ード 65 (56)参考文献 特開 昭63−287140（ＪＰ，Ａ) 特開 昭63−221740（ＪＰ，Ａ) Ｇｌｏｂｅｃｏｍ’89 Ｐ．1159− 1165 昭和63年電子情報通信学会春季全国大 会 Ｂ−318 電子情報通信学会論文誌 Ｂ Ｖｏ ｌ．Ｊ72−Ｂ−Ｉ Ｎｏ．３ Ｐ．164 −171 電子情報通信学会論文誌 Ｂ Ｖｏ ｌ．Ｊ72−Ｂ−Ｉ Ｎｏ．８ Ｐ．918 −921

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】（ｉ）パケット伝送用相互接続構造（10
   9）と、 （ii）複数の出力パケットスイッチ（110−113）とから
   なるパケット伝送用交換器において、 （ii）前記出力パケットスイッチは、前記パケット伝送
   用相互接続構造の個々の出力ポートグループ（122−12
   5,126−129,130−133,134−137）からデータ・パケット
   を入力し、このデータ・パケットをその宛先に出力し、 前記（ｉ）パケット伝送用相互接続構造（109）は、 （Ａ）データ・パケットを入力する複数の入力ポート
   （101−108）と、 （Ｂ）前記データ・パケットを出力する１つあるいは複
   数の出力ポートからなる複数の出力ポートグループ（12
   2−125,126−129,130−133,134−137）と、 （Ｃ）前記入力ポートで入力したデータ・パケットを出
   力ポートグループに対応づけ、特に同時入力データ・パ
   ケットをその共通宛先に割り当てられた出力ポートグル
   ープの別個の出力ポートに対応づけるマッピング手段
   （201−204,205−208）と、 からなり、 前記（Ｂ）の各出力ポートは、 特定の出力ポートグループの各出力ポートは、他の出力
   ポートグループに割り当てられた宛先とは異なる共通の
   宛先に向けられ（122−125は110に,126−129は111に,13
   0−133は112に,134−137は113に）、少なくとも１つの
   出力ポートグループは複数の出力ポートを有し、その結
   果、前記出力ポート数は前記入力ポート数より多く、 前記（Ｃ）マッピング手段は、 データ・パケットを入力する各入力ポートとデータ・パ
   ケットが割り当てられる出力ポートグループの出力ポー
   トとの間に通信パスを確立し、この通信パスを介してデ
   ータ・パケットを伝送する手段と、 （ａ）複数個の入力モジュール（201−204）と、 （ｂ）複数個の中間モジュール（205−208）と、 からなり、 前記各（ａ）入力モジュールは、 （a1）相互接続構造入力ポートに接続される入力（101
   −108）と、 （a2）複数の出力（209−224）と、 （a3）前記の任意の入力を前記の任意の出力に選択的に
   接続して、前記通信パスの第１の部分を形成する手段と を有し、 前記各（ｂ）中間モジュールは、 （b1）前記別々の入力モジュールの出力に接続される複
   数の入力と、 （b2）前記相互接続構造の所定数の出力ポートグループ
   の相互接続構造の出力ポートに接続された複数の出力
   と、 （b3）前記の任意の中間モジュール入力と前記の任意の
   中間モジュール出力とを選択的に接続して、前記通信パ
   スの第２の部分を形成する手段と を有する ことを特徴とするパケット伝送用交換器。
2. 【請求項２】前記データ・パケットは、前記出力パケッ
   トスイッチ（110−113）の回路切り替えベースで、相互
   接続構造（109）を介して伝送される ことを特徴とする請求項１のパケット伝送用交換器。
3. 【請求項３】前記出力パケットスイッチ（110−113）
   は、複数の入力ポートと、複数の出力ポートとを有し、 前記入力ポート数は、前記出力ポート数より多い ことを特徴とする請求項２のパケット伝送用交換器。
4. 【請求項４】あるタイムスロットの間に受領した同一宛
   先のデータ・パケットの数がその宛先の出力ポートグル
   ープの出力ポート数を越えた場合、越えた分のデータ・
   パケットを廃棄する手段 を更に有することを特徴とする請求項１のパケット伝送
   用交換器。
5. 【請求項５】あるタイムスロットの間に受領した同一宛
   先のデータ・パケットの数がその宛先の出力ポートグル
   ープの出力ポート数を越えた場合、越えた分のデータ・
   パケットを次のタイムスロットまで保存する手段 を更に有することを特徴とする請求項１のパケット伝送
   用交換器。