JPS63252046A - 交換方法 - Google Patents

交換方法

Info

Publication number
JPS63252046A
JPS63252046A JP63045989A JP4598988A JPS63252046A JP S63252046 A JPS63252046 A JP S63252046A JP 63045989 A JP63045989 A JP 63045989A JP 4598988 A JP4598988 A JP 4598988A JP S63252046 A JPS63252046 A JP S63252046A
Authority
JP
Japan
Prior art keywords
adapter
input
data
exchange
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63045989A
Other languages
English (en)
Other versions
JPH0642681B2 (ja
Inventor
クリストス・ジョン・ジョージョウ
ジェラルド・レビゼイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63252046A publication Critical patent/JPS63252046A/ja
Publication of JPH0642681B2 publication Critical patent/JPH0642681B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、時間空間分割多重化により音声およびデータ
を交換する方法に関する。より具体的には、本発明は、
宛先の同じ音声データをグループ化して1フレームにし
、宛先の同じパケット・データをパケット記憶場所に記
憶することにより、高容量の統合音声・データ交換を実
現する。そのあと、フレーム・データおよび記憶データ
は、交換マトリックスを介して送られる。
B、従来技術およびその問題点 最近コンピュータの使用が成長してきたのに応じて、デ
ータに対する需要も増大している。こうした需要の多く
は、音声の伝送をも必要とする、あるいは広く言って同
期伝送を必要とする端末位置から来ている。したがって
、音声およびデータの統合交換が求められている。様々
な音声およびデータの交換方式が開発されている。最新
の方式は、時分割交換方式、または時分割交換方式と空
間分割交換方式を組み合わせたものである。しかし、後
で説明するように、これらの方法は、高価で成長の可能
性が乏しい低容量の音声およびデータの交換をもたらす
時間交換および空間交換を利用して回線とパケット・デ
ータの交換を統合するシステムが、モフェッ) (Mo
ffet)等の米国特許第3766322号明細書に記
載されている。この明細書に記載されているシステムは
、空間交換用に多数のクロスポイント交換マトリックス
を使用し、各データ伝送速度ごとにそれぞれ1個の専用
交換マトリックスを交換している。回線データもパケッ
ト・データも、データ伝送速度が同じ場合、同じ交換マ
トリックスを介して送ることができる。また、交換され
るデータ伝送速度毎に専用の個別の時分割交換機を使っ
て、時間交換を行なう。モフェット等の特許に記載され
ているシステムは、比較的低速でしたがって比較的低容
量のシステムである。モフェソト等の特許に記載されて
いる形式の装置を用いて交換されるデータ伝送速度の数
を増加させようき試みると、多数の個別の時間交換機と
空間交換機を含む複雑なシステムになる。この複雑性は
、データ伝送速度毎に時間交換機と空間交換機を専用に
する必要があるためである。需要の増加に応じて成長さ
せるには、各データ伝送速度別に個々の設備を専用にす
る必要があるので、データ伝送速度の数を増加させなく
とも、多数の空間交換機と時間交換機が必要になるはず
である。したがって、モフェットの交換システムは、多
数の専用交換マトリックスと専用時間交換機を必要とす
るため、システムの成長が比較的難しく、設備コストが
高くなる。別の回線交換とパケット交換の両方用の交換
機構がドーフィン([)auphin )等の米国特許
第4413337号明細書に開示されている。この機構
は、時分割交換だけを使用し、空間分割交換を使用しな
い。したがって、この明細書に開示されているシステム
は、最大約256本の64Kbps回線チャネルにサー
ビスする、比較的低容量のシステムを提供する。
したがって、低コストで高い成長の可能性をもち、比較
的多数の端末装置(すなわち、たとえば約1万6千台の
64Kbps端末装置)にサービスできる音声とデータ
を統合して交換する方法が求められている。
C0問題点を解決するための手段 本発明は、上記の必要を満たすため、同期信号とデータ
の交換を統合する方法を提供する。本発明は、低コスト
、高容量で高い成長の可能性をもつ、端末装置相互間で
交換する方法を実現する。
したがって、本発明は、交換マトリックスを介して信号
を交換する方法に関する。この方法は、一般に、−個の
交換マ) IJフックス一個の制御装置を使用する。交
換マトリックスは、交換マトリックスの入出力線を介し
て複数の交換アダプタに接続される。交換アダプタは端
末装置が結合されたノードに接続される。すなわち、ノ
ードは、交換アダプタを介して入出力線に接続される。
本発明の方法は、基本的に、まず、交換マトリ・ソクス
の入出力線対間の接続を確立することを含む。入出力線
は、それぞれ0.1個のネットワーク・ノードに結合さ
れる。この方法の第2段階は、各ノードに結合された端
末装置から来て同じ入出力線に向かう信号をまとめて、
異なるノードから来る信号を含まないフレームにするこ
とである。本発明の最後の第3段階は、各ノードで確立
されたフレームを交換マトリックスの入出力線相互間に
確立された接続を介して伝送することである。これらの
フレームの伝送は、対応する閉じたクロスポイント対を
介して非常な高速で、すなわち125マイクロ秒以内に
行なわれることに注意されたい。上記の送られる信号は
、同期信号、または回線交換される必要のある信号であ
ることが好ましい。一方、データ信号、または非同期信
号は、当該のデータ・メモリ内に記憶され、必要なすべ
ての同期信号が所定の時間内に送られた後、充分な時間
がある場合にだけ送られる。
したがって、本発明は、あるノードの端末装置から来て
交換マトリックスの同じ入出力回線に向かう信号をまと
めて1個のフレームとし、そのフレームを一単位として
空間交換を行なうことにより、空間交換マトリックスを
最大限に利用するものである。あるノードからきた信号
が、そのノードの各端末装置からある時点で空間交換さ
れるのではなく、フレーム単位で空間交換されるので、
交換マトリックスのクロスポイントの開閉の回数が大幅
に減少する。したがって、交換システム全体容量が、コ
スト増を伴わずに、増加する。
D、実施例 図面とくに第1図を参照すると、本発明の好ましい実施
例で使用される装置の全体的概略図が示されている。第
1図には、16個のポート接続機構すなわちノード90
1ないし916および16個の処理装置接続機構すなわ
ちノード917ないし932が示されている。ポート接
続機構は、同期トラフィックも非同期トラフィックも受
け取る回線のみに接続する。「ボート」という用語は、
通信ポートまたは回線走査装置を指す。一方、処理装置
接続機構は、単に、非同期トラフィックを搬送するため
処理装置に接続される回線にすぎない。ポート接続機構
はポート交換アダプタ301ないし316を介して交換
マトリックス50の入出力線501ないし532に結合
され、処理装置接続機構は処理装置交換アダプタ317
ないし332を介して交換マトリックス50の入出力線
533ないし564に結合されている。ポート交換アダ
プタは、音声とデータの両方を処理するのに使用される
。処理装置交換アダプタ317ないし332は、データ
だけを処理するのに使用される。
ボート/処理装置接続機構は、本願ではノードとも呼ぶ
。ボート/処理装置接続機構は、母線900によって交
換アダプタ多こ結合されている。各ボート/処理装置交
換アダプタは、最大約1000台の端末装置のノードに
対応できる。各端末装置は、データ装置または電話機に
接続できる。この実施例では1024台の端末装置を使
用する。ポート交換アダプタ301ないし316は、全
2重動作用の2重線である入出力線501ないし532
を介して交換マトリックス50に接続されている。
同期信号伝送用の入出力線を回線入出力線と呼び、非同
期信号伝送用の入出力線をデータ入出力線と呼ぶことに
する。交換マトリックス50内の接続はマトリックス制
御装置70によって確立される。
交換速度が最大の場合、マイクロプログラム式制御装置
が好ましい。交換マトリックス50内の様々な接続に対
する要求は、データ要求マスクまたは回線要求マスクの
形で交換アダプタ301ないし332からマトリックス
制御装置に送られる。本願で開示するように、交換構成
10を使用すると、音声とデータを統合的に交換する方
法が実現される。
本願に記載する方法は、音声とデータの統合的交換を実
現する。「データ」という用語は、それ自体、同期的に
伝送する必要のないピットなどの信号を指す。
データは、記憶しておいて、後で厳密なタイミング制約
条件なしに、伝送することができる。一方、音声は同期
的に伝送しなければならない。すなわち、音声はある伝
送速度で端末装置が受信しなければならない。たとえば
、音声では、1音声サンプル当り8ビツト・バイトを使
用する場合、受信端末は(典型的なディジタル式音声伝
送システムの場合)毎秒64キロビツトを受信しなけれ
ばならない。一方データでは、同じ64キロビツトを数
秒間の間に恐らく数個の異なる時間間隔に分けて間欠的
に送り出すことができる。音声およびデータの交換を、
それぞれ回線交換およびパケット交換と呼ぶ。これらの
用語は、当業界で周知のものである。
第2図に、音声交換用に本発明で使用するタイミングの
概略図が示されている。音声信号の帯域幅は4kllz
である。したがって、音声信号を1秒間に8000回サ
ンプリングしなければならない。
第2図は、3つの125マイクロ秒(178キロヘルツ
)の時間間隔に分割されたタイミング図31を示す。1
25マイクロ秒の最初の時間間隔の間に、音声サンプル
は、ポート交換アダプタの1対の大力バッファの一方に
記憶される。次の125マイクロ秒の時間間隔の間に、
音声サンプルは、当該の各ソース・アダプタの入力緩衝
記憶機構から取り出されて、当該の宛先アダプタの出力
緩衝記憶機構に記憶される。第3の最後の125マイク
ロ秒の時間間隔の間に、音声サンプルは当該の各宛先ア
ダプタの出力緩衝記憶機構から取り出されて、対応する
ポート接続機構に送られる。この例の音声サンプルはま
た、音声サンプルをソース・アダプタから宛先アダプタ
へ送るのと同じ方式で、同じ時間間隔の間に、宛先アダ
プタからソース・アダプタへも送られることに留意され
たい。上記の同時2方向伝送は、全2重動作と呼ばれる
(第2図の32参照)。
ソース・アダプタおよび宛先アダプタという用語は、そ
れぞれ要求元アダプタおよび要求先アダプタを指す。つ
まり、要求元アダプタが当該の要求先アダプタへの接続
を要求する。
音声サンプルが送られる125マイクロ秒の時間間隔で
時間が残っている場合、データ(「データ」という用語
は前記で定義した)がその時間間隔中に、ただし音声サ
ンプルを送り終わってから送られる。
第3図には、64本の2重入出力線501ないし564
を交換する64X32の全2重片面高速クロスポイント
交換マトリックス50の概略図が示されている。Pとマ
ークをつけた入出力線はデータ入出力線であり、Cとマ
ークをつけた入出力線は回線入出力線である。この好ま
しい実施例では、16本の2重入出力線を音声用に使い
、32本の2重入出力線をパケット・データ用に用いて
いる。
残り16本の2重入出力線は、この実施例では使用しな
い。音声用の16本の入出力線は、より具体的には回線
入出力線と呼び、データ用の32本の入出力線は、より
具体的にはデータ入出力線と呼ぶことができる。これら
の2重入出力線は、また交換マトリックスの2重行線6
01ないし664となっている。交換マトリックスは、
また内部2重列線401ないし432を備え、これらの
列線は2重行線601ないし664と接触なしに交差し
ている。ただし、61や64などの2方向式または2重
式のクロスポイント・スイッチが、各行線と各列線の交
点にある。したがって、これらのクロスポイント・スイ
ッチが入出力線を、したがって交換アダプタを相互接続
するのに使われる。
たとえば、クロスポイント・スイッチ61と64を閉じ
ることにより、入出力線501を列線402を介して入
出力線563に接続することができる。入出力線は互に
対になって接続されるので、入出力線相互間には32対
の接続しか可能でない。
32対の列線が利用できるので、このスイッチは無閉塞
式である。ただし、ある1アダプタがすでに現在の要求
元アダプタとは別のアダプタとの間で信号を送受してい
て、おいていないことがあるので、必ずしも要求された
アダプタ相互間のすべての接続が確立できるわけではな
い。この実施例で使用する交換マトリックスは、198
7年1月6日付けでC,J、ゲオルギウ(Georgi
u )に付与された米国特許第4635250号明細書
により詳しく記載されている。
すなわち、1つのアダプタとおいている別のアダプタと
の間の接続が第3図に概略図で示されている。この実施
例の各アダプタはある特定の入出力線に専用のもの、な
ので、2本の入出力線の間に接続が確立されていると言
いかえることもできる。
また、各入出力線はある特定のノードに結合されている
ので、2個のノード相互間、またはノードと入出力線の
間に接続ができていると言ってもよい。
次に、制御装置70の指示のもとにクロスポイント・ス
イッチによって確立された接続個所を介する回線データ
およびパケット・データ(同期信号および非同期信号)
の伝送について、説明する。
この実施例で使用する制御装置は、引用により本願に組
み込まれる「クロスポイント交換マトリックス用制御装
置」と題する米国特許第4830045号明細書に記載
されている。前記の接続を用いて、前記のように、1つ
のアダプタ(ソース・アダプタ)から選択された利用可
能な別のアダブタ(宛先アダプタ)への接続、言いかえ
れば、前記のように、ある入出力線から別の入出力線へ
の接続を確立する。これらの接続は、ソース・アダプタ
に結合されたノードの回線要求マスクまたはデータ要求
マスクからの接続要求に応じて行なわれる。これらのマ
スクについては、後段でさらに詳しく説明する。接続要
求に応じて接続が行なわれるとき、その要求がサービス
されると言う。どのアダプタでも、ある時間間隔の間に
回線交換要求がパケット交換要求より先にサービスされ
る。
「アダプタ」という用語は、「ボート交換アダプタ」ま
たは「処理装置交換アダプタ」を指す。
「ソース・アダプタ」という用語は、サービスを要求す
るアダプタを指し、「宛先アダプタ」はソース・アダプ
タへの接続を要求されたアダプタを指す。
ココテ、ソース・アダプタが回路交換とパケット交換の
両方の要求をもつものと仮定する。この場合、アダプタ
はボート交換アダプタである。宛先アダプタに対して2
重接続が行なわれる。回線データ・サンプル(通常、1
サンプル当り8ビツトの音声サンプル)が、ソース・ア
ダプタでも宛先アダプタでも、まとめられてフレームに
される(第7図)。ソース・アダプタで形成されたフレ
ームは、そのアダプタから宛先アダプタに向かうすべて
のサンプルを含む。同様に、宛先アダプタで形成された
フレームは、そのアダプタから対応するソース・アダプ
タに向かうすべてのサンプルを含む。回線データ・サン
プル(同期信号)は当該のソース・アダプタまたは宛先
アダプタに結合されたノードからくるので、そのフレー
ムは同じノードに向かう信号から構成されていると言え
る。伝送前にこれらのフレームを形成させると、制御装
置で実行しなければならない接続の数が最小限になる。
両フレーム、すなわち上記のソース・アダプタと宛先ア
ダプタで形成されたフレームが、2個のアダプタ相互間
で、あるいは同じことであるが2個のノード相互間で同
時に伝送される。こうして、全2重動作が実現される。
音声サンプルを伝送するための1組の接続がソース・ア
ダプタと宛先アダプタの間で確立されると、125マイ
クロ秒の時間間隔の間に音声サンプルを送るように要求
しているすべてのアダプタからの接続が確立されるまで
、音声サンプルを伝送するための別の1組の接続が別の
ソース・アダプタと宛先アダプタとの間で次々に確立さ
れる。そのあと直ちに、当該の音声サンチルが、当該の
確立された接続を介して送られる。この時間間隔内に時
間が残っている場合には、当該のパケット・メモリに記
憶されている非同期データに対しても同様な接続を確立
することができる。そのあと、後続の125マイクロ秒
の時間間隔の間に上記のプロセスが繰り返される。
第4図には、サンプル・ボート交換アダプタの主要構成
要素の概略図が示されている。この交換アダプタは、基
本的に、1対の入力緩衝記憶機構21と22.1対の出
力緩衝記憶機構23と24、パケット・メモリ26、お
よび経路指定装置25と27を含む。一方、処理装置交
換機はフリップ・フロップ緩衝記憶機構を備えていす、
その基本構成要素はパケット・メモリである。経路指定
装置は、それぞれ2つのポインタ・テーブルと一連のレ
ジスタを含むがこれについては後で、第5図の説明の所
で説明する。
第4図を再度参、照すると、この実施例では、上記の緩
衝記憶装置はフリップ・フロップ緩衝記憶機構であり、
各緩衝記憶機構は約1000バイトを記憶でき、最高約
1000台の端末装置にサービスすることができる。パ
ケット・メモリは、複数のデータ・メモリP。ないしP
。とパケット制御装置29を含む。各データ・メモリは
、−組の端末装置800から母線900を介して受け取
ったデータを記憶するのに使う。特定の各データ・メモ
リ(たとえばP3)は、そのメモリ内に記憶されている
データが転送される特定のアダプタ(またはデータ入出
力線)に対応している。したがって、各メモリ内の信号
は、対応するアダプタまたは対応するアダプタに結合さ
れた入出力線に向かう非同期信号(データ)である。パ
ケット制御装置は、パケット・メモリのデータ・メモリ
に出入リするデータの流れを制御するのに使う。この制
御装置は、当業界で周知のどの標準マイクロプロセッサ
でもよい。経路指定装置25と27は、当該の各交換ア
ダプタに記憶されている音声サンプルを経路指定するた
めの情報を入れておくのに使う。端末装置900からき
た音声は、1対の入力緩衝記憶機構21または22の一
方に記憶される。
音声サンプルは、125マイクロ秒ごとに当該の入力緩
衝記憶機構に記憶される。各音声サンプルは、典型的に
は8ビツトの2進ワードである。交換アダプタまたはア
ダプタという用語は、ポート交換アダプタまたは処理装
置交換アダプタのいずれかを指すものとする。
たとえば317などの処理装置交換アダプタは、音声な
どの同期伝送を要求する信号にでなく、データの伝送用
にだけ使う。処理装置交換アダプタの基本的構成要素は
、上記のパケット・メモリ26である。特定の宛先アダ
プタに向かうデータは、パケット・メモリの特定のデー
タ・メモリに記憶される。データ・メモリは、その特定
の宛先アダプタに、また同じ意味であるが、特定のデー
タ世入出力線に対応している。処理装置交換アダプタの
詳細は、当業者にとって周知のことなので、本願では示
さない。
ポート交換アダプタは、また、時間交換機として・く。
フリップ・フロップ緩衝記憶機構の様々な行(第4図の
28参照)に記憶されている音声サンプルは、交換マト
リックスによって確立された様々な接続を介して異なる
時に伝送される。同じ宛先に向かう音声サンプルをまと
めてフレームにし、このフレームが2本の入出力線、さ
らに具体的に言うと、同期伝送の場合、回線入出力線を
接続する交換マトリックスの接続を介して伝送される。
これらのフレームは、第5図のテーブルとレジスタに含
まれる情報に基づいて作成される。
音声サンプルをまとめてフレームを形成する次第は、後
段で説明することにする。
一咲節」DL互皿 第5図には、経路指定装置25/27のより詳細な概略
図が示されている。一対の関連する入出力緩衝記憶機構
21/22および23/24も示されている。両方の経
路指定装置は同じであり、両方の緩衝記憶機構対も同じ
なので、1台の経路指定装置と1対の緩衝記憶機構だけ
を示す。(PRRlTFPlDPN、TENlFLを含
む)レジスタ29については、後段で説明する。
当該の交換アダプタに接続された端末装置800からく
る音声サンプルは、入力緩衝記憶機構21に記憶される
。端末装置からの音声サンプルが入力緩衝記憶機構21
に向かうとき、カウンタ5ARIがゼロにセットされる
。カウンタは、その後入力緩衝記憶機構21が一杯にな
るまでカウントを続ける。そのあと、端末装置からの音
声サンプルが入力緩衝記憶機構22に向かい、カウンタ
5AR2がゼロにセットされる。5AR2は、その後入
力緩衝記憶機構22が一杯になるまでカウントを続ける
ポインタ・テーブルL 25A/27Aは、ポインタ・
テーブルII、25B/27Bを指す開始ポインタと終
了ポインタを含み、ポインタ・テーブル■は入出力緩衝
記憶機構の項目を指すポインタならびに同じ宛先アダプ
タに向かう緩衝記憶機構の項目を識別するためのポイン
タ・テーブル■内の別の項目を指すポインタを含む。ポ
インタPTRはポインタ・テーブルI中の項目を指すの
に用いられ、ポインタPARはポインタ・テーブル■中
の項目を指すのに用いられる。
連結リスト 音声サンプルをまとめて同じアダプタ、または同じ意味
であるが同じ回線入出力線に向かうフレームにする過程
は、これから定義する連結リストと呼ばれるものに強く
依存している。
連結リストは、同じ宛先アダプタまたは回線用入出力線
に向かう音声サンプルを含むフリップ・フロップ緩衝記
憶機構(入出力緩衝記憶機構)中の行など特定の記憶位
置を識別するのに用いられる。フリップ・フロップ緩衝
記憶機構の各行を使って、特定の宛先ポート・アダプタ
に向かう音声サンプルを記憶する。連結リストの各項目
は、フリップ・フロップ緩衝記憶機構を指すポインタ(
項目番号とも呼ぶ)を含んでいる。連結リストの各項目
は、最終項目を別として、ポインタ・テーブルを指すポ
インタも含んでいる。後者のポインタは、ポインタ・テ
ーブル内の、その連結リストの次の項目を含む次の記憶
位置を識別するものである。
連結リストの最終項目は、指すべき連結リストの項目が
他に存在しないので、ポインタ・テーブルを指すポイン
タを含む必要がない。ある連結リストについて、すべて
の項目番号は、同じ宛先アダプタに向かうサンプルが記
憶されているフリップ・フロップ緩衝記憶機構内の記憶
位置を指す。すなわち、連結リストは、あるアダプタ内
の同じ宛先アダプタに向かう音声サンプルを一つにまと
める曇きをする。連結リストの1例を、第5図に示す。
たとえば、宛先ポート・アダプタ2用の連結リストは、
ポインタ・テーブルI (25A/27B)とポインタ
・テーブルn (25B/27B)から導き出すことが
できる。交換アダプタ2用の項目P2を見ると、ポイン
タ・テーブルIには数字1と6が出ているが、これがポ
インタ・テーブル■を指す起点ポインタと終点ポインタ
となる。したがって、連鴇リストはポインタ・テーブル
Hの項目1から始まり、同じポインタ・テーブルHの項
目8で終わる。ここで、ポインタ・テーブルHの項目1
を見ると、左の欄に数字0、右の欄に数字5が来ている
。0は、ポート・アダプタ2、たとえばポート・アダプ
タ302に向かう(すなわち、送られる)音声サンプル
を含む、入出力緩衝記憶機構21/23中の項目すなわ
ち行を指す。5は、やはりポート・アダプタ2に向かう
音声サンプルを含む入出力緩衝記憶機構21/22の特
定の項目をt旨すポインタを含む、ポインタ・テーブル
■の項目5を指す。ポインタ・テーブルHの項目5を見
ると、数字312が見つかり、入出力緩衝記憶機構中の
音声サンプル項目312もポート・アダプタ2に向かう
ことを意味する。
上記のように、項目5の右の欄の数字6はポインタ・テ
ーブルHの項目6を指し、項目6もポート・アダプタ2
に向かう音声サンプルを有する入出力緩衝記憶機構の項
目の番号を含むことを示している。ポインタ・テーブル
■の項目6の右の欄の斜線は、n111すなわち同じ意
味であるが連結リストの終りに来たことを示す。したが
って、この連結リストは、ポート・アダプタ2に向かう
音声サンプルを含む入出力緩衝記憶機構内のすべての項
目を指す。それらの項目は0と312と3である。
フレームの宛 ポート・アダプタへの伝送入力緩衝記憶
機構21/23が一杯になっていて、DPN(宛先ポー
ト番号)レジスタに記憶されている要求先宛先ポート・
アダプタへの接続が行なわれているものと仮定する。フ
レームが要求元アダプタの入力緩衝記憶機構から要求先
アダプタの出力緩衝記憶機構へ転送される過程について
、これから説明する。rフレーム」という用語は、後で
第6図について説明するときにさらに詳しく説明する。
ポート・アダプタ1、たとえば、ポート・アダプタ90
1への接続が要求されているものと仮定する。この1が
、DPNからPTRに転送される。
PTRは、次にポート・アダプタ1に対応するポインタ
・テーブル工の項目にアクセスする。ポインタ・テーブ
ルエのこの項目の内容(0,2)が、次に図のBPRお
よびEPRレジスタに記憶される。0はBPRレジスタ
に記憶され、2JtEPRレジスタに記憶される。次に
、ポインタ・テーブル■の項目Oを指すBPRの内容(
0)が、PARに転送される。次に、後者PARの内容
(6,2)がレジスタFPBRとNPBRに転送される
8はレジスタFPBRに入り、2はレジスタNPBHに
入る。6は入力緩衝記憶機構の特定の項目すなわち行を
表わし、2はポインタ・テーブルHの別の項目を表わす
。FPBRの内容(6)は5ARIレジスタに記憶され
、NPBRの内容(2)はPARレジスタに記憶される
。次に、5ARIは、入力緩衝記憶装置の6番目の項目
にアクセスし、6番目の項目の内容を5BR1に記憶す
る。
5BR1の内容は実際の音声サンプルであり、最終的に
はそれが宛先ポート・アダプタ1、すなわち第1図の3
01に伝送される。入力緩衝記憶機横へのアクセスと同
時に、(PARに記憶されている)ポインタ・テーブル
■の項目2がアクセスされる。ポインタ・テーブルHの
アクセスされた項目の内容が、上記のようにFPBRと
NPBRに記憶される。次に、FPBRの内容とNPB
Rの内容が、それぞれ5ARIとPARに転送される。
次に、5AR1の内容を使って入力緩衝記憶装置の特定
の項目にアクセスし、PARの内容を使ってポインタ・
テーブル■の特定の項目にアクセスする。nilがポイ
ンタ・テーブル■から取り出されて、NPBRに記憶さ
れるまで、上記の過程が繰り返される。
最後に、入力緩衝記憶機構のアクセスされた最後の項目
が5BRIに記憶され、宛先ポート・アダプタ1の出力
緩衝記憶機構の1つに送られる。
こうして、同じ宛先アダプタに向かうすべての音声サン
プルが1つにまとめられる。こうしてフレーム(以下参
照)が形成され、宛先アダプタ1に送られる。マスク(
以下参照)からの新たな要求がDPNに送られ、DPN
の内容によって示される同じ宛先アダプタに向かう音声
サンプルをまとめる上記の過程が繰り返される。
一方の入力緩衝記憶機構が音声サンプルを交換マトリッ
クスに送っている間、もう一方の入力緩衝記憶機構に音
声サンプルが記憶されることにも留意されたい。一方の
入力緩衝記憶機構がその各項目を利用可能な交換アダプ
タに送り終わると、次に音声サンプルがそれに記憶され
、同時にもう一方の入力緩衝記憶機構が音声サンプルを
利用可能な交換アダプタに送る。したがって、2個の入
力緩衝記憶機構がフリップ・フロップ的に動作して交互
に音声サンプルを送り記憶する。すなわち、一方の入力
緩衝記憶機構で音声サンプルが記憶される間に、もう一
方の入力緩衝記憶機構がその内容を交換マトリックスを
介して当該の宛先アダプタに送る。
新しい呼の確立 やはり第5図を参照しながら、次に新しい項目をフリッ
プ・フロップに付は加える過程を説明する。こうした新
しい項目の付加は、新たな電話の呼が確立され、以前に
未使用の入力緩衝記憶機構の項目が今は新たな呼に使用
されている場合に対応する。呼がポート交換アダプタ2
(たとえば302)に向かい、入力緩衝記憶機構内の項
目番号が215であるものと仮定する。値2がDPNに
記憶され、215がTEN (一時項目番号)レジスタ
に記憶される。次に、下記のステップをとる。
PTRを0にセットすると、ポインタ・テーブル■内の
自由項目連結リスト(下記参照)の始めを指すポインタ
・テーブルIのポインタ項目(FPTR)がアクセスさ
れる。FPTR項目の内容(4、N)が、4はBPRに
、NはEPRに入れられる。次に、BPR中の4がPA
RおよびTFP(一時自由ポインタ)レジスタに転送さ
れる。
ポインタ・テーブル■の項目4がアクセスされ、8がN
BPRにロードされる。次に、NBPR中の8が、BP
Rに転送される。BPRの内容(8)をポインタ・テー
ブルIの項目O(すなわちFPTR)に書き込むことに
よって、自由項目の始めを指すポインタの値が更新され
る。4はもはやポインタ・テーブル■の自由項目の始め
ではないので、FPTR項目の内容は今や(8、N)で
ある。
次に、DPNの内容(2)が、PTRに転送される。ポ
インタ・テーブルの項目2の内容(1,6)が、上記の
ようにBPRとEPRに入れられる。
同時に、TFPの内容(4)がNBPRに転送される。
次に、EPRの内容(6)がPARに転送され、これを
使ってポインタ・テーブルHの項目6が選択される。そ
のあと、NBPHの内容(4)が項目θに書き込まれる
。TFPの内容(4)がPARとEPRに転送され、T
ENの内容(215)がFPBRに転送される。NPB
Rがnilにセットされる。FPBRの内容(215)
とNPBRの内容(n i l)がポインタ・テーブル
■の項目4に書き込まれる。同時に、EPRの内容(4
)がポインタ・テーブルエの項目P2に入れられる。
呼の終了 やはり第5図を参照しながら、次にある項目を入力緩衝
記憶機構から削除する過程を説明する。
この削除は、電話の呼が終了した場合に用いる。
その呼が入力緩衝記憶機構の項目5を使用し、ボート交
換アダプタ3(すなわち903)に向けられていたもの
と仮定する。下記のステップにしたがう。DPNの内容
(3)がPTRに転送され、ポインタ・テーブルエの項
目P3がアクセスされ、(3,7)が、3はBPRに7
はEPRにロードされる。BPRの内容(3)がPAR
,TFP。
PPR(前ポインタ・レジスタ)に転送される。
PPRがポインタ・テーブルエからロードされたことを
示すFL(フラグ)がセットされる。ポインタ・テーブ
ル■の項目3がアクセスされ、5がFPBRに、7がN
PBRにロードされる。FPBRの内容(5)がTEN
の内容(5)と比較される。
FPBRとTEHの内容が異なっていた場合、TFPの
内容がPPRに転送され、フラグがクリアされるはずで
ある。次に、NPBHの内容がPARとTFPに転送さ
れる。PARに記憶された新しい値を使って、ポインタ
・テーブル■が再びアクセスされる。この際、PARに
記憶されている新しい値に対応する項目が、上記のよう
にFPBRとNPBRに記憶されることになる。FPB
Rの内容が、再びTENと比較される。ポインタ・テー
ブル■が、上記のようにNPBRから得られたPARの
内容を使って、FPBRの内容がTENの内容と等しく
なるまで、アクセスされ続ける。
この実施例の例では、最初にポインタ・テーブルHの項
目にアクセスしたあと、FPBRの内容(5)とTEN
の内容(5)の間に一致が見出された。したがって、フ
ラグ(FL)はクリアされなかった。一致が得られた後
の最初のステップは、フラグをテストすることである。
フラグがまだセットされている場合、NPBRの内容(
7)がレジスタBPRに転送される。次に、BPRの内
容が、ポインタ・テーブルエのポート3(P3)項目に
書き込まれる。フラグがまだセットされていたので、も
はや使用されていないフリップ・フロップ緩衝記憶機構
の項目番号(5)がポインタ・テーブル■内の連結リス
トの始めにある。したがって、ポインタ・テーブルエで
は、ポインタ・テーブル■内の上記の連結リストに対す
る始点ポインタが、今や3でなく7になっている。
一方、フラグがクリアされていない場合、ポインタ・テ
ーブル■から削除されるフリップ・フロップ緩衝記憶機
構の項目番号は、連結リストの始めではない。フラグが
クリアされ(セットされていず)、FPBRとTENの
突き合わせが行なわれた後、下記のステップが実行され
る。TFPの内容がPARに転送され、ポインタ・テー
ブル■がアクセスされてNPBRがロードされ、今はポ
インタ・テーブル■の削除された項目を指す。次に、P
PRの内容がPARに転送され、NPBRの内容がPA
Rの内容(PRR)によってアクセスされるポインタ・
テーブル■の項目にロードされる。
前のステップで、ポインタ・テーブル■の連結リスト中
の削除された項目の前後の連結リスト中の項目相互間の
ギャップが閉じる。
今度は、削除したポインタ・テーブル■の項目を使って
、ポインタ・テーブルエのFPTR項目中の自由項目ポ
インタを変更する。PTRを0にセットすると、ポイン
タ・テーブルIのFPTR項目がアクセスされ、(4)
がBPRに、(N)がEPHにロードされる。次に、N
がPARに転送される。TFPの内容(3)がNPBR
とEPRに転送される。NPBRの内容がポインタ・テ
ーブルHの項目Nに書き込まれ、EPRの内容が項目F
PTRに書き込まれる。こうして、削除された項目がポ
インタ・テーブルHの自由ポインタの連結リストに付は
加えられる。TFPの内容(3)がPARに転送され、
NPBRがnilにセットされる。次に、NPBRの内
容(nil)がポインタ・テーブル■の(PARを介し
てアクセスされた)項目3に書き込まれる。
フレームの形成と伝送、および呼の確立と終了のための
上記手順に記載されたすべてのステップは、マイクロプ
ログラムの制御下で実行される。
入出力線または選択したアダプタへの接続要求は、通常
要求マスクの形をとる。マスクが同期デー夕を伝送する
ための接続要求を含んでいる場合、そのマスクは回線要
求マスクと言われる。そうでない場合、接続要求を含む
マスクはデータ要求マスクと呼ばれる。第6図を見ると
わかるように、回線要求マスク42は17個のビット位
置を含む。
ビット位置のうち16個は、それぞれある特定のポート
・アダプタまたは入出力線への接続要求を表わす。17
番目の位置が「1」となっていると、回線交換が要求さ
れていることを示す。要求しているポート・アダプタが
パケット交換要求をも有する場合、331個のビット位
置を含むデータ要求マスク44もアダプタから制御装置
に送られる。
これらのビット位置のうち32個はそれぞれ、特定のポ
ート・アダプタまたは処理装置アダプタへの接続要求を
表わす。33番目のビット位置が「0」になっていると
、要求がパケット交換であることを表わす。(回線また
はデータ)要求マスクは、次に、どのアダプタが使える
かを示す制御装置マスク46または44と比較される。
回線制御装置マスク46は、どのポート交換アダプタま
たは回線用入出力線が使えるかを示し、データ制御装置
マスク48はどのデータ用入出力綿または処理装置交換
アダプタが使えるかを示す。制御装置マスクの所定位置
の「0」または「1」を使って、そのスロット位置に対
応する当該の入出力線(またはアダプタ)が使えるかど
うかを示すことができる。
制御装置に対するフラグをセットするか、または切断要
求を別のアダプタに対する接続要求と組み合わせること
によって、切断要求を出すことができる。別の可能な実
施態様は、その要求マスクを、125マイクロ秒のサー
ビス期間の始めにただ一度だけ制御装置に送ることであ
る。そうすると、制御装置は、切断要求を受け取ったと
き、単に、サービスされているアダプタをマスクから削
除する。
第8図には、要求された利用可能なアダプタのアドレス
生成に使用される、制御装置の一部である回路が示され
ている。この図では便宜上回線制御装置マスク46と回
線要求マスク42が示されている。データ制御装置マス
クとデータ要求マスクも示すことができる。
回線要求マスク42の各スロット位置が、1701など
当該ANDゲートの2つの入力の一方に印加される。当
該ANDゲートのもう一方の入力は、インバータの出力
から来る。このインバータの入力は、制御装置マスク4
6の対応するスロット位置である。たとえば、ANDゲ
ート1701への入力である線1801と1802を参
照のこと。回線要求マスクのスロット位置1が「1」に
なっていると、要求されたアダプタ、たとえば301の
接続要求が行なわれたことを示す。制御装置の対応する
スロット位置が「0」になっていると、要求されたまた
は選択されたアダプタが使用中でないことを示す。この
場合、ANDゲート1701の出力は「1」となり、ア
ダプタ301が接続を要求され、使用できることを示す
。宛先アダプタの選択回路は、随時、要求マスク中のい
くつかの要求のうちのどれを制御装置マスクの対応する
スロット位置と比較するか仲裁する働きをする。宛先ア
ダプタの選択回路84は、通常、第1図に示した制御装
置70の一部になっている。次に、エンコーダの出力が
、当該の利用可能な(使用中でない)要求されたアダプ
タのアドレスを生成する。次に、制御装置は適切なりロ
スポイントを閉じて要求されたアダプタに対する接続を
確立する。
もちろん、本発明の好ましい実施例は音声とデータに関
するものであるが、本発明は容易に統合された同期およ
び非同期信号を含むように拡張できることを了解された
い。たとえば音声などの同期信号は、指定された時間ス
ロット内に送らなければならない。データの語は、本願
で使用する非同期信号を指す。
E、効果 本発明によれば、交換マトリックスのクロスポイントの
開閉の回数が大幅に減少する。したがって、交換システ
ム全体の容量を、コスト増を伴わずに増加させることが
できる。
【図面の簡単な説明】
第1図は、本発明の好ましい実施例で使用される装置全
体の概略図である。 第2図は、音声サンプルを伝送するために本発明で用い
る時間間隔を示すタイミング図である。 第3図は、本発明の好ましい実施例で使用される交換マ
トリックスの概略図である。 第4図は、本発明の好ましい実施例で使用されるボート
交換アダプタの概略図である。 第5図は、同じ宛先に向かう音声サンプルをまとめるの
に使用する第4図の経路指定装置の全体概略図である。 第6図は、データ要求マスク、回線要求マスク、および
制御マスクの概略図である。 第7図は、同じ宛先アダプタに向かう音声サンプルのフ
レームの概略図である。 第8図は、要求マスクで要求される多数のアダプタのう
ちから利用可能なアダプタまたは入出力線を選択するの
に使用される回路の概略図である。 FIG、4 交換植入       1゜、 へ 片面クロスRインl−女]^マトリクスFIG、3 ◆−−64 x 32 FIG、7 (Aゐ宛先フタ”ブりL二向つ) 鷺声廿しプルDフし−へ

Claims (1)

  1. 【特許請求の範囲】 イ)それぞれが少なくとも1個の端末装置に接続された
    、複数個のノードと、 ロ)上記ノードのそれぞれとノードごとに専用の入出力
    線を介して接続されており、かつこれらの入出力線同士
    を相互接続するクロスポイントの配列を具えた交換マト
    リックス を含む交換システムにおいて、 送り元となるノードが該ノードに接続された端末装置か
    ら受け取った、宛先のノードを異にする信号を、上記交
    換マトリックスを介して伝送するための交換方法であっ
    て、 次のステップを含むことを特徴とする方法。 (a)送り元のノードに専用の入出力線と宛先のノード
    のうちの1つに専用の入出力線とを上記マトリックスを
    介して接続し、該送り元のノードと該宛先のノードとを
    結ぶ伝送路を確立するステップ。 (b)送り元のノードが受け取った信号のうち、上記宛
    先のノードに伝送すべき信号をまとめてフレームにする
    ステップ。 (c)上記ステップ(b)で形成されたフレームを、上
    記ステップ(a)で形成された伝送路を介して伝送する
    ステップ。
JP4598988A 1987-04-01 1988-03-01 交換方法 Expired - Lifetime JPH0642681B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33437 1987-04-01
US07/033,437 US4845704A (en) 1987-04-01 1987-04-01 Switching system for integrated voice/data communications

Publications (2)

Publication Number Publication Date
JPS63252046A true JPS63252046A (ja) 1988-10-19
JPH0642681B2 JPH0642681B2 (ja) 1994-06-01

Family

ID=21870385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4598988A Expired - Lifetime JPH0642681B2 (ja) 1987-04-01 1988-03-01 交換方法

Country Status (4)

Country Link
US (1) US4845704A (ja)
EP (1) EP0289733B1 (ja)
JP (1) JPH0642681B2 (ja)
DE (1) DE3881574T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152345A (ja) * 1988-11-15 1990-06-12 Internatl Business Mach Corp <Ibm> 通信スイッチング制御装置
JPH04227152A (ja) * 1990-12-18 1992-08-17 Internatl Business Mach Corp <Ibm> バス制御のための中立監視システムおよびその方法
JPH04276847A (ja) * 1990-12-18 1992-10-01 Internatl Business Mach Corp <Ibm> シリアルリンク通信方法およびシステム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005867A (en) 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US5043979A (en) 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement
US7058062B2 (en) 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
US5039986A (en) * 1988-11-15 1991-08-13 International Business Machines Corporation High speed dynamic allocator for various length time slots
FR2646036B1 (fr) * 1989-04-13 1995-08-18 Cit Alcatel Centre satellite numerique multiservice en technique temporelle asynchrone de raccordement d'abonnes
JP2964151B2 (ja) * 1989-07-03 1999-10-18 富士通株式会社 通信制御方式
US5274627A (en) * 1991-07-10 1993-12-28 International Telecommunications Satellite Organization Non-regenerative multibeam satellite communications system with FDMA access and SSTDM connectivity
GB2280768B (en) * 1992-04-23 1996-01-10 Nokia Telecommunications Oy A method and a system to transfer digital signals between a digital signal processor and peripheral circuits connected to it
FI90708C (fi) * 1992-04-23 1994-03-10 Nokia Telecommunications Oy Menetelmä sekä järjestelmä digitaalisten signaalien siirtämiseksi digitaalisen signaaliprosessorin ja siihen liitettyjen oheispiirien välillä
US5844979A (en) * 1995-02-16 1998-12-01 Global Technologies, Inc. Intelligent switching system for voice and data
DE19961132C1 (de) * 1999-12-17 2001-06-28 Siemens Ag Zeit- /Raumkoppelbaustein mit Mehrfachfunktionalität
US7564819B2 (en) * 2003-09-12 2009-07-21 Alcatel-Lucent Usa Inc. Method of interlacing frames

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319365A (en) * 1976-08-07 1978-02-22 Furukawa Electric Co Ltd:The Preparation of inorganic compoudn filled polyolefine composition molding articles
JPS6147038A (ja) * 1984-07-02 1986-03-07 ジエイソン ジヨン キム 熱電子陰極とその製造方法
JPS61144945A (ja) * 1984-12-19 1986-07-02 Fujitsu Ltd パケツト交換方式

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1348778A (en) * 1970-11-21 1974-03-20 Plessey Telecommunications Res Data switching exchanges
FR2475827B1 (fr) * 1980-02-13 1987-05-29 Dauphin Jean Louis Systeme de commutation numerique a division du temps pour voies mic vehiculant la parole et des donnees en mode-paquet
US4543652A (en) * 1982-10-04 1985-09-24 Hitachi, Ltd. Time-division switching unit
US4581735A (en) * 1983-05-31 1986-04-08 At&T Bell Laboratories Local area network packet protocol for combined voice and data transmission
US4520477A (en) * 1983-06-27 1985-05-28 At&T Bell Laboratories Control information communication arrangement for a time division switching system
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
US4635250A (en) * 1984-04-13 1987-01-06 International Business Machines Corporation Full-duplex one-sided cross-point switch
US4695999A (en) * 1984-06-27 1987-09-22 International Business Machines Corporation Cross-point switch of multiple autonomous planes
US4656622A (en) * 1984-09-26 1987-04-07 American Telephone And Telegraph Company Multiple paths in a self-routing packet and circuit switching network
US4704716A (en) * 1985-12-31 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for establishing a wideband communication facility through a communication network having narrow bandwidth channels
US4670626A (en) * 1986-01-21 1987-06-02 Reliance Comm/Tec Corporation Cross connect frame for digital signals
US5043979A (en) * 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319365A (en) * 1976-08-07 1978-02-22 Furukawa Electric Co Ltd:The Preparation of inorganic compoudn filled polyolefine composition molding articles
JPS6147038A (ja) * 1984-07-02 1986-03-07 ジエイソン ジヨン キム 熱電子陰極とその製造方法
JPS61144945A (ja) * 1984-12-19 1986-07-02 Fujitsu Ltd パケツト交換方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152345A (ja) * 1988-11-15 1990-06-12 Internatl Business Mach Corp <Ibm> 通信スイッチング制御装置
JPH04227152A (ja) * 1990-12-18 1992-08-17 Internatl Business Mach Corp <Ibm> バス制御のための中立監視システムおよびその方法
JPH04276847A (ja) * 1990-12-18 1992-10-01 Internatl Business Mach Corp <Ibm> シリアルリンク通信方法およびシステム

Also Published As

Publication number Publication date
JPH0642681B2 (ja) 1994-06-01
EP0289733A3 (en) 1990-03-07
DE3881574D1 (de) 1993-07-15
EP0289733B1 (en) 1993-06-09
EP0289733A2 (en) 1988-11-09
DE3881574T2 (de) 1993-12-23
US4845704A (en) 1989-07-04

Similar Documents

Publication Publication Date Title
EP0237247B1 (en) Switching system control arrangements
US5406322A (en) Packet-switched ring network having direct access to low and high bandwidth memories
EP0365864B1 (en) Design of a high speed packet switching node
US4780870A (en) Packet switch
EP0091932B1 (en) Telephone switching control arrangement
EP0259119B1 (en) Control information communication arrangement for a distributed control switching system
US4701907A (en) Dynamically reconfigurable time-space-time digital switch and network
JP3397144B2 (ja) パケット処理装置とパケット処理方法とパケット交換機
EP0214178B1 (en) Controlling multi-port hunt groups in a distributed control switching system
JPS63252046A (ja) 交換方法
US4785446A (en) Distributed bit switching of a multistage interconnection network
JP2761872B2 (ja) 多元情報交換方法及びそのための装置
JPS60210048A (ja) 異なるビツトレ−トの信号交換用のデイジタル交換回路網
US5051985A (en) Contention resolution in a communications ring
JPS5854540B2 (ja) 放送能力を具えた会議システム
US5197065A (en) Distribution mechanism for establishing communications between user interfaces of a communication system
US5787087A (en) Method and apparatus for interconnecting a plurality of terminal equipments to the ISDN
US5039986A (en) High speed dynamic allocator for various length time slots
JP2600494B2 (ja) 分割hチャンネル交換伝送方式
JPH0759135A (ja) 構内交換機及び該交換機に使用するラインカード
JP2951932B2 (ja) 回線交換網
EP0369116A2 (en) TDM switching matrix controller
JP2962667B2 (ja) 非同期転送モード交換システム
JPH06334679A (ja) アダプテーション処理装置
JPS62128653A (ja) 複数パス接続方式