JPH03250943A - パケット転送規制方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 複数の入力バッファと出力バッファをそれぞれ入力バス
と出力バスで接続し、入力バスと出力バスに接続するバ
ス制御部を備え、入力バッファに到着したパケットを任
意の出力バッファに転送するパケット交換システムにお
ける転送規制方式に関し。

バスに接続された複数の入・出力バッファ間におけるパ
ケット転送およびバスマトリクススイッチを介するパケ
ット転送において、少ないメモリ容量のバッファによっ
てもパケットの廃棄の発生を防止することができる規制
方式を提供することを目的とし。

出力バッファに一定量以上のパケットが蓄積すると、出
力バッファからバス制御部に輻輳通知を送出する輻輳検
出手段を設け、バス制御部に出力バッファからの輻輳通
知を検出することによりパケット規制を行うパケット規
制手段を設け、出力バッファに一定量以上のパケットを
蓄積させないよう構成する。

［産業上の利用分野］ 本発明は複数の入力バッファと出力バッファをそれぞれ
入力バスと出力バスで接続し、入力バスと出力バスに接
続するバス制御部を備え、入力バッファに到着したパケ
ットを任意の出力バッファに転送するパケット交換シス
テム及びバスマトリクスを備えたパケット交換システム
における転送規制方式に関する。

端末装置または伝送路に接続された入力バッファと出力
バッファをそれぞれ別のバスに接続して２つのバスの間
にバス制御部を設けて任意の入力バッファと出力バッフ
ァ間のパケット転送を行うパケット交換方式や、入力バ
ッファと出力バッファ間をバスマトリクススイッチによ
り接続する方式があるが、それらの方式では、パケット
輻輳時に出力バッファやバスマトリクス内の転送バッフ
ァの容量を大きくしないとパケット廃棄等が生じてしま
い、その改善が望まれている。

［従来の技術］ 第１６図は従来例の説明図である。

第１６図Ａ、は、汎用のバスアービトレーション方法を
用いた構成である０図のように複数の入力バッファ１４
０（端末装置や伝送路の入力側）と複数の出力バッファ
１４４（端末装置や伝送路の出力側）をバス１４１で接
続してバスの占有制扉を行うバス制御部１４２（または
ＣＰＵ）を設けたものである。

この方法は従来から知られているＤＭＡ転送と同じ原理
で制御され、入力バッファ１４０からの転送リクエスト
をバス制御部１４２が予め決められたプライオリティで
許可信号を返送し、許可を貰った入力バッファ１４０だ
けがバスを占有して相手の出力バッファ１４４ヘパケツ
トの転送を行う方法である。バスの利用が終了するとバ
スリクエスト信号をオフにすることによりバス制御部１
４２に制御を返し、他の入力バッファによる転送を可能
にする。

第１６図Ｂ、は従来のバスマトリクススイッチ（ＢＭＸ
と略称する場合がある）による転送方法を用いた構成で
ある０図に示すように複数の入出力バッファ（入力バッ
ファと出力バッファを備える端末装置または伝送路）１
４５が入力バス１４６に接続され、入力バス１４６は入
力バス制御部１４７を介して対応する水平方向の転送バ
ス１４８に接続する。転送バス１４８は複数の転送バッ
ファ１４９の入力側に接続し、各転送バッファの出力は
垂直方向の転送バス１５０に接続する。転送バス１５０
は出力バス制御部１５１および出力バス１５２を介して
複数の入出力パンファ１４５に接続している。

従来のＢＭＸによるバス転送アービトレーションｃｉｘ
停）は、複数の入出力バッファ１４５０入カボート（入
力バッファに対応）からの転送リクエストを入力バス制
御部１４７が受付けて、後述する転送アルゴリズムで転
送を実行する入力ポートを決定し２該当の入力バス１４
６から転送許可を通知する。転送許可を受信した入力バ
ッファからのパケットは入力バス制御部１４７で転送先
が判定され２転送先の転送バッファの状態に関係なく転
送先（出力バッファ）に接続された転送バッファ１４９
へ転送され、出力バス制御部１５１が入力バス制御部と
同様のポーリング制御により転送バッファ１４９にパケ
ットがあるとそのパケットを出力バス１５２を介して宛
先の入出力バッファ１４５の出力バッファに転送する。

転送アルゴリズムは、ポーリング方式に基づいており、
各入力ポートからのリクエストに対してのみポーリング
することにより無効ポーリングを無くしている。更に、
ポーリングフェーズを持ち一回のフェッチサイクルでポ
ーリングによる転送リクエストを全て転送出力した後で
再びフェッチサイクルを行う。

［発明が解決しようとするＩ！！］ 従来例の１の方式では、ある瞬間に複数の入力バッファ
からのパケットが特定の出力バッファに集中するとパケ
ットが出力バッファに入りきらないで廃棄されてしまう
、これを防止するには大容量の出力バッファを設ける必
要があるが、コストがかかると共に装置が大型化すると
いう問題がある。

従来例２の方式では、バスの格子点上の転送バッファ数
はマトリクスサイズ（水平、垂直のバス線の数）が増大
するとバス数の二乗で増加するので９個々の転送バッフ
ァの容量は極力少なくする必要がある（コストおよび規
模が膨大になる）。

本発明はバスに接続された複数の入・出力バッファ間に
おけるパケット転送およびバスマトリクススイッチを介
するパケット転送において、少ないメモリ容量のバンフ
ァによってもパケットの廃棄の発生を防止することがで
きる規制方式を提供することを目的とする。

［課題を解決するための手段］ 第１図（ａ）乃至第１図（ｄ）は本発明の第１乃至第４
の基本構成図である。

第１図（ａ）に示す本発明の第１の基本構成において、
１は入力バッファ、２は入力バス、３はバス制御部、３
０はパケット規制手段、４は出力バス。

５は出力バッファ、５０は輻綾検出手段、６は規制通知
バスを表す。

第１図（ｂ）に示す本発明の第２の基本構成において、
１〜５は第１図（ａ）と同じ名称の装置またはバスであ
り、７は出力バッファと入力バッファを接続する規制通
知バスを表す。第１図（ａ）とは、入力バッファ１にパ
ケット規制手段１０が設けられ。

バス制御部３にパケット規制手段が設けられない点で相
違する。

第１図（Ｃ）と第１図（ｄ）は、バスマトリクススイッ
チのパケット転送における本発明の基本構成が示されて
いる。

第１図（Ｃ）において、１１は入力バッファと出力バッ
ファが組み合わされた入出力バッファ、１２は入力バス
、１３は入力バス制御部、１４は入力転送バス、１５は
転送バッファ、１６は出力転送バス、１７は出力バス制
御部、１８は出力バス。

１９は入出力バッファと転送バッファを結ぶ規制通知バ
ス、２０は転送バッファと入力バス制御部を結ぶ規制通
知バスを表す、そして１図示しないが２入出力バッファ
１１の出力バッファ側に輻輳検出手段、出力バス制御部
１７にパケット規制手段、転送バッファ１５に輻輳検出
手段、および入力バス制御部１３にパケット規制手段が
それぞれ設けられている。

第１図（ｄ）において、１１〜１８は第１図（Ｃ）と同
じ名称の装置またはバスを表し、２１は入出カバ・ンフ
ァ１１の入力側と転送バッファ１５を結ぶ規制通知バス
、２２は転送バッファ１５と人出カバッファ１１の出力
側とを結ぶ規制通知バスを表す。

そして１図示しないが２入出力バッファ１１の出力バッ
ファ側に輻輳検出手段、入力パッファ側に規制手段、転
送バッファ１５にパケット規制手段と輻輳検出手段がそ
れぞれ設けられている。

本発明は複数の入力バッファと出力バッファをバスで接
続して任意の出力バッファにパケットを転送する場合に
、出力バッファが輻輳した時に幅着通知を入力バス制御
部に通知して当該出力バッファへのパケット転送を規制
するか、出力バッファが輻輳した時に幅着通知を入力バ
ッファに通知して入力バッファからのパケット転送を規
制するものである。また、入出力バッファ間のパケット
転送がバスマトリクススイッチにより行う場合に。

転送バッファにおいて輻輳が発生すると入力バス制御部
に通知して規制を行うと共に出力バッファに輻輳が発生
すると転送バッファに通知して規制を行うか、出力バッ
ファにおいて幅着が発生すると転送バッファに通知して
規制を行うと共に転送バッファにおいて輻輳が発生する
と入力バッファに通知して規制を行うものである。

［作用］ 第１図（ａｌの作用を説明すると、出力バッファ５に幅
着が発生すると、輻輳検出手段５０が幅着状態を検出し
て、幅着通知が規制通知バス６を介してバス制御部３に
通知される。−万人カバッファ１からはバス使用要求と
宛先の出力バッファアドレスがバス制御部３に通知され
る。これらの通知からバス制御部３が判断して、パケッ
トのうち幅着中の出力バッファ５への転送をパケット規
制手段３０により規制（中止）して入力バッファ１に蓄
積させる。出力バッファ５のパケット量が減って幅着状
態が解除されると、幅着通知が解除され。

入力バッファ１ではパケットの転送を再開する。

第１図（ロ）の作用を説明すると、出力バッファ５に幅
着が発生すると、第１図（ａ）の場合と同様に輻輳検出
手段５０により幅着通知が発生する。この構成では、幅
着通知は規制通知バス７により全ての入力バッファ１に
通知される。入力バッファ１では端末または伝送路（図
示せず）から入力されるパケットのうち、幅着中の出力
バッファへの転送をパケット規制手段１０により規制（
中止）して入力バッファに蓄積させる。出力バッファの
パケット量が減ると幅着状態が解除されて、幅着通知が
無くなると入力バッファのパケット転送が再開される。

第１図（Ｃ）の構成は、上記第１図（ａ）に示す転送規
制方式を、転送バッファ１５入力カバス制御部１３の間
、及び入出力バッファ１１の出力バッファ→出力バス制
御部１７の間の転送規制に適用したものである。

第１図（Ｃ）の作用を説明すると、ある人出カバッファ
１１の出力バッファ（図中「出」で表示）において幅着
状態を検出すると対応する出力バス制御部１７に対して
規制通知バス１９を介して幅着通知を行い、当該入出力
バッファ１１へ出力するパケットを出力バス制御部１７
において規制する。

また、転送バッファ１５において幅着状態を検出すると
、転送バッファ１５にパケットを送出する入力バス制御
部１３に対して規制通知バス２０を介して幅着通知を行
う、これにより、輻智を発生した転送バッファ１５へ送
られるパケットを規制する。

第１図（ｄ）の構成は、上記第１図（ｂ）に示す転送規
制方式を、転送バッファ１５→入出力バンフア１１の入
力バッファ（図中「入」で表示）の間１入出力バッファ
１１の出力バッファ→転送バッファ１５の間の転送規制
に適用したものである。

第１図（ｄ）の作用を説明すると、入出力バッファ１１
の出力バッファにおいて幅着状態を検出すると、転送バ
ッファ１５に対して規制通知バス２１を介して幅着通知
を行う。これにより転送バッファ１５から当該入出力バ
ッファ１１の出力バッファへの転送を規制する。その結
果転送バッファ１５に幅着が発生すると、転送バッファ
１５から入出力バッファ１１の入力バッファに対して規
制通知バス２２を介して幅着通知が行われてその人力バ
ッファから転送バッファ１５への転送に規制がかかる。

規制の結果転送バッファまたは出力バッファの幅着が解
除されて規制も解除されるとパケットの転送が再開され
る。

［実施例］ 第２図は実施例１．２のパケットフォーマツＩ・の例、
第３図は実施例１の各部を結ぶバス構成図。

第４図乃至第６図は実施例１の入力バッファの構成図、
バス制御部の構成図、出力バッファの構成図であり、第
７図は実施例２の各部を結ぶバス樽成図、第８図乃至第
１０図は実施例２の入カバソファの構成図、バス制御部
の構成図、出力バッファの構成であり、第１１図は実施
例３．４のパケットフォーマットの例、第１２図１第１
３図は実施例３０入出力バッファの構成図、転送バッフ
ァの構成図であり９第１４図、第１５図は実施例４の入
出力バッファの構成図、転送バッファの構成図である。

実施例の図面および以下の説明において、実施例１乃至
実施例４の構成が示されるが、それぞれ上記の第１図（
ａ）乃至第１図（ｄ）に示す本発明の第１の基本構成乃
至第４の基本構成に対応する実施例である。

最初に第１図（ａ）乃至第１図（ｂ）の基本構成の実施
例において用いるパケットフォーマットの例を第２図に
より説明する。

転送されるパケットは、先頭にスイッチングヘッダ（宛
先へ転送するためのスイッチ動作を規定するヘッダ）１
次に転送元や転送先等の情報から成るパケットへ・ンダ
（ＬＣＮ　：論理チャネル番号）。

及びパケットの内容であるデータ（ＤＡＴＡ）　　とで
構成する。

次に第３図に示す実施例１の各部を結ぶバス構成を第１
図（ａ）を参照しながら説明する。

Ａ、には１つの入力バッファエとバス制御部３間のバス
が示されているが、複数の入力バッファがデータ及びア
ドレス用のバスにより接続され。

入力バッファｌから出力される転送要求信号線（ＲＥＱ
で表す）は、入力バッファ内にパケットが１個以上ある
ことを示し、入力バッファからＲＥＱ信号はバス制御部
３に個別に入力される。バス制御部から出力されるアド
レス信号線は、入力バッファ１がバス制御部３に転送待
ちパケットの転送先アドレスを通知する時及びバス制御
部３が入力バッファをセレクトする時に使用する信号線
である。また、バス制御部３がら出力されるＡＣＫ信号
は、アドレスで指定された入力バッファに転送待ちパケ
ットの転送先アドレス通知を促す信号であり、ＯＫ信号
はアドレスで指定された入カバソファにパケット転送を
促す（“１”の時）かまたは転送を規制（“０”の時）
する信号を発生する。データ線は、パケットが通過する
データ線（パラレル）である。

Ｂ、にはバス制御部３と出力バッファ５間のバスが示さ
れ、アドレスは、バス制御部３が出力バッファ５をセレ
クトする時に使用する信号線（本数は出力バッファ数に
より決まる）、データは上記Ａ、と同様である。

Ｃ１には規制通知バスが示され、各出力バッファ５にお
いて、幅着状態を検出するとそれぞれの出力バッファか
らバス制御部３に対し個々に規制通知信号を送るための
信号線により構成される。

〔実施例１の説明〕 実施例１の各部の構成を第４図乃至第６図により説明す
る。

第４図において、端末やホスト等から伝送されてきたデ
ータは入力バッファ１に入力し、パケット組み立て部１
０９においてパケット化される。

この時、送り先の出力バッファのアドレスがスイッチヘ
ッダとしてパケットに付加される（第２図参照）、この
スイッチングヘッダは呼設定時に設定される。作成され
たパケットは転送待ちバッファ１１０に蓄積される。こ
の転送待ちバッファ１１０にパケットがあると、パケッ
ト検出部１１１がバス制御部３に対し転送要求信号ＲＥ
Ｑを発生する。この信号ＲＥＱは入力バッファ毎に別線
になっている（第３図Ａ、参照）。

第５図のバス制御部３は複数の入力バッファ１からの信
号ＲＥＱをラッチ３１（図では１個だけ示すが実際は複
数の入力バッファに対応して複数個設けられている）で
受け付け、エンコーダ３２で解析し、一番優先順位の高
い入カバソファにバス使用権を与える。使用権の付与は
バス上に選択された入力バッファのアドレスを出力する
と同時にＡＣＫ信号をオンにすることで実行される。

入力バッファ（第４図）では、信号ＲＥＱを出力した後
は、応答を待ち、使用権の付与を表すハス制御部３から
のＡＣＫ信号とアドレスを受け取ると、ラッチ１０１に
セットし、予めレジスタ等に設定されている自アドレス
１０６と比較部ＩＣ４で比較して一致すると転送が可能
になったことが検出され、ＡＣＫ信号をゲート１０３に
供給する。これにより、転送待ちパケットの転送先アド
レスをバス２（アドレス線）に出力する。

バス制御部３（第５図）では、入力バッファからの転送
先アドレスを受け取ると、規制通知バス６で出力バッフ
ァ（第６図）から受し才取った規制通知と比較部３５で
比較する。すなわち、規制通知バス６により通知された
出力バッファのアドレスがラッチ３０に格納されており
、ラッチ３４と比較して一致すると、パケットの宛先の
出力バッファが輻曽状態であることが分かり比較部３５
から転送を規制（禁止）するＮＧ信号が出力され入力バ
ス２に選択したバッファのアドレスと共に出力される。

もし比較が不一致なら転送を許可するＯＫ信号が出力さ
れる。

入力バッファ１（第４図）では、この入力バス２からの
アドレスとＯＫ／ＮＧ信号をラッチ１０１にセットして
、ＯＫ／ＮＧ信号がオンでかつアドレスが自アドレスと
一致していれば転送ＯＫであると判断する。ＯＫ信号を
受け取るとゲート１０２を開き、転送待ちバッファ１１
０内のパケットを一つだけバス上に転送する。

パケットデータはバス制御部３（第５図）に入力すると
遅延回路（ｄｅｌａｙで表示）３６で１パケット分遅延
してスイッチングヘッダを抽出してアドレスを出力バス
４に出力する。

第６図の出力バッファ５では、ハス制御部３から転送さ
れたパケットのスイッチングヘッダとして付加された転
送先アドレスをラッチ５０に取り込み、予めレジスタ等
に設定された自アドレス５５と比較部５４で比較し、一
致するとゲート５１を駆動する。これによりパケット転
送バス４を介して送られてくるパケットデータをＲＡＭ
５６に書き込む動作が開始される。

ＲＡＭ５６はメモリ制御部（図示せず）を構成する書き
込み用ポインタ（Ｗ、Ｐ）５６１と読み出し用ポインタ
（Ｒ，Ｐ）５６２を備え、出力バッファ内ではこの差分
を蓄積量検出部５８で検出し、常にパケットの蓄積量を
監視している。特定の出力バッファにパケットが集中す
ると、ＲＡＭ５６の蓄積量が増加する。蓄積量検出部５
８の蓄積量は予め幅着状態として設定された設定値５３
と比較部５７で比較され、設定値を越えると規制通知バ
ス６に規制通知を出力する。この規制通知バス６は出力
バッファ毎に別線になっていて、バス制御部３でどの出
力バッファからの通知であるかを識別できる。幅着状態
が解消してＲＡＭ５６の蓄積量が減少し、設定値５３よ
り下がると比較部５７から規制通知バス６への規制通知
の出力を停止する。

ＲＡＭ５６内にパケットが有ると蓄積量検出部５８から
出力バッファ５に接続する端末や伝送路等にパケット有
りの信号を送出する。端末／伝送路からパケット転送の
要求ＲＥＱを受け取るとＲＡＭ５６のゲート５９を開い
て１パケット分のデータを転送する。

次に第１図（ｂ）に示す基本構成に対応する実施例２の
構成を説明する。

実施例２の場合、パケットフォーマットは第２図の例に
示すものが用いられる。各部を結ぶバス構成は第７図に
示されている。

第７図Ａ、には入力バッファ１とバス制御部３間のバス
が示され、転送要求信号線ＲＥＱ及びデータ線は上記実
施例１（第３図参照）の場合と同様であり、アドレス線
はバス制御部３が入力バッファをセレクトする時に使用
する信号線である。

第７図Ｂ、のバス制御部３と出力バッファ５間の信号線
は実施例１（第３図参照）と同じ構成であり、第７図Ｃ
１には入力バッファ１と出力バッファ５間に設けられた
規制通知バス７が示され各人力バッファ１には複数の出
力バッファから個別に規制通知信号が入力し、各出力バ
ッファは複数の入力バッファのそれぞれに規制通知信号
が出力される。

〔実施例２の説明〕 次に実施例２の各部の構成を第８図乃至第１０図により
説明する。

第８図の入力バッファ１において、端末装置やホスト等
から伝送されたデータは、パケット組立部１０９でパケ
ット化される。この時送り先出力バッファのアドレスを
スイッチングへラダ１１２としてパケットに付加され、
このスイッチングヘッダは呼設定１１３の際に設定され
る０作成されたパケットは転送待ちバッファ１１０に蓄
積される。パケット規制中でない時は、第４図に示す実
施例１の入力バッファと同様に転送要求ＲＥＱが出力さ
れる。

第９図のバス制御部３では、複数の入力バッファエから
の転送要求ＲＥＱを受付、エンコーダ３２で解析して優
先順位の高い入力バッファ１にハス使用権を与える。使
用権の付与はバス上に選択された入力バッファのアドレ
スを出力することにより実行される。

第８図の入力バッファはＲＥＱ信号を出力した後に入力
されたアドレスをラッチ１０１にセットして、自アドレ
ス１０６と比較部１０４で比較して一致するとＡＣＫと
して識別し、ゲート１０２を開いて転送待ちバッファ１
１０からパケットを一つだけバス上に転送する。

パケットデータはバス制御部３（第９図）で１パケット
遅延回路（ｄｅｌａｙ）　３６に入り、スイッチングヘ
ッダを抽出してアドレスを出力バスに出力する。

第１０図の出力バッファ５（第６図の構成と同様）は、
このアドレスをラッチ５０にセットし。

自アドレス５５と比較部５４で比較する。アドレスが一
致すると、ゲート５１を開いてデータをＲＡＭ５６に取
り込む。このＲＡＭ５６および関連する構成は第６図と
同様である。特定の出力バッファ５にパケットが集中し
て、ＲＡＭ５６の蓄積量が増加して、設定値５３を越え
ると、規制通知バス７に規制（幅着）通知を出力する。

この規制通知バスは出力バッファ毎に別線になっている
。

この規制通知ハス７は入力バッファ１に接続され（第７
図Ｃ９参照）、入力バッファ１（第８図）では、規制通
知バスからの規制通知をラッチ１０３にセットし、転送
待ちバッファ１１０内のパケットの転送先アドレスと比
較部１１４で比較して、転送先の出力バッファが規制通
知を上げていればバス要求のＲＥＱ信号をマスクして、
パケットを入力バッファに蓄積させて転送を行わないこ
とによりパケット規制を行う。

〔実施例３の説明〕 次に本発明の第３の基本構成（第１図（Ｃ）参照）に対
応する実施例３の構成について説明する。

第１１図は実施例３及び後述する実施例４のパケットフ
ォーマット例である。

バスマトリクススイッチを介して転送するため。

最初に入力バッファからバスマトリクススイッチに入力
するパケットは、先頭のスイッチヘッダとして、転送バ
ッファ（マトリクスの格子点のバッファ）と出力バッフ
ァのアドレスが含まれている。

その後にパケットヘッダ（ＬＣＮ）とデータ（ＯＡＴ＾
）が続く構成となっている。

第１図（Ｃ）に示す人出カバッファ１１の実施例構成は
第１２図に、転送バッファ１５の実施例構成は第１３図
に示されている。

また、第１図（Ｃ）の入力バス制御部１３及び出力バス
制御部１７０機能は、実施例１のバス制御部（第５図）
と同じであり、実施例の構成としても第５図と同様とな
るので図示省略した。

第１２図の実施例３０入出力バッファ１１は。

実施例１の入力バッファ（第４図）と出力バッファ（第
６図）を一つにしたものであり、各回路の名称及び符号
は第４図及び第６図のものと同じである。

第１３図に示す実施例３の転送バッファ１５は。

出力バッファの機能（入力バッファからのパケットを受
信）と入力バッファの機能（受信したパケットを出力バ
ッファへ転送）とを備えており、実施例１の第６図と第
４図の構成と類領している。

動作を説明すると、第１２図の入出力バッファ１１にお
いて、端末（ホスト）または伝送路から伝送された伝送
路はパケット組立部１０９でパケット化され、スイッチ
ングヘッダが付加されて。

転送待ちバッファ１１０に蓄積される。第４図の場合と
同様に入力バス要求ＲＥＱが発生し、入力バス１２に出
力すると、入力バス制御部（第１図（Ｃ）の１３）に入
力する。

入力バス制御部（第１図（Ｃ）の１３）は、第５図と同
様の構成により、入力バッファからのＲＥＱを受けて、
優先度の高い入力バッファにバス使用権を与え、入力バ
ッファのアドレスとＡＣＫ信号をオンにして入力バス１
２上に出力する。１２図の入力バッファは入力バス１２
のアドレスとＡＣＫ信号をラッチ１０１にセットし、Ａ
ＣＫがオンでアドレスが自アドレスと一致すると、ＡＣ
Ｋ信号によりゲート１０３を開き、転送待ちバッファ１
１０の転送先アドレスを入力バス１２に出力する。

これに対し入力バス制御部（第５図参照）では。

転送バッファから受け取った規制通知と比較して。

送り先の転送バッファが規制中でなければ、バス上に転
送した入力バッファのアドレスのＯＫ／ＮＧ信号をオン
にして転送ＯＫの信号を返す、　第１２図の入力バッフ
ァはこれを受け取ると、ゲート１０２を開き転送待ちバ
ッファ１１０のパケットを一つ入力バス１２に転送する
。

パケットデータは入力バス制御部で１パケツト遅延して
スイッチングヘッダの転送バッファアドレスを抽出して
入力転送バス１４（第１図（Ｃ））に出力する。

第１３図の転送バッファ１５は、このアドレスを入力転
送バス１４を介して受けとりラッチ１５１にセットして
自アドレス１５６と比較する。アドレスが一致するとゲ
ート１５２を開いて、パケットデータをＲＡＭ１５９に
取り込む。ＲＡＭｌ５９は、上記した各人力バッファや
出力バッファと同様の構成を備え、蓄積量検出部１６７
によりパケットの蓄積量を監視している。そしてパケッ
トが一つでもあると、出力バス制御部（第１図（Ｃ）の
１７）に対しＲＥＱ信号を送出する。

また５特定の転送バッファ１５にパケットが集中すると
、ＲＡＭ１５９の蓄積量が増加し、設定値１６５を越え
ると、規制通知が発生してラッチ１５３にセットされ、
そこから規制通知バス２０に規制通知を出力する。規制
通知バス２０は入力バス制御部（第１図（Ｃ）の１３）
で受け取られて規制を行う。

すなわち、転送先の転送バッファから規制通知を受け取
っていると、入力バス制御部は選択した入力バッファの
アドレスとＯＫ／Ｎ　Ｃ信号をオフにして転送ＮＧの信
号を入出力バッファ１１に返す、ＮＧＧ信号受け取った
入力バッファはパケットを入力バッファに蓄積させてパ
ケット規制を行う。

第１２図に示す入出力バッファ１１の出力バッファにパ
ケットが集中して、ＲＡＭ５６の蓄積量が増加して、設
定値を越えると規制通知バス１９に規制通知を出力し対
応する転送バッファに供給する。この規制通知バスは出
力バッファ毎に別線になっている。

出力バス制御部（第１図（Ｃ）の１７）は、第５図と同
様の構成により複数の転送バッファ１５からのＲＥＱ信
号を受け付也一番優先度の高い転送バッファにバス使用
権を与える。使用権の付与は。

出力転送バス１６上に選択された転送バッファのアドレ
スを出すと同時にＡＣＫをオンにすることにより実行さ
れる。

第１３図の転送バッファは、このアドレスとＡＣＫ信号
をバス１６から取り込み、ＡＣＫがオンでアドレスが自
アドレスと一致しているとＡＣＫであると識別し、ＡＣ
Ｋ信号によりゲート１６４を開き、ＲＡ、Ｍ１５９から
取り出した転送待ちパケットの転送先アドレス１６３を
読み出してゲート１６４からバス１６に出力する。

出力バス制御部（第１図（Ｃ）　１７　）は、転送先ア
ドレスを受け取ると、規制通知バス（第１図（Ｃ）１９
）で出力バッファから受け取った規制通知と比較して、
送り先の出力バッファが規制中でなければ、バス１６上
に選択した出力バッファのアドレスとＯＫ／Ｎ　Ｇ信号
をオンにして転送ＯＫの信号を返す。

転送バッファ１５（第１３図）はアドレスとＯＫ／ＮＧ
信号をラッチ１５８にセットし、ＯＫ／ＮＧ信号がオン
でかつアドレスが自アドレスと一致すると転送ＯＫとし
て、ゲー）１６０を開きＲＡＭ１５９内のパケットを一
つバス１６上に転送する。

パケットデータは出力バス制御部（第５図）で１パケッ
ト遅延回路（ｄｅｌａｙ）に入り、スイッチングヘッダ
の出力バスアドレスを抽出してバス１８（第１図（Ｃ）
）に出力する。入出力バッファ１１（第１２図）の出力
バッファは、このアドレスを自アドレスと比較して、ア
ドレスが一致するとゲート５１を開いてデータをＲＡＭ
５６に取り込む。ＲＡＭ５６は上記の他の出力バッファ
や転送バッファと同様の構成により蓄積量が監視されパ
ケットが有るとこの人出カバッファ１１につながる端末
や伝送路にパケット有りの信号を送り。

端末や伝送路からパケット転送のＲＥＱ信号を受け取る
と、ＲＡＭ５６のゲート６０を開いて１パケット分の伝
送路を転送する。

転送先の出力バッファが規制中なら、出力バス制御部は
選択した入出力バッファ１１　（出力バッファ）のアド
レスとＯＫ／ＮＯ信号をオフにして転送ＮＧの信号を返
す。ＮＧを受け取った転送バッファはパケットを転送バ
ッファに蓄積させることでパケット規制を行う。

〔実施例の４〕 次に本発明の第４の基本構成（第１図（５）参照）に対
応する実施例４の構成について説明する。

第１図（５）に示す人出カバッファ１１と転送バッファ
１５の実施例の構成は１第１４図及び第１５図に実施例
４の入出力バッファの構成、実施例４の転送バッファの
構成として示されている。

なお、第１図（ｄ）の入力バス制御部１３及び出力バス
制御部１７の機能及び構成は、実施例２のバス制御部（
第９図）と同様である。

第１４図に示す入出力バッファは、実施例３と同じよう
に入力バッファと出力バッファを一つにしたものであり
、実施例２の入力バッファ（第８図）と出力バッファ（
第１０図）を一つにしたものであり、各回路の名称及び
符号は第４図及び第６図と共通のものは同じである。

実施例４の動作を第１図（ｄ）と第１４図及び第１５図
を参照しながら説明する。

第１４図の入出力バッファ１１において、端末（ホスト
）または伝送路から伝送されたデータはパケット組立部
１０９でパケット化され、スイッチングヘッダが付加さ
れて、転送待ちバッファ１１０に蓄積される。転送待ち
バッファ１１０内のパケットの転送先アドレス１０８は
規制通知バス２２（転送バッファから通知を受ける）か
ら通知された幅着状態の転送バッファ（転送先の出力バ
ッファと対応する）のアドレスと転送先アドレスを比較
部１１７で比較して、一致しない場合、パケット検出部
１１１でパケット有りの検出信号がＲＥＱ　（バス要求
）としてバス１２に出力される。

もし、比較部１１７で一致を検出するとＲＥＱ信号の発
生が禁止（ゲー）１１Ｂ）されて転送が規制される。

バス要求ＲＥＱが発生し、バス１２に出力されると入力
バス制御部（第１図（ｄ）の１３）に入力する。入力バ
ス制御部は、第５図と同様の構成により、入力バッファ
からのＲＥＱを受けて、優先度の高い入力バッファにバ
ス使用権を与え、入力バッファのアドレスを入力バス１
２上に出力する。

１４図の入力バッフ７は入力バス１２のアドレスをラッ
チ１０１にセットし、自アドレスと一致するとゲート１
０２を開き、転送待ちバッファ１１０のパケットを入力
バス１２に出力する。

入力バス制御部（第５図参照）でパケットは１パケット
遅延回路に入り、スイッチングヘッダの転送バッファア
ドレスが抽出されて人力転送ハス１４に出力する。

第１５図の転送バッファ１５は、このアドレスをラッチ
１５１にセットして、自アドレスと比較する。アドレス
が一致すればゲー）１５２を開いてパケットデータをＲ
ＡＭ　１５９に取り込む。ＲＡＭ１５９は蓄積量検出部
１６７で監視され、パケットが有るとバス要求ＲＥＱが
発生するが１入出力バッファ１１の出力バッファから規
制通知バス２１を介して規制通知が入るとラッチ１６９
にセットされ、比較部１６８においてパケットの転送先
アドレス１６３と比較される。この比較が一致するとゲ
ート１７０によりバス要求ＲＥＱの出力が禁止されて転
送規制が行われる。

比較部１６８の比較で不一致の場合は、バス要求ＲＥＱ
が出力されて、出力転送バス１６に供給される。

出力バス制御部（第１図（ロ）の１７）では、入力バッ
ファの時と同様に複数の転送バッファからのＲＥＱを受
け付け、一番優先順位の高い転送バッファにバス使用権
を与える。使用権の付与は出力転送バス１６に選択され
た転送バッファ１５のアドレスを出すことにより行われ
る。

第１５図の転送バンファはＲＥＱを出力した後に入力す
るアドレスをラッチ１５８にセットし自アドレスと比較
して一致すると、ＡＣＫとみなしてゲート１６０を開き
、ＲＡＭ１５９内のパケットを一つ出力転送バス１６に
転送する。

パケットは、出力バス制御部（第１図（ｄ）の１７）で
１パケット遅延回路に入り、スイッチングヘッダの出力
バッファアドレスを抽出して出力バス１８に供給する。

第１４図の入出力バッファの出力バッファは。

このアドレスをラッチ５０にセットし、自アドレスと比
較する。一致がとれるとゲート５１を開いて、パケット
データをＲＡＭ５６に取り込む。ＲＡＭ内にパケットが
あると実施例３の場合と同様に端末／データに対してパ
ケット有りの信号を送る。端末／伝送路からのパケット
転送ＲＥＱがあると、ＲＡＭ５６のゲート５９を開いて
パケットを転送する。

特定の出力バッファ内にパケットが集中すると。

ＲＡＭ５６の蓄積量が増加して１パケツト蓄積量が設定
値を越えると、比較部５７から規制通知が出力される（
各出力バッファ毎に別線になっている）。この規制通知
は規制通知ハス２１を介して上記した第１５図の転送バ
ッファ１５に供給され当該出力バッファを宛先とするパ
ケットの転送を規制する。

転送バッファ１５におけるこの規制の結果、ＲＡＭの蓄
積量が増加して、転送バッファ内の蓄積量が設定値を越
えると、規制通知バス２２に規制通知を出力する。この
規制通知バス２２は転送バッファ毎に別線になって、入
力バッファ（入出力バッファ１１内）に供給される。入
力バッファでは規制通知バスからの規制通知をセ・ント
シて、その転送バッファを宛先とするパケットの転送要
求をマスク（禁止）して、入力バッフ７に蓄積した状態
でパケット規制を行う。

［発明の効果］ 本発明によれば、パケット規制を行わない場合に比べて
出力バッファのバッファサイズを削減することができる
。またパケット規制を行う部分をバス制御部から入力バ
ッファに移したことによりバス制御部の構成が簡単にな
り、入力バッファとの転送シーケンス（相互の制御動作
）が簡略化される。さらに、ハスマトリクススイッチの
構成によれば、転送バッファサイズを削減できるので。

メモリ容量を大幅に縮小することができコストの削減及
び装置の小型化を達成することができる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｄ）は本発明の第１乃至第４
の基本構成図、第２図は実施例１，２のパケットフォー
マットの例、第３図は実施例１の各部を結ぶバス構成図
、第４図乃至第６図は実施例１の入力バッファの構成図
、バス制御部の構成図、出力バッファの構成図であり、
第７図は実施例２の各部を結ぶバス構成図、第８図乃至
第１０図は実施例２０人カバッファの構成図、ハス制御
部の構成図出力バッファの構成図であり、第１１図は実
施例３．４のパケットフォーマットの例、第１２図第１
３図は実施例３の入出力バッファの構成図転送バッファ
の構成図、第１４図は実施例４の入出力バッファの構成
図、第１５図は実施例４の転送バッファの構成図、第１
６図は従来例の説明図である。 第１図（ａ）〜第１図（ｄ）中 １、二人カバッファ ｔｏ、ｓｏ：パケット規制手段 ２．１２：入力バス ３：バス制御部 ４：出力バス ５：出力バッファ ５０：輻輳検出手段 ６．７．１９〜２２：規制通知バス １１：入出力バッファ １３：入力バス制御部 １４：入力転送バス １５：転送バッファ １６：出力転送バス １７：出力バス制御部 １８：出力バス

Claims (4)

【特許請求の範囲】
1. （１）複数の入力バッファ（１）と出力バッファ（５）
   をそれぞれ入力バス（２）と出力バス（４）で接続し、
   入力バスと出力バスに接続するバス制御部（３）を備え
   、入力バッファに到着したパケットを任意の出力バッフ
   ァに転送するパケット交換において、 出力バッファ（５）に一定量以上のパケットが蓄積する
   と、出力バッファからバス制御部に輻輳通知を送出する
   輻輳検出手段（５０）を設け、バス制御部（３）に出力
   バッファからの輻輳通知を検出することによりパケット
   規制を行うパケット規制手段（３０）を設け、 出力バッファに一定量以上のパケットを蓄積させないこ
   とを特徴とするパケット転送規制方式。
2. （２）複数の入力バッファ（１）と出力バッファ（５）
   をそれぞれ入力バス（２）と出力バス（４）で接続し、
   入力バスと出力バスに接続するバス制御部（３）を備え
   、入力バッファに到着したパケットを任意の出力バッフ
   ァに転送するパケット交換において、 出力バッファ（５）に一定量以上のパケットが蓄積する
   と、出力バッファから入力バッファに輻輳通知を送出す
   る輻輳検出手段（５０）を設け、入力バッファ（１）に
   出力バッファからの輻輳通知を検出することによりパケ
   ット規制を行うパケット規制手段（１０）を設け、 出力バッファに一定量以上のパケットを蓄積させないこ
   とを特徴とするパケット転送規制方式。
3. （３）複数の入力バス（１２）と出力バス（１８）がそ
   れぞれに対応する複数の入力バッファと出力バッファと
   からなる入出力バッファ（１１）に接続され、前記入力
   バス（１２）は入力バス制御部（１３）を介して入力転
   送バス（１４）に、前記出力バス（１８）は出力バス制
   御部（１７）を介して出力転送バス（１６）に接続され
   、両転送バスの各交点に転送バッファ（１５）を備えた
   スイッチでのパケット転送において、 パケット転送は前記入力バッファと転送バッファ（１５
   ）の間における転送と、転送バッファ（１５）と出力バ
   ッファ間の転送とが実行され、 前記出力バッファに輻輳検出手段を設け、出力バス制御
   部（１７）に該出力バッファからの規制通知を受け取る
   パケット規制手段を設けると共に、転送バッファ（１５
   ）に輻輳検出手段を設け、入力バス制御部（１３）に該
   転送バッファからの規制通知（２０）を受け取るパケッ
   ト規制手段を設け、 入力バッファから出力バッファの間で２段階の規制を行
   うことを特徴とするパケット転送規制方式。
4. （４）複数の入力バス（１２）と出力バス（１８）がそ
   れぞれに対応する複数の入力バッファと出力バッファと
   からなる入出力バッファ（１１）に接続され、前記入力
   バスは入力バス制御部を介して入力転送バスに、前記出
   力バスは出力バス制御部を介して出力転送バスに接続さ
   れ、両転送バスの各交点に転送バッファを備えたスイッ
   チでのパケット転送において、 パケット転送は前記入力バッファと転送バッファの間に
   おける転送と、転送バッファと出力バッファの転送とで
   実行され、 出力バッファと転送バッファ（１５）に輻輳検出手段を
   設け、転送バッファに該出力バッファからの規制通知（
   ２１）を受け取るパケット規制手段を設けると共に入力
   バッファに該転送バッファからの規制通知（２２）を受
   け取るパケット規制手段を設け、入力バッファから出力
   バッファの間で２段階の規制を行うことを特徴とするパ
   ケット転送規制方式。