JP3023240B2 - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JP3023240B2 JP3023240B2 JP4106007A JP10600792A JP3023240B2 JP 3023240 B2 JP3023240 B2 JP 3023240B2 JP 4106007 A JP4106007 A JP 4106007A JP 10600792 A JP10600792 A JP 10600792A JP 3023240 B2 JP3023240 B2 JP 3023240B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- clock signal
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【目次】以下の順序で本発明を説明する。産業上の利用
分野従来の技術（図２及び図３）発明が解決しようとす
る課題課題を解決するための手段（図１）作用実施例
（図１）発明の効果
分野従来の技術（図２及び図３）発明が解決しようとす
る課題課題を解決するための手段（図１）作用実施例
（図１）発明の効果
【０００２】
【産業上の利用分野】本発明はクロツク抽出回路に関
し、特に光フアイバを介して入力される受信信号より伝
送情報を再生する光検出回路のクロツク抽出回路に適用
して好適なものである。
し、特に光フアイバを介して入力される受信信号より伝
送情報を再生する光検出回路のクロツク抽出回路に適用
して好適なものである。
【０００３】
【従来の技術】従来、光フアイバを伝送路とする光フア
イバ伝送システムにおいては、光フアイバを介して受信
された受信信号から同期信号を抽出し、当該同期信号に
基づいて伝送データを再生するようになされている。
イバ伝送システムにおいては、光フアイバを介して受信
された受信信号から同期信号を抽出し、当該同期信号に
基づいて伝送データを再生するようになされている。
【０００４】すなわちデータ再生装置１は（図２）、受
信信号Ｓ１を増幅した増幅信号Ｓ２をメインアンプ部２
よりＤ−フリツプフロツプ回路３に供給し、再生クロツ
ク信号Ｓ３に増幅信号Ｓ２を同期させることにより伝送
データＳ４を再生するようになされている。
信信号Ｓ１を増幅した増幅信号Ｓ２をメインアンプ部２
よりＤ−フリツプフロツプ回路３に供給し、再生クロツ
ク信号Ｓ３に増幅信号Ｓ２を同期させることにより伝送
データＳ４を再生するようになされている。
【０００５】ここでメインアンプ部２は、光フアイバを
介して伝送される間に減衰した受信信号Ｓ１を増幅し、
一定振幅の増幅信号Ｓ２として出力するようになされて
いる。
介して伝送される間に減衰した受信信号Ｓ１を増幅し、
一定振幅の増幅信号Ｓ２として出力するようになされて
いる。
【０００６】またＤ−フリツプフロツプ回路３は、増幅
信号Ｓ２（（図３（Ａ））において破線で示す）をラツ
チし、再生クロツク信号Ｓ３のタイミングで出力するこ
とにより時間軸のずれを補正し、本来の伝送信号（図３
（Ａ））において実線で示す）を再現するようになされ
ている。
信号Ｓ２（（図３（Ａ））において破線で示す）をラツ
チし、再生クロツク信号Ｓ３のタイミングで出力するこ
とにより時間軸のずれを補正し、本来の伝送信号（図３
（Ａ））において実線で示す）を再現するようになされ
ている。
【０００７】このときクロツク信号再生部４は、増幅信
号Ｓ２をメインアンプ部２より差データ生成回路５に入
力すると、増幅信号Ｓ２の最大クロツク周波数（例えば
ｆｏ＝３１１〔ＭＨｚ〕）に対して２倍の周波数成分
（例えば２ｆｏ＝６２２〔ＭＨｚ〕）を含む差分データ
Ｓ５（図３（Ｄ））を生成するようになされている。
号Ｓ２をメインアンプ部２より差データ生成回路５に入
力すると、増幅信号Ｓ２の最大クロツク周波数（例えば
ｆｏ＝３１１〔ＭＨｚ〕）に対して２倍の周波数成分
（例えば２ｆｏ＝６２２〔ＭＨｚ〕）を含む差分データ
Ｓ５（図３（Ｄ））を生成するようになされている。
【０００８】ここで差データ生成回路５は、遅延回路６
及び７を介して増幅信号Ｓ２を１／４周期分遅延すると
遅延信号Ｓ６（図３（Ｃ））としてエクスクルーシブオ
ア回路８に供給し、当該遅延信号Ｓ６と増幅信号Ｓ２と
の差分から差分データＳ５を出力するようになされてい
る。
及び７を介して増幅信号Ｓ２を１／４周期分遅延すると
遅延信号Ｓ６（図３（Ｃ））としてエクスクルーシブオ
ア回路８に供給し、当該遅延信号Ｓ６と増幅信号Ｓ２と
の差分から差分データＳ５を出力するようになされてい
る。
【０００９】またクロツク信号再生部４は、差分データ
Ｓ５を差データ生成回路５より表面弾性波（ＳＡＷ：ｓ
ｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）フイルタ
９に入力すると、受信信号Ｓ１の最大クロツク周波数に
対して２倍の周波数でなる正弦波を発生させ、フイルタ
出力Ｓ７（図３（Ｅ））をリミツタ回路１０に出力する
ようになされている。
Ｓ５を差データ生成回路５より表面弾性波（ＳＡＷ：ｓ
ｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）フイルタ
９に入力すると、受信信号Ｓ１の最大クロツク周波数に
対して２倍の周波数でなる正弦波を発生させ、フイルタ
出力Ｓ７（図３（Ｅ））をリミツタ回路１０に出力する
ようになされている。
【００１０】因みに表面弾性波フイルタ９は、Ｑ値の非
常に高いバンドパスフイルタ兼共振回路として動作す
る。このため２ｆｏの周波数を発生させるには中心周波
数２ｆｏの表面弾性波フイルタを選ぶ必要がある。
常に高いバンドパスフイルタ兼共振回路として動作す
る。このため２ｆｏの周波数を発生させるには中心周波
数２ｆｏの表面弾性波フイルタを選ぶ必要がある。
【００１１】リミツタ回路１０は、フイルタ出力Ｓ７を
増幅すると、所定振幅以上をスライスすることにより受
信信号Ｓ１に対して２倍の周波数（例えば６２２〔ＭＨ
ｚ〕）でなる再生クロツク信号Ｓ１１（図３（Ｆ））を
発生し、遅延出力回路１１を介してＤ−フリツプフロツ
プ回路３に供給すると共に、遅延時間制御部１２に供給
するようになされている。
増幅すると、所定振幅以上をスライスすることにより受
信信号Ｓ１に対して２倍の周波数（例えば６２２〔ＭＨ
ｚ〕）でなる再生クロツク信号Ｓ１１（図３（Ｆ））を
発生し、遅延出力回路１１を介してＤ−フリツプフロツ
プ回路３に供給すると共に、遅延時間制御部１２に供給
するようになされている。
【００１２】ここで遅延時間制御部１２は、表面弾性波
フイルタ９のＱが高く、フイルタ９に入力される信号の
デユーテイ比が悪（なると２ｆｏの周波数成分が減少し
てフイルタ９の出力振幅が減少するため、再生クロツク
信号Ｓ３の出力が不安定とならないように遅延回路６及
び７による遅延時間が増幅信号Ｓ２の１／４周期に一致
する必要がある。
フイルタ９のＱが高く、フイルタ９に入力される信号の
デユーテイ比が悪（なると２ｆｏの周波数成分が減少し
てフイルタ９の出力振幅が減少するため、再生クロツク
信号Ｓ３の出力が不安定とならないように遅延回路６及
び７による遅延時間が増幅信号Ｓ２の１／４周期に一致
する必要がある。
【００１３】遅延時間制御部１２は、再生クロツク信号
Ｓ１１を差データ生成回路１３に入力すると、再生クロ
ツク信号Ｓ１１を遅延回路６と同構成の遅延回路１４を
介してエクスクルーシブオア回路１５に入力し、両信号
の差分を論理出力Ｓ８及び反転論理出力Ｓ９として制御
信号発生回路１６にそれぞれ出力するようになされてい
る。
Ｓ１１を差データ生成回路１３に入力すると、再生クロ
ツク信号Ｓ１１を遅延回路６と同構成の遅延回路１４を
介してエクスクルーシブオア回路１５に入力し、両信号
の差分を論理出力Ｓ８及び反転論理出力Ｓ９として制御
信号発生回路１６にそれぞれ出力するようになされてい
る。
【００１４】ここで制御信号発生回路１６は、積分回路
１７及び１８において各論理出力Ｓ８及びＳ９を積分す
ると減算回路１９に供給し、各遅延回路６、７及び１４
の遅延時間が再生クロツク信号Ｓ３の１／４周期分にな
るように制御信号Ｓ１０を出力するようになされてい
る。
１７及び１８において各論理出力Ｓ８及びＳ９を積分す
ると減算回路１９に供給し、各遅延回路６、７及び１４
の遅延時間が再生クロツク信号Ｓ３の１／４周期分にな
るように制御信号Ｓ１０を出力するようになされてい
る。
【００１５】この制御信号発生回路１６の場合、減算回
路１９に入力される積分出力は、遅延回路１４の遅延時
間が再生クロツク信号Ｓ３（例えば６２２〔ＭＨｚ〕）
の１／４周期分に近い程小さな値をとり、遅延時間が再
生クロツク信号Ｓ３の１／４周期に一致したとき最小値
になる。
路１９に入力される積分出力は、遅延回路１４の遅延時
間が再生クロツク信号Ｓ３（例えば６２２〔ＭＨｚ〕）
の１／４周期分に近い程小さな値をとり、遅延時間が再
生クロツク信号Ｓ３の１／４周期に一致したとき最小値
になる。
【００１６】このように遅延時間制御部１２は、遅延回
路１４の遅延時間のずれ量に基づいて遅延回路６及び７
の遅延時間を制御することにより、遅延回路６及び７を
介してエクスクルーシブオア回路８に入力される遅延信
号Ｓ６が増幅信号Ｓ２に対して１／４周期遅れるように
制御するようになされている。
路１４の遅延時間のずれ量に基づいて遅延回路６及び７
の遅延時間を制御することにより、遅延回路６及び７を
介してエクスクルーシブオア回路８に入力される遅延信
号Ｓ６が増幅信号Ｓ２に対して１／４周期遅れるように
制御するようになされている。
【００１７】
【発明が解決しようとする課題】ところで遅延時間制御
部１２を用いて差データ生成回路５の遅延時間及び動作
特性を正確かつ効率良く制御するためには、差データ生
成回路１３を差データ生成回路５と同一の定数及び特性
に設定する必要がある。
部１２を用いて差データ生成回路５の遅延時間及び動作
特性を正確かつ効率良く制御するためには、差データ生
成回路１３を差データ生成回路５と同一の定数及び特性
に設定する必要がある。
【００１８】ところが差データ生成回路５の場合には、
遅延回路６単体では遅延信号Ｓ６を増幅信号Ｓ２に対し
て１／４周期遅らせることができないため、２組の遅延
回路６及び７が必要であり、両回路のレイアウトや入出
力容量の微妙な差異等により遅延時間の正確な制御が困
難であつた。
遅延回路６単体では遅延信号Ｓ６を増幅信号Ｓ２に対し
て１／４周期遅らせることができないため、２組の遅延
回路６及び７が必要であり、両回路のレイアウトや入出
力容量の微妙な差異等により遅延時間の正確な制御が困
難であつた。
【００１９】また同一の回路構成を補償するため差デー
タ生成回路５の場合には、遅延回路６、７及びエクスク
ルーシブオア回路８の信号通過帯域として本来必要のな
い再生クロツク信号Ｓ１１（例えば６２２〔ＭＨｚ〕）
までの通過帯域が必要になり、消費電力が大きくなる問
題があつた。
タ生成回路５の場合には、遅延回路６、７及びエクスク
ルーシブオア回路８の信号通過帯域として本来必要のな
い再生クロツク信号Ｓ１１（例えば６２２〔ＭＨｚ〕）
までの通過帯域が必要になり、消費電力が大きくなる問
題があつた。
【００２０】本発明は以上の点を考慮してなされたもの
で、従来に比して一段と高精度かつ効率良く遅延時間を
制御することができ、正確な再生クロツク信号により伝
送データ（図３（Ｊ））を再現することができるクロツ
ク信号抽出回路を提案しようとするものである。
で、従来に比して一段と高精度かつ効率良く遅延時間を
制御することができ、正確な再生クロツク信号により伝
送データ（図３（Ｊ））を再現することができるクロツ
ク信号抽出回路を提案しようとするものである。
【００２１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力データＳ１を遅延し、遅延デ
ータＳ６として出力する遅延手段２６と、入力データＳ
１及び当該遅延データＳ６より入力データＳ１のデータ
レート（例えば３１１〔ＭＨｚ〕）に対して所定倍（ｎ
＝２）のデータレート（例えば６２２〔ＭＨｚ〕）を有
するクロツク信号Ｓ３を抽出するクロツク抽出手段（２
７、９、１０）と、当該クロツク信号Ｓ３に基づいて遅
延手段２６の遅延時間を制御する遅延時間制御手段２
４、２５とを備え、遅延時間制御手段２４、２５は、ク
ロツク信号Ｓ３を分周し、入力データＳ１のデータレー
ト（例えば３１１〔ＭＨｚ〕）と同レートの分周クロツ
ク信号Ｓ２１に基づいて遅延時間を制御するようにす
る。
め本発明においては、入力データＳ１を遅延し、遅延デ
ータＳ６として出力する遅延手段２６と、入力データＳ
１及び当該遅延データＳ６より入力データＳ１のデータ
レート（例えば３１１〔ＭＨｚ〕）に対して所定倍（ｎ
＝２）のデータレート（例えば６２２〔ＭＨｚ〕）を有
するクロツク信号Ｓ３を抽出するクロツク抽出手段（２
７、９、１０）と、当該クロツク信号Ｓ３に基づいて遅
延手段２６の遅延時間を制御する遅延時間制御手段２
４、２５とを備え、遅延時間制御手段２４、２５は、ク
ロツク信号Ｓ３を分周し、入力データＳ１のデータレー
ト（例えば３１１〔ＭＨｚ〕）と同レートの分周クロツ
ク信号Ｓ２１に基づいて遅延時間を制御するようにす
る。
【００２２】
【作用】クロツク信号Ｓ３を入力データＳ１のデータレ
ート（例えば３１１〔ＭＨｚ〕）と同レートに分周した
分周クロツク信号Ｓ２１により遅延手段２６の遅延時間
を制御することにより、遅延時間制御手段２４、２５は
入力データＳ１が入力される遅延手段の２６と同一条件
のもと遅延時間を制御することができ遅延時間の調整精
度を従来に比して一段と向上することができる。
ート（例えば３１１〔ＭＨｚ〕）と同レートに分周した
分周クロツク信号Ｓ２１により遅延手段２６の遅延時間
を制御することにより、遅延時間制御手段２４、２５は
入力データＳ１が入力される遅延手段の２６と同一条件
のもと遅延時間を制御することができ遅延時間の調整精
度を従来に比して一段と向上することができる。
【００２３】また遅延手段２６に必要な通過帯域は、入
力データＳ１が通過できる帯域（例えば３１１〔ＭＨ
ｚ〕）にでき、従来のように入力データＳ１の通過帯域
（例えば３１１〔ＭＨｚ〕）に対して所定倍（ｎ＝２）
の通過帯域（例えば６２２〔ＭＨｚ〕）をもつ必要がな
いため、消費電力を従来に比して一段と低減することが
できる。
力データＳ１が通過できる帯域（例えば３１１〔ＭＨ
ｚ〕）にでき、従来のように入力データＳ１の通過帯域
（例えば３１１〔ＭＨｚ〕）に対して所定倍（ｎ＝２）
の通過帯域（例えば６２２〔ＭＨｚ〕）をもつ必要がな
いため、消費電力を従来に比して一段と低減することが
できる。
【００２４】
【実施例】以下図面を用いて、本発明の一実施例につい
て詳述する。
て詳述する。
【００２５】図２との対応部分に同一符号を付して示す
図１において、２０は全体としてデータ再生装置を示
し、クロツク信号再生部２１を有することを除いて同様
の構成を有している。
図１において、２０は全体としてデータ再生装置を示
し、クロツク信号再生部２１を有することを除いて同様
の構成を有している。
【００２６】クロツク信号再生部２１は、差データ生成
回路２２と同一構成の差データ生成回路２３を有する遅
延時間制御部２４と、再生クロツク信号Ｓ３を２分周し
て出力する２分周回路２５及び再生クロツク信号Ｓ３を
出力するための遅延出力回路１１とより構成されてい
る。
回路２２と同一構成の差データ生成回路２３を有する遅
延時間制御部２４と、再生クロツク信号Ｓ３を２分周し
て出力する２分周回路２５及び再生クロツク信号Ｓ３を
出力するための遅延出力回路１１とより構成されてい
る。
【００２７】ここで差データ生成回路２２は、１段の遅
延回路２６を介して増幅信号Ｓ２をエクスクルーシブオ
ア回路２７に供給するようになされており、増幅信号Ｓ
２に対して１／４周期遅延した遅延信号Ｓ６（図３
（Ｃ））をエクスクルーシブオア回路２７に供給するよ
うになされている。
延回路２６を介して増幅信号Ｓ２をエクスクルーシブオ
ア回路２７に供給するようになされており、増幅信号Ｓ
２に対して１／４周期遅延した遅延信号Ｓ６（図３
（Ｃ））をエクスクルーシブオア回路２７に供給するよ
うになされている。
【００２８】因に遅延回路２６及びエクスクルーシブオ
ア回路２７の信号通過帯域は、従来の遅延回路６、７及
び８の信号通過帯域（例えば６２２〔ＭＨｚ〕）に比し
て半分（例えば３１１〔ＭＨｚ〕）で良く、消費電力を
小さくすることができるようになされている。
ア回路２７の信号通過帯域は、従来の遅延回路６、７及
び８の信号通過帯域（例えば６２２〔ＭＨｚ〕）に比し
て半分（例えば３１１〔ＭＨｚ〕）で良く、消費電力を
小さくすることができるようになされている。
【００２９】またクロツク信号再生部２１は、表面弾性
波フイルタ９及びリミツタ回路１０を順次介して再生さ
れた再生クロツク信号Ｓ３を２分周回路２５に入力する
ようになされており、２分周回路２５は６２２〔ＭＨ
ｚ〕の周波数でなる再生クロツク信号Ｓ３を３１１〔Ｍ
Ｈｚ〕の周波数でなる分周クロツク信号Ｓ２１に分周
し、遅延時間制御部２４に出力するようになされてい
る。
波フイルタ９及びリミツタ回路１０を順次介して再生さ
れた再生クロツク信号Ｓ３を２分周回路２５に入力する
ようになされており、２分周回路２５は６２２〔ＭＨ
ｚ〕の周波数でなる再生クロツク信号Ｓ３を３１１〔Ｍ
Ｈｚ〕の周波数でなる分周クロツク信号Ｓ２１に分周
し、遅延時間制御部２４に出力するようになされてい
る。
【００３０】ここで遅延時間制御部２４は、分周クロツ
ク信号Ｓ２１を差データ生成回路２２と同一構成の差デ
ータ生成回路２３を介して後段の制御信号発生回路１６
に供給することにより、遅延回路２６の遅延時間のずれ
を直接検出することができるようになされている。
ク信号Ｓ２１を差データ生成回路２２と同一構成の差デ
ータ生成回路２３を介して後段の制御信号発生回路１６
に供給することにより、遅延回路２６の遅延時間のずれ
を直接検出することができるようになされている。
【００３１】以上の構成において、データ再生装置２０
は光フアイバを介して受信信号Ｓ１（図３（Ａ））を入
力するとメインアンプ部２を介して増幅し、増幅信号Ｓ
２としてＤ−フリツプフロツプ回路３に供給し、クロツ
ク信号再生部２１で再生された分周クロツク信号Ｓ２２
に同期したタイミングで出力する。
は光フアイバを介して受信信号Ｓ１（図３（Ａ））を入
力するとメインアンプ部２を介して増幅し、増幅信号Ｓ
２としてＤ−フリツプフロツプ回路３に供給し、クロツ
ク信号再生部２１で再生された分周クロツク信号Ｓ２２
に同期したタイミングで出力する。
【００３２】このときクロツク信号再生部２１は増幅信
号Ｓ２を差データ生成回路２２に入力すると、増幅信号
Ｓ２の最大クロツク周波数（例えば３１１〔ＭＨｚ〕）
に対して２倍の周波数でなる例えば６２２〔ＭＨｚ〕の
クロツク成分を抽出し、表面弾性波フイルタ９及びリミ
ツタ回路１０を順次介して再生クロツク信号Ｓ３を再生
する。
号Ｓ２を差データ生成回路２２に入力すると、増幅信号
Ｓ２の最大クロツク周波数（例えば３１１〔ＭＨｚ〕）
に対して２倍の周波数でなる例えば６２２〔ＭＨｚ〕の
クロツク成分を抽出し、表面弾性波フイルタ９及びリミ
ツタ回路１０を順次介して再生クロツク信号Ｓ３を再生
する。
【００３３】クロツク信号再生部２１は、当該再生クロ
ツク信号Ｓ３を２分周回路２５に入力すると、クロツク
周波数を例えば３１１〔ＭＨｚ〕の分周クロツク信号Ｓ
２１に２分周し、遅延時間制御部２４に供給する。
ツク信号Ｓ３を２分周回路２５に入力すると、クロツク
周波数を例えば３１１〔ＭＨｚ〕の分周クロツク信号Ｓ
２１に２分周し、遅延時間制御部２４に供給する。
【００３４】ここで遅延時間制御部２４における差デー
タ生成回路２３は、増幅信号Ｓ２が入力される差データ
生成回路２２と同一構成であり、かつ入力周波数も共に
例えば３１１〔ＭＨｚ〕と一致するため、エクスクルー
シブオア回路２７を介して検出される論理出力は制御対
象である差データ生成回路２２の遅延時間に対するずれ
量に一致する。
タ生成回路２３は、増幅信号Ｓ２が入力される差データ
生成回路２２と同一構成であり、かつ入力周波数も共に
例えば３１１〔ＭＨｚ〕と一致するため、エクスクルー
シブオア回路２７を介して検出される論理出力は制御対
象である差データ生成回路２２の遅延時間に対するずれ
量に一致する。
【００３５】すなわち差データ生成回路２３の非反転出
力Ｓ８は、遅延回路２６の遅延時間が増幅信号Ｓ２の１
／４周期からずれた期間のみ論理「Ｌ」に立ち上がる
（これに対して反転出力Ｓ９は論理「Ｈ」に立ち上が
る）ことになる。
力Ｓ８は、遅延回路２６の遅延時間が増幅信号Ｓ２の１
／４周期からずれた期間のみ論理「Ｌ」に立ち上がる
（これに対して反転出力Ｓ９は論理「Ｈ」に立ち上が
る）ことになる。
【００３６】これにより減算回路１９は、遅延回路２６
の真の遅延時間に対応した制御信号を差データ生成回路
２２及び２３の遅延回路２６に供給することができ、調
整精度を一段と向上することができる。
の真の遅延時間に対応した制御信号を差データ生成回路
２２及び２３の遅延回路２６に供給することができ、調
整精度を一段と向上することができる。
【００３７】以上の構成によれば、データ再生装置２０
は、再生クロツク信号Ｓ３を２分周回路２５を介して受
信信号Ｓ１の周波数に一致させ、当該分周クロツク信号
Ｓ２１を受信信号Ｓ１が供給される差データ生成回路２
２と同回路構成の差データ生成回路２３に入力すること
により、データ再生装置２０は遅延回路２６の真の遅延
誤差を求めることができ、従来に比して遅延時間の調整
精度を一段と向上することができる。
は、再生クロツク信号Ｓ３を２分周回路２５を介して受
信信号Ｓ１の周波数に一致させ、当該分周クロツク信号
Ｓ２１を受信信号Ｓ１が供給される差データ生成回路２
２と同回路構成の差データ生成回路２３に入力すること
により、データ再生装置２０は遅延回路２６の真の遅延
誤差を求めることができ、従来に比して遅延時間の調整
精度を一段と向上することができる。
【００３８】また遅延回路２６及びエクスクルーシブオ
ア回路２７の周波数帯域は、例えば３１１〔ＭＨｚ〕と
従来のデータ再生装置１における周波数帯域（例えば６
２２〔ＭＨｚ〕）の半分で済むため、消費電力を従来に
比して一段と低減することができる。
ア回路２７の周波数帯域は、例えば３１１〔ＭＨｚ〕と
従来のデータ再生装置１における周波数帯域（例えば６
２２〔ＭＨｚ〕）の半分で済むため、消費電力を従来に
比して一段と低減することができる。
【００３９】なお上述の実施例においては、最大入力周
波数３１１〔ＭＨｚ〕の受信信号Ｓ１から２倍の周波数
６２２〔ＭＨｚ〕を有する再生クロツク信号Ｓ３を再生
し、当該再生クロツク信号Ｓ３を用いて受信信号Ｓ１の
時間軸を補正する場合について述べたが、本発明はこれ
に限らず、１〔ＧＨｚ〕以上の入力周波数を有する入力
データレート等、種々のデータレートの受信信号Ｓ１を
入力する場合にも広く適用し得る。
波数３１１〔ＭＨｚ〕の受信信号Ｓ１から２倍の周波数
６２２〔ＭＨｚ〕を有する再生クロツク信号Ｓ３を再生
し、当該再生クロツク信号Ｓ３を用いて受信信号Ｓ１の
時間軸を補正する場合について述べたが、本発明はこれ
に限らず、１〔ＧＨｚ〕以上の入力周波数を有する入力
データレート等、種々のデータレートの受信信号Ｓ１を
入力する場合にも広く適用し得る。
【００４０】また上述の実施例においては、最大入力周
波数３１１〔ＭＨｚ〕の受信信号Ｓ１から２倍の周波数
６２２〔ＭＨｚ〕の再生クロツク信号Ｓ３を再生し、当
該再生クロツク信号Ｓ３を用いて受信信号Ｓ１の時間軸
を補正する場合について述べたが、本発明はこれに限ら
ず、一般にｎ倍の周波数を有する再生クロツク信号を再
生する場合にも適用し得る。
波数３１１〔ＭＨｚ〕の受信信号Ｓ１から２倍の周波数
６２２〔ＭＨｚ〕の再生クロツク信号Ｓ３を再生し、当
該再生クロツク信号Ｓ３を用いて受信信号Ｓ１の時間軸
を補正する場合について述べたが、本発明はこれに限ら
ず、一般にｎ倍の周波数を有する再生クロツク信号を再
生する場合にも適用し得る。
【００４１】この場合には、受信信号Ｓ１に対してｎ倍
の周波数の再生クロツク信号をｎ分周し、遅延時間制御
部２４に供給するようにすれば良い。
の周波数の再生クロツク信号をｎ分周し、遅延時間制御
部２４に供給するようにすれば良い。
【００４２】さらに上述の実施例においては、制御信号
発生回路１６を積分回路１７、１８及び減算回路１９で
構成する場合について述べたが、本発明はこれに限ら
ず、他の回路構成により遅延時間を制御する場合にも適
用し得る。
発生回路１６を積分回路１７、１８及び減算回路１９で
構成する場合について述べたが、本発明はこれに限ら
ず、他の回路構成により遅延時間を制御する場合にも適
用し得る。
【００４３】さらに上述の実施例においては、本発明を
光フアイバを介して伝送される受信信号Ｓ１よりクロツ
ク信号成分を抽出するクロツク信号再生部２１の遅延時
間制御部２４に適用する場合について述べたが、本発明
はこれに限らず、入力信号からクロツク信号成分を再生
し、入力信号の同期をとつて出力する処理装置に広く適
用し得る。
光フアイバを介して伝送される受信信号Ｓ１よりクロツ
ク信号成分を抽出するクロツク信号再生部２１の遅延時
間制御部２４に適用する場合について述べたが、本発明
はこれに限らず、入力信号からクロツク信号成分を再生
し、入力信号の同期をとつて出力する処理装置に広く適
用し得る。
【００４４】
【発明の効果】上述のように本発明によれば、クロツク
抽出手段において入力データより抽出されるクロツク信
号を分周して入力データのデータレートと一致する分周
クロツク信号を求め、当該分周クロツク信号に基づいて
入力データを所定時間遅延して出力する遅延手段の遅延
時間を制御することにより、入力データが入力される遅
延手段と同一条件のもと遅延時間を制御することがで
き、遅延時間の調整精度を従来に比して一段と向上する
ことができる。
抽出手段において入力データより抽出されるクロツク信
号を分周して入力データのデータレートと一致する分周
クロツク信号を求め、当該分周クロツク信号に基づいて
入力データを所定時間遅延して出力する遅延手段の遅延
時間を制御することにより、入力データが入力される遅
延手段と同一条件のもと遅延時間を制御することがで
き、遅延時間の調整精度を従来に比して一段と向上する
ことができる。
【００４５】またこれにより遅延手段に必要な通過帯域
を入力データの通過帯域に設定でき、従来のようにクロ
ツク信号に対応し、入力データの通過帯域に対して所定
倍の通過帯域をもつように設定する必要がなくなるた
め、消費電力を従来に比して一段と低減することができ
る。
を入力データの通過帯域に設定でき、従来のようにクロ
ツク信号に対応し、入力データの通過帯域に対して所定
倍の通過帯域をもつように設定する必要がなくなるた
め、消費電力を従来に比して一段と低減することができ
る。
【図１】本発明によるクロツク抽出回路の一実施例を示
すブロツク図である。
すブロツク図である。
【図２】その動作の説明に供するタイミングチヤート図
である。
である。
【図３】従来のクロツク抽出回路の一実施例を示すブロ
ツク図である。
ツク図である。
１、２０……データ再生装置、２……メインアンプ部、
３……Ｄ−フリツプフロツプ回路、４、２１……クロツ
ク信号再生部、５、１３、２２、２３……差データ生成
回路、６、７、１４、２６……遅延回路、９……表面弾
性波フイルタ、１０……リミツタ回路、１１……遅延出
力回路、１２、２４……遅延時間制御部、１６……制御
信号発生回路、２５……２分周回路。
３……Ｄ−フリツプフロツプ回路、４、２１……クロツ
ク信号再生部、５、１３、２２、２３……差データ生成
回路、６、７、１４、２６……遅延回路、９……表面弾
性波フイルタ、１０……リミツタ回路、１１……遅延出
力回路、１２、２４……遅延時間制御部、１６……制御
信号発生回路、２５……２分周回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木林 健二 東京都品川区北品川６丁目７番35号ソニ ー株式会社内 (72)発明者 吉田 英喜 東京都品川区北品川６丁目７番35号ソニ ー株式会社内 (72)発明者 西江 光昭 神奈川県横浜市栄区田谷町１番地住友電 気工業株式会社横浜製作所内 (72)発明者 高橋 聰 神奈川県横浜市栄区田谷町１番地住友電 気工業株式会社横浜製作所内 (72)発明者 上坂 勝己 神奈川県横浜市栄区田谷町１番地住友電 気工業株式会社横浜製作所内 (56)参考文献 特開 平４−200037（ＪＰ，Ａ) 特開 平３−6541（ＪＰ，Ａ) 特開 昭61−277239（ＪＰ，Ａ) 実開 平５−70044（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/06 H04B 10/00 H04L 7/027
Claims (1)
- 【請求項１】入力データを遅延し、遅延データとして出
力する遅延手段と、 上記入力データ及び当該遅延データより上記入力データ
のデータレートに対して所定倍のデータレートを有する
クロツク信号を抽出するクロツク抽出手段と、 当該クロツク信号に基づいて上記遅延手段の遅延時間を
制御する遅延時間制御手段とを具え、 上記遅延時間制御手段は、上記クロツク信号を分周し、
上記入力データのデータレートと同レートの分周クロツ
ク信号に基づいて上記遅延時間を制御することを特徴と
するクロツク抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106007A JP3023240B2 (ja) | 1992-03-31 | 1992-03-31 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106007A JP3023240B2 (ja) | 1992-03-31 | 1992-03-31 | クロツク抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05282068A JPH05282068A (ja) | 1993-10-29 |
| JP3023240B2 true JP3023240B2 (ja) | 2000-03-21 |
Family
ID=14422627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4106007A Expired - Fee Related JP3023240B2 (ja) | 1992-03-31 | 1992-03-31 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3023240B2 (ja) |
-
1992
- 1992-03-31 JP JP4106007A patent/JP3023240B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05282068A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3023240B2 (ja) | クロツク抽出回路 | |
| US3573650A (en) | Automatic frequency controlled oscillators | |
| JP3318899B2 (ja) | クロツク抽出回路 | |
| JP2785993B2 (ja) | 送受信クロック発生回路 | |
| JP2523863Y2 (ja) | 光学式ディスク再生装置のｆｍ音声信号検波器 | |
| JP2845429B2 (ja) | 信号処理装置 | |
| JPH03101411A (ja) | クロック抽出装置 | |
| JP3229991B2 (ja) | Ｐｓｋ変調装置 | |
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JPS6365741A (ja) | 再生中継回路 | |
| JPS62145973A (ja) | 映像中間周波信号処理回路 | |
| JPS6386921A (ja) | 再生回路 | |
| JPH03101409A (ja) | トランスバーサル・フイルタ回路 | |
| JPH0787144A (ja) | 平衡変調回路 | |
| JPH05315951A (ja) | 位相同期ループ回路 | |
| JP2000358020A (ja) | タイミング抽出・識別再生回路 | |
| JPH077374A (ja) | フィルタの自動調整回路 | |
| JPS6161589A (ja) | 色信号処理回路 | |
| JPH03248066A (ja) | ディジタル周波数測定装置 | |
| JPS5911506A (ja) | 時間軸変動補正装置 | |
| JPH0370217A (ja) | 選局誤動作防止装置 | |
| JP2000357945A (ja) | 周波数逓倍器 | |
| JPH069105B2 (ja) | デ−タ打抜装置 | |
| KR920017503A (ko) | 2.5MHz 색도 위상동기 루프(PLL)로부터 재생클럭을 발생시키기 위한 방법 및 장치 | |
| JPH0220993A (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |