JPH03248066A - ディジタル周波数測定装置 - Google Patents
ディジタル周波数測定装置Info
- Publication number
- JPH03248066A JPH03248066A JP4637490A JP4637490A JPH03248066A JP H03248066 A JPH03248066 A JP H03248066A JP 4637490 A JP4637490 A JP 4637490A JP 4637490 A JP4637490 A JP 4637490A JP H03248066 A JPH03248066 A JP H03248066A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- video
- comparator
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はパルス変調された入力ＲＦ信号の搬送周波数
を測定する周波数測定装置に関するものである。
を測定する周波数測定装置に関するものである。
第２図は、例えば特開昭５７−２０７８６９号に示され
た従来のディジタル周波数測定装置を簡略化したブロッ
ク図である。図において、１はＲＦ入力端子、２は信号
分配器、３はディジタル周波数測定回路、３ａは信号分
配器、３ｂは遅延線、３Ｃは入力信号の位相差を検出す
るＩ／Ｑ位相弁別器、３ｄ、３ｅはＩ／Ｑビデオ信号を
量子化するゼロクロススライサ、３ｆはこの量子化信号
をラッチするラッチ回路、３ｇは周波数算出回路、４は
周波数データを出力する出力端子、５は入力ＲＦ信号を
検波する検波器、６は検波ビデオを量子化するコンパレ
ータである。
た従来のディジタル周波数測定装置を簡略化したブロッ
ク図である。図において、１はＲＦ入力端子、２は信号
分配器、３はディジタル周波数測定回路、３ａは信号分
配器、３ｂは遅延線、３Ｃは入力信号の位相差を検出す
るＩ／Ｑ位相弁別器、３ｄ、３ｅはＩ／Ｑビデオ信号を
量子化するゼロクロススライサ、３ｆはこの量子化信号
をラッチするラッチ回路、３ｇは周波数算出回路、４は
周波数データを出力する出力端子、５は入力ＲＦ信号を
検波する検波器、６は検波ビデオを量子化するコンパレ
ータである。
次に動作について説明する。
ＲＦ入力端子１に入力したＲＦ信号は、信号分配器２を
経由してディジタル周波数測定回路３に入力される０次
いで、ディジタル周波数測定回路３内の信号分配器３ａ
によって分配され、一方はそのままＩ／Ｑ位相弁別回路
３Ｃに入力され、他方は遅延線３ｂを経由してｌ／Ｑ位
相弁別回路３Ｃに入力される。入力されたそれぞれのＲ
Ｆ倍信号位相合成され、第３図に示すようなＩ／Ｑビデ
オ信号となる。その周期は遅延線３ｂの遅延時間をτと
すれば、１／τとなることは周知の通りである。この１
／Ｑビデオはゼロクロススライサ３ｄ、３ｅによって量
子化され、ラッチ回路３ｆに入力される（第４図（ｂ）
、 （Ｃ））。一方、入力ＲＦ信号は信号分配器２を経
由して、検波器５にてビデオ信号に変換された後（第４
図（ｄ））、所定のレベルＶｔｇに設定されたコンパレ
ータ６により量子化ビデオに変換される。この量子化ビ
デオ信号はＩ／Ｑ量子化信号のラッチタイミングである
（第４図（ｅ））。ラッチされたＩ／Ｑ量子化信号は周
波数算出回路３ｇにて極性を判定された後、周波数デー
タに変換され出力端子４に出力される。ＲＦ入力端子１
からの入力信号の周波数測定可能レベルは、コンパレー
タ６のしきい値■ＴＨにて設定されている。従って所定
のレベル以上のＲＦ倍信号入力した時のみ、コンパレー
タ６からラッチタイミングが発生し、周波数データを出
力するように動作する。
経由してディジタル周波数測定回路３に入力される０次
いで、ディジタル周波数測定回路３内の信号分配器３ａ
によって分配され、一方はそのままＩ／Ｑ位相弁別回路
３Ｃに入力され、他方は遅延線３ｂを経由してｌ／Ｑ位
相弁別回路３Ｃに入力される。入力されたそれぞれのＲ
Ｆ倍信号位相合成され、第３図に示すようなＩ／Ｑビデ
オ信号となる。その周期は遅延線３ｂの遅延時間をτと
すれば、１／τとなることは周知の通りである。この１
／Ｑビデオはゼロクロススライサ３ｄ、３ｅによって量
子化され、ラッチ回路３ｆに入力される（第４図（ｂ）
、 （Ｃ））。一方、入力ＲＦ信号は信号分配器２を経
由して、検波器５にてビデオ信号に変換された後（第４
図（ｄ））、所定のレベルＶｔｇに設定されたコンパレ
ータ６により量子化ビデオに変換される。この量子化ビ
デオ信号はＩ／Ｑ量子化信号のラッチタイミングである
（第４図（ｅ））。ラッチされたＩ／Ｑ量子化信号は周
波数算出回路３ｇにて極性を判定された後、周波数デー
タに変換され出力端子４に出力される。ＲＦ入力端子１
からの入力信号の周波数測定可能レベルは、コンパレー
タ６のしきい値■ＴＨにて設定されている。従って所定
のレベル以上のＲＦ倍信号入力した時のみ、コンパレー
タ６からラッチタイミングが発生し、周波数データを出
力するように動作する。
従来のディジタル周波数測定装置は以上のように所定レ
ベル以上のＲＦ倍信号入力した時のみ動作するように構
成されているので、所定レベル以上の連続ＲＦ倍信号入
力している状態では連続ＲＦ倍信号レベルよりも大きな
パルス変調ＲＦ信号が入力してもラッチタイミングが発
生せず、パルス変調ＲＦ信号の周波数データを得ること
ができないという問題点があった。
ベル以上のＲＦ倍信号入力した時のみ動作するように構
成されているので、所定レベル以上の連続ＲＦ倍信号入
力している状態では連続ＲＦ倍信号レベルよりも大きな
パルス変調ＲＦ信号が入力してもラッチタイミングが発
生せず、パルス変調ＲＦ信号の周波数データを得ること
ができないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、連続ＲＦ倍信号入力している状態でも連ＭＲ
Ｆ信号のレベルよりも大きなパルス変調ＲＦ信号の周波
数データを得ることができる周波数測定装置を得ること
を目的とする。
たもので、連続ＲＦ倍信号入力している状態でも連ＭＲ
Ｆ信号のレベルよりも大きなパルス変調ＲＦ信号の周波
数データを得ることができる周波数測定装置を得ること
を目的とする。
この発明に係る周波数測定装置はビデオ信号を遅延させ
る遅延線と、その出力と所定レベルを加算、または減算
する回路をコンパレータの前段に付加する等により、入
力ＲＦ信号の周波数測定タイミングを、入力ＲＦ信号レ
ベルが増加した時に発生する手段を設けたものである。
る遅延線と、その出力と所定レベルを加算、または減算
する回路をコンパレータの前段に付加する等により、入
力ＲＦ信号の周波数測定タイミングを、入力ＲＦ信号レ
ベルが増加した時に発生する手段を設けたものである。
この発明における周波数測定装置は、付加したビデオ遅
延線を経由して加算器から出力されるビデオ信号と、ビ
デオ遅延線を経由しないビデオ信号がコンパレータに入
力され、各ビデオの振幅比較の結果が、Ｉ／Ｑビデオ量
子化信号のランチタイミングとしてコンパレータより出
力されるようにしたから、連続ＲＦ倍信号りも大きなパ
ルス変１ＩＲＦ信号の周波数データを得ることができる
。
延線を経由して加算器から出力されるビデオ信号と、ビ
デオ遅延線を経由しないビデオ信号がコンパレータに入
力され、各ビデオの振幅比較の結果が、Ｉ／Ｑビデオ量
子化信号のランチタイミングとしてコンパレータより出
力されるようにしたから、連続ＲＦ倍信号りも大きなパ
ルス変１ＩＲＦ信号の周波数データを得ることができる
。
以下、この発明の一実施例を図について説明する。
第１図において、１〜６は従来技術で説明したものと全
く同一のものである。７は検波器５から出力されるビデ
オ信号を遅延させる遅延線、８は遅延線７からのビデオ
信号としきい値ｖＴＨを加算する加算器である。そして
、該検波器５、遅延線７、加算器８、及びコンパレータ
６により、入力ＲＦ信号の周波数測定タイミングを、入
力ＲＦ信号レベルが増加した時に発生する周波数測定タ
イミング発生手段を構成している。
く同一のものである。７は検波器５から出力されるビデ
オ信号を遅延させる遅延線、８は遅延線７からのビデオ
信号としきい値ｖＴＨを加算する加算器である。そして
、該検波器５、遅延線７、加算器８、及びコンパレータ
６により、入力ＲＦ信号の周波数測定タイミングを、入
力ＲＦ信号レベルが増加した時に発生する周波数測定タ
イミング発生手段を構成している。
次に動作について説明する。
第５図は本実施例の動作説明図である。ＲＦ入力端子１
に連続ＲＦ倍信号連続ＲＦ信号レベルよりも大きなパル
ス変調ＲＦ信号が入力している場合を考える（第５図（
ａ））。パルス変態ＲＦ信号が存在しない期間には連続
ＲＦ倍信号Ｉ／Ｑビデオが、またパルス変調ＲＦ信号が
存在するときにはパルス変調信号のＩ／Ｑビデオが、Ｉ
／Ｑ位相弁別器３Ｃにて出力される。このｌ／Ｑビデオ
はゼロクロススライサ３ｄ、３ｅによって量子化され（
第５図（ｂ）、 （Ｃ）） 、ラッチ回路３ｆに入力さ
れる。
に連続ＲＦ倍信号連続ＲＦ信号レベルよりも大きなパル
ス変調ＲＦ信号が入力している場合を考える（第５図（
ａ））。パルス変態ＲＦ信号が存在しない期間には連続
ＲＦ倍信号Ｉ／Ｑビデオが、またパルス変調ＲＦ信号が
存在するときにはパルス変調信号のＩ／Ｑビデオが、Ｉ
／Ｑ位相弁別器３Ｃにて出力される。このｌ／Ｑビデオ
はゼロクロススライサ３ｄ、３ｅによって量子化され（
第５図（ｂ）、 （Ｃ）） 、ラッチ回路３ｆに入力さ
れる。
またＲＦ倍信号検波器５によってビデオ信号に変換され
た後、一方はコンパレータ６の子端子へ、他方は遅延線
７へ入力される。遅延線７に入力されたビデオ信号は遅
延させられた後、加算器８によって所定レベルＶ？Ｉｌ
と加算され、コンパレータ６の一端子へ入力される。コ
ンパレータ６の十及び一端子のビデオ信号の関係は第５
図（ｆ）に示すように、入力信号レベルが所定レベルＶ
ｔＭ以上増加した時のみ子端子の入力ビデオ振幅が一端
子の入力ビデオ振幅を超えるような関係となる。従って
、コンパレータ６からは入力信号レベルが増加した時の
みＱビデオが出力し、Ｉ／Ｑビデオ量子化信号のラッチ
タイミングとなる（第５図（ｇｌ）ｅラッチされたＩ／
Ｑ量子化信号が周波数算出回路３ｆにて周波数データに
変換され、出力されるのは従来技術で説明した通りであ
る。
た後、一方はコンパレータ６の子端子へ、他方は遅延線
７へ入力される。遅延線７に入力されたビデオ信号は遅
延させられた後、加算器８によって所定レベルＶ？Ｉｌ
と加算され、コンパレータ６の一端子へ入力される。コ
ンパレータ６の十及び一端子のビデオ信号の関係は第５
図（ｆ）に示すように、入力信号レベルが所定レベルＶ
ｔＭ以上増加した時のみ子端子の入力ビデオ振幅が一端
子の入力ビデオ振幅を超えるような関係となる。従って
、コンパレータ６からは入力信号レベルが増加した時の
みＱビデオが出力し、Ｉ／Ｑビデオ量子化信号のラッチ
タイミングとなる（第５図（ｇｌ）ｅラッチされたＩ／
Ｑ量子化信号が周波数算出回路３ｆにて周波数データに
変換され、出力されるのは従来技術で説明した通りであ
る。
なお、上記実施例では遅延線７と加算器８とを設けたも
のを示したが、第６図の他の実施例に示すように遅延線
７と減算器９とを設けて構成してもよい。第６図におい
て、検波器５からの出力ビデオの一方は減算器９・を通
してコンパレータ６の＋端子へ入力され、他方は遅延線
７によって遅延させられた後、コンパレータ６の一端子
に入力されるため、コンパレータ６からは入力信号レベ
ルが増加した時のみＱビデオ出力が出力され、第１図の
実施例と同様の効果を奏する。
のを示したが、第６図の他の実施例に示すように遅延線
７と減算器９とを設けて構成してもよい。第６図におい
て、検波器５からの出力ビデオの一方は減算器９・を通
してコンパレータ６の＋端子へ入力され、他方は遅延線
７によって遅延させられた後、コンパレータ６の一端子
に入力されるため、コンパレータ６からは入力信号レベ
ルが増加した時のみＱビデオ出力が出力され、第１図の
実施例と同様の効果を奏する。
以上のように、この発明によれば、入力信号レベルが増
加した時のみコンパレータからラッチタイミングを発生
させるように構成したので、連続ＲＦ信号が入力してい
る状態でも連［ＲＦ信号のレベルよりも大きなパルス変
１１ＲＦ信号の周波数データを得られる効果がある。
加した時のみコンパレータからラッチタイミングを発生
させるように構成したので、連続ＲＦ信号が入力してい
る状態でも連［ＲＦ信号のレベルよりも大きなパルス変
１１ＲＦ信号の周波数データを得られる効果がある。
第１図はこの発明の一実施例によるディジタル周波数測
定装置の構成図、第２図は従来のディジタル周波数測定
装置の構成図、第３図、第４図。 第５図は動作説明図、第６図はこの発明の他の実施例を
示す構成図である。 １はＲＦ入力端子、２は信号分配器、３はディジタル周
波数測定回路、３ａは信号分配器、３ｂは遅延線、３Ｃ
はＩ／Ｑ位相弁別器、３ｄ、３ｅはゼロクロススライサ
、３ｆはラッチ回路、３ｇは周波数算出回路、４は出力
端子、５は検波器、６はコンパレータ、７は遅延線、８
は加算器、９は減算器である。 なお図中同一符号は同−又は相当部分を示す。
定装置の構成図、第２図は従来のディジタル周波数測定
装置の構成図、第３図、第４図。 第５図は動作説明図、第６図はこの発明の他の実施例を
示す構成図である。 １はＲＦ入力端子、２は信号分配器、３はディジタル周
波数測定回路、３ａは信号分配器、３ｂは遅延線、３Ｃ
はＩ／Ｑ位相弁別器、３ｄ、３ｅはゼロクロススライサ
、３ｆはラッチ回路、３ｇは周波数算出回路、４は出力
端子、５は検波器、６はコンパレータ、７は遅延線、８
は加算器、９は減算器である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）Ｉ／Ｑ位相弁別回路を備え、パルス変調された入
力ＲＦ信号の搬送周波数を測定するディジタル周波数測
定装置において、 入力ＲＦ信号の検波ビデオ信号を遅延させる遅延線と、 上記ビデオ信号と所定のレベルとを加算または減算する
回路と、 入力ＲＦ信号の周波数測定タイミングを、入力ＲＦ信号
レベルが増加した時に発生する周波数測定タイミング発
生手段とを備えたことを特徴とするディジタル周波数測
定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4637490A JPH03248066A (ja) | 1990-02-26 | 1990-02-26 | ディジタル周波数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4637490A JPH03248066A (ja) | 1990-02-26 | 1990-02-26 | ディジタル周波数測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248066A true JPH03248066A (ja) | 1991-11-06 |
Family
ID=12745372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4637490A Pending JPH03248066A (ja) | 1990-02-26 | 1990-02-26 | ディジタル周波数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018197707A (ja) * | 2017-05-24 | 2018-12-13 | Ｎｅｃネットワーク・センサ株式会社 | 周波数計測装置、周波数計測方法、およびプログラム |
-
1990
- 1990-02-26 JP JP4637490A patent/JPH03248066A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018197707A (ja) * | 2017-05-24 | 2018-12-13 | Ｎｅｃネットワーク・センサ株式会社 | 周波数計測装置、周波数計測方法、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6850581B2 (en) | Timing circuit | |
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| KR880005818A (ko) | 텔레비젼 수신기에 사용된 비디오 신호의 움직임 검출 회로 | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| KR100332846B1 (ko) | 비디오신호의노이즈성분결정방법및그방법을실행하는회로 | |
| JPH03248066A (ja) | ディジタル周波数測定装置 | |
| US4812987A (en) | Wave shaping circuit | |
| JPH01193658A (ja) | ディジタル周波数測定装置 | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| SU921057A2 (ru) | Устройство дл формировани сигнала | |
| JP3318899B2 (ja) | クロツク抽出回路 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPH0664097B2 (ja) | デイジタル位相検出器 | |
| JPH02296155A (ja) | ディジタル周波数測定装置 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS6239756B2 (ja) | ||
| SU1398101A1 (ru) | Преобразователь двух частот в код | |
| JP3023240B2 (ja) | クロツク抽出回路 | |
| JPH0720173A (ja) | ケーブル長検出回路 | |
| US3581111A (en) | Adaptive integrator for digital signals | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| SU1480106A1 (ru) | Устройство формировани воспроизводимых с магнитного носител цифровых сигналов | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 |