SU1398101A1

SU1398101A1 - Преобразователь двух частот в код

Info

Publication number: SU1398101A1
Application number: SU864090635A
Authority: SU
Inventors: Сергей Леонидович Сироткин; Валентин Валентинович Клименко; Александр Николаевич Коньков; Александр Сергеевич Державин
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1986-07-14
Filing date: 1986-07-14
Publication date: 1988-05-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано дл св зи вычислительных машин с объектами регулировани в системах стабилизации суммы частот, дл , обработки сигналов струнных частотных датчиков. Целью изобретени вл етс повьшение точности преобразовател . Поставленна цель достигаетс за счет того, что выходные сигналы дифференциального струнного датчи-. ка синхронизируютс выходным сигналом тактового генератора, преобразованным в распределителе импульсов, и через третий и четвертый элементы ИЛИ поступают на суммирующий и вычитающий входы первого реверсивного счетчика , выходной сигнал которого поступает на информационный вход коммута- ; тора, управление которым осуществл ет распределитель импульсов. На выходе коммутатора формируетс сигнал, пропорциональный разности частот датчика . Синхронизированные сигналы задерживаютс по времени, дополнительно синхронизируютс сигналами распределител импульсов и поступают ка вторые входы третьего и четвертого элементов ИЛИ и на первые входы первого и второго элементов ИЛИ, входные сигналы которых подаютс на суммирующий и вычитающий входы второго реверсивного счетчика, а с его выхода через управл емый источник тока - на вход датчика. Кроме того, выходной сигнал генератора преобразуетс в делителе частоты, синхронизируетс распределителем импульсов и поступает на второй вход второго элемента ИЛИ, выходной сигнал делител частоты задерживаетс по времени, синхронизируетс распределителем импульсов и подаетс на второй вход первого элемента ИЛИ. 3 ил.,. с fS W 00 QO 00

Description

Изобретение относитс к импульс- :ной технике и может (5ыть использова- :но, например, дл св зи вычислительных машин с объектами регулировани , в системах стабилизации суммы частот, дл обработки выходних сигналов дифференциальных , струнных частотных датчиков .

Цель изобретени - повышение точ- кости преобразовател .

На фиг, 1 представлена функциональна схема преобразовател в составе системы стабилизации суммы частот; на фиг, 2 и 3 - диаграммы, по- сн ющие принцип работы преобразовател .

На фигi 1-3 обозначены тактовый генератор 1, дифференциальньй струн- :ный датчик 2, первый 3 и второй 4 ;синхронизаторы, второй блок 5 задерж- ;ки, третий 6 и второй 1 элементы ИЛИ, I четвертый синхронизатор 8, первый блок 9 задержки, четвертый элемент ИЛИ 10, третий синхронизатор 11, пер- вый элемент ИЛИ 12, первый реверсивный счетчик 13, коммутатор 14, первый выход 15 преобразовател , второй реверсивный счетчик 16, исполнительный механизм 17, блок 18 установки начального состо ни , делитель 19 частоты , п тый синхронизатор 20, третий блок 21 задержки, шестой синхронизатор 22, распределитель 23 импул ьсов, . второй вход 24 преобразовател , пер- вый 25 и второй 26 входы преобразова- тел , выходной сигнал U i-ro блока системы, сигнал U на выходе i-ro блока системы.

; В состав преобразовател частоты в код функционально вход т все представленные на фиг. 1 блоки системы V стабилизации суммы частот за исключением дифференциального струнно- I го датчика 2, который дл данной

системы вл етс объектом регулировани , и исполнительного механизма 17, в качестве которого может быть использован управл емый источник тока.

Система работает следующим образом .

Перва частота джМ еренцнального струнного датчика 2 через первый синхронизатор 3 и третий элемент ИЛИ 6 поступает на вычитающий вход первого , реверсивного счетчика 13 и она же, пройд через второй блок 5 задержки, четвертый синхронизатор 8 и четвертый элемент ИЛИ 10 поступает на сумми ,

O

5

0 5 0 5

5

0

рующий вход первого реверсивного счетчика 13. Одновременно с этим втора частота дифференциального струнного датчика 2 через второй синхрони- затор 4 и четвертый элемент ИЛИ 10 поступает на суммирующий вход первого реверсивного счетчика 13 и она же, пройд через первый блок 9 задержки, третий синхронизатор 11 и третий элемент ИЛИ 6, поступает на вычитающий вход первого реверсивного счетчика 13. Таким образом, первый реверсивный счетчик 13 непрерьшно отслеживает в коде разность частот колебаний струн дифференциального струнного датчика 2, причем код в первом реверсивном счетчике 13 дополнительньй, что позвол ет определ ть знак разности частот .

Считывание кода первого реверсивного счетчика 13 осуществл етс с помощью коммутатора 14, управл емого п тым выходом распределител 23 импульсов .

Одновременно с выработкой, кода разности частот колебаний струн на втором реверсивном счетчике 16 осуществл етс непрерьгона вьфаботка кода, пропорционального разности суммарной и эталонной частот, дл осуществлени стабилизации суммарной частоты колебани струн. Это осуществл етс следующим образом.

Перва и втора частоты дифференциального струнного датчика 2 через первый 3 и второй 4 синхронизаторы и второй элемент ИЛИ 7 поступают на суммирующий вход второго реверсивного счетчика 16, а задержанные в первом 9 и втором 5 блоках задержки значени этих частот через третий 11 и четвертый 8 синхронизаторы и первый элемент ИЛИ 12 поступают на вычитающий вход второго реверсивного счетчика 16. Таким образом, на втором реверсивном счетчике 16 независимо формируетс код суммы частот колебани струн.

Одновременно с этим на вычитающий вход второго реверсивного счетчика 16 поступает эталонна частота, котора формируетс делителем 19 частоты. Эта частота поступает на вычитающий вход второго реверсивного счетчика 16 через п тый синхронизатор 20 и первый элемент ИЛИ 12, а задержанное в третьем блоке 21 значение эталонной частоты от делител 19 частоты через шестой синхронизатор 22 и второй элемент ИЛИ 7 поступает на суммирующий вход второго реверсивного счетчика 16. Таким образом, из суммарной частоты колебаний струн вычитаетс значение эталонной частоты, причем непрерьшно вырабатьюаетс дополнительньй код разности суммарной и эталонной частот с выработкой знака этой разности. Эталонна частота должна выбиратьс равной номинальному значению суммарной частоты.

Дополнительный код с выхода второго реверсивного счетчика 16 посту

реверсивных счетчиков дл устранени их сбоев. Длительность сигнала Сброс на выходе блока 18 установки начального состо ни должна быть не меньше времени задержки в блоках 5,9 и 21 задержки дл их очистки. Величины задержек в блоках 5,9 и 21 задержки должны быть ранными.

По. сравнению с известным устройством точность преобразовател повышена на 10-15%, причем за счет непре- рьтного отслеживани в коде разности суммарной и эталонной частот улучшё

пает на вход исполнительного механиз- 15 ны динамические характеристики преобма 17, ток с выхода которого поступает на вход дифференциального струнного датчика 2, в котором с помощью этого тока осуществл етс регулировка частот колебаний струн следующим образом.

При номинальной суммарной частоте колебаний струн дифференциального струнного датчика 2 код на выходе второго реверсивного счетчика 16 близок к нулю и исполнительный механизм 17 вырабатывает среднее значение тока, соответствующее номинальному значению суммарной частоты. При увеличении суммарной частоты струн код разности суммарной и эталонной частот на выходе второго реверсивного счетчика 16 возрастает в положительную область и начинает увеличиватьс относительно номинального тока на выходе исполнительного механизма 17. Увеличение тока приводит к увеличению длины струн, что приводит к уменьшению частоты колебаний струн.

При уменьшении суммарной частоты колебаний струн относительно номинального значени код разности суммарной и эталонной частот на выходе второго реверсивного счетчика 16 возрастает в отрицательную область и ток на выходе механизма 17 относительно номинального значени начинает уменьшатьс . Уменьшение тока приводит к уменьшению длины струн, что приводит к увеличению частоты колебаний струн. Таким образом, осуществл етс стабилизаци суммарной частоты колебаний струн дифференциального струнного датчика 2 на эталонной частоте.

Синхронизаторы 3,4,8,11,20 и 22, управл емые распределителем 23 импульсов , необходимы дл того, чтобы разнести во времени импульсы на счетных входах первого 13 и второго 16

20

разовател , т.е. повьшгено его быстродействие .

Claims

Формула изобретени

25

Преобразователь двух частот в код, содержащий первый, и второй элементы ИЛИ и тактовый генератор, соединенный выходом с входом распределител i импульсов, подключенного первым, вторым , третьим, четвертым и п тым выхо- дами к тактовым входам соответственно первого, второго, третьего и четвертого синхронизаторов и к управл ющему

30 входу коммутатора, информационные входы перчого и второго синхронизаторов вл ютс первым и вторым информационными входами преобразовани , а их выходы соединены с первыми входами

35 соответственно третьего и четвертого элементов ИЛИ, выходы первого и вто- рого блоков задержки подключены к информационным входам соответственно третьего и четвертого синхроиизато40 ров, соединенных выходами с вторыми входами, соответственно, третьего и четвертого элементов ИЛИ, подключенных выходами соответственно к вычитающему и суммирующему входам перво7

45 го реверсивного счетчика, соединенного установочным входом с выходом блока установки начального состо ни , а выходом - с информационным входом коммутатора, выход которого вл етс

50 первым выходом преобразовател , о т- личающийс тем, что, с целью повышени точности преобразовател , в нем дополнительно установлены второй реверсивный счетчик, п тый и

55 шестой синхронизаторы, третий блок задержки и делитель частоты, соеди- -. ненный входом с выходом тактового генератора, а вькодом - с информационным входом п того синхронизатора

20

разовател , т.е. повьшгено его быстродействие .

Формула изобретени

5

Преобразователь двух частот в код, содержащий первый, и второй элементы ИЛИ и тактовый генератор, соединенный выходом с входом распределител i импульсов, подключенного первым, вторым , третьим, четвертым и п тым выхо- дами к тактовым входам соответственно первого, второго, третьего и четвертого синхронизаторов и к управл ющему

0 входу коммутатора, информационные входы перчого и второго синхронизаторов вл ютс первым и вторым информационными входами преобразовани , а их выходы соединены с первыми входами

5 соответственно третьего и четвертого элементов ИЛИ, выходы первого и вто- рого блоков задержки подключены к информационным входам соответственно третьего и четвертого синхроиизато0 ров, соединенных выходами с вторыми входами, соответственно, третьего и четвертого элементов ИЛИ, подключенных выходами соответственно к вычитающему и суммирующему входам перво7

5 го реверсивного счетчика, соединенного установочным входом с выходом блока установки начального состо ни , а выходом - с информационным входом коммутатора, выход которого вл етс

0 первым выходом преобразовател , о т- личающийс тем, что, с целью повышени точности преобразовател , в нем дополнительно установлены второй реверсивный счетчик, п тый и

5 шестой синхронизаторы, третий блок задержки и делитель частоты, соеди- -. ненный входом с выходом тактового генератора, а вькодом - с информационным входом п того синхронизатора

513981

И: через третий блок задержки - с ин- ф|ормационным входом шестого синхронизатора , тактовые входы п того и шестого синхронизаторов подключены соот- ветственно к шестому и седьмому выходам распределител импульсов, а выходы - к первым входам соответственно первого и второго элементов ИЛИ, соединенных выходами соответственно С ю вЬмитающим и суммируюа1им входами второго реверсивного счетчика, выход

Фиг.1

16

которого вл етс вторым выходом преобразовател , а установочный вход соединен с установочным входом первого реверсивного счетчика, второй и третий входы первого элемента ИЛИ подключены к выходам соответственно третьего и четвертого синхронизаторов ., а второй и третий входы второго элемента ИЛИ соединены с выходами соответственно первого и второго синхронизаторов .