SU1149235A1 - Устройство дл синхронизации вычислительной системы - Google Patents

Устройство дл синхронизации вычислительной системы Download PDF

Info

Publication number
SU1149235A1
SU1149235A1 SU833667638A SU3667638A SU1149235A1 SU 1149235 A1 SU1149235 A1 SU 1149235A1 SU 833667638 A SU833667638 A SU 833667638A SU 3667638 A SU3667638 A SU 3667638A SU 1149235 A1 SU1149235 A1 SU 1149235A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
decoder
trigger
Prior art date
Application number
SU833667638A
Other languages
English (en)
Inventor
Фазыл Феритович Мингалеев
Николай Трофимович Пластун
Борис Алексеевич Солдатов
Владимир Александрович Мансуров
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU833667638A priority Critical patent/SU1149235A1/ru
Application granted granted Critical
Publication of SU1149235A1 publication Critical patent/SU1149235A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее задающий генератор, счетчик, дешифратор, два элемента И, элемент ИЛИ, триггер, причем выход задающего генератора соединен со счетным входом счетчика, группа выходов которого соединена соответственно с группой входов дешифратора, m-и выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с пр мым выходом триггера, единичный вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен с входом установки в ноль счетчика, отличающеес  тем, что, с целью увеличени  точности синхронизации, в устройство введены третий элемент И и элемент НЕ, причем вькоды дешифратора с первого по (т - 2)-й  вл ютс  выходами с первого по (п - 1)-й устройства,выход элемента 11ЛИ соединен с входом элемента НЕ, с входом установки в ноль триггера и  вл етс  п -м выходом устс « ройства, выход элемента НЕ соединен с первым входом второго элемента И, сл второй вход которого соединен с . первым входом третьего элемента И и  вл етс  стробирующим входом устройства , (т- 1)-й выход дешифратора соединен с вторъй входом первого элемента И и с вторым входом третьего элемента И, выход которого соединен с третьим входом элемента ИЛИ. 4;) со tc со О1

Description

11 Изобретение относитс  к вьиислительной технике и может быть исполь зовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных маши Известно устройство дл  синхрони зации вычислительной системы, содержащее генератор тактовых импульсов , управл ющий и К управл емьк распределителей импульсов (К - число каналов синхронизации), К блоков ;управлени , первую и вторую группу из К элементов И, группу из К элементов ИЛИ, элементы ИПИ-НЕ, тригге и элемент задержки. Устройство позвол ет осуществить синхронизацию однотактных распределителей импульсов, а также применимо дл  синхронизации двухтактньк распределителей импульсов СО Недостатком данного устройства  вл етс  то, что в нем синхронизуют с  только тактовые импульсы ЦВМ вычислительной системы. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  синхронизации вычислительной системы, содержащее задаю щий генератор, счетчик, дешифратор, триггер, два элемента И, элемент ИЛИ, причем выход задающего генерат ра соединен со счетным входом счетчика , выходы которого соединены с входами дешифратора, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с единичным входом триггера, пр мой выход которого соединен с первы входом первого элемента И 2. Дл  выполнени  синхронизации работы всех ЦВМ вычислительной систем с сигналами точного времени общей системы отсчета устройство дополнительно содержит регистр, узел сравнени  и две группы элементов И. Режим подсинхронизации с сигнало точного вре(ени ведетс  скачком по программе ЦВМ, т.е. цикл выработки сигналов (цикл подсинхронизации) удлин етс  на величину несинхроннос ти. Резкое изменение длительности цикла выработки сигналов приводит к ухудшению точности выполнени  управл емых задач. Целью изобретени   вл етс  увеличение точности синхронизации. Поставленна  цель достигаетс  тем, что в устройство дл  синхрониз ции вычислительной системы, содержащее задающий генератор, счетчик, дешифратор, два элемента И, элемент ИЛИ, триггер, причем выход задающего генератора соединен со счетным входом счетчика, группа выходов которого соединена соответственно с группой входов дешифратора, т-й выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с пр мым выходом триггера, единичный вход которого соединен с выходом второго элемента И, вькод элемента ИЛИ соединен с входом установки в ноль счетчика, введены тре- тий элемент И и элемент НЕ, причем выходы дешифратора с первого по (vn - 2)-и  вл ютс  выходами с первого по (п - 1)-й устройства, выход элемента ИЛИ соединен с входом элемента НЕ, с входом установки в ноль триггера и  вл етс  п-м выходом устройства, выход элемента НЕ соединен с первым входом второго элемента И, второй вход которого соединен с входом третьего элемента И и  вл етс  стробирующим входом устройства, (т - 1)-й выход дешифратора соединен с вторым входом первого элемента И и с вторым входом третьего элемента И, выход которого соединен с третьим входом элемента ИЛИ. На фиг. 1 приведена схема устройства на фиг. 2 - временна  диаграмма его работы. Устройство содержит задающий генератор 1, счетчик 2, дешифратор 3, триггер 4, элементы И 5-7, элемент ИЛИ 8, элемент НЕ 9, стробирующий вход 10 устройства, выход 11 устройства . Устройство синхронизирует каждую ЦВМ вычислительной системы с сигналами точного времени, поступающими по стробирующему входу 10, плавно с дискретом в один такт частоты работы задакйцего генератора 1. Устройство работает следующим образом. Задающим генератором Т формируетс  сери  тактовых импульсов, котора  поступает на счетный вход счетчика 2. По состо ни м счетчика 2 на выходах дешифратора 3 при синхронном режиме работы устройство с сигналом точного времени формирует m i 3114 выходных сигналов, а при несинхронном режиме работы - (т - 1) выходных сигналов. Несинхронна  работа устройства по сигналу точного време ни, поступающему по стробирующему входу 10, фиксируетс  на триггере 4 В зависимости от состо ни  триггера 4 последний (п-1) сигнал на выходе элемента ИЛИ 8 вырабатьшаетс  по прин тию счетчиком 2 состо ни  m или (m - 1). При по влении последнего () сигнала на выходе элемента ИЛИ 8 производитс  обнуление триггера 4 и счетчика 2, т.е. переход на следующий цикл выработки управл ющих сигналов. При синхронной работе устройства с сигналом точного времени цикл выработки управл ющих сигналов  вл  етс  посто нным, т.е. последний управл ющий сигнал цикла формируетс  на :т-м значении счетчика 2. При несинхронной работе устройс ва с сигналом точного времени цикл выработки управл ющих сигналов уменьшаетс  на величину длительнос ти одного такта (д-t) частоты работы задающего генератора 1. При этом количество управл ющих сигналов в цикле остаетс  неизменным, т.е. по ледний управл ющий сигнал цикла фо . мируетс  на (т - 1)-м значении сче чика 2. Рассмотрим работу устройства на временной диаграмме (фиг. 2). В момент времени i , во врем  по влени  сигнала точного времени по стробирунидему входу 10, сигнал через элемент НЕ 9, через элемент поступает на единичный вход тригге ра 4. В момент времени t2 а (гп - 1)-м выходе дешифратора 3 формируетс  сигнал, который через элемент И 6 и элемент ИЛИ 8 поступает на нулевые ; входы триггера 4 и счетчика 2, т.е. происходит переход на следующий цикл выработки управл ющих сигналов. В момент времени i , во врем  по влени  сигнала точного вре,менй по стробирующему входу 10, сигнал С (т - 1)-го выхода дешифратора 3 через элемент И 7 и элемент ИЛИ 8 поступает на нулевые входы триггера 4 и счетчика 2, т.е. осуществл етс  переход на следующий цикл выработки управл ющих сигналов. В момент времени i, , во врем  по влени  сигнала точного времени по стробирующему входу 10, сигнал из т-го выхода дешифратора 3 через элемент ИЛИ 8 поступает на обнул ющие входы триггера 4 и счетчика 2, т.е. происходит переход на следующий цикл выработки управл ющих сигналов. В последующей работе устройства цикл выработки управл ющих сигналов остаетс  посто нным. Рассогласование последнего управл ющего сигнала из устройства и сигнала точного времени, вызванное нестабильностью генераторов тактовых импульсов, устран етс  автоматически без участи  оператора. Использование предлагаемого устройства дл  синхронизации вычислительной системы обеспечивает по сравнению с известными повышение точности вьтолнени  управл емых задач вычислительной системой, упрощение устройства, а также отсутствие затрат машинного времени.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее задающий генератор, счетчик, дешифратор, два элемента И, элемент ИЛИ, триггер, причем выход задающего генератора соединен со счетным входом счетчика, группа выходов которого соединена соответственно с группой входов дешифратора, m-й выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с прямым выходом триггера, единичный вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен с входом установки в ноль счетчика, отличающееся тем, что, с целью увеличения точности синхронизации, в устройство введены третий элемент И и элемент НЕ, причем выходы дешифратора с первого по (т- 2)-й являются выходами с первого по (п - 1)-й устройства,выход элемента ИЛИ соединен с входом элемента НЕ, с входом установки в ноль триг гера и является η -м выходом устройства, выход элемента НЕ соединен с первым входом второго элемента И, второй вход которого соединен с первым входом третьего элемента И и является стробирующим входом устройства, (т~ 1)-й выход дешифратора соединен с вторым входом первого элемента И и с вторым входом третьего элемента И, выход которого соединен с третьим входом элемента ИЛИ.
    4^ СО to со СИ >
SU833667638A 1983-11-24 1983-11-24 Устройство дл синхронизации вычислительной системы SU1149235A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833667638A SU1149235A1 (ru) 1983-11-24 1983-11-24 Устройство дл синхронизации вычислительной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833667638A SU1149235A1 (ru) 1983-11-24 1983-11-24 Устройство дл синхронизации вычислительной системы

Publications (1)

Publication Number Publication Date
SU1149235A1 true SU1149235A1 (ru) 1985-04-07

Family

ID=21090997

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833667638A SU1149235A1 (ru) 1983-11-24 1983-11-24 Устройство дл синхронизации вычислительной системы

Country Status (1)

Country Link
SU (1) SU1149235A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 809132, кл. G 06 F 1/04, 1979. 2. Авторское свидетельство СССР № 1068921, кл. G 06 F 1/04, 1982 (прототип). *

Similar Documents

Publication Publication Date Title
SU1149235A1 (ru) Устройство дл синхронизации вычислительной системы
SU1027830A1 (ru) Умножитель частоты следовани импульсов
SU1291953A1 (ru) Устройство дл синхронизации вычислительной системы
SU1226428A1 (ru) Устройство дл синхронизации вычислительной системы
RU1830527C (ru) Устройство дл синхронизации вычислительной системы
SU1176439A1 (ru) Умножитель частоты
SU1487020A1 (ru) Устройство для синхронизации вычислительной системы
SU463978A1 (ru) Многоканальный дискретный коррел тор
SU790099A1 (ru) Цифровой умножитель частоты следовани импульсов
SU860296A1 (ru) Устройство дл формировани импульсных последовательностей
SU1287138A1 (ru) Устройство дл синхронизации вычислительной системы
SU1029403A1 (ru) Многоканальный генератор импульсов
SU1335996A1 (ru) След щий умножитель частоты
SU1443147A1 (ru) Фазовый синхронизатор
SU1444939A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1538239A1 (ru) Умножитель частоты следовани импульсов
SU803113A1 (ru) Способ синхронизации и устройстводл ЕгО ОСущЕСТВлЕНи
SU834716A1 (ru) Коррелометр
SU1765812A1 (ru) Устройство дл синхронизации вычислительной системы
SU961150A1 (ru) Умножитель частоты следовани импульсов
SU1398101A1 (ru) Преобразователь двух частот в код
SU506888A1 (ru) Преобразователь скорости перемещени в код
SU744569A1 (ru) Умножитель частоты
SU1167736A1 (ru) Преобразователь код-частота
SU703806A1 (ru) Устройство дл возведени в квадрат число-импульсного кода