JPH05315951A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH05315951A JPH05315951A JP4114584A JP11458492A JPH05315951A JP H05315951 A JPH05315951 A JP H05315951A JP 4114584 A JP4114584 A JP 4114584A JP 11458492 A JP11458492 A JP 11458492A JP H05315951 A JPH05315951 A JP H05315951A
- Authority
- JP
- Japan
- Prior art keywords
- output
- filter
- signal
- vco
- filters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】
【構成】 位相比較器ＰＣ，フィルタＦ及び電圧制御型
発振器ＶＣＯを備えてなる基準クロック発生用ＰＬＬ回
路において、帯域幅の広い第１フィルタＦ１とこれより
帯域幅の狭い第２フィルタＦ２を設ける。データ再生時
に、プリフォーマット領域を表す制御信号をＰＲによ
り、第２マルチプレクサＭＵＸ２で第１フィルタＦ１を
通過した信号を選択して電圧制御型発振器ＶＣＯに入力
し、ＰＬＬ回路出力を形成する。 【効果】 フィルタを独立に設定することができ、ＰＬ
Ｌ回路出力の安定化を図ることができる。データ再生時
にデータ領域に比べプリフォーマット領域のフィルタ帯
域を広く設定することができ、引き込み時間の短縮が図
れる。
発振器ＶＣＯを備えてなる基準クロック発生用ＰＬＬ回
路において、帯域幅の広い第１フィルタＦ１とこれより
帯域幅の狭い第２フィルタＦ２を設ける。データ再生時
に、プリフォーマット領域を表す制御信号をＰＲによ
り、第２マルチプレクサＭＵＸ２で第１フィルタＦ１を
通過した信号を選択して電圧制御型発振器ＶＣＯに入力
し、ＰＬＬ回路出力を形成する。 【効果】 フィルタを独立に設定することができ、ＰＬ
Ｌ回路出力の安定化を図ることができる。データ再生時
にデータ領域に比べプリフォーマット領域のフィルタ帯
域を広く設定することができ、引き込み時間の短縮が図
れる。
Description
【０００１】
【産業上の利用分野】本発明は位相同期ループ（ＰＬ
Ｌ）回路に関し、特にデータ再生時に使用する基準クロ
ック発生用ＰＬＬ回路に関する。
Ｌ）回路に関し、特にデータ再生時に使用する基準クロ
ック発生用ＰＬＬ回路に関する。
【０００２】
【従来の技術】ＰＬＬ回路は周波数負帰還回路で位相比
較器，フィルタ，ＶＣＯ（電圧制御発振器）よりなり、
基本構成は図１に示すようになっている。
較器，フィルタ，ＶＣＯ（電圧制御発振器）よりなり、
基本構成は図１に示すようになっている。
【０００３】上記ＰＬＬ回路を構成している基本要素で
ある位相比較器は、データの再生動作中を表す制御信号
ＲＧにより、マルチプレクサＭＵＸで基準信号ｆrと再
生信号ｆ1のうちいずれか選択した入力信号とＶＣＯ出
力信号ｆ2との位相を比較し、２信号の位相差に応じた
差信号電圧を生じる。
ある位相比較器は、データの再生動作中を表す制御信号
ＲＧにより、マルチプレクサＭＵＸで基準信号ｆrと再
生信号ｆ1のうちいずれか選択した入力信号とＶＣＯ出
力信号ｆ2との位相を比較し、２信号の位相差に応じた
差信号電圧を生じる。
【０００４】フィルタＦの機能は、第１に、高周波成分
を減衰させることにより、妨害信号除去特性を良くする
こと。第２に、ＰＬＬ回路が何らかの雑音によりロック
から外れた場合、前の電圧を蓄積していることによりす
ぐまた元のロック状態に戻すことである。
を減衰させることにより、妨害信号除去特性を良くする
こと。第２に、ＰＬＬ回路が何らかの雑音によりロック
から外れた場合、前の電圧を蓄積していることによりす
ぐまた元のロック状態に戻すことである。
【０００５】ＶＣＯは、フィルタ出力電圧に応じた周波
数の出力信号ｆ2を出力する。
数の出力信号ｆ2を出力する。
【０００６】ところで上記ＰＬＬ回路はデータ記録再生
装置の基準クロック発生用回路として広く用いられてい
る。このような基準クロック発生回路におけるＰＬＬ回
路の自走状態は、マルチプレクサＭＵＸが基準信号ｆr
（一般的にはデータ記録用のクロックを使用）を選択
し、出力信号ｆ2は基準信号ｆrの位相に同調した状態に
なっている。追従状態はマルチプレクサＭＵＸで再生信
号ｆ1を選択する。また、制御信号ＲＧの変化点では、
ＶＣＯの出力信号ｆ2の位相を再生信号ｆ1（自走状態は
基準信号ｆr）の位相に合わせ直して発振させる。
装置の基準クロック発生用回路として広く用いられてい
る。このような基準クロック発生回路におけるＰＬＬ回
路の自走状態は、マルチプレクサＭＵＸが基準信号ｆr
（一般的にはデータ記録用のクロックを使用）を選択
し、出力信号ｆ2は基準信号ｆrの位相に同調した状態に
なっている。追従状態はマルチプレクサＭＵＸで再生信
号ｆ1を選択する。また、制御信号ＲＧの変化点では、
ＶＣＯの出力信号ｆ2の位相を再生信号ｆ1（自走状態は
基準信号ｆr）の位相に合わせ直して発振させる。
【０００７】
【発明が解決しようとする課題】ＰＬＬ回路の伝達関数
は一般的に次の式で表される。 θo（ｓ）／θi（ｓ）＝ＫoＫdＦ（ｓ）／（ｓ＋ＫoＫdＦ（ｓ）） ここで θi：入力信号の位相 θo：出力信号の位相 Ｋd：位相比較器の変換利得［Ｖ／ｒａｄ］ Ｋo：ＶＣＯの変換利得［ｒａｄ／Ｖ・ｓ］ Ｆ（ｓ）：フィルタＦの伝達関数
は一般的に次の式で表される。 θo（ｓ）／θi（ｓ）＝ＫoＫdＦ（ｓ）／（ｓ＋ＫoＫdＦ（ｓ）） ここで θi：入力信号の位相 θo：出力信号の位相 Ｋd：位相比較器の変換利得［Ｖ／ｒａｄ］ Ｋo：ＶＣＯの変換利得［ｒａｄ／Ｖ・ｓ］ Ｆ（ｓ）：フィルタＦの伝達関数
【０００８】上記関係を有するＰＬＬ回路において、フ
ィルタの帯域幅を狭くした場合、ＰＬＬ回路の動作に及
ぼす影響は、次のようになる。 引き込み時間が長くなる。 妨害信号除去特性がよくなる。
ィルタの帯域幅を狭くした場合、ＰＬＬ回路の動作に及
ぼす影響は、次のようになる。 引き込み時間が長くなる。 妨害信号除去特性がよくなる。
【０００９】光ディスク上のフォーマットの例を図３に
示す。コンピュータ等のコードデータを扱う機器では、
データ処理がまとまった単位で行われるため、これらに
付属する外部メモリもデータの処理単位を合わせる必要
があり、光ディスクでは最小のデータ単位を５１２バイ
ト，１０２４バイトとして、このデータ単位を記憶する
部分をセクタと呼んでいる。
示す。コンピュータ等のコードデータを扱う機器では、
データ処理がまとまった単位で行われるため、これらに
付属する外部メモリもデータの処理単位を合わせる必要
があり、光ディスクでは最小のデータ単位を５１２バイ
ト，１０２４バイトとして、このデータ単位を記憶する
部分をセクタと呼んでいる。
【００１０】各セクタは、セクタ固有のアドレスを収納
するプリフォーマット領域と、データ領域と、それらを
分けると共に動作の応答時間の確保及びタイミング変動
による時間ずれを吸収するギャップ及びバッファに別れ
ている。光ディスクでは大容量なためアドレスは予めデ
ィスク上にプリフォーマットされている。
するプリフォーマット領域と、データ領域と、それらを
分けると共に動作の応答時間の確保及びタイミング変動
による時間ずれを吸収するギャップ及びバッファに別れ
ている。光ディスクでは大容量なためアドレスは予めデ
ィスク上にプリフォーマットされている。
【００１１】上記セクタに含まれているデータ領域は、
プリフォーマット領域に比べて時間が長く（通常１０倍
以上）、ディスクの傷やデータの記録ミス等によりＰＬ
ＬのＶＣＯ入力電圧が大きく振られる（フィルタの出力
電圧範囲）可能性がある。このような問題に対してフィ
ルタＦの帯域幅を狭くするとＶＣＯ入力電圧の振れは少
なくなり出力信号ｆ2の周波数は安定するが、ギャップ
及びバッファ領域でのリセット動作速度（自走状態での
引き込み動作）が遅くなるとともに、プリフォーマット
領域及びデータ領域での引き込み時間が長くなるという
問題がある。
プリフォーマット領域に比べて時間が長く（通常１０倍
以上）、ディスクの傷やデータの記録ミス等によりＰＬ
ＬのＶＣＯ入力電圧が大きく振られる（フィルタの出力
電圧範囲）可能性がある。このような問題に対してフィ
ルタＦの帯域幅を狭くするとＶＣＯ入力電圧の振れは少
なくなり出力信号ｆ2の周波数は安定するが、ギャップ
及びバッファ領域でのリセット動作速度（自走状態での
引き込み動作）が遅くなるとともに、プリフォーマット
領域及びデータ領域での引き込み時間が長くなるという
問題がある。
【００１２】本発明は上記問題点に鑑みてなされたもの
で、帯域幅の異なるフィルタから選択して出力を取り出
すことにより、出力信号の周波数の安定化を図ったＰＬ
Ｌ回路を提供する。
で、帯域幅の異なるフィルタから選択して出力を取り出
すことにより、出力信号の周波数の安定化を図ったＰＬ
Ｌ回路を提供する。
【００１３】また、光記録再生装置の再生時におけるプ
リフォーマット領域とデータ領域で最適の基準クロック
を発生するためのＰＬＬ回路を提供する。
リフォーマット領域とデータ領域で最適の基準クロック
を発生するためのＰＬＬ回路を提供する。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、位相比較器，フィルタ及び電圧制御型発
振器を備えてなる基準クロック発生用ＰＬＬ回路におい
て、上記フィルタは少なくとも２つの異なる帯域幅を有
し、フィルタのそれぞれの帯域幅の出力と選択制御信号
が入力されたマルチプレクサ回路を設け、該マルチプレ
クサ出力を電圧制御型発振器に入力して構成する。
に、本発明は、位相比較器，フィルタ及び電圧制御型発
振器を備えてなる基準クロック発生用ＰＬＬ回路におい
て、上記フィルタは少なくとも２つの異なる帯域幅を有
し、フィルタのそれぞれの帯域幅の出力と選択制御信号
が入力されたマルチプレクサ回路を設け、該マルチプレ
クサ出力を電圧制御型発振器に入力して構成する。
【００１５】また前記フィルタの帯域幅選択のための選
択制御信号は、光記録再生装置の動作がプリフォーマッ
ト領域とデータ領域のデータ再生タイミングに対応して
形成される基準クロック発生用ＰＬＬ回路を提供する。
択制御信号は、光記録再生装置の動作がプリフォーマッ
ト領域とデータ領域のデータ再生タイミングに対応して
形成される基準クロック発生用ＰＬＬ回路を提供する。
【００１６】
【作用】帯域幅の異なるフィルタから選択して出力を取
り出すことにより、ＰＬＬ出力信号の周波数の安定化を
図ることができる。またプリフォーマット領域用フィル
タとデータ領域用フィルタを独立に設定することがで
き、プリフォーマット領域での引き込み時間の短縮とデ
ータ領域でのＰＬＬ出力信号の周波数の安定化を図るこ
とができる。
り出すことにより、ＰＬＬ出力信号の周波数の安定化を
図ることができる。またプリフォーマット領域用フィル
タとデータ領域用フィルタを独立に設定することがで
き、プリフォーマット領域での引き込み時間の短縮とデ
ータ領域でのＰＬＬ出力信号の周波数の安定化を図るこ
とができる。
【００１７】
【実施例】光記録再生装置の基準クロック発生用ＰＬＬ
回路を実施例に挙げて本発明を詳細に説明する。図１に
おいて、位相比較器ＰＣの入力側には第１マルチプレク
サＭＵＸ１が設けられ、位相比較のための基準信号ｆr
及び再生信号ｆ1が入力され、データの再生動作中を表
す制御信号ＲＧにより一方の信号が選択され、位相比較
器ＰＣに入力が供給される。
回路を実施例に挙げて本発明を詳細に説明する。図１に
おいて、位相比較器ＰＣの入力側には第１マルチプレク
サＭＵＸ１が設けられ、位相比較のための基準信号ｆr
及び再生信号ｆ1が入力され、データの再生動作中を表
す制御信号ＲＧにより一方の信号が選択され、位相比較
器ＰＣに入力が供給される。
【００１８】位相比較器ＰＣは、第１マルチプレクサＭ
ＵＸ１により選択された信号と後述するＶＣＯの出力信
号ｆ2との位相を比較し、２信号の位相差に応じた差信
号電圧を生じる。
ＵＸ１により選択された信号と後述するＶＣＯの出力信
号ｆ2との位相を比較し、２信号の位相差に応じた差信
号電圧を生じる。
【００１９】上記位相比較器ＰＣの出力側には第１フィ
ルタＦ１及び第２フィルタＦ２が設けられ、両フィルタ
の入力として位相比較器ＰＣの出力が供給され、出力信
号は第２マルチプレクサＭＵＸ２に与えられる。上記第
１フィルタＦ１，第２フィルタＦ２は、帯域幅の異なる
フィルタとして設けられている。両フィルタの出力信号
は第２マルチプレクサＭＵＸ２に与えられ、プリフォー
マット領域を表す制御信号ＰＲにより一方のフィルタ出
力が選択される。
ルタＦ１及び第２フィルタＦ２が設けられ、両フィルタ
の入力として位相比較器ＰＣの出力が供給され、出力信
号は第２マルチプレクサＭＵＸ２に与えられる。上記第
１フィルタＦ１，第２フィルタＦ２は、帯域幅の異なる
フィルタとして設けられている。両フィルタの出力信号
は第２マルチプレクサＭＵＸ２に与えられ、プリフォー
マット領域を表す制御信号ＰＲにより一方のフィルタ出
力が選択される。
【００２０】第２マルチプレクサＭＵＸ２の出力信号が
フィルタ出力としてＶＣＯに入力され、ＶＣＯ出力は基
準クロックのための出力信号ｆ2として光記録再生装置
で利用されると共に、位相比較器ＰＣに帰還され位相比
較のための一方の信号を提供する。
フィルタ出力としてＶＣＯに入力され、ＶＣＯ出力は基
準クロックのための出力信号ｆ2として光記録再生装置
で利用されると共に、位相比較器ＰＣに帰還され位相比
較のための一方の信号を提供する。
【００２１】上記フィルタＦ１，Ｆ２は、帯域幅の異な
るフィルタでその出力、プリフォーマットを表す制御信
号ＰＲにより第２マルチプレクサＭＵＸ２で１出力が選
択される。プリフォーマット領域で選択されるフィルタ
をフィルタＦ１とすると、フィルタＦ１の帯域幅を広
く、フィルタＦ２の帯域幅を狭く設計する。
るフィルタでその出力、プリフォーマットを表す制御信
号ＰＲにより第２マルチプレクサＭＵＸ２で１出力が選
択される。プリフォーマット領域で選択されるフィルタ
をフィルタＦ１とすると、フィルタＦ１の帯域幅を広
く、フィルタＦ２の帯域幅を狭く設計する。
【００２２】プリフォーマット領域とデータ領域で通過
するフィルタの帯域を上記の関係に設定し、特にプリフ
ォーマット領域でのフィルタの帯域幅を広くしているた
め引き込み時間は短縮され、プリフォーマット領域に含
まれたバッファ領域でのＰＬＬ回路のリセット動作速度
は速い。そのためデータ領域の最後部でのＶＣＯ入力電
圧が大きく振られていたとしても、プリフォーマット領
域でのデータ再生が始まるまでにＰＬＬ回路の出力信号
ｆ2は基準信号ｆrにロックしている状態になっているた
め、プリフォーマット領域での再生信号ｆ1に引き込む
動作は問題なく行われる。データ領域を再生する場合
は、直前のプリフォーマット領域を必ず再生することに
なる。プリフォーマット領域再生時のＰＬＬ出力周波数
とデータ領域再生時のＰＬＬ出力周波数はほぼ等しいの
で、ＶＣＯ入力電圧の変化はなく、したがって、フィル
タの帯域幅を狭くしても引き込みは問題なく行える。
するフィルタの帯域を上記の関係に設定し、特にプリフ
ォーマット領域でのフィルタの帯域幅を広くしているた
め引き込み時間は短縮され、プリフォーマット領域に含
まれたバッファ領域でのＰＬＬ回路のリセット動作速度
は速い。そのためデータ領域の最後部でのＶＣＯ入力電
圧が大きく振られていたとしても、プリフォーマット領
域でのデータ再生が始まるまでにＰＬＬ回路の出力信号
ｆ2は基準信号ｆrにロックしている状態になっているた
め、プリフォーマット領域での再生信号ｆ1に引き込む
動作は問題なく行われる。データ領域を再生する場合
は、直前のプリフォーマット領域を必ず再生することに
なる。プリフォーマット領域再生時のＰＬＬ出力周波数
とデータ領域再生時のＰＬＬ出力周波数はほぼ等しいの
で、ＶＣＯ入力電圧の変化はなく、したがって、フィル
タの帯域幅を狭くしても引き込みは問題なく行える。
【００２３】
【発明の効果】以上のように本発明によれば、予め帯域
幅の異なるフィルタを設け、いずれか一方を選択してＶ
ＣＯに供給することにより、妨害信号に影響されること
なくＶＣＯ出力として安定した信号を得ることができ、
ＰＬＬ回路で行う信号処理に適した回路動作を実行させ
ることができる。光記録再生装置の基準クロック発生用
ＰＬＬ回路としては、プリフォーマット領域での再生時
の引き込み問題を解消することができる。
幅の異なるフィルタを設け、いずれか一方を選択してＶ
ＣＯに供給することにより、妨害信号に影響されること
なくＶＣＯ出力として安定した信号を得ることができ、
ＰＬＬ回路で行う信号処理に適した回路動作を実行させ
ることができる。光記録再生装置の基準クロック発生用
ＰＬＬ回路としては、プリフォーマット領域での再生時
の引き込み問題を解消することができる。
【図１】 本発明の一実施例を示すＰＬＬ回路のブロッ
ク図。
ク図。
【図２】 従来のＰＬＬ回路のブロック図。
【図３】 光記録再生装置のセクタの構成を示す模型
図。
図。
ＰＣ 位相比較器 ＭＵＸ１ 第１マルチプレクサ ＭＵＸ２ 第２マルチプレクサ Ｆ１ 第１フィルタ Ｆ２ 第２フィルタ ＶＣＯ 電圧制御型発振器 ＲＧ データ再生動作中を表す制御信号 ＰＲ プリフォーマット領域を表す制御信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/08
Claims (2)
- 【請求項１】 位相比較器，フィルタ及び電圧制御型発
振器を備えてなる基準クロック発生用ＰＬＬ回路におい
て、上記フィルタは少なくとも２つの異なる帯域幅を有
し、フィルタのそれぞれの帯域幅の出力と選択制御信号
が入力されたマルチプレクサ回路を設け、該マルチプレ
クサ出力を電圧制御型発振器に入力してなることを特徴
とする位相同期ループ回路。 - 【請求項２】 前記フィルタの帯域幅選択のための選択
制御信号は、光記録再生装置の動作がプリフォーマット
領域とデータ領域のデータ再生タイミングに対応して形
成されることを特徴とする請求項１記載の位相同期ルー
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114584A JPH05315951A (ja) | 1992-05-07 | 1992-05-07 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114584A JPH05315951A (ja) | 1992-05-07 | 1992-05-07 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315951A true JPH05315951A (ja) | 1993-11-26 |
Family
ID=14641512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4114584A Pending JPH05315951A (ja) | 1992-05-07 | 1992-05-07 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315951A (ja) |
-
1992
- 1992-05-07 JP JP4114584A patent/JPH05315951A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04142812A (ja) | 位相同期回路 | |
| JP3296297B2 (ja) | 同期制御方式 | |
| JPH05315951A (ja) | 位相同期ループ回路 | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| KR970002824B1 (ko) | 자기디스크시스템 및 그 파형등화장치 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JP2542933B2 (ja) | 時間軸補正回路 | |
| SU1674245A1 (ru) | Устройство дл синхронизации канала воспроизведени данных | |
| JP3354673B2 (ja) | Ｅｆｍ信号発生回路装置 | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JPH01155571A (ja) | クロック発生回路 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JP3907807B2 (ja) | Ｐｌｌ回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP3097737B2 (ja) | バーストクロック対応メモリ回路 | |
| JP3312654B2 (ja) | 磁気記録装置及び磁気再生装置 | |
| JPS60182821A (ja) | クロツク信号発生器 | |
| JPH0738584B2 (ja) | 位相ロックループ回路 | |
| JPS5989052A (ja) | ビツト同期回路 | |
| JPS60220627A (ja) | 位相同期回路 | |
| JPS61137283A (ja) | タイミング信号発生装置 | |
| JPH05308352A (ja) | クロック再生方式 | |
| JP2003347933A (ja) | クロック生成回路 | |
| JPS62164651U (ja) |