JPS61137283A - タイミング信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音声信号を一定期間毎に区切って時間軸変換
して、記録再生する時にこの区切りに必要なタイミング
信号の発生装置に関するものである。

従来の技術 音声信号の記録再生装置として、例えば特開昭５５−１
７８２９号公報に示されているように、音声信号を一定
期間毎に区切って時間軸圧縮して記録再生する装置があ
る。

第４図はこの音声信号の記録再生装置における信号処理
の概要を説明するためのタイミング図である。ａはビデ
オ信号、ｂは音声信号の入力信号のタイミングを示す。

同図では説明を容易にするために１フイ一ルド期間毎に
分割し各期間の信号をビデオ信号では■１．■２．ｖ３
．・・・・・・、音声信号ではＡ１．Ａ２．Ａ３．・・
・・・・と定義している。ｃ、ｄは２つの磁気ヘッドに
与えられる記録信号のタイミングを示す。ここで、Ａ１
．Ａ２．Ａ３．・・・・・・け音声信号、　　Ａ’ｌ、
Ａ’２．Ａ’３・・・・・・は時間軸圧縮された信号で
あり、ビデオ信号ｖ１．ｖ２．■３．・・・・・・の直
前に３♂・ 付加されている。そして、２つの磁気ヘッドによってビ
デオ信号と共に磁気テープ」−に記録される。

なお、記録再生の詳細については前記公報に記載されて
いるので省略する。

を 音声信号の時間軸圧縮は、音声信号′サンプリングし、
各サンプリング信号をＩｌｌ”７次メモリーに書き込み
、書き込み時」こり速く読み出すことによって外される
。この時間軸圧縮は前記分割された音声信号Ａ１．Ａ２
．Ａ３．・・・・・・毎になされ、時間軸圧縮された音
声信号Ａ′１．八答、へ′３．・川・・のタイミングは
前記のようにビデオ信号と所定の関係になる必要がある
ので、前記音声信号の分割方法及び分割のタイミングに
は所定の条イｌｌ′：がある。

次に、この条件について説明するが、説明を容易にする
ために、前記分割された音声信号Ａ１゜Ａ２１　Ａ３　
Ｔ・・・・・・を分割信号２時間軸圧縮された音声信号
Ａ；、ＡＨ，Ａ６．・・・・・・を圧縮信号と記述する
ことにする。

第５図は、分割信号Ａ１．圧縮信号Ａ４の詳細なタイミ
ングを説明するためのタイミング図である。

同図において、ｅはタイミングの基準を示すビデオ信号
の垂直同期信号、ｆは分割信号、ｑは圧縮信号Ａ４とビ
デオ信号ｖ２．ｈは音声信号をサンプリングするための
クロック信号、ｉは各サンプリング信号を順次メモリー
に書き込む時のアートレス情報を有するアドレス信号、
ｊはデコード信号（後述）、にはデコード信号を遅延し
て得られる比較用信号を示す。なお、説明を容易にする
ために分割信号は６つのサンプリング信号Ｓ１．・・・
・・・。

Ｓ５から成るように記載しているが、分割信号の期間は
第４図から明らかなように１フイ一ルド期間に等しいの
で、このサンプリング信号の個数Ｎはサンプリング周波
数ｆｓとフィールド期間周波数ｆ■によって決捷り、次
式で示される。

Ｎ−ｆｓ／ｆｖ　　　　　　・・・・・・・・・・・・
・・　（１）実用的なサンプリング周波数ｆｓは音声信
号の帯域周波数の２倍以上の周波数である。

さて、分割信号の開始タイミングであるが、第５図のよ
うに、垂直同期信号より時間Ｔ１前であり、この時間Ｔ
１は次式でしめされる。

６ヘーノ ＴにＴ２＋Ｔ３＋Ｔ４　　　・・・・・・・・・・・・
・・・　（２＞ここで、Ｔ２は分割信号Ａ１がメモリー
に書き込まれた後から読み出し開始寸での時間、Ｔ３は
圧縮信号Ａ１の期間、Ｔ４はビデオ信号■２の開始から
垂直同期信号までの期間である。Ｔ２は信号処理（例え
ば、誤り訂正のためのパリティ信号の生成等）の方法に
よって決まり、Ｔ３は時間軸圧縮率。

信号処理（例えば、誤り検出のだめの誤り検出信号の生
成等）の方法によって決まる。

次に、従来の時間軸圧縮回路の一実施例について説明す
る。第６図はこの実施例のブロック図であり、１は音声
信号を入力する音声信号入力端子、２は音声信号入力端
子１からの音声信号をサンプリングし、ディジタル信号
に変換するＡＤ変換回路、３はＡＤ変換回路２からのデ
ィジクル信号を記憶する記憶回路、４は記憶回路３から
読み出された圧縮信号を出力する圧縮信号出力端子、５
は記憶回路３の書き込みを制御する書き込みクロック信
号を発生する書き込みクロック信号発生回路５．６はＡ
Ｄ変換回路２とクロック信号発生回路６ベー７ ５に必要なりロック信号を発生し、且つ位相比較回路９
からの位相比較誤差信号によって発振周波数が制御され
る可変周波数発振器、７は可変周波数発振器６からのク
ロック信号によって駆動され、その計数値に対応したア
ドレス情報を有するアドレス信号を出力する計数回路、
８は垂直同期信号を入力する垂直同期信号入力端子、９
は垂直同期信号入力端子８からの垂直同期信号と、遅延
回路１ｏからの比較用信号この位相差に応じた位相比較
誤差信号を出力する位相比較回路、１０はデコード回路
１１からのデコード信号を遅延して比較用信号を得る遅
延回路、１１は計数回路７からのアドレス信号の有する
アドレス値が所定値になった時にパルス信号を出力する
デコード回路、１２は読み出し用アドレス信号を発生す
る読み出し用アドレス発生回路１２である。

相比較回路９には遅延回路１０から比較用信号にも与え
られており、これらの信号の位相差に応じ７へ−７ だ位相比較誤差信号が得られ可変周波数発振器６に寿え
られる。可変周波数発振器６ではこの位相比較誤差信号
に」：って発振周波数が制御され、後述するように結果
としてサンプリング周波′１ｌＩ１．ｆｓと同一の周波
数のクロック信号りが得られ、クロック信号発生回路５
及び割数回路７に−Ｌ５身−られる。

計数回路７ではこのクロック信号りによって、駆動され
、１クロック信号期間毎に計数値が１づつ増加し、この
計数値に応じた情報を有するアドレス信号ｉを、記憶回
路３及びデコード回路１１に与える。々お、第５図のｉ
に示すアドレス信月では、計数値が○から４寸で順次１
づつ増加し、４がらは０に戻るようになっている。この
割数回路７の構成は計数値が４のときのみ次のクロック
信号で計数値がリセットされるような構成となっている
。

デコード回路１１では、計数回路７からのアドレス信号
ｌが与えられており、このアドレス信号１の計数値が２
のときにのみパルス信号を有するデコード信号ｊを出力
し、遅延回路１０に刀える。

遅延回路１０では、このデコード信号ｊを時間Ｔ５だけ
遅延して比較用信号ｋを得、位相比較回路９に刀える、
なお、この時間Ｔ５としては、第５図の」：うに比較用
信号にの立ち」二かりタイミングが区切り時点に対して
時間Ｔ６遅れだタイミングとなるように設定されている
。そして、位相比較回路９ではこの比較用信号にと垂直
同期信号ｅとが位相比較されることになる。

結果として、可変周波数発振器６．計数回路７゜デコー
ド回路１１．遅延回路１０．位相比較回路９によってＰ
ＬＬ（フェイズロックドループ）回路が構成され、位相
ロックした状態では第５図に示すようなりロック信号り
、アドレス信号ｉが生成される。そして、りＯ−）り信
号りはＡＤ変換回路２と書き込みクロック信号発生回路
６に、アドレス信号ｉは記憶回路３に刀えられる。

一方、音声信号は音声信号入力端子１を介してＡＤ変換
回路２に馬えられ、ＡＤ変換回路２では可変周波数発振
器６からのクロック信号りによってこの音声信号をサン
プリングし、各サンプリング信号をディジタル信号に変
換して第５図のｆの９ベーン ような分割信号を得、記憶回路３に力える。書き込みク
ロック信号発生回路５では、可変周波数発振器６からの
クロック信号りからの記憶回路３の書き込みを制御する
書き込みクロック信号を生成し記憶回路３に与える。そ
こで、分割信号ｆの各サンプリング信号Ｓ１．・・・・
・・、Ｓ５はアドレス信号ｉの有するアドレス値に対応
して記憶回路３に順次書き込まれる。一方、読み出し用
アドレス発生回路１２では、記憶回路３に書き込捷れだ
サンプリング信号を読み出すだめの読み出し用アドレス
信号を発生し、記憶回路３に与える。そこで、記憶回路
３ではこの読み出し用アドレス信号のアドレス値に対応
したサンプリング信号が順次読み出されて、圧縮信号（
第６図のｑを参照）が得られ圧縮信号出力端子４に出力
される。

以上が、従来の時間軸圧縮回路の一例の説明であるが、
回倒では説明を容易にするために分割信号を構成するサ
ンプリング信号の個数Ｎを５としたが、この個数Ｎは実
際には比較的に大きな値である。例えば、サンプリング
周波数ｆｓを２ｆＨ１０、、、− （ｆＨはビデオ信号の水平走査周波数で、１５．７３４
ｋＨ７）としたとき、ＮＴＳＣ方式ではｆ　Ｈ／　ｆ　
ｖが２６２．５であるので、Ｎとしては Ｎ　＝　ｆ　ｓ　／　ｆ　ｖ−２ｆ　）（／　ｆ　ｙ　
＝　５２５　−・・・・（３）となる。この場合に１４
１計数回路７の最大計数値は６２４となる。つ寸り、計
数値が５２４のときに次のクロック信号でＯに戻り、０
から５２４寸でのアドレス値を順次発生することに々る
。

発明が解決しようとする問題点 前記したように可変周波数発振器６．計数回路７、デコ
ード回路１１．遅延回路１０９位相比較回路９によって
ＰＬＬ回路が構成さね、又、計数回路７とデコード回路
１１によってクロック信号りの周波数をＮ分周した周波
数のデコード信号Ｊが得られるので、これらの回路はＮ
分周回路を構成している。結果として、このＰＬＬ回路
によってフィールド期間周波数ｆｙをＮ倍した周波数の
クロック信号りを得ている。

ところで、ＰＬＬ回路では周知のようにロック位相が正
確に零にならずに定常位相誤差を有する。

１１　ベーン この定常位相誤差あることは、第５図における垂直同期
信号ｅと比較用信号にとで位相比較しているので、これ
らの信号間のタイミングがずれることを意味する。この
タイミングのずれが大きくなると、前記した垂直同期信
号ｅと分割信号ｆこの時間差Ｔ１が（２）式で示される
値からずれることになり、不都合を生じる。

次に、ＰＬＬ回路における定常位相誤差について説明す
る。この定常位相誤差は可変周波数発振器のフリーラン
周波数（制御電圧が零のときの発振周波数）が目標周波
数からずれているときに生じる。この目標周波数は垂直
同期信号の周波数％ｆｖをＮ倍した周波数である。この
定常位相誤差をθとすると θ二Δｆ／Ｇ　　　　　　　　　・・・・・・・・・　
（４）となる。但１−１Δｆは可変周波数発振器のフリ
ーラン周波数と目標周波数この差、Ｇはループ利得であ
る。更に、ループ利得Ｇは Ｇ−Ｇ１Ｇ２／Ｎ　　　　　　　・・・・・・・・・　
（６）となる。但し、Ｇ１は位相比較回路の変換利得、
Ｇ２は可変周波数発振器の電圧−周波数変換利得、Ｎは
前記したサンプリング信号の個数（分周比に相当）であ
る。

（４）　、　（５）式から、定常位相誤差θはθ工Δｆ
Ｎ／Ｇ１Ｇ２　　　　　　・・・・・・・・・　（６）
となる。

つまり、定常位相誤差θとＮは比例関係にあり、Ｎが犬
きくなるほど定常位相誤差θは大きくなる。

したがって、定常位相誤差θを一定とするときには、Ｎ
の増加に対応して他の値を変更しなければならない。こ
の変更の方法として、位相比較回路の変換利得Ｇ１と可
変周波数発振器の電圧−周波数変換利得Ｇ２を増加する
方法があるが、この方法では回路構成、安定性等で限界
がある。次の方法は、可変周波数発振器のフリーラン周
波数の精度を高めて、Δｆを小さくする方法である。し
かし、この方法では温度補償等の回路構成の複雑化。

フリーラン周波数の高精度調整による量産性の低下、等
の問題がある。

以−ヒのように従来の回路構成では、Ｎが（３）式の１
３ペ−ノ ように比較的に大きい値では、定常位相誤差を小さくす
ることが困難であり、したがって前記の時間Ｔ１を高精
度で目標の値にすることが困難であった。

本発明はかかる点に鑑みて外されたもので、前記の時間
Ｔ１を高精度で目標の値にすることが可能なタイミング
信号発生装置を提供することを目的としている。

問題点を解決するための手段 本発明は上記問題点を解決するために、従来例における
垂直同期信号の代わりにこの信号と一定の周波数関係に
ある水平走査同期信号を用い、ＰＬＬ回路によってクロ
ック信号を得、このクロック信号で計数回路を駆動して
その計数値の情報を有するアドレス信号を得、このアド
レス信号から、所定の時間帯のみの垂直同期信号の通過
を制御するためのゲート信号を得、このゲー）・信号に
よって所定の時間帯のみの垂直同期信号を通過させ、こ
の垂直同期信号によって上記計数回路の計数値を所定値
に設定することによって、前記の時１４ベーノ 間Ｔ１を高精度で目標の値にするものである。

作　　用 本発明は上記した構成により、垂直同期信号の代わりに
垂直同期信号と一定の周波数関係にある水平走査同期信
号を用いて、所望の周波数のクロック信号を得るが、こ
れだけでは前記の時間Ｔ１を目標の値にすることができ
ない。々ぜなら、垂直同期信号を用いずに水平走査同期
信号を用いているからである。そこで、垂直同期信号に
よって上記計数回路の計数値を所定値に設定することに
よって、前記の時間Ｔ、を高精度で目標の値にしている
。

実施例 第１図は本発明のタイミング信号発生装置の一実施例を
示すブロック図、第２図は第１図の各部信号のタイミン
グ関係示すタイミング図である０第１図において、１３
は水平走査同期信号を入力するための水平走査同期信号
入力端子、１４は位相比較回路１６からの位相比較誤差
信号によって発振周波数が制御される可変周波数発振器
、１６１６Ａ″−ジ は水平走査同期信号入力端子１３からの水平走査同期信
号と、２分周回路１６からの比較用信号この位相差に応
じた位相比較誤差信号を出力する位相比較回路、１６は
可変周波数発振器１４からのクロック信号を２分周して
比較用信号を得る２分周回路、１７は可変周波数発振器
１４からのクロック信号を出力するクロック信号出力端
子、１８は可変周波数発振器１４からのクロック信号に
よって駆動され、その計数値に対応したアドレス信号を
出力する計数回路、１９はこのアドレス信号を出力する
アドレス信号出力端子、２０は垂直同期信号を入力する
垂直同期信号入力端子、２１はこの垂直同期信号をゲー
ト信号発生回路２３からのゲート信号によってゲートし
てセット信号を得るゲート回路、２２は所定の数値情報
有する定数信号を発生する定数信号発生回路、２３は計
数回路１８からのアドレス信号を元にしてゲート信号を
発生するゲート信号発生回路である。

なお、第１図の構成の回路は、第６図における垂直同期
信号入力端子８、可変周波数発振器６、計数回路７、デ
コード（ロ）路１１、遅延回路１０゜位相比較回路９で
構成される部分と同様な機能（第５図と同様なりロック
信号、アドレス信号を発生する機能）を有する。そして
、本回路で得られるクロック信号、アドレス信号は、第
６図と同様に音声信号の時間軸圧縮に用いられる。しだ
がって、音声信号の時間軸圧縮については説明を省略す
る。

次に、動作について説明すると、まず水平走査同期信号
入力端子１３を介して水平走査同期信号が位相比較回路
１５に与えられる。一方、この位相比較回路１６には２
分周回路１６からの比較用信号が与えられており、水平
走査同期信号と位相比較され位相差に応じた位相比較誤
差信号が得られ、可変周波数発振器１４に与えられる。

可変周波数発振器１４ではこの位相比較誤差信号によっ
て発振周波数が制御され、サンプリング周波数ｆｓと同
一の周波数のり０ツク信号りが得られ、２分周回路１６
、計数回路１８に与える。又、クロック信号出力端子１
７にも出力される。２分周回路１７ベーノ １６では、このクロック信号りを２分周して、水平走査
同期信号の周波数と等しい比較用信号が得られ位相比較
回路１５に与えられる。結果として、可変周波数発振器
１４、位相比較回路１５．２分周回路１６によってＰＬ
Ｌ回路が構成され、第２図のｍの水平走査同期信号から
ｈのクロック信号が得られる。なお、同図において各水
平同期信号に番号を付しているが、この番号は各水平走
査信号の順番に対応し、１フレ一ム期間毎に１〜５２５
の番号を付しでハる。又、クロック信号りの周波数ｆｓ
　（前記したサンプリング周波数に等しい）は水平走査
同期信号ｍの２倍の周波数に等しいとする。

次に、このクロック信号りは計数回路１８にも与えられ
ており、この信号によって計数回路１８は駆動され、第
２図ｉのようなアドレス信号を出力する。同図に付して
いる数値は計数回路１８の計数値に等しく、第６図の例
と同様に記憶回路３の書き込み時のアドレスに相当い、
○〜５２４まで変化する。そして、最初の０〜６２４の
部分が分割信号Ａ１に対応し、次のＯ〜５２４が分割信
１８　・＼− 号Ａ２に対応している。このアドレス信号ｉはアドレス
信号出力端子１９に出力されると共に、ゲ４信号発生回
路２３に与えられる。ゲート信号発生回路２３ではこの
アドレス信号ｉのアドレス値に対応して、ｎのようなゲ
ート信号を発生し、ゲート回路２１に与える。なお、こ
の例においてはゲート信号ｎは、アドレス値が８〜１１
の時間のみ低レベルとなっている。このような信号を得
るだめの回路構成として、アドレス値が８のとき　・の
みパルス信号を出力する第１の検出回路、アドレス値が
１１のときのみパルス信号を出力する第２の検出回路、
セットリセットフリップフロノブ回路からなる回路構成
が考えられ、第１の検出回路からのパルス信号でこのフ
リップフロップ回路をリセットし、第２の検出回路から
のパルス信号でセントすることによって、このゲート信
号が得られる。

一方、垂直同期信号が垂直同期信号入力端子２０を介し
てゲート回路２１に与えられており、ゲート回路２１で
はゲート信号ｎの高レベルの期間１９ペー。

（第２図のＴ７の以外の期間）のみの垂直同期信号を通
過させてセット信号ｐを得、計数回路２１に与える。な
お、第２図において、ｅが垂直同期信号であり、分割信
号このタイミングは所望のタイミングになっている場合
を示している。但し、時間Ｔ１　としては、垂直同期信
号のタイミングがアドレス値１０のタイミングと同一に
なるような時間を想定している。しだがって、第２図の
場合には、垂直同期信号ｅがゲート信号ｎのＴ１期間内
にあるので、セット信号としてはｐのように無信号であ
る。これは、一度所望のタイミング関係になった状態で
は、垂直同期信号のタイミングが雑音等によって一瞬間
だけずれても、垂直同期信号のタイミングが上記１７以
内であれば、セント信号ｐは無信号であり、後述するよ
うな計数回路のセット動作が行われずに所望のタイミン
グ関係が保たれる。この計数回路のセット動作は垂直同
期信号のタイミングが大きくずれだ場合になされる。例
えば、ビデオ信号がタイミングが大きく異る別のビデオ
信号に切り替えられた場合がある。

第３図はこの場合の動作を説明するためのタイミング図
であり、同図と共にこの動作について説明する。第３図
において、ｅは垂直同期信号であり、Ｓ３の破線で示す
信号が３６に時間Ｔ８だけ大きくタイミングがずれた例
を示している。ｉはアドレス信号、ｎはゲート信号ｐは
セット信号を示す。

同図では、分割信号のＡ２の期間までは第２図と同様に
所望のタイミング関係になっているが、札の期間では垂
直同期信号Ｓ′３がＴ７期間外にずれたために、ゲート
回路２１の出力にセット信号ｐが得られる。計数回路１
８ではセット信号ｐが与えられると、定数信号発生回路
２２からの定数信号の有する数値（この例では１ｏ）に
計数値をセットする。したがって、アドレス信号ｉのア
ドレス値は、この時点で新規の垂直同期信号Ｓζ、Ｓ′
４・・・・・・に対して所望のタイミング関係に復帰す
る。

そして、これ以後は、垂直同期信号のタイミングが大き
くずれないかぎり所望のタイミング関係が保たれる。

以上が動作の説明であるが、本実施例では定数２１　ベ
ージ 信号の有する数値情報を１０としたが、所望の時間Ｔ１
に対応した値であればよい、又、ゲート信号ｎの低レベ
ル期間Ｔ７のタイミングもその値に対応しタイミングで
あればよい。々お、このＴ７の値としては、垂直同期信
号のタイミングが雑音等によって正規のタイミングから
ずれるときのずれ量よりも大きい値であればよい。

本実施例では、クロック信号りをＰＬＬ回路゛　（可変
周波数発振器１４９位相比較回路１５，２分周回路１６
に対応する回路）によって、水平走査同期信号を用いて
得たが、垂直同期信号でも同様に可能である。但し、こ
の場合には、２分周回路１６の代りに５２５分周回路を
用いるが、従来例のように定常位相誤差は考慮しなくて
よく、周波数関係が保たれればよい。

発明の効果 以上述べてきたように、本発明によれば、分割信号と垂
直同期信号このタイミングを所望のタイミングに高精度
で安定に保つことができ、実用的にきわめて有用である
。

２２　Ａ、、ｊ

【図面の簡単な説明】

第１図は本発明の一実施例におけるタイミング信号発生
装置を示すブロック図、第２図および第３図は第１図の
要部信号のタイミング関係を示すタイミング図、第４図
は従来のタイミング信号発生装置の応用例を示す説明図
、第６図および第６図は従来のタイミング信号発生装置
のタイミング図およびブロック図である。 １４・・・・・・可変周波数発振器、１６・・・・・・
位相比較回路、１６・・・・・・２分周回路、１８・・
・・・・計数回路、２１・・・・・・ゲート回路、２２
・・・・・・定数信号発生回路、２３・・・・・・ゲー
ト信号発生回路、１７・・・・・・クロック信号出力端
子、１９・・・・・・アドレス信号出力端子。

Claims (1)

【特許請求の範囲】
1. 音声信号を基準信号の周期と等しい一定期間毎に区切っ
   て時間軸変換するに際し、この区切りのタイミングを上
   記基準信号に対して所定のタイミングに保つために必要
   なタイミング信号を発生するタイミング信号発生装置で
   あって、上記基準信号または上記基準信号と一定の周波
   数関係にある関連信号から音声信号をサンプリングする
   ためのクロック信号を得る手段と、このクロック信号に
   よって駆動され、時間軸変換時に必要な記憶回路の書き
   込みアドレス情報を有するアドレス信号を発生する手段
   と、上記の区切りのタイミングが所定のタイミングから
   ずれたときに上記アドレス情報を正規の情報に修正する
   手段からなることを特徴としたタイミング信号発生装置
   。