JP2000358020A - タイミング抽出・識別再生回路 - Google Patents

Abstract

(57)【要約】 【課題】 低いジッタのカットオフ周波数をもつたタイ
ミング抽出・識別再生回路を実現する。 【解決手段】 入力データ信号から位相同期ループ１２
により抽出したクロックを識別回路１７に入力してデー
タの識別再生を行う回路において、該クロックの周波数
を１／１６に低下させてからその低下させた周波数を中
心周波数とする弾性表面波フィルタ１４に入力し、その
弾性表面波フィルタ１４の出力を１６逓倍してから上記
識別回路１７に入力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力データ信号か
らクロック信号を抽出し該抽出したクロック信号によっ
て該入力データ信号を識別再生する回路に関するもので
ある。

【０００２】

【従来の技術】図６は、従来の最も一般的に使用されて
いる非線形抽出技術を用いたタイミング抽出・識別再生
回路を示す図である。ここでは、入力データ信号のクロ
ック成分はそのデータ信号のビットレートの１／２の周
波数であるので、入力端子５１に入力するデータ信号を
微分回路５２により微分し続けて全波整流回路５３によ
り全波整流することによって入力信号を２逓倍し、クロ
ック信号周波数成分を抽出する。このクロック成分を弾
性表面波フィルタ５４に入力させることにより、前記抽
出した周波数の振動を持続させて連続したクロック信号
を得る。このクロック信号を増幅回路５５により一定振
幅の信号に増幅してから、遅延量が予め所定値に調整さ
れた可変遅延回路５６に入力しタイミング調整する。

【０００３】これにより、可変遅延回路５６から得られ
るクロック信号は入力端子５１に入力するデータ信号の
ビットレートと同じ周波数となり、且つそのデータ信号
を再生する最適な位相（例えば１８０度の位相差）にな
って識別回路５７に入力し、そこで入力データ信号が識
別再生され、出力端子５８に出力する。５９は抽出した
クロック信号の出力端子である。

【０００４】図７は位相同期ループを用いた構成の別の
従来のタイミング抽出・識別再生回路を示す図である。
入力端子６１に入力したデータ信号が位相同期ループ６
２に入力することにより、そのデータ信号に含まれるク
ロック成分の周波数を２逓倍したクロック周波数成分が
抽出され、可変遅延回路６３に入力しタイミング調整さ
れてから、識別回路６４に入力する。これにより、入力
データ信号が識別再生され、出力端子６５に出力する。
６６は抽出クロックの出力端子である。

【０００５】位相同期ループ６２は位相比較器６２１、
ローパスフィルタ６２２、電圧制御発振器６２３、２分
周器６２４をループ接続したものである。

【０００６】図８は図７における接続点ａ〜ｄの電圧レ
ベルのタイミングチャートである。入力端子６１の信号
ａと電圧制御発振器６２３の出力信号を２分周器６２４
で２分周した信号ｂの位相が比較され、その位相差に応
じた信号ｃがローパスフィルタ５２２に入力することに
より、高周波成分が抑圧されて、直流信号ｄとなり、電
圧制御発振器６２３の発振周波数を制御する。

【０００７】例えば、入力信号ａの位相が信号ｂより遅
れていれば信号ｄのレベルが高くなって電圧制御発振器
６２３の発振周波数が高くなり、進んでいる場合はこれ
と逆になる。電圧制御発振器６２３で得られた周波数信
号が可変遅延回路６３により最適な位相（入力信号ａに
対して例えば９０度の位相差をもつ）に調整されて、識
別回路６４に入力する。

【０００８】

【発明が解決しようとする課題】ところが、図６に示し
たタイミング抽出・識別再生回路の構成では、主に弾性
表面波フィルタ５４の性能が、タイミング抽出・識別再
生回路のジッタのカットオフ周波数を決定する。このた
め、高周波で動作し、かつ低いジッタのカットオフ周波
数をもつタイミング抽出・識別回路を実現するために
は、高周波で動作する優れた性能（高Ｑ）の弾性表面波
フィルタが必要とされるが、現状では、このような性能
の弾性表面波フィルタを実現することは困難であった。

【０００９】また、図７に示したタイミング抽出・識別
再生回路の構成では、信号ａにおいて同符号が連続する
領域では、信号ｄが初期状態に引き戻されてしまうた
め、この信号ｄが一定の電圧レベルとならず、わずかに
変化する。この信号ｄは電圧制御発振器６２３の発信制
御信号であるので、発振出力周波数にジッタを生じてし
まう。このジッタが大きいと高精度の識別再生ができな
いため、位相同期ループのループ利得を大きくしなけれ
ばならないが、このようにするとジッタのカットオフ周
波数が高くなってしまう。

【００１０】光通信に用いられる再生中継器では、ジッ
タの低いカットオフ周波数が要求されるが、上記のよう
に、従来のタイミング抽出・識別再生回路では、いずれ
もジッタのカットオフ周波数を低くすることができず、
光通信用再生中継器への応用に問題があった。

【００１１】本発明の目的は、上記した問題を解決し、
ジッタのカットオフ周波数を極めて低くできるようにし
たタイミング抽出・識別再生回路を提供することであ
る。

【００１２】

【課題を解決するための手段】上記課題を解決するため
の第１の発明は、入力データ信号からクロック抽出手段
によってクロック信号を抽出し、該抽出したクロック信
号を識別回路に入力して、前記入力データ信号の識別再
生を行い出力データ信号として出力するタイミング抽出
・識別回路において、前記抽出したクロック信号を入力
して該クロック信号の周波数より低い周波数の信号に変
換する第１の周波数変換手段と、該第１の周波数変換手
段の後段に接続され該第１の周波数変換手段の出力信号
の周波数を中心周波数とする帯域通過フィルタと、該帯
域通過フィルタの後段に接続され前記帯域通過フィルタ
の出力信号の周波数を前記抽出したクロック信号の周波
数に変換して前記識別回路に入力させる第２の周波数変
換手段と、前記第１の周波数変換手段の入力側から前記
第２の周波数変換手段の出力側の間のいずれかの経路に
設けた遅延手段とを具備するよう構成した。

【００１３】第２の発明は、第１の発明において、前記
クロック抽出手段が、前記入力データ信号を入力する位
相比較器と、該位相比較器の出力信号中の高周波成分を
抑圧するローパスフィルタと、該ローパスフィルタの出
力信号により発振周波数が制御される電圧制御発振器
と、該電圧制御発振器の出力周波数を１／２にする第１
分周器とを有し、前記位相比較器が前記入力データ信号
と前記第１分周器の出力信号の位相比較を行い、且つ前
記電圧制御発振器の出力信号を抽出クロック信号とする
よう構成した。

【００１４】第３の発明は、入力データ信号からクロッ
ク信号を抽出し、該抽出したクロック信号により前記入
力データ信号の識別再生を行うタイミング抽出・識別回
路において、前記入力データ信号を入力して前記抽出ク
ロック信号により識別再生しデータ信号を出力する識別
回路と、該識別回路の出力データ信号と前記入力データ
信号と前記入力データ信号を所定量遅延した信号を入力
して出力データ信号と入力データ信号との位相差に応じ
た信号を出力する位相比較器と、該位相比較器の出力信
号の高周波成分を抑圧するローパスフィルタと、該ロー
パスフィルタの出力信号により発振周波数が制御される
電圧制御発振器と、該電圧制御発振器の出力信号をより
低い周波数の信号に変換する第１の周波数変換手段と、
該第１の周波数変換手段の後段に接続され該第１の周波
数変換手段の出力信号の周波数を中心周波数とする帯域
通過フィルタと、該帯域通過フィルタの後段に接続され
前記帯域通過フィルタの出力信号の周波数を前記電圧制
御発振器の出力信号の周波数に変換する第２の周波数変
換手段とを具備し、該第２の周波数変換手段の出力信号
を前記抽出クロック信号とするよう構成した。

【００１５】第４の発明は、第１乃至第３の発明におい
て、前記識別回路の出力側に直列データを並列データに
変換するデマルチプレクサを接続し、前記第２の周波数
変換手段を同一逓倍値の複数の逓倍器で構成し、該各逓
倍器の入力信号を前記デマルチプレクサにクロック信号
として入力させるよう構成した。

【００１６】第５の発明は、第１乃至第３の発明におい
て、前記識別回路の出力側に直列データを並列データに
変換するデマルチプレクサを接続し、前記第１の周波数
変換手段を同一分周値の複数の分周器で構成し、該各分
周器の出力信号を前記デマルチプレクサにクロック信号
として入力させるよう構成した。

【００１７】第６の発明は、前記帯域通過フィルタに弾
性表面波フィルタを使用して構成した。

【００１８】

【発明の実施の形態】［第１の実施の形態］図１は本発
明の第１の実施形態のタイミング抽出・識別再生回路の
構成を示す図である。１１はデータ信号が入力する入力
端子、１２は入力データ信号を取り込んでそのビットレ
ートと同じ周波数のクロック信号を抽出する位相同期ル
ープ、１３はそのクロック信号の周波数を１／１６の周
波数に変換する１６分周器（第１の周波数変換手段）、
１４は弾性表面波フィルタ、１５は周波数を１６倍にす
る１６逓倍器（第２の周波数変換手段）、１６は遅延量
が手動調整可能な可変遅延回路、１７は可変遅延回路１
６の出力クロックによりデータを識別再生するＦＦ回路
等からなる識別回路、１８はデータ出力端子、１９は抽
出クロック出力端子である。

【００１９】位相同期ループ１２は位相比較器１２１、
ローパスフィルタ１２２、電圧制御発振器１２３、２分
周器１２４をループ接続したものである。

【００２０】いま、入力端子１１にＮＲＺの２．５Ｇbi
t/sのデータ信号が入力すると、そこに含まれている
１．２５ＧHzのクロック成分は位相同期ループ１２によ
って２逓倍され、２．５ＧHZのクロック信号として抽出
される。そして、この抽出クロック信号は１６分周器１
３において１５６ＭHzのクロック信号に変換され、中心
周波数がその１５６ＭHzに設定された弾性表面波フィル
タ１４に入力する。そして、この弾性表面波フィルタ１
４の出力信号は１６逓倍器１５で周波数が１６倍の２．
５ＧHzに戻されて、可変遅延回路１６に入力する。識別
回路１７は入力データのビットレートと同じ２．５ＧHz
の周波数でかつその入力データに対して所定の位相に調
整された抽出クロックにより、データの識別再生を行
う。

【００２１】図２の太実線の特性は上記した弾性表面波
フィルタ１４のジッタ伝送特性の測定結果を示すもので
ある。ジッタのカットオフ周波数は５０ＫHzである。本
実施形態ではこのように抽出クロック信号の周波数を低
下させてから弾性表面波フィルタ１４を使用することに
より、５０ＫHz以上のジッタの周波数成分が抑圧され
る。これは、図７に示した従来構成のタイミング抽出・
識別再生回路に２．５Ｇbit/sのデータ信号を入力させ
たとき、得られた２．５ＧHzのクロック信号をそのまま
使用する場合のジッタカットオフ周波数１．５ＭHz（太
破線の特性）と比較すると、１／３０と大幅に低い周波
数に抑圧されてることが分かる。

【００２２】以上により、本実施形態で得られた抽出ク
ロック信号は、ジッタの極めて少ない高精度な信号とな
る。このため、本実施形態では、ジッタのカットオフ周
波数の極めて低い優れた性能のタイミング抽出・識別再
生回路を実現することができる。

【００２３】なお、図１の回路において、識別回路１７
に入力するクロックの位相を調整する可変遅延回路１６
は、１６分周器１３の入力側、弾性表面波フィルタ１４
の入力側、１６逓倍器１５の入力側のいずれに接続して
も良く、これらの場合は１６逓倍器１５の出力信号が識
別回路１７や出力端子１９に対して直接出力する。

【００２４】［第２の実施形態］図３は本発明の第２の
実施形態のタイミング抽出・識別再生回路の構成を示す
図である。２１はデータ信号が入力する入力端子、２２
は位相比較器、２３は入力データ信号を９０度移相する
固定遅延回路、２４はローパスフィルタ、２５は電圧制
御発振器、２６は１６分周器（第１の周波数変換手
段）、２７は弾性表面波フィルタ、２８は１６逓倍器
（第２の周波数変換手段）、２９は識別回路、３０はデ
ータ出力端子、３１は抽出クロック出力端子である。

【００２５】位相比較器２２は、入力データ信号と識別
回路２９の出力データ信号と入力データ信号を９０度移
相させた固定遅延回路２３からの信号を取り込んで、出
力データ信号の位相が入力データ信号の位相よりちょう
ど９０度遅延しているときは誤差信号を所定の一定値と
し、９０度遅延より進んでいるときは正パルス（パルス
幅小）信号とし、９０遅延より遅れているときは負パル
ス（パルス幅大）信号とするよう動作する（参考：N.Is
hihara,et al,"A Monolithic 156Mb/s Clockand Data R
ecovery PLL Circuit Using the Sample and-Hold Tech
nique "IEEEJ.S.C vol.29, No.12,Dec.1994,pp.1566-15
71) 。

【００２６】ローパスフィルタ２４からの出力は、誤差
信号が一定値のときは一定値となり電圧制御発振器２５
の発振周波数を変化させず、正パルスのときはレベルを
低下させて発振周波数を低下させ、負パルスのときはレ
ベルを増大させて発振周波数を高くする。

【００２７】このように制御することにより、識別回路
２９に入力するクロック信号は入力データ信号に対して
所定位相（例えば１８０度）に自動的に制御され、正確
なデータ識別再生を行うようになる。ここでは、図１に
示したような可変遅延回路は不要となり、回路構成が簡
単となる。

【００２８】また、ここでは、入力端子１１に２．５Ｇ
bit/sのデータ信号が入力すると、電圧制御発振器２５
は２．５ＧHzのクロック信号を発振し、その周波数を１
／１６の１５６ＭHzに低下させてから中心周波数がその
１５６ＭHzの弾性表面波フィルタ２７に入力させるの
で、ジッタのカットオフ周波数が図１で説明した回路と
同様に低い周波数に抑圧される。弾性表面波フィルタ２
７の出力信号は１６逓倍器２８で１６倍されて２．５Ｇ
Hzとなり、識別回路２９にクロック信号として入力す
る。

【００２９】［第３の実施形態］図４は第３の実施形態
のタイミング抽出・識別再生回路を示す図である。この
回路は、図１に示した回路において、１６分周器１３を
８分周器３２に置換し、１６逓倍器１５を３個の２逓倍
器３３，３４，３５に置換し、識別回路１７の出力側に
直列データを８ビットの並列データに変換するデマルチ
プレクサ３６を接続して、各２逓倍器３３，３４，３５
の入力側の３種の周波数のクロックを可変遅延回路３
８，３９，４０で位相調整してからデマルチプレクサ３
６に入力したものである。

【００３０】ここでは、識別回路１７に入力するクロッ
クの１／２，１／４，１／８の周波数のクロックがデマ
ルチプレクサ３６に入力するが、これらのクロックは弾
性表面波フィルタ１４によってジッタの少ないクロック
となっているので、適正なデータ変換ができる。

【００３１】［第４の実施形態］図５は第４の実施形態
のタイミング抽出・識別再生回路を示す図である。この
回路は、図４に示した回路において、８分周器３２を３
個の２分周器４１，４２，４３に置換し、３個の２逓倍
器３３，３４，３５を１個の８逓倍器４４に置換し、各
２分周器４１，４２，４３の出力に表れるクロック信号
を可変遅延回路４５，４６，４７により位相調整してか
らデマルチプレクサ３６に入力したものである。

【００３２】ここでは、デマルチプレクサ３６に前記と
同様に、識別回路１７に入力するクロックの１／２，１
／４，１／８の周波数のクロックが入力するが、これら
のクロックは弾性表面波フィルタ１４を経由していない
ので、シミュレーションが容易となり、それらのクロッ
クの可変遅延回路４５，４６，４７による位相調整が容
易となるという利点がある。

【００３３】［その他の実施形態］なお、以上では弾性
表面波フィルタに入力するクロック周波数を低下させる
ためにその前段で１６分周し後段で１６逓倍したり、前
段で８分周し後段で８逓倍しているが、これに限られる
ものではない。また、以上では弾性表面波フィルタを用
いた場合について説明したが、タンク回路等の他の形式
の高Ｑの帯域通過フィルタを用いても同様にジッタのカ
ットオフ周波数を低下させることができることは勿論で
ある。また、上記の図４，図５ではデマルチプレクサ用
のクロック信号を作成する例を図１に示したタイミング
抽出・識別再生回路に適用した場合について説明した
が、図３に示したタイミング抽出・識別再生回路にも同
様に適用できることは勿論である。

【００３４】

【発明の効果】以上から本発明によれば、入力データ信
号から抽出したクロック信号を低い周波数に変換してか
ら帯域通過フィルタに入力させ、その出力クロック信号
をもとの周波数にもどしてからデータ信号の識別再生を
行うので、その帯域通過フィルタにその中心周波数が低
い周波数のものを使用することができ、極めて優れた性
能（高Ｑ）のフィルタを使用可能となるので、ジッタの
カットオフ周波数を低くすることができるという利点が
ある。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態のタイミング抽出・
識別再生回路のブロック図である。

【図２】 図１の回路と従来回路のジッタカットオフの
特性図である。

【図３】 本発明の第２の実施形態のタイミング抽出・
識別再生回路のブロック図である。

【図４】 本発明の第３の実施形態のタイミング抽出・
識別再生回路のブロック図である。

【図５】 本発明の第４の実施形態のタイミング抽出・
識別再生回路のブロック図である。

【図６】 従来の非線形抽出技術を使用したタイミング
抽出・識別再生回路のブロック図である。

【図７】 従来の位相同期ループを使用したタイミング
抽出・識別再生回路のブロック図である。

【図８】 図７の回路の各点の信号のタイミングチャー
トである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 市野 晴彦 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5J106 AA04 CC01 CC21 CC38 CC39 CC41 CC52 CC54 CC59 FF02 KK25 5K047 AA06 BB02 FF02 GG08 GG42 GG45 MM33 MM36 MM46 MM50 MM55 MM63

Claims (6)

【特許請求の範囲】
1. 【請求項１】入力データ信号からクロック抽出手段によ
   ってクロック信号を抽出し、該抽出したクロック信号を
   識別回路に入力して、前記入力データ信号の識別再生を
   行い出力データ信号として出力するタイミング抽出・識
   別回路において、 前記抽出したクロック信号を入力して該クロック信号の
   周波数より低い周波数の信号に変換する第１の周波数変
   換手段と、該第１の周波数変換手段の後段に接続され該
   第１の周波数変換手段の出力信号の周波数を中心周波数
   とする帯域通過フィルタと、該帯域通過フィルタの後段
   に接続され前記帯域通過フィルタの出力信号の周波数を
   前記抽出したクロック信号の周波数に変換して前記識別
   回路に入力させる第２の周波数変換手段と、前記第１の
   周波数変換手段の入力側から前記第２の周波数変換手段
   の出力側の間のいずれかの経路に設けた遅延手段とを具
   備することを特徴とするタイミング抽出・識別再生回
   路。
2. 【請求項２】前記クロック抽出手段が、前記入力データ
   信号を入力する位相比較器と、該位相比較器の出力信号
   中の高周波成分を抑圧するローパスフィルタと、該ロー
   パスフィルタの出力信号により発振周波数が制御される
   電圧制御発振器と、該電圧制御発振器の出力周波数を１
   ／２にする第１分周器とを有し、前記位相比較器が前記
   入力データ信号と前記第１分周器の出力信号の位相比較
   を行い、且つ前記電圧制御発振器の出力信号を抽出クロ
   ック信号とするよう構成されていることを特徴とする請
   求項１に記載のタイミング抽出・識別再生回路。
3. 【請求項３】入力データ信号からクロック信号を抽出
   し、該抽出したクロック信号により前記入力データ信号
   の識別再生を行うタイミング抽出・識別回路において、 前記入力データ信号を入力して前記抽出クロック信号に
   より識別再生しデータ信号を出力する識別回路と、該識
   別回路の出力データ信号と前記入力データ信号と前記入
   力データ信号を所定量遅延した信号を入力して出力デー
   タ信号と入力データ信号との位相差に応じた信号を出力
   する位相比較器と、該位相比較器の出力信号の高周波成
   分を抑圧するローパスフィルタと、該ローパスフィルタ
   の出力信号により発振周波数が制御される電圧制御発振
   器と、該電圧制御発振器の出力信号をより低い周波数の
   信号に変換する第１の周波数変換手段と、該第１の周波
   数変換手段の後段に接続され該第１の周波数変換手段の
   出力信号の周波数を中心周波数とする帯域通過フィルタ
   と、該帯域通過フィルタの後段に接続され前記帯域通過
   フィルタの出力信号の周波数を前記電圧制御発振器の出
   力信号の周波数に変換する第２の周波数変換手段とを具
   備し、該第２の周波数変換手段の出力信号を前記抽出ク
   ロック信号とすることを特徴とするタイミング抽出・識
   別再生回路。
4. 【請求項４】請求項１乃至３のタイミング抽出・識別再
   生回路において、 前記識別回路の出力側に直列データを並列データに変換
   するデマルチプレクサを接続し、前記第２の周波数変換
   手段を同一逓倍値の複数の逓倍器で構成し、該各逓倍器
   の入力信号を前記デマルチプレクサにクロック信号とし
   て入力させたことを特徴とするタイミング抽出・識別再
   生回路。
5. 【請求項５】請求項１乃至３のタイミング抽出・識別再
   生回路において、 前記識別回路の出力側に直列データを並列データに変換
   するデマルチプレクサを接続し、前記第１の周波数変換
   手段を同一分周値の複数の分周器で構成し、該各分周器
   の出力信号を前記デマルチプレクサにクロック信号とし
   て入力させたことを特徴とするタイミング抽出・識別再
   生回路。
6. 【請求項６】前記帯域通過フィルタに弾性表面波フィル
   タを使用したことを特徴とする請求項１乃至５に記載の
   タイミング抽出・識別再生回路。