JP2001345793A - タイミング再生方式並びにこれを備えたディジタル中継方式 - Google Patents
タイミング再生方式並びにこれを備えたディジタル中継方式Info
- Publication number
- JP2001345793A JP2001345793A JP2000167720A JP2000167720A JP2001345793A JP 2001345793 A JP2001345793 A JP 2001345793A JP 2000167720 A JP2000167720 A JP 2000167720A JP 2000167720 A JP2000167720 A JP 2000167720A JP 2001345793 A JP2001345793 A JP 2001345793A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- retiming
- signal
- jitter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】入力信号が微小でジッタを含んでいるときでも
リタイミング時にデータに誤りを生じさせず、また、ジ
ッタ伝達の利得を最小にするリタイミング方式。 【解決手段】光受信器において、光から電気に変換され
た信号（データ）からクロックを生成するクロック抽出
回路（ＰＬＬ回路）を並列に２つ以上設け、それぞれの
ＰＬＬ回路の低域フィルタ部分のカットオフ周波数を異
なるものとし、それぞれのクロック出力によって２段に
リタイミングすることにより、光の信号レベルが微小で
ノイズが大きい状態のときでもジッタ耐力が改善され、
多段に構成した中継装置に用いてもジッタ伝達の利得を
最小にする。
リタイミング時にデータに誤りを生じさせず、また、ジ
ッタ伝達の利得を最小にするリタイミング方式。 【解決手段】光受信器において、光から電気に変換され
た信号（データ）からクロックを生成するクロック抽出
回路（ＰＬＬ回路）を並列に２つ以上設け、それぞれの
ＰＬＬ回路の低域フィルタ部分のカットオフ周波数を異
なるものとし、それぞれのクロック出力によって２段に
リタイミングすることにより、光の信号レベルが微小で
ノイズが大きい状態のときでもジッタ耐力が改善され、
多段に構成した中継装置に用いてもジッタ伝達の利得を
最小にする。
Description
【０００１】
【発明の属する技術分野】本発明は、低い入力レベル時
でもジッタ耐力を改善できる受信信号のリタイミング方
式並びにこれを備えたディジタル中継方式に関する。
でもジッタ耐力を改善できる受信信号のリタイミング方
式並びにこれを備えたディジタル中継方式に関する。
【０００２】
【従来の技術】ディジタル中継方式における受信器、と
くに光受信器において、光の信号レベルが微小でかつジ
ッタ成分を含んだ信号が入力し、光電変換した信号をリ
タイミングする場合、データに誤りを生じさせないため
には、受信信号からクロックを抽出する位相同期回路
（ＰＬＬ回路）の有する低域フィルタのカットオフ周波
数を高くし、データに対する追従性のよいクロックでリ
タイミングしなければならない。しかしながら、この方
式ではリタイミングしたデータはジッタが圧縮されてい
ないため、ジッタを含んだデータとクロックを出力する
ことになり、光受信器のクロック出力を送信用のクロッ
クとして使用する中継器のような装置が多段に接続され
た構成の伝送システムの場合には、後段にジッタが伝達
されることになりシステム全体として大きなジッタ利得
を持つことになってしまう。ジッタ利得を小さくするた
めにはＰＬＬ回路の低域フィルタのカットオフ周波数を
低くし、ジッタを圧縮したクロックを生成してリタイミ
ングを行い、ジッタの影響の無いデータとクロックを出
力しなければならないが、ジッタを圧縮しすぎるとリタ
イミング時にデータに誤りが生じるため、ジッタの伝達
利得を小さくしながらなおかつリタイミング時に誤りを
生じさせないようなＰＬＬ回路の低域フィルタのカット
オフ周波数を決定しなければならなかったので光の信号
レベルが低い場合のジッタ耐力は信号レベルが高い場合
より低下していた。
くに光受信器において、光の信号レベルが微小でかつジ
ッタ成分を含んだ信号が入力し、光電変換した信号をリ
タイミングする場合、データに誤りを生じさせないため
には、受信信号からクロックを抽出する位相同期回路
（ＰＬＬ回路）の有する低域フィルタのカットオフ周波
数を高くし、データに対する追従性のよいクロックでリ
タイミングしなければならない。しかしながら、この方
式ではリタイミングしたデータはジッタが圧縮されてい
ないため、ジッタを含んだデータとクロックを出力する
ことになり、光受信器のクロック出力を送信用のクロッ
クとして使用する中継器のような装置が多段に接続され
た構成の伝送システムの場合には、後段にジッタが伝達
されることになりシステム全体として大きなジッタ利得
を持つことになってしまう。ジッタ利得を小さくするた
めにはＰＬＬ回路の低域フィルタのカットオフ周波数を
低くし、ジッタを圧縮したクロックを生成してリタイミ
ングを行い、ジッタの影響の無いデータとクロックを出
力しなければならないが、ジッタを圧縮しすぎるとリタ
イミング時にデータに誤りが生じるため、ジッタの伝達
利得を小さくしながらなおかつリタイミング時に誤りを
生じさせないようなＰＬＬ回路の低域フィルタのカット
オフ周波数を決定しなければならなかったので光の信号
レベルが低い場合のジッタ耐力は信号レベルが高い場合
より低下していた。
【０００３】
【発明が解決しようとする課題】本発明の目的はジッタ
伝達の利得を最小にしながら、かつ入力信号が微小でジ
ッタを含んでいるときでもリタイミング時にデータに誤
りを生じさせないようにするリタイミング方式並びにこ
れを備えたディジタル中継方式を提供することにある。
伝達の利得を最小にしながら、かつ入力信号が微小でジ
ッタを含んでいるときでもリタイミング時にデータに誤
りを生じさせないようにするリタイミング方式並びにこ
れを備えたディジタル中継方式を提供することにある。
【０００４】
【課題を解決するための手段】本発明の請求項１に係わ
る発明のタイミング再生方式は、受信信号からのタイミ
ング再生方式であって、前記受信信号から第１のクロッ
ク信号と第２のクロック信号を生成する２つのクロック
抽出手段と、前記受信信号と前記第１のクロック信号と
から第１のタイミング再生を行う手段と、前記第１のタ
イミング再生手段の出力と前記第２のクロック信号とか
ら第２のタイミング再生を行う手段を備えたことを特徴
とする。また、本発明の請求項２に係わる発明のタイミ
ング再生方式は、前記請求項１に係わる発明記載の前記
クロック抽出手段が、位相比較回路と低域フィルタと電
圧制御発振器とで構成され、前記第１のクロック抽出手
段を構成する低域フィルタの遮断周波数が前記第２のク
ロック抽出手段を構成する低域フィルタの遮断周波数よ
りも高いことを特徴とする。また、本発明の請求項３に
係わる発明のタイミング再生方式は、前記請求項１に係
わる発明記載の前記受信信号が、光信号を光電変換した
信号であることを特徴とする。また、本発明の請求項４
に係わる発明のタイミング再生方式は、前記請求項２に
係わる発明記載の前記受信信号が、光信号を光電変換し
た信号であることを特徴とする。また、本発明の請求項
５に係わる発明のディジタル中継方式は、前記請求項２
に係わる発明記載のタイミング再生方式を備えた中継器
を多段に構成したことを特徴とする。また、本発明の請
求項６に係わる発明のタイミング再生方式は、前記請求
項４に係わる発明記載のタイミング再生方式を備えた光
中継器を多段に構成したことを特徴とする。
る発明のタイミング再生方式は、受信信号からのタイミ
ング再生方式であって、前記受信信号から第１のクロッ
ク信号と第２のクロック信号を生成する２つのクロック
抽出手段と、前記受信信号と前記第１のクロック信号と
から第１のタイミング再生を行う手段と、前記第１のタ
イミング再生手段の出力と前記第２のクロック信号とか
ら第２のタイミング再生を行う手段を備えたことを特徴
とする。また、本発明の請求項２に係わる発明のタイミ
ング再生方式は、前記請求項１に係わる発明記載の前記
クロック抽出手段が、位相比較回路と低域フィルタと電
圧制御発振器とで構成され、前記第１のクロック抽出手
段を構成する低域フィルタの遮断周波数が前記第２のク
ロック抽出手段を構成する低域フィルタの遮断周波数よ
りも高いことを特徴とする。また、本発明の請求項３に
係わる発明のタイミング再生方式は、前記請求項１に係
わる発明記載の前記受信信号が、光信号を光電変換した
信号であることを特徴とする。また、本発明の請求項４
に係わる発明のタイミング再生方式は、前記請求項２に
係わる発明記載の前記受信信号が、光信号を光電変換し
た信号であることを特徴とする。また、本発明の請求項
５に係わる発明のディジタル中継方式は、前記請求項２
に係わる発明記載のタイミング再生方式を備えた中継器
を多段に構成したことを特徴とする。また、本発明の請
求項６に係わる発明のタイミング再生方式は、前記請求
項４に係わる発明記載のタイミング再生方式を備えた光
中継器を多段に構成したことを特徴とする。
【０００５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図１に本発明の一実施例としての
光受信器の構成を示す。本発明は、光受信器において光
から電気に変換された信号（データ）からクロックを生
成するクロック抽出回路（ＰＬＬ回路）を並列に２つ以
上設け、それぞれのＰＬＬ回路の低域フィルタ部分のカ
ットオフ周波数を異なるものとすることにより、光の信
号レベルが小さくノイズが大きい状態のときのリタイミ
ングにおけるジッタ耐力を改善することを特徴としてい
る。
を参照して説明する。図１に本発明の一実施例としての
光受信器の構成を示す。本発明は、光受信器において光
から電気に変換された信号（データ）からクロックを生
成するクロック抽出回路（ＰＬＬ回路）を並列に２つ以
上設け、それぞれのＰＬＬ回路の低域フィルタ部分のカ
ットオフ周波数を異なるものとすることにより、光の信
号レベルが小さくノイズが大きい状態のときのリタイミ
ングにおけるジッタ耐力を改善することを特徴としてい
る。
【０００６】光受信器に入力された光信号は受光素子１
により光信号から電気信号に変換される。受光素子１は
増幅器２に接続される。増幅器２は受光素子１からの電
気信号をある一定レベルまで増幅する。増幅器２の出力
はリタイミング回路Ａ３、ＰＬＬ回路Ａ５、ＰＬＬ回路
Ｂ６に接続される。リタイミング回路Ａ３はＰＬＬ回路
Ａ５より送出されたクロックにより増幅器からのデータ
をリタイミングし、リタイミング回路Ｂ４へ送出する。
ＰＬＬ回路Ａ５は増幅器２からのデータよりクロック成
分を抽出しリタイミング回路Ａ３へクロックを送出す
る。ＰＬＬ回路Ａ５は図２に示すように位相比較器ａ
７、低域フィルタａ８、ＶＣＯａ９より構成される。リ
タイミング回路Ｂ４はリタイミング回路Ａ３、ＰＬＬ回
路Ｂ６に接続され、リタイミング回路Ａ３より入力され
たデータをＰＬＬ回路Ｂ６より送出されたクロックを用
いてリタイミングし光受信器の出力としてデータを出力
する。ＰＬＬ回路Ｂ６は増幅器２からのデータよりクロ
ック成分を抽出しリタイミング回路Ｂ４へ送出するとと
もに光受信器の出力としてクロックを出力する。ＰＬＬ
回路Ｂは図３に示すように位相比較器ｂ１０、低域フィ
ルタｂ１１、ＶＣＯｂ１２より構成される。
により光信号から電気信号に変換される。受光素子１は
増幅器２に接続される。増幅器２は受光素子１からの電
気信号をある一定レベルまで増幅する。増幅器２の出力
はリタイミング回路Ａ３、ＰＬＬ回路Ａ５、ＰＬＬ回路
Ｂ６に接続される。リタイミング回路Ａ３はＰＬＬ回路
Ａ５より送出されたクロックにより増幅器からのデータ
をリタイミングし、リタイミング回路Ｂ４へ送出する。
ＰＬＬ回路Ａ５は増幅器２からのデータよりクロック成
分を抽出しリタイミング回路Ａ３へクロックを送出す
る。ＰＬＬ回路Ａ５は図２に示すように位相比較器ａ
７、低域フィルタａ８、ＶＣＯａ９より構成される。リ
タイミング回路Ｂ４はリタイミング回路Ａ３、ＰＬＬ回
路Ｂ６に接続され、リタイミング回路Ａ３より入力され
たデータをＰＬＬ回路Ｂ６より送出されたクロックを用
いてリタイミングし光受信器の出力としてデータを出力
する。ＰＬＬ回路Ｂ６は増幅器２からのデータよりクロ
ック成分を抽出しリタイミング回路Ｂ４へ送出するとと
もに光受信器の出力としてクロックを出力する。ＰＬＬ
回路Ｂは図３に示すように位相比較器ｂ１０、低域フィ
ルタｂ１１、ＶＣＯｂ１２より構成される。
【０００７】ここでＰＬＬ回路Ａ５，Ｂ６の低域フィル
タはカットオフ周波数ｆｃをそれぞれｆｃ１、ｆｃ２と
するとｆｃ１＞ｆｃ２という関係で構成されており、Ｐ
ＬＬ回路Ａ５はデータに対する追従性が良いクロックを
生成し、ＰＬＬ回路Ｂ６はデータに対する追従性がＰＬ
Ｌ回路Ａより劣るクロックを生成するようにしている。
タはカットオフ周波数ｆｃをそれぞれｆｃ１、ｆｃ２と
するとｆｃ１＞ｆｃ２という関係で構成されており、Ｐ
ＬＬ回路Ａ５はデータに対する追従性が良いクロックを
生成し、ＰＬＬ回路Ｂ６はデータに対する追従性がＰＬ
Ｌ回路Ａより劣るクロックを生成するようにしている。
【０００８】以下、本実施例の動作につき説明する。図
１において光受信器に入力された光は受光素子１により
光信号から電気信号に変換される。変換された電気信号
（データ）は微小なレベルのため、受光素子１に接続さ
れた増幅器２によって一定レベルのデータに増幅され
る。このとき光の信号レベルが微小であると電気信号に
変換されたあとに光の信号レベルが大きいときよりも雑
音成分を含むことになり増幅器２によって雑音成分も増
幅されることになる。増幅されたデータはリタイミング
回路Ａ３、ＰＬＬ回路Ａ５、ＰＬＬ回路Ｂ６へ送出され
る。
１において光受信器に入力された光は受光素子１により
光信号から電気信号に変換される。変換された電気信号
（データ）は微小なレベルのため、受光素子１に接続さ
れた増幅器２によって一定レベルのデータに増幅され
る。このとき光の信号レベルが微小であると電気信号に
変換されたあとに光の信号レベルが大きいときよりも雑
音成分を含むことになり増幅器２によって雑音成分も増
幅されることになる。増幅されたデータはリタイミング
回路Ａ３、ＰＬＬ回路Ａ５、ＰＬＬ回路Ｂ６へ送出され
る。
【０００９】ＰＬＬ回路Ａ５は増幅器２より送出された
データよりクロックを抽出する回路であって、図２のよ
うに位相比較器ａ７、低域フィルタａ８、ＶＣＯａ９よ
り構成される。ＰＬＬ回路Ａ５の低域フィルタのカット
オフ周波数ｆｃ１は高くなっておりデータに対する追従
性がよいクロックを生成するが、追従性が良いためデー
タにジッタ成分を含んでいる場合は生成されたクロック
もジッタ成分を含んだものが生成される。
データよりクロックを抽出する回路であって、図２のよ
うに位相比較器ａ７、低域フィルタａ８、ＶＣＯａ９よ
り構成される。ＰＬＬ回路Ａ５の低域フィルタのカット
オフ周波数ｆｃ１は高くなっておりデータに対する追従
性がよいクロックを生成するが、追従性が良いためデー
タにジッタ成分を含んでいる場合は生成されたクロック
もジッタ成分を含んだものが生成される。
【００１０】リタイミング回路Ａ３は増幅器２より送出
されたデータをＰＬＬ回路Ａ５で生成されたクロックを
用いてリタイミングしデータをリタイミング回路Ｂ４へ
送出する。ＰＬＬ回路Ａ５からのクロックはデータに対
する追従性が良いためデータにジッタ成分を含んでいて
もリタイミング時にデータに誤りが生じることが少ない
が、リタイミングしたデータはジッタ成分を含んだ形に
なる。しかし、光の信号レベルが微小（ノイズが大きい
状態）のとき増幅器２からのデータはノイズ成分を含ん
でいるが追従性の良いクロックでリタイミングすること
によりノイズ成分を取り除いたデータを出力することが
できる。
されたデータをＰＬＬ回路Ａ５で生成されたクロックを
用いてリタイミングしデータをリタイミング回路Ｂ４へ
送出する。ＰＬＬ回路Ａ５からのクロックはデータに対
する追従性が良いためデータにジッタ成分を含んでいて
もリタイミング時にデータに誤りが生じることが少ない
が、リタイミングしたデータはジッタ成分を含んだ形に
なる。しかし、光の信号レベルが微小（ノイズが大きい
状態）のとき増幅器２からのデータはノイズ成分を含ん
でいるが追従性の良いクロックでリタイミングすること
によりノイズ成分を取り除いたデータを出力することが
できる。
【００１１】もし、ＰＬＬ回路Ａ５のクロックがデータ
に対する追従性の悪いクロックにした場合、クロックは
ジッタ成分を含まないがリタイミング回路Ａ５に入力さ
れるデータはジッタ成分とノイズ成分を含んでいるた
め、データを誤り無くリタイミングできる範囲が非常に
狭くなりリタイミング時にデータ誤りが生じる確率が高
くなる。
に対する追従性の悪いクロックにした場合、クロックは
ジッタ成分を含まないがリタイミング回路Ａ５に入力さ
れるデータはジッタ成分とノイズ成分を含んでいるた
め、データを誤り無くリタイミングできる範囲が非常に
狭くなりリタイミング時にデータ誤りが生じる確率が高
くなる。
【００１２】ＰＬＬ回路Ｂ６は増幅器２より送出された
データよりクロックを抽出する回路で図３のように位相
比較器ｂ１０、低域フィルタｂ１１、ＶＣＯｂ１２より
構成される。ＰＬＬ回路Ｂ６の低域フィルタのカットオ
フ周波数ｆｃ２は低くなっておりデータに対する追従性
は悪いがデータにジッタ成分を含んでいてもジッタを圧
縮したクロックを生成しリタイミング回路Ｂ４と光受信
器のクロック出力へ送出する。
データよりクロックを抽出する回路で図３のように位相
比較器ｂ１０、低域フィルタｂ１１、ＶＣＯｂ１２より
構成される。ＰＬＬ回路Ｂ６の低域フィルタのカットオ
フ周波数ｆｃ２は低くなっておりデータに対する追従性
は悪いがデータにジッタ成分を含んでいてもジッタを圧
縮したクロックを生成しリタイミング回路Ｂ４と光受信
器のクロック出力へ送出する。
【００１３】リタイミング回路Ｂ４はリタイミング回路
Ａ３より送出されたデータをＰＬＬ回路Ｂ６で生成され
たクロックを用いてリタイミングしデータを光受信器の
データ出力へ送出する。ＰＬＬ回路Ｂ６からのクロック
は低域フィルタのカットオフ周波数を低くしているため
データに対する追従性はＰＬＬ回路Ａ５より劣るがジッ
タ成分を圧縮したクロックとなっており、このクロック
でリタイミングされたデータはジッタ成分が無い状態で
出力される。
Ａ３より送出されたデータをＰＬＬ回路Ｂ６で生成され
たクロックを用いてリタイミングしデータを光受信器の
データ出力へ送出する。ＰＬＬ回路Ｂ６からのクロック
は低域フィルタのカットオフ周波数を低くしているため
データに対する追従性はＰＬＬ回路Ａ５より劣るがジッ
タ成分を圧縮したクロックとなっており、このクロック
でリタイミングされたデータはジッタ成分が無い状態で
出力される。
【００１４】
【発明の効果】以上説明したように、本発明のリタイミ
ング方式によれば、その効果として光の信号レベルが微
小な状態でもジッタ耐力を改善できることにある。その
理由は、２つのカットオフ周波数が異なるＰＬＬ回路を
持つことにより一度データに対する追従性の良いクロッ
クでリタイミングしノイズ成分を取り除いたあとジッタ
を圧縮したクロックでリタイミングするため、図４に示
すように、従来の方法よりもジッタ耐力が改善できる。
また、レピーターとして多段に用いたときのジッタ伝達
特性の利得を、従来より小さくすることが可能である。
その理由としてはＰＬＬ回路を並列に接続することによ
り従来の構成よりも低域フィルタのカットオフ周波数を
低くすることが可能であるため、より低周波領域におけ
るジッタを抑圧することができる。さらにＰＬＬ回路を
並列したことでＰＬＬ回路を直列に接続していたときの
ジッタ伝達特性の利得加算を防止することができる。
ング方式によれば、その効果として光の信号レベルが微
小な状態でもジッタ耐力を改善できることにある。その
理由は、２つのカットオフ周波数が異なるＰＬＬ回路を
持つことにより一度データに対する追従性の良いクロッ
クでリタイミングしノイズ成分を取り除いたあとジッタ
を圧縮したクロックでリタイミングするため、図４に示
すように、従来の方法よりもジッタ耐力が改善できる。
また、レピーターとして多段に用いたときのジッタ伝達
特性の利得を、従来より小さくすることが可能である。
その理由としてはＰＬＬ回路を並列に接続することによ
り従来の構成よりも低域フィルタのカットオフ周波数を
低くすることが可能であるため、より低周波領域におけ
るジッタを抑圧することができる。さらにＰＬＬ回路を
並列したことでＰＬＬ回路を直列に接続していたときの
ジッタ伝達特性の利得加算を防止することができる。
【図１】本発明のリタイミング方式を備えた光受信器の
構成を示す図である。
構成を示す図である。
【図２】本発明の光受信器を構成する第１のＰＬＬ回路
の構成を示す図である。
の構成を示す図である。
【図３】本発明の光受信器を構成する第２のＰＬＬ回路
の構成を示す図である。
の構成を示す図である。
【図４】本発明のリタイミング方式の効果を説明する図
である。
である。
【符号の説明】 １ 受光素子 ２ 増幅器 ３ リタイミング回路Ａ ４ リタイミング回路Ｂ ５ ＰＬＬ回路Ａ ６ ＰＬＬ回路Ｂ ７ 位相比較器ａ ８ 低域フィルタａ ９ ＶＣＯａ １０ 位相比較器ｂ １１ 低域フィルタｂ １２ ＶＣＯｂ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/06 10/00
Claims (6)
- 【請求項１】 受信信号からのタイミング再生方式であ
って、前記受信信号から第１のクロック信号と第２のク
ロック信号を生成する２つのクロック抽出手段と、前記
受信信号と前記第１のクロック信号とから第１のタイミ
ング再生を行う手段と、前記第１のタイミング再生手段
の出力と前記第２のクロック信号とから第２のタイミン
グ再生を行う手段を備えたことを特徴とするタイミング
再生方式。 - 【請求項２】 前記クロック抽出手段が、位相比較回路
と低域フィルタと電圧制御発振器とで構成され、前記第
１のクロック抽出手段を構成する低域フィルタの遮断周
波数が前記第２のクロック抽出手段を構成する低域フィ
ルタの遮断周波数よりも高いことを特徴とする前記請求
項１記載のタイミング再生方式。 - 【請求項３】 前記受信信号が、光信号を光電変換した
信号であることを特徴とする前記請求項１記載のタイミ
ング再生方式。 - 【請求項４】 前記受信信号が、光信号を光電変換した
信号であることを特徴とする前記請求項２記載のタイミ
ング再生方式。 - 【請求項５】 前記請求項２記載のタイミング再生方式
を備えた中継器を多段に構成したことを特徴とするディ
ジタル中継方式。 - 【請求項６】 前記請求項４記載のタイミング再生方式
を備えた光中継器を多段に構成したことを特徴とするデ
ィジタル中継方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167720A JP2001345793A (ja) | 2000-06-05 | 2000-06-05 | タイミング再生方式並びにこれを備えたディジタル中継方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167720A JP2001345793A (ja) | 2000-06-05 | 2000-06-05 | タイミング再生方式並びにこれを備えたディジタル中継方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345793A true JP2001345793A (ja) | 2001-12-14 |
Family
ID=18670839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167720A Pending JP2001345793A (ja) | 2000-06-05 | 2000-06-05 | タイミング再生方式並びにこれを備えたディジタル中継方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005057840A1 (ja) * | 2003-12-08 | 2005-06-23 | Nec Corporation | クロックデータ再生回路 |
-
2000
- 2000-06-05 JP JP2000167720A patent/JP2001345793A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005057840A1 (ja) * | 2003-12-08 | 2005-06-23 | Nec Corporation | クロックデータ再生回路 |
| JPWO2005057840A1 (ja) * | 2003-12-08 | 2007-07-12 | 日本電気株式会社 | クロックデータ再生回路 |
| JP4586730B2 (ja) * | 2003-12-08 | 2010-11-24 | 日本電気株式会社 | クロックデータ再生回路 |
| US7983370B2 (en) | 2003-12-08 | 2011-07-19 | Nec Corporation | Clock and data recovery circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3434806B2 (ja) | 光学ネットワークシステムにおける入力データ信号を処理するための受信機および光学ネットワークにおける入力データ信号のデータ伝送速度を決定する方法 | |
| JP3814688B2 (ja) | 伝送方法及びその方法を実行するための装置 | |
| JP6772477B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
| JPH11122231A (ja) | クロック抽出回路 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JP3055604B2 (ja) | 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路 | |
| JP2001345793A (ja) | タイミング再生方式並びにこれを備えたディジタル中継方式 | |
| US4715049A (en) | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment | |
| JPS6348471B2 (ja) | ||
| JPH0640649B2 (ja) | 多段再生中継装置 | |
| CN115223578B (zh) | 一种音频信号同步方法、装置、设备及存储介质 | |
| JP3045069B2 (ja) | 光入力断検出方法と光入力断検出回路 | |
| CN109067679B (zh) | 一种抵消频偏的dsb解调方法 | |
| KR101624738B1 (ko) | 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 | |
| JP2501173B2 (ja) | 多段再生中継装置 | |
| JP2556168B2 (ja) | ディジタル伝送装置 | |
| JP2570042B2 (ja) | スペクトル拡散信号の同期捕捉方式 | |
| JP2000358020A (ja) | タイミング抽出・識別再生回路 | |
| CN115378567A (zh) | 时钟同步电路、时钟同步方法及电子设备 | |
| JP2551189B2 (ja) | ディジタル伝送装置 | |
| JP2671501B2 (ja) | Ｐｃｍ信号受信装置 | |
| KR101638185B1 (ko) | 위상 영도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 | |
| JP2002094459A (ja) | 光受信機 | |
| JP4455785B2 (ja) | パイロット信号抽出回路 | |
| JP2671498B2 (ja) | Ｐｃｍ信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |